JP2005266043A

JP2005266043A - 画像表示パネルおよびレベルシフト回路

Info

Publication number: JP2005266043A
Application number: JP2004075724A
Authority: JP
Inventors: Mitsuhide Miyamoto; 光秀宮本; Hajime Akimoto; 肇秋元
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2004-03-17
Filing date: 2004-03-17
Publication date: 2005-09-29
Also published as: CN1670597A; US20050206640A1

Abstract

【課題】入力端子数を大幅に増やすことなく低電圧を直接入力できる画像表示パネルを提供する。
【解決手段】画像表示パネル内に、外部から入力されるｎ個の入力ＶＩＮを昇圧するｎ個のレベルシフト回路ＬＳａを設ける。各レベルシフト回路は入力をスイッチング素子を介して各容量素子の一端に接続し、容量Ｃ１の他端は接地、容量Ｃ２，Ｃ３の他端はスイッチング素子を介して接地する。各スイッチング素子は、レベルシフト回路ＬＳ０で昇圧した正相・逆相の相補クロック信号ＣＬＫ，ＣＬＫＢにより動作し、各容量間の接続を並列から直列に切換えて電圧を３倍に昇圧し、インバータを介して出力する。画像表示パネルは多数の反転信号を必要とせずに２本の相補クロック信号線で昇圧できる。入力はＦＥＴのゲートに直接接続されないため、しきい値ばらつきの影響を受けない。
【選択図】図４

Description

本発明は、２Ｖ以下の低電圧信号を入力可能な画像表示パネルおよびレベルシフト回路に関する。

アクティブマトリックス駆動方式の液晶表示パネルは、ノートパソコン、携帯電話、ＰＤＡ（Personal Digital Assistant）等の画像表示部に使用されている。また、アクティブマトリクス駆動有機ＥＬ（Organic Electro luminescence）表示パネルは、液晶表示パネルと比較して薄く、自発光型で、しかも応答速度が速い等の利点がある。これらのアクティブマトリクス駆動の表示パネルは、透明基板上にＴＦＴ（Thin Film Transistor）を形成し、ＴＦＴにより各画素を駆動して画像表示を行っている。

ここで、ＴＦＴには、アモルファスシリコンを用いるものと、ポリシリコンを用いるものがあり、ポリシリコンを用いるＴＦＴの方が、製造コストは高くなるが、シリコン薄膜の移動度が高く、画素回路以外の駆動回路も透明基板上に形成できる利点がある。この利点を生かし、現在ポリシリコンＴＦＴを用いて、シフトレジスタ、デジタル・アナログ（ＤＡ）コンバータ等を搭載した液晶表示パネルの開発が進んでいる。

透明基板上にこれらの回路を搭載することで、外部回路の部品点数を削減することが可能となり、液晶モジュールの低価格化を実現することができる。さらに今後、液晶、有機ＥＬ等を用いた画像表示パネルへの各種回路の内蔵が進むことにより、液晶ドライバ等の回路を介さずに、グラフィックコントローラ等のシステムに直接接続できる画像表示パネルを開発できる可能性がある。

しかし、ここで画像表示パネル内部に形成したＴＦＴ回路と外部システムとの動作電圧が異なるという問題点がある。画像表示パネル内部のＴＦＴ回路は、外部システムと比較して高い電圧で動作している。このため、例えば現在生産されている液晶モジュールでは、液晶表示パネル外部に設けたレベルシフト回路により信号電圧を昇圧し、液晶表示パネル内に入力している。今後、画像表示パネル外部に付加するチップを削減するためには、このレベルシフト回路もＴＦＴで作製する必要がある。

ここで、第１の従来例として、従来から使用されている一般的なレベルシフト回路の例を図１０に示す（例えば、特許文献１参照）。

この回路は、ｎＭＯＳトランジスタＮＭ２１とｐＭＯＳトランジスタＰＭ２２からなるＣＭＯＳインバータに入力信号ＶＩＮを印加し、ｎＭＯＳトランジスタＮＭ２２とｐＭＯＳトランジスタＰＭ２４からなるＣＭＯＳインバータに入力信号の反転信号ＶＩＮＢを印加して動作させる。このレベルシフト回路は高速応答が可能であるという利点がある。

また、図１１に第２の従来例のレベルシフト回路を示す。この回路は反転入力信号ＶＩＮＢを必要としないため、シンプルな構成になる（例えば、特許文献２、非特許文献１参照）。

特開平４−２６８８１８号公報（図１）

特開２００３−１１５７５８号公報（図１）エス・アイ・ディー（ソサイアティ・フォー・インフォメーション・ディスプレイ）０２ダイジェスト、６９０頁、（SID(SOCIETY FOR INFORMATION DISPLAY) 02DIGEST, p.690）

しかしながら、前述した第１の従来例によれば、高速応答は可能であるが、２つの入力信号ＶＩＮ，ＶＩＮＢが必要になるという問題点がある。このため、このレベルシフト回路を画像表示パネルに搭載した場合、入力信号用の端子数が倍になり、液晶モジュールの構成が複雑になる。

また、第２の従来例によれば、入力信号ＶＩＮをスイッチ用ｎＭＯＳトランジスタＮＭ３１を介して、ｎＭＯＳトランジスタＮＭ３２のゲート端子で受けているため、２Ｖ以下の入力信号を昇圧するには、ｎＭＯＳトランジスタＮＭ３２のしきい値電圧のばらつきを２Ｖ以下に抑える必要があり、プロセス上の問題がある。実際、この回路は非特許文献１では、３Ｖの入力信号を昇圧するレベルシフト回路として使用されている。

そこで、本発明の目的は、液晶ドライバ等の回路を介さずにグラフィックコントローラ等のシステムに直接接続可能な画像表示パネルをを提供することである。

また、反転入力信号を必要とせずに２Ｖ以下の低電圧の入力信号をＴＦＴを用いて所定の電圧に昇圧できるレベルシフト回路を提供することも本発明の目的の一つである。

本発明の代表的手段の一例を示せば次の通りである。即ち、本発明に係る画像表示パネルは、複数の信号入力端子を持つ画像表示パネルにおいて、前記信号入力端子に前記画像表示パネル外部から入力される入力信号を昇圧する複数のレベルシフト回路を有し、前記レベルシフト回路の各々は、複数の容量素子と電界効果トランジスタからなる複数のスイッチング素子と、前記複数のスイッチング素子を制御する制御信号とを具備し、前記入力信号は前記複数の容量素子と前記複数のスイッチング素子のドレイン・ソース経路を介して、すなわち前記入力信号がゲート端子に直接接続されずに、昇圧されることを特徴とするものである。

この画像表示パネルにおいて、前記制御信号は、パネル外部から入力される正相と逆相の信号から生成される２本の信号とすれば好適である。

本発明に係るレベルシフト回路は、入力信号と、前記入力信号の振幅の中心電圧値と等しい定電圧入力との２つの入力と、外部から入力される制御信号と、前記２つの入力にそれぞれ接続された第１及び第２のスイッチング素子と、前記第１及び第２のスイッチング素子のそれぞれの入力側と反対の端子に一端が接続された容量素子と、前記容量素子の他端に入力側が接続されたＣＭＯＳインバータ回路と、前記ＣＭＯＳインバータ回路の入出力間を接続する第３のスイッチング素子とを具備することを特徴とするものである。

また、本発明に係る別のレベルシフト回路は、複数の容量素子と、電界効果トランジスタからなる複数のスイッチング素子と、前記複数のスイッチング素子を制御する制御信号とを有し、前記入力信号は前記複数の容量素子と電界効果トランジスタのドレイン・ソース経路とを介して昇圧されることを特徴とする。

この場合、前記制御信号は、正相と逆相の信号から生成される２本の信号とすれば好適である。

さらに、前記入力信号は、前記複数のスイッチング素子の一方の端子に接続され、他方の端子はそれぞれ前記複数の容量の内の別の容量に接続され、前記複数の容量の接続形態を、前記制御信号により並列接続と直列接続間で切換えることを可能とするものである。

本発明によれば、レベルシフト回路は、反転信号を必要とせずに、低電圧の信号を昇圧することができる。このレベルシフト回路を画像表示パネルに内蔵することにより画像表示パネルは反転信号を必要としないので、入力端子数を大幅に増やすことなく２Ｖ以下の低電圧信号を直接入力できる画像表示パネルが実現できる。

以下、本発明の好適ないくつかの実施例について添付図面を参照しながら詳細に説明する。

図１は、本発明に係る画像表示パネルの一実施例を示すブロック図である。なお、配線類は省略してある。画像表示パネル１０内には、ＴＦＴを用いて、複数個の画素がマトリクス状に配置された画素表示部ＤＩＳＰ、この画素表示部の各走査線を駆動するシフトレジスタ（ＳＦＴＲＧ）１１とＸ方向の画素表示信号データを転送するスイッチ回路部ＳＷ、このスイッチ回路部を駆動するシフトレジスタ１２、デジタル・アナログ変換器ＤＡＣ、画素表示のタイミングを制御するタイミングコントローラＴＣＯＮ、入力信号を昇圧するレベルシフト回路部ＬＳＣＫＴ、電源回路ＰＷＳが形成されている。端子部ＴＭＮＬから画像表示パネル１０に入力されるすべてのデジタル信号は、レベルシフト回路部ＬＳＣＫＴで昇圧された後、画像表示パネル内の各回路ブロックへ送られる。

図２に、本実施例のレベルシフト回路を示す。このレベルシフト回路ＬＳａは、３つの容量素子Ｃ１，Ｃ２，Ｃ３間の接続を並列接続から直接接続へ切り替えることにより、信号電圧を３倍の電圧まで昇圧することができる。この回路は、入力信号ＶＩＮ、クロック信号ＣＬＫ、反転クロック信号ＣＬＫＢの３つの入力を持ち、１つの出力ＶＯＵＴを持つ。入力信号ＶＩＮは、スイッチ用トランジスタＮＭ１，ＰＭ１を介して容量素子Ｃ１およびスイッチ用トランジスタＮＭ２，ＰＭ２に接続されており、また同様に入力信号ＶＩＮはスイッチ用トランジスタＮＭ３，ＰＭ３を介して容量素子Ｃ２およびスイッチ用トランジスタＮＭ４，ＰＭ４に接続される。さらに、入力信号ＶＩＮはスイッチ用トランジスタＮＭ５，ＰＭ５を介して容量素子Ｃ３およびスイッチ用トランジスタＮＭ６，ＰＭ６に接続されている。

このレベルシフト回路ＬＳａは、入力信号ＶＩＮが電界効果トランジスタ（ＦＥＴ）素子のゲート端子に直接接続されない構成であるため、レベルシフト回路の動作が素子のしきい値電圧ばらつきの影響を受けない。また、２Ｖ以下の低電圧の入力信号を昇圧することができる。

図３に、本実施例のレベルシフト回路ＬＳａのタイミングチャートを示す。図３に示すように、クロック信号ＣＬＫと、反転クロック信号ＣＬＫＢは、入力信号ＶＩＮの周期Ｔと同じ周期のクロック信号である。また、入力信号ＶＩＮとして、ここでは、“０１００１１０”のデジタル信号を入力した時の動作を示している。

クロック信号ＣＬＫと反転クロック信号ＣＬＫＢにより、入力信号の１周期の前半で、図２に示したスイッチ用トランジスタＮＭ１，ＮＭ３，ＮＭ５，ＮＭ７，ＮＭ８，ＰＭ１，ＰＭ３，ＰＭ５、ＰＭ７、ＰＭ８をオン状態に、スイッチ用トランジスタＮＭ２，ＮＭ４，ＮＭ６，ＰＭ２，ＰＭ４，ＰＭ６のトランジスタをオフ状態に設定する。この動作により、３つの容量素子Ｃ１，Ｃ２，Ｃ３は入力信号ＶＩＮ−ＧＮＤ間に並列に接続され、それぞれの容量素子に入力信号の電圧値に応じた電荷が蓄積される。

次に、入力信号ＶＩＮの１周期の後半で、スイッチ用トランジスタＮＭ２、ＮＭ４、ＮＭ６、ＰＭ２、ＰＭ４、ＰＭ６のトランジスタをオン状態に、またＮＭ１，ＮＭ３，ＮＭ５，ＮＭ７，ＮＭ８，ＰＭ１，ＰＭ３，ＰＭ５，ＰＭ７，ＰＭ８をオフ状態に設定する。この動作により、３つの容量素子Ｃ１，Ｃ２，Ｃ３は直列に接続され、容量素子Ｃ３の上部の電極の電圧は、入力信号ＶＩＮの電圧の３倍の値になる。この電圧がインバータＩＮＶ１，ＩＮＶ２を介して出力信号ＶＯＵＴとなる。

なお、この例では容量素子を３つ用いた構成にしているが、これは例えば、画像表示パネル１０内部の回路の駆動電圧が５Ｖで、外部から１．６Ｖ〜１．８Ｖ程度の振幅の信号が入力される場合のレベルシフト回路を想定している。

図４は、本実施例のレベルシフト回路をｎ個（ＬＳａ１〜ｎ）用いて、図１で示したレベルシフト回路部ＬＳＣＫＴを形成する場合の回路図である。この図では、クロック信号ＣＬＫと反転クロック信号ＣＬＫＢの２本の制御信号、ｎ本の入力信号ＶＩＮ１〜ｎ、およびｎ本の出力信号ＶＯＵＴ１〜ｎが接続されている。クロック信号ＣＬＫおよび反転クロック信号ＣＬＫＢは、図１０に示した従来例のレベルシフト回路と同様の回路ＬＳ０により昇圧された後、他のｎ個のレベルシフト回路ＬＳａ１〜ＬＳａｎの制御を行う。

ｎ個のレベルシフト回路ＬＳａ１〜ＬＳａｎは、図２で示したレベルシフト回路ＬＳａと同じ構成であり、それぞれ入力信号ＶＩＮ１〜ＶＩＮｎを昇圧して出力信号ＶＯＵＴ１〜ＶＯＵＴｎを出力する。この構成により、クロック信号ＣＬＫと反転クロック信号ＣＬＫＢの２本の信号の増加だけで、入力信号の昇圧が可能になる。

図５は、本発明に係るレベルシフト回路の別の実施例を示す回路図である。この回路について、以下説明する。なお、本実施例では、レベルシフト回路ＬＳｂは振幅１．８Ｖの入力信号ＶＩＮを振幅５Ｖの信号に昇圧して出力する場合を例に説明する。レベルシフト回路ＬＳｂは、入力信号ＶＩＮ、定電圧入力ＶＣＳ、リセット信号ＲＳＴ、および反転リセット信号ＲＳＴＢの４つの入力と、１つの出力信号ＶＯＵＴとを有する。ここで、定電圧入力ＶＣＳの電圧値はＶＩＮの１／２、すなわち０．９Ｖであり、リセット信号ＲＳＴの振幅は５Ｖである。

レベルシフト回路ＬＳｂの入力信号ＶＩＮは、スイッチ用トランジスタＮＭ１１，ＰＭ１１を介して容量素子Ｃ４の一方の端子およびスイッチ用トランジスタＮＭ１２，ＰＭ１２に接続されている。また容量素子Ｃ４の他方の端子は、ｐＭＯＳトランジスタＰＭ１３とｎＭＯＳトランジスタＮＭ１３より成るインバータＩＮＶ３の入力に接続され、かつ、インバータＩＮＶ３の入力と出力を結合するスイッチ用ｎＭＯＳトランジスタＮＭ１６に接続されている。

インバータＩＮＶ３の出力は、スイッチ用トランジスタＮＭ１４，ＰＭ１４を介してインバータＩＮＶ４の入力に接続され、インバータＩＮＶ４の出力が出力信号ＶＯＵＴとして外部に出力される。また、インバータＩＮＶ４の入力は、スイッチ用トランジスタＮＭ１５，ＰＭ１５を介して５Ｖの電源ＶＤＤにもつながっている。この構成も、図２の回路同様、入力信号ＶＩＮがＦＥＴ素子のゲート端子に直接接続されないため、レベルシフト回路の動作がＦＥＴ素子のしきい値電圧ばらつきの影響を受けない。

レベルシフト回路ＬＳｂの動作は、リセット状態と、通常動作状態の２つの状態から成る。リセット状態は、リセット信号ＲＳＴに５Ｖ、反転リセット信号ＲＳＴＢに０Ｖを印加することで設定し、通常動作状態は、リセット信号ＲＳＴに０Ｖ、反転リセット信号ＲＳＴＢに５Ｖを印加することで設定する。リセット状態ではｎＭＯＳトランジスタＮＭ１２，ＮＭ１５，ＮＭ１６およびｐＭＯＳトランジスタＰＭ１２，ＰＭ１５がオン状態になり、通常動作状態ではｎＭＯＳトランジスタＮＭ１１，ＮＭ１４およびｐＭＯＳトランジスタＰＭ１１，ＰＭ１４がオン状態になる。

次に、このリセット状態と通常動作状態での動作について、図６及び図７を用いて詳細に説明する。図６は、インバータＩＮＶ３のノードｎ１の入力電圧Ｖ１とノードｎ２の出力電圧Ｖ２をそれぞれＸ軸、Ｙ軸に示し、リセット状態でのノードｎ１とノードｎ２の電圧Ｖ１、Ｖ２を求めた図である。リセット状態では、ｎＭＯＳトランジスタＮＭ１６がオン状態になり、ＩＮＶ３の入力と出力が接続されて同電位となる。このため、インバータＩＮＶ３の入力電圧Ｖ１と出力電圧Ｖ２は、グラフ上でインバータ入出力特性カーブ２０とＶ１＝Ｖ２の直線２１との交点の電圧Ｖｒｓｔになる。また、この時、図５においてスイッチ用トランジスタＰＭ１２，ＮＭ１２もオン状態になるため、容量素子Ｃ４の左側端子には定電圧ＶＣＳ（０．９Ｖ）が印加される。このため、容量素子Ｃ４にはＶｒｓｔ−ＶＣＳの電圧が印加される。さらに、この時、スイッチ用トランジスタＰＭ１５，ＮＭ１５がオン状態になるため、インバータＩＮＶ４の入力は５Ｖになり、出力信号ＶＯＵＴには０Ｖが出力される。

次に、図７に通常動作状態での出力信号の波形を示す。通常動作状態では、スイッチ用トランジスタＰＭ１１，ＮＭ１１がオン状態になり、入力信号ＶＩＮが容量素子Ｃ４に接続される。ここで、容量素子Ｃ４には、Ｖｒｓｔ−ＶＣＳの電圧が保持されているため、ノードｎ１の電圧Ｖ１は、ＶＩＮ＋Ｖｒｓｔ−ＶＣＳ、すなわちＶＩＮ＋Ｖｒｓｔ−０．９Ｖになり、Ｖｒｓｔを中心に振幅する電圧波形Ｖ１’となる。この入力電圧波形Ｖ１’によりインバータＩＮＶ３の出力ノードｎ２の電圧Ｖ２は、５Ｖ振幅の波形になる。よって、レベルシフト回路ＬＳｂ自体の出力信号ＶＯＵＴには、ノードｎ２の電圧Ｖ２をインバータＩＮＶ４で反転した５Ｖ振幅の波形が得られる。

図８に、本実施例で示したレベルシフト回路ＬＳｂのタイミングチャートを示す。この図は、画像表示パネルに１画面を描く時間、すなわち１フレーム（ＦＲＭ）内の入出力信号を示している。ここでは１フレームを、１６．７ｍｓ（６０フレーム／秒で換算）とした。図８に示すように、リセット信号ＲＳＴと、反転リセット信号ＲＳＴＢの波形を１フレームに１回、フレームの開始時にリセット動作を行う。この間隔でリセット動作を行うのは、以下の２つの理由によっている。
（１）．リセット動作では、容量素子Ｃ４の電圧をＶｒｓｔ−ＶＣＳにセットするが、通常動作状態において容量素子Ｃ４内の電荷はリークにより徐々に抜け、容量素子Ｃ４の電圧が変化するため、周期的にリセットを行う必要がある。
（２）．リセット動作中、レベルシフト回路ＬＳｂは入力信号を昇圧することができないため、このリセット動作は画像データが入力されないフレームの初め、もしくは終わりの時刻に行う必要がある。

なお、上記（２）の理由から明らかであるが、リセット動作はフレームの終わりに行ってもよい。
また、容量素子Ｃ４の容量を大きくすることで、リークによる容量素子Ｃ４の電圧変化量を小さくし、リセット動作を数フレームに１回の間隔で行ってもよい。

図９に、図５のレベルシフト回路ＬＳｂをｎ個（ＬＳｂ1〜ｎ）用いて、図１に示したレベルシフト回路部ＬＳＣＫＴを形成する場合の例を示す。この図では、リセット信号ＲＳＴと反転リセット信号ＲＳＴＢの２本の制御信号、ｎ本の入力信号ＶＩＮ１〜ｎ、定電圧入力ＶＣＳ（０．９Ｖ）、ｎ本の出力信号ＶＯＵＴ１〜ｎが接続されている。リセット信号ＲＳＴおよび反転リセット信号ＲＳＴＢは、図１０に示した従来例のレベルシフト回路と同様の回路ＬＳ０により昇圧された後、他のｎ個のレベルシフト回路ＬＳｂ１〜ＬＳｂｎの制御を行う。ｎ個のレベルシフト回路ＬＳｂ１〜ＬＳｂｎは図５で示したレベルシフト回路ＬＳｂと同じ構成であり、それぞれ入力信号１〜ｎを昇圧して出力信号１〜ｎを出力する。この構成により、リセット信号ＲＳＴと反転リセット信号ＲＳＴＢの２本の信号および定電圧入力ＶＣＳの増加で、入力信号の昇圧が可能になる。

以上、本発明の好適な実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の精神を逸脱しない範囲内において、種々の設計変更をなし得ることは勿論である。例えば、図２の構成では容量を３個用いて昇圧したが、必要とする電圧に応じて容量を増加し、更に高い電圧に昇圧することも可能である。また、図５の構成では定電圧入力ＶＣＳを０．９Ｖとしたが、入力信号電圧の必要な振幅電圧に応じて変更できることは言うまでもない。

本発明に係る画像表示パネルの一実施例を示すブロック図。本発明に係るレベルシフト回路の一実施例を示す回路構成図。図３のレベルシフト回路の動作を示すタイミングチャート。図１に示す画像表示パネルに図３のレベルシフト回路を搭載した場合の回路構成図。本発明に係るレベルシフト回路の別の実施例を示す回路構成図。図５に示すレベルシフト回路のリセット状態でのインバータＩＮＶ３の入出力電圧を求めるための説明図。図５に示すレベルシフト回路の通常動作状態での入出力波形を示す図。図５に示すレベルシフト回路の動作を示すタイミングチャート。図１に示す画像表示パネルに図５のレベルシフト回路を搭載した場合の回路構成図。レベルシフト回路の第１の従来例を示す回路構成図。レベルシフト回路の第２の従来例を示す回路構成図。

符号の説明

１０…画像表示パネル、１１，１２…シフトレジスタ（ＳＦＴＲＧ）、２０…インバータ入出力特性カーブ、２１…Ｖ１＝Ｖ２の直線、Ｃ１〜Ｃ４…容量、ＣＬＫ…クロック信号、ＣＬＫＢ…逆相クロック信号、ＤＩＳＰ…画素表示部、ＤＡＣ…デジタル・アナログ変換器、ＦＲＭ…フレーム、ＩＮＶ１〜ＩＮＶ４…インバータ、ＬＳ０…レベルシフト回路、ＬＳａ，ＬＳａ１〜ｎ…レベルシフト回路、ＬＳｂ，ＬＳｂ１〜ｎ…レベルシフト回路、ＬＳＣＫＴ…レベルシフト回路部、
ｎ１、ｎ２…ノード、ＮＭ１〜ＮＭ８…ｎＭＯＳトランジスタ、ＮＭ１１〜ＮＭ１６…ｎＭＯＳトランジスタ、ＮＭ２１，ＮＭ２２，ＮＭ３１〜ＮＭ３４…ｎＭＯＳトランジスタ、ＰＭ１〜ＰＭ８…ｐＭＯＳトランジスタ、ＰＭ１１〜ＰＭ１６…ｐＭＯＳトランジスタ、ＰＭ２１〜ＰＭ２４，ＰＭ３１，ＰＭ３２…ｐＭＯＳトランジスタ、ＰＷＳ…電源装置、ＲＳＴ…リセット信号、ＲＳＴＢ…反転リセット信号、ＳＷ…スイッチ回路部、Ｔ…データ周期、ＴＣＯＮ…タイミングコントローラ、ＴＭＮＬ…端子部、Ｖ１…ノードｎ１の電圧、Ｖ２…ノードｎ２の電圧、Ｖ１’…電圧波形、Ｖｒｓｔ…交点の電圧、ＶＩＮ，ＶＩＮ１〜ｎ…入力信号、ＶＯＵＴ，ＶＯＵＴ１〜ｎ…出力信号。

Claims

複数の信号入力端子を持つ画像表示パネルにおいて、
前記信号入力端子に前記画像表示パネル外部から入力される入力信号を昇圧する複数のレベルシフト回路を有し、
前記レベルシフト回路の各々は、
複数の容量素子と
電界効果トランジスタからなる複数のスイッチング素子と、
前記複数のスイッチング素子を制御する制御信号とを具備し、
前記入力信号は前記複数の容量素子と前記複数のスイッチング素子のドレイン・ソース経路とを介して昇圧されることを特徴とする画像表示パネル。
請求項１に記載の画像表示パネルにおいて、
前記制御信号は、パネル外部から入力される正相と逆相の信号から生成される２本の信号であることを特徴とする画像表示パネル。
請求項２に記載の画像表示パネルにおいて、
前記入力信号は、前記レベルシフト回路内の前記複数のスイッチング素子の一方の端子に接続され、他方の端子はそれぞれ別の容量素子に接続され、前記複数の容量素子の接続形態を、前記制御信号により並列接続と直列接続間で切換えることを特徴とする画像表示パネル。
複数の信号入力端子を持つ画像表示パネルにおいて、
前記信号入力端子にパネル外部から入力される入力信号を昇圧する複数のレベルシフト回路と、
前記複数のレベルシフト回路を制御する制御信号とを有し、
前記レベルシフト回路の各々は、
前記入力信号と、前記入力信号の振幅の中心電圧値と等しい定電圧入力との２つの入力と、
前記２つの入力にそれぞれ接続された第１及び第２のスイッチング素子と、
前記第１及び第２のスイッチング素子のそれぞれの入力側と反対の端子に一端が接続された容量素子と、
前記容量素子の他端に入力が接続されたＣＭＯＳインバータ回路と、
前記ＣＭＯＳインバータの入出力間を接続する第３のスイッチング素子とを具備することを特徴とする画像表示パネル。
請求項４に記載の画像表示パネルにおいて、
前記ＣＭＯＳインバータ回路の出力は、第４のスイッチング素子とインバータを介して前記レベルシフト回路の昇圧された出力信号として出力されることを特徴とする画像表示パネル。
請求項５に記載の画像表示パネルにおいて、
前記制御信号は外部から入力されるリセット信号とその反転信号である反転リセット信号であり、前記リセット信号及び前記反転リセット信号により前記第１〜第４のスイッチング素子を制御することを特徴とする画像表示パネル。
請求項６に記載の画像表示パネルにおいて、
前記リセット信号により行うリセット動作は、画像表示パネルの１フレームに１回、フレーム期間の開始時または終了時に前記リセット信号により行うことを特徴とする画像表示パネル。
入力信号と、
前記入力信号の振幅の中心電圧値と等しい定電圧入力との２つの入力と、
外部から入力される制御信号と、
前記２つの入力にそれぞれ接続された第１及び第２のスイッチング素子と、
前記第１及び第２のスイッチング素子のそれぞれの入力側と反対の端子に一端が接続された容量素子と、
前記容量素子の他端に入力側が接続されたＣＭＯＳインバータ回路と、
前記ＣＭＯＳインバータ回路の入出力間を接続する第３のスイッチング素子とを具備することを特徴とするレベルシフト回路。
請求項８に記載のレベルシフト回路において、
前記ＣＭＯＳインバータ回路の出力は第４のスイッチング素子とインバータを介して昇圧された信号として出力されることを特徴とするレベルシフト回路。
請求項９に記載のレベルシフト回路において、
前記制御信号は外部から入力されるリセット信号とその反転信号である反転リセット信号であり、前記リセット信号及び前記反転リセット信号により前記第１〜第４のスイッチング素子を制御することを特徴とするレベルシフト回路。