JP2007033582A - 表示装置 - Google Patents

Abstract

【課題】 小型携帯機器に用いられる表示装置において、駆動回路の実装面積が小さく、自由な実装が可能な表示装置であり、電池等の低電圧電源での駆動が可能な表示装置を提供する。
【解決手段】 表示パネルと、駆動回路とを同一基板上に備える表示装置であって、駆動回路と共に昇圧回路を表示パネルの１辺に、画素トランジスタと同様の工程で形成する。昇圧回路には、昇圧回路に用いられるスイッチング素子の閾値による電圧の低下を補償する回路を設ける。
【選択図】 図１

Description

本発明は、表示装置に係わり、特に、携帯型装置に用いられる表示装置の駆動回路に適用して有効な技術に関する。

画素部にスイッチング素子を備えた、ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン等の表示装置として広く使用されている。また、ＴＦＴ方式の表示装置は、携帯電話機等の携帯用端末装置の表示装置にも利用されている。携帯用端末装置に用いられる表示装置は、従来の液晶表示装置に比べて、さらに小型で、低消費電力な性能を要求されている。

小型化に伴う問題点として、表示装置の駆動回路を実装するスペースが減少することが挙げられる。一般に表示装置の外観は、表示領域に比較して周辺部が狭いのもの（狭額縁）が好まれる。しかしながら、表示領域の周辺部は駆動回路の実装に用いられる領域である。よって狭額縁化のため、駆動回路はより小型化され、実装面積は狭く制限される。さらには、より高解像度の表示装置が開発されており、駆動回路からの出力数が増加することに伴い、接続端子ピッチがより狭くなり、接続信頼性が低下する問題も生じている。

そこで、より小面積で駆動回路を実現し、さらには接続による問題も解消するために、画素部のスイッチング素子と同様の製造工程で、スイッチング素子が設けられる同一基板上に駆動回路も製造する、所謂駆動回路一体型の表示装置が開発、実用化されている。

他方、携帯用端末装置の表示装置は低消費電力であることが要求されている。さらに、電池等の携帯可能な電源で駆動されることも要求されている。しかしながら、表示装置を駆動するには、多様な電圧が必要であり、電池等の低電圧で、単一電圧の電源を用いる場合には、昇圧回路等により電源電圧から表示装置駆動用の電圧を形成する必要がある。

昇圧回路に関しては、特許文献１に開示されてある。しかしながら、特許文献１に開示された昇圧回路は、半導体基板上に形成されることが前提であり、絶縁基板上に薄膜トランジスタで形成される昇圧回路について開示あるものではない。

特開平７−８７４００号公報

駆動回路一体型の表示装置では、駆動回路を画素部のスイッチング素子と同様の工程で形成しており、昇圧回路も画素部が設けられる基板上に形成することが求められる。画素部のスイッチング素子は堆積により形成された半導体層を使用しており、半導体基板上に設けられるトランジスタ等に比較して、しきい値が高く、ばらつく等の様々な問題を有している。

本発明は、前記問題点を有するスイッチング素子を用いて昇圧回路を実現する際に見出された問題を解決するためになされたものであり、本発明の目的は、小型の表示装置において、最適な昇圧回路を実現する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。

同一基板上に画素電極と、画素電極に映像信号を供給するスイッチング素子と、
スイッチング素子に映像信号を供給する駆動回路と、走査信号を出力する駆動回路と、昇圧回路とを設ける。

昇圧回路に用いられるスイッチング素子の制御端子には、しきい値電圧による電圧低下を無視できるような電圧が供給される。

しきい値に影響されない内蔵の昇圧回路を実現できるため、しきい値にかかわりなく所望の昇圧電圧を得ることができる。また、昇圧回路を単チャネル構成とすることも可能となり、周辺回路の削減が図れる。

同一基板上に画素電極と、画素電極に映像信号を供給するスイッチング素子と、
スイッチング素子に映像信号を供給する駆動回路と、走査信号を出力する駆動回路と、昇圧回路とを設ける。

昇圧回路は昇圧パルスにより昇圧した電圧を保持する複数の昇圧容量を有し、昇圧容量間に設けられた、ダイオード接続形態の転送用スイッチング素子の制御端子には、昇圧容量に保持された電圧よりもしきい値電圧分高くなるように電圧が供給され、スイッチング素子のしきい値電圧による電圧低下を無視して、次段の昇圧容量に昇圧した電圧を転送する。

以下、図面を参照して本発明の実施例を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１は、本発明の実施例の表示装置の基本構成を示すブロック図である。同図に示すように、表示装置１００は、表示パネル１と、制御回路３とから構成される。

表示パネル１は、透明なガラス、またはプラスチック等の絶縁基板や、半導体基板からなる素子基板２を備えている。素子基板２には、マトリクス状に画素８が配置され表示領域９が形成されている。（図１では図が複雑になることを避け、１個の画素を記載し他は省略している。）画素８には画素電極１１、スイッチング素子１０が設けられる。

表示領域９の周辺には、素子基板２の端辺に沿って駆動回路部５が形成されている。駆動回路部５は素子基板２上にスイッチング素子１０と同様の工程で形成することが可能である。

駆動回路部５からは走査信号線２０が表示領域に伸びていて、走査信号線２０はスイッチング素子１０の制御端子と電気的に接続している。駆動回路部５からは、走査信号線２０にスイッチング素子１０をオン・オフする制御信号（走査信号とも呼ぶ）が出力する。

また、駆動回路部５からは映像信号線２５が表示領域９に伸びており、映像信号線２５はスイッチング素子１０の入力端子に接続している。映像信号線２５には駆動回路部５から、映像信号が出力し、走査信号によりオン状態となったスイッチング素子１０を介して、映像信号が画素電極１１に書き込まれる。

駆動回路部５には昇圧回路４が設けられており、表示パネル１の駆動に必要な電源電圧を発生し、各回路等に供給している。昇圧回路４の詳細については後述する。なお、昇圧回路４も駆動回路部５と同様に、素子基板２に画素８のスイッチング素子１０と同様の工程で形成される。

表示パネル１には、フレキシブル基板３０が接続しており、フレキシブル基板３０には制御回路３が搭載されている。制御回路３は駆動回路部５に設けられた駆動回路を制御する機能を有しており、表示パネル１にフレキシブル基板３０を介して制御信号及び、映像信号等を供給する。

表示装置１００の電源として、電池７０が電池用配線７１及び、電池用端子７２を介してフレキシブル基板３０に接続している。なお、電池７０は表示装置１００の専用電源である必要はなく、表示装置１００が設けられる携帯用装置の電源を使用することも可能である。

フレキシブル基板３０には表示用配線３１と電源用配線３２が設けられており、入力端子３５を介して表示パネル１に電気的に接続している。表示用配線３１により表示パネル１を制御する信号が供給される。電源用配線３２は、電池用端子７２から制御回路３の電源端子７３に接続し、さらにフレキシブル基板３０上を配線して、入力端子３５を介して昇圧回路４に電気的に接続している。

なお昨今では、フレキシブル基板上の部品の一部、特に半導体ＩＣをガラス基板上に直接接続するＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）という手法もあるが、本ＣＯＧ手法を用いることも可能である。

次に図２を用いて、本発明の実施例の液晶表示装置の基本構成を示すブロック図を示す。同図に示すように、液晶表示装置１００は、液晶表示パネル１と、制御回路３とから構成される。また、液晶表示装置１００にはフレキシブル基板３０を介して、主装置１０１が接続している。液晶表示装置１００はこの主装置１０１の表示部として使用される。主装置１０１は電源として電池７０を使用しており、液晶表示装置１００は主装置１０１から電源電圧を配線３２を用いて供給されている。

液晶表示パネル１は、透明なガラス、またはプラスチック等の絶縁基板や、半導体基板からなる素子基板２と対向基板（図示せず）とを備えている。素子基板２と対向基板とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて、液晶表示パネルを構成する。

素子基板２には、マトリクス状に画素８が配置され表示領域９が形成されている。画素８には画素電極１１、スイッチング素子として薄膜トランジスタ１０が設けられる。各画素は、複数の走査信号線（またはゲート信号線）２０と映像信号線（またはドレイン信号線）２５との交差する部分に対応して設けられる。

各画素の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２５に接続され、ゲートが走査信号線２０に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。

なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２５に接続される方をドレインと称する。

また、図２は対向電極１５が素子基板２に設けられる所謂横電界方式の液晶表示パネルについて記載したが、対向電極１５が対向基板に設けられる所謂縦電界方式の液晶表示パネルにも本実施例は同様に適用される。

昇圧回路４、映像信号回路５０と、走査信号回路６０は、液晶表示パネル１の素子基板２を構成する透明性の絶縁基板（ガラス基板、樹脂基板等）に、それぞれ形成される。また、コントローラ３はＩＣチップであり、液晶表示パネル１に直接実装される。コントローラ３から送出されたディジタル信号（表示データ、クロック信号、制御信号等）は、昇圧回路４、映像信号回路５０、走査信号回路６０に入力端子３５を介して入力する。

コントローラ３は、半導体集積回路（ＬＳＩ）から構成され、外部から送信されてくるクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、昇圧回路４、映像信号回路５０、走査信号回路６０を制御・駆動する。

昇圧回路４、映像信号回路５０、走査信号回路６０は薄膜トランジスタ１０と同様の工程で形成され、走査信号回路６０は走査信号線２０の駆動を行い、映像信号回路５０は映像信号線２５の駆動を行い、昇圧回路４は各回路の駆動に必要な電圧を生成・供給している。符号３６、３７は外付けの容量素子であり、容量素子３６はフレキシブル基板３０上に設けられている。また、容量素子３７は液晶表示パネル１上に設けられた端子を介して、液晶表示パネル１上に接続・実装されている。

走査信号回路６０は、コントローラ３から送出されるフレーム開始指示信号（ＦＬＭ、以下スタート信号とも呼ぶ）およびシフトクロック（ＣＬ１）に基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２０にＨｉｇｈレベルの選択走査電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２０に接続された複数の薄膜トランジスタ１０が、１水平走査時間の間オン状態となる。

また、映像信号回路５０は画素が表示すべき階調に対応する階調電圧を映像信号線２５に出力する。薄膜トランジスタ１０がオン状態になると、映像信号線２５から階調電圧（映像信号）が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。

次に、電源回路に用いられる昇圧回路４について説明する。携帯電話機等の小型携帯機器では、電源として電池の利用が一般的である。また、流通量の多さから電池は出力電圧が１．３Ｖ程度から３Ｖ程度のものが利用される。そのため、昇圧回路４を用いて液晶表示装置用に必要な電源電圧を作成する必要が生じる。

図３に薄膜トランジスタ方式の液晶表示装置の各種信号と、信号の形成に必要な電源電圧を示す。図３においてＶＧＯＮは薄膜トランジスタ（ＴＦＴ）をオンするための走査信号のハイ電圧である。７Ｖ〜１５Ｖ程度が必要となる。ＶＧＯＦＦは薄膜トランジスタ（ＴＦＴ）をオフするための走査信号のロウ電圧である。−２Ｖ〜−５Ｖ程度が必要となる。ＤＤＶＤＨは図２に示す映像信号回路５０、走査信号回路６０用の電源電圧である。各回路５の最大定格により電圧値が決められる。

以上液晶表示装置に必要な電源の中で、走査信号回路用ハイ電圧ＶＧＨと、走査信号回路用ロウ電源ＶＧＬとをチャージポンプ方式の昇圧回路を用いて作成することとし、他の電圧は昇圧回路で形成した電圧を分圧等して形成することとした。

次に、チャージポンプ方式の昇圧回路の動作原理について図４、図５を用いて説明する。昇圧回路は入力電源Ｖｄ、昇圧容量Ｃ９１、９２、９３、出力容量Ｃ９４、ダイオード接続のトランジスタＮＭＴ９０、９１、９２、９３で構成される。

図４のチャージポンプ回路は、互いに重なり合うことの無いノンオーバーラップの昇圧パルスΦ１とΦ２を用いる。昇圧パルスΦ１とΦ２は、図５に示すように、ロウレベル側が電圧Ｖｓでハイレベル側が電圧Ｖｄである。昇圧パルスΦ１、Φ２、後述するΦ３、Φ４は前述したコントローラ３から供給される。

ノードＮ９０には、外部から電圧Ｖｄが供給されており、ダイオード接続のトランジスタＮＭＴ９０からトランジスタＮＭＴ９３はオン状態となり、各トランジスタの閾値が電圧Ｖｄに対して無視できる程に小さい理想的な場合では、ノードＮ９１からノードＮ９３は電圧Ｖｄとなっている。ここで、昇圧パルスΦ１がハイレベルとなると、昇圧容量Ｃ９０に接続しているノードＮ９１は、昇圧され、昇圧パルスΦ１のハイレベルが電圧Ｖｄであるので、理想的にはノードＮ９１の電圧はＶｄの２倍である２Ｖｄとなる。同様にノード９３も昇圧パルスΦ１により、電圧２Ｖｄに昇圧される。

次に、昇圧パルスΦ１がロウレベルになり、昇圧パルスΦ２がハイレベルにされると、昇圧容量Ｃ９１に接続しているノードＮ９２は、昇圧し、昇圧パルスΦ２のハイレベルが電圧Ｖｄであるので、ノードＮ９２は電圧３Ｖｄとなる。

次に、昇圧パルスΦ２がロウレベルになり、昇圧パルスΦ１がハイレベルにされると、昇圧容量Ｃ９３に接続しているノードＮ９３は、昇圧して電圧４Ｖｄとなる。

以下、同様な動作の繰り返しよって、昇圧容量Ｃ９４には昇圧パルスのハイレベルとロウレベルの差ΔＶに比較して約４倍の昇圧電圧が蓄積される。しかしながら実際には、ダイオート接続のトランジスタＮＭＴ９０からＮＭＴ９３のしきい値電圧分だけ電圧が低下する。

図４に示すチャージポンプ回路は、簡単な構成で昇圧された電圧を作り出すことが可能であるが、しきい値電圧分だけ電圧が低下するという問題を有している。特に表示装置において、画素部の薄膜トランジスタと同じ工程で、同一基板上にチャージポンプ回路に用いられるトランジスタを形成する場合には、このしきい値による電圧低下が顕著になり効率がより悪化する。また、各トランジスタはしきい値が一定ではなく、所望の昇圧電圧を得ることが困難である。特に量産化する場合には各表示パネル毎に昇圧後の電圧がばらつき、信頼性を満足できないことがわかった。

次に図６、図７を用いてしきい値による電圧の低下を低減するチャージポンプ回路について説明する。

図６において、容量素子Ｃ１、Ｃ２、Ｃ３は昇圧容量であり、容量素子Ｃ１とＣ３の一方の電極は、昇圧パルスΦ１を供給する信号線に接続している。他方、容量素子Ｃ２の一方の電極は、昇圧パルスΦ２を供給する信号線に接続している。
量素子Ｃ４は一方の電極が、基準電圧Ｖｓに接続しており、昇圧された電圧を保持する出力容量を形成している。

昇圧容量間を電気的に接続するスイッチング素子は、トランジスタＮＭＴ１０、ＮＭＴ１１、ＮＭＴ１２、ＮＭＴ１３である。トランジスタＮＭＴ１０〜１３の制御端子には容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８が接続されている。

図中の節点Ｎ０には電圧Ｖｄが供給されており、電圧ＶｄからトランジスタＮＭＴ１０〜１３を介して、昇圧容量Ｃ１〜Ｃ３で昇圧パルスΦ１とΦ２により昇圧し、昇圧された電圧を出力容量Ｃ４に保持し電源電圧として利用する。

前述したように、トランジスタＮＭＴ１０〜１３の制御端子には容量素子Ｃ５、Ｃ６、Ｃ７、Ｃ８が接続されているが、前段の昇圧容量と各トランジスタＮＭＴ１０〜１３の制御端子間にはダイオード接続されたトランジスタＮＭＴ２０、２１、２２、２３が設けられており、各昇圧容量の電圧がトランジスタＮＭＴ１０〜１３の制御端子に印加されるようになっている。

また、トランジスタＮＭＴ１０〜１３の制御端子と前段の昇圧容量の間には、トランジスタＮＭＴ３０、３１、３２、３３が設けられており、トランジスタＮＭＴ１０〜１３の制御端子に保持された電荷を前段の昇圧容量に放電可能になっている。

次に、図７を用いて図６の回路の動作を説明する。図７には昇圧パルスΦ１、２、３、４と、ノードＮ１、Ｎ１１、Ｎ２の電圧を示した。また図７では各昇圧動作を代表して、昇圧容量Ｃ１に昇圧、保持された電圧がトランジスタＮＭＴ１１を介して、昇圧容量Ｃ２に保持される動作について説明する。なお、わかりやすくするために、基準電圧Ｖｓ（昇圧パルスのロウレベル）を０Ｖで説明する。

まず、時刻ｔ１において昇圧パルスΦ１がハイレベルに変化すると、昇圧容量Ｃ１を介してノードＮ１の電圧ＶＮ１が上昇する。ノードＮ１の電圧ＶＮ１が上昇し、ダイオード接続のｎ型トランジスタＮＭＴ２１のしきい値電圧よりも高くなると、トランジスタＮＭＴ２１を介してノードＮ１１の電圧ＶＮ１１が上昇する。

時刻ｔ１にノードＮ１に保持されていた電圧をＶｄとし、昇圧パルスΦ１のハイレベルを電圧Ｖｄ、ロウレベルを電圧０ｖとすると、ノードＮ１は昇圧パルスΦ１により、電圧Ｖｄから電圧２Ｖｄに昇圧される。

また、トランジスタＮＭＴ２１のしきい値を電圧Ｖｔｈとすると、ノードＮ１１の電圧は２Ｖｄ−Ｖｔｈとなる。トランジスタＮＭＴ１１の制御端子（ゲート）には電圧２Ｖｄ−Ｖｔｈが印加さるため、トランジスタＮＭＴ１１はオン状態となり、ノードＮ１からノードＮ２に電荷が流れ込み、ノードＮ１とノードＮ２の電圧が等しくなる。これはしきい値をＶｔｈとすると、ノードＮ２の電圧が２Ｖｄ−２Ｖｔｈとなるまで続く。

次に時刻ｔ２でパルスΦ３がハイレベルになると、容量素子Ｃ６を介してノードＮ１１の電圧が上昇する。パルスΦ３のハイレベルを電圧Ｖｄ、ロウレベルを電圧０ｖとすると、ノードＮ１１の電圧は３Ｖｄ−Ｖｔｈとなる。ノードＮ１１の電圧が、ノードＮ１の電圧２ＶｄにトランジスタＮＭＴ１１のしきい値電圧Ｖｔｈを加算した値２Ｖｄ＋Ｖｔｈ以上であれば、最終的にノードＮ２の電圧はノードＮ１の電圧と同じ電圧２Ｖｄまで上昇する。

上記動作によれば、トランジスタＮＭＴ１１のしきい値電圧による電圧低下の影響を無視できる程度にまで低減してノードＮ１からノードＮ２への電荷移動が可能となる。

次に時刻ｔ３において、昇圧パルスΦ１、パルスΦ３がロウレベルになり、昇圧パルスΦ２がハイレベルになると、ノードＮ２の電圧ＶＮ２がノードＮ１の電圧ＶＮ１よりもトランジスタＮＭＴ３１のしきい値電圧Ｖｔｈ分高くなると、トランジスタＮＭＴ３１はオン状態となり、ノートＮ１１の電荷はノードＮ１に放電されノードＮ１の電圧とノードＮ１１の電圧が等しくなり、トランジスタＮＭＴ１１はオフ状態となり、ノードＮ２からノードＮ１への電荷の逆流は防げる。

トランジスタＮＭＴ１１の制御端子に、転送したい昇圧電圧に対してしきい値電圧分高い電圧を印加して、しきい値電圧による電圧低下の影響を無視できる程度に低減した際に、トランジスタＮＭＴ１１の制御端子に、電荷が保持されトランジスタＮＭＴ１１が充分にオフ状態とならず、昇圧電圧が逆流する新たな問題点をトランジスタＮＭＴ３１により解決している。

以後同様に、各トランジスタＮＭＴ１０〜１３しきい値による電圧低下を無視することが可能となり、さらに、寄生容量が各容量素子に対して無視できる程に小さい場合には、ノードＮ１には電圧２Ｖｄ、ノードＮ２には電圧３Ｖｄ、ノードＮ３には電圧４Ｖｄが保持され、負荷が無い場合には出力容量Ｃ４に電圧４Ｖｄが保持可能となる。

次に負極性の電圧を生成する回路について説明する。なお、負極性の場合、正確には昇圧ではないが、容量を用いて電圧を生成するチャージポンプ方式の回路について、昇圧回路と総称する。図３で示したように、液晶表示装置では薄膜トランジスタ（ＴＦＴ）をオフするための走査信号のロウ電圧に負極性の電圧を用いる場合があり、そのため、昇圧回路も負極性の電圧を生成することが求められる。

図８に示した回路は、しきい値による電圧の低下を低減した、負極性用チャージポンプ回路である。

図８において、容量素子Ｃ９、Ｃ１０、Ｃ１１は昇圧（降圧）容量であり、容量素子Ｃ９とＣ１１の一方の電極は、昇圧パルスΦ１を供給する信号線に接続している。他方、容量素子Ｃ１０の一方の電極は、昇圧パルスΦ２を供給する信号線に接続している。また、容量素子Ｃ１２は一方の電極が、基準電圧Ｖｓに接続しており、昇圧された電圧を保持する出力容量を形成している。

昇圧容量間を電気的に接続するスイッチング素子は、トランジスタＮＭＴ１４、ＮＭＴ１５、ＮＭＴ１６、ＮＭＴ１７である。トランジスタＮＭＴ１４〜１７の制御端子には容量素子Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６が接続されている。

図中右側の入力部Ｖｉｎには電圧Ｖｓ（０Ｖ）が供給されており、電圧Ｖｓ（０Ｖ）からトランジスタＮＭＴ１４〜１７を介して、昇圧容量Ｃ９〜Ｃ１１で昇圧パルスΦ１とΦ２により降圧し、降圧された電圧を出力容量Ｃ１２に保持し電源電圧として利用する。

前述したように、トランジスタＮＭＴ１４〜１７の制御端子には容量素子Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６が接続されているが、次段の昇圧容量と各トランジスタＮＭＴ１４〜１７の制御端子間にはダイオード接続されたトランジスタＮＭＴ２４、２５、２６、２７が設けられており、各昇圧容量の電圧がトランジスタＮＭＴ１４〜１７の制御端子に印加されるようになっている。

また、トランジスタＮＭＴ１５〜１７の制御端子と次段の昇圧容量の間には、トランジスタＮＭＴ３５、３６、３７が設けられており、トランジスタＮＭＴ１４〜１７の制御端子に保持された電荷を前段の昇圧容量に放電可能になっている。なお、トランジスタＮＭＴ１４の制御端子にもトランジスタＮＭＴ３４が接続され、制御端子に保持された電荷を前段の昇圧容量に放電可能になっているが、トランジスタＮＭＴ３４をオン状態とするために、トランジスタＮＭＴ３４の制御端子は昇圧パルスΦ２に接続されている。（なお、Ｖｉｎ（０Ｖ）に接続しても同様の動作が得られる）
次に図９を用いて図８の回路の動作を説明する。図９には昇圧パルスΦ１、２、３、４と、ノードＮ１４、Ｎ１９、Ｎ１５の電圧を示した。また図９では各降圧動作を代表して、昇圧容量Ｃ９に降圧、保持された電圧がトランジスタＮＭＴ１５を介して、昇圧容量Ｃ１０に保持される動作について説明する。なお、わかりやすくするために、基準電圧Ｖｓ（昇圧パルスのロウレベル）を０Ｖで説明する。

時刻ｔ１直前にノードＮ１４、Ｎ１５に保持されている電圧を０Ｖとして、昇圧パルスΦ１〜４のロウレベルを電圧０Ｖ、ハイレベルを電圧Ｖｄとする。時刻ｔ１でΦ１がＶｄから０Ｖに変化するとノードＮ１４の電圧は（瞬間的に）−Ｖｄとなる。同時にΦ２が０ＶからＶｄに変化するので、ノードＮ１５の電圧は（瞬間的に）Ｖｄとなる。この時トランジスタＮＭＴ２５を介してノードＮ１９の電圧が上昇する。

実際はトランジスタＮＭＴ１５を介して電荷がノードＮ１５からノードＮ１４に流れ込むので正確ではないが、簡単のためここでは、ノードＮ１９の電圧もＶｄ−Ｖｔｈになるものとする。ノードＮ１５からノードＮ１４に電荷が流れ込み、Ｖｄ−Ｖｔｈ＞Ｖｔｈならば、ノードＮ１５、ノードＮ１４共に電圧は０Ｖになる。

時刻ｔ３で昇圧パルスΦ１が０ＶからＶｄに変化すると、ノードＮ１４の電圧は（瞬間的に）Ｖｄとなる。同時にパルスΦ２が０ＶからＶｄに変化するので、ノードＮ１５の電圧は（瞬間的に）−Ｖｄとなる。トランジスタＮＭＴ３５のゲート電位はノードＮ１４の電圧であり、ソース電位はノードＮ１５の電圧であるので、上記の瞬間的な変化の過程で、ノードＮ１４の電圧＞ノードＮ１５の電圧＋Ｖｔｈの条件が満たされたところで、トランジスタＮＭＴ３５はＯＮ状態になり、ノードＮ１９の電圧はノードＮ１５の電圧と同じになり、この時トランジスタＮＭＴ１５はＯＦＦ状態になる。前述と同様ノードＮ１８もＶｄ−Ｖｔｈになるものとすれば、トランジスタＮＭＴ１４を介して電荷がＶｉｎ（０Ｖ）に流れ、Ｖｄ−Ｖｔｈ＞Ｖｔｈならば、ノードＮ１４は０Ｖになる。

時刻ｔ５で再び昇圧パルスΦ１がＶｄから０Ｖに変化すると、ノードＮ１４の電圧は（瞬間的に）−Ｖｄとなる。同時にパルスΦ２が０ＶからＶｄに変化するので、ノードＮ１５の電圧は（瞬間的に）０Ｖとなる。トランジスタＮＭＴ３４のゲート電位はパルスΦ２の電圧であり、ソース電位はノードＮ１４の電圧であるので、上記瞬間的な変化の過程で、パルスΦ２の電圧＞ノードＮ１４の電圧＋Ｖｔｈの条件が満たされたところで、トランジスタＮＭＴ３４はＯＮ状態になり、ノードＮ１８の電圧はノードＮ１４の電圧と同じになり、この時トランジスタＮＭＴ１４はＯＦＦ状態になる。また、この時トランジスタＮＭＴ２５を介してノードＮ１９も−Ｖｔｈになるものとすれば、ノードＮ１５からノードＮ１４に電荷が流れ込み、−Ｖｔｈ＞−Ｖｄ＋Ｖｔｈならば、ノードＮ１５とノードＮ１４どちらも−Ｖｄ／２になる。

時刻ｔ７で昇圧パルスΦ１が０ＶからＶｄに変化すると、ノードＮ１４の電圧は（瞬間的に）Ｖｄ／２となる。同時にパルスΦ２が０ＶからＶｄに変化するので、ノードＮ１５の電圧は（瞬間的に）−３Ｖｄ／２となる。前述同様ノードＮ１８もＶｄ／２−Ｖｔｈになるものとすれば、トランジスタＮＭＴ１４を介して電荷がＶｉｎ（０Ｖ）に流れる。今、Ｖｄ／２−Ｖｔｈ＜Ｖｔｈであったとすると、ノードＮ１４はＶｔｈになり。時刻ｔ８でパルスΦ４が０ＶからＶｄに変化すると容量素子Ｃ１３を介してノードＮ１８が昇圧されＶｄ＋ＶｔｈになりトランジスタＮＭＴ１４が再びＯＮ状態となりノードＮ１４の電圧は０Ｖになる。

時刻ｔ９で再び昇圧パルスΦ１が０ＶからＶｄに変化するとノードＮ１４の電圧は（瞬間的に）−Ｖｄとなる。同時にパルスΦ２が０ＶからＶｄに変化するのでノードＮ１５の電圧は（瞬間的に）−Ｖｄ／２となる。トランジスタＮＭＴ３４のゲート電位はパルスΦ２の電圧であり、ソース電位はノードＮ１４の電圧であるので、上記の瞬間的な変化の過程で、パルスΦ２の電圧＞ノードＮ１４の電圧＋Ｖｔｈの条件が満たされたところで、トランジスタＮＭＴ３４はＯＮ状態になり、ノードＮ１８の電圧はノードＮ１４の電圧と同じになり、この時トランジスタＮＭＴ１４はＯＦＦ状態になる。この時トランジスタＮＭＴ２５を介してノードＮ１９も−Ｖｄ／２−Ｖｔｈになるものとすれば、ノードＮ１５からノードＮ１４に電荷が流れ込む、−Ｖｄ／２−Ｖｔｈ＜−Ｖｄ＋Ｖｔｈであれば、ノードＮ１５の電圧は−Ｖｄ＋２Ｖｔｈ、ノードＮ１４の電圧は、−Ｖｄ／２−２Ｖｔｈとなる。時刻ｔ１０でパルスΦ３が０ＶからＶｄに変化すると容量素子Ｃ１４を介してノードＮ１９が昇圧されＶｄ／２−Ｖｔｈになり、トランジスタＮＭＴ１５が再びＯＮ状態となりノードＮ１５、Ｎ１４の電圧はどちらも−３Ｖｄ／４になる。以上が繰り返されて最終的にノードＮ１５は−Ｖｄまで降下する。

時刻ｔ１にノードＮ１４に保持されていた電圧を０Ｖとし、昇圧パルスΦ１のロウレベルを電圧０Ｖ、ハイレベルを電圧Ｖｄとすると、ノードＮ１４は昇圧パルスΦ１により、電圧０Ｖから電圧−Ｖｄに降圧される。

上記動作によれば、トランジスタＮＭＴ１５のしきい値電圧による電圧低下の影響を無視できる程度にまで低減してノードＮ１４からノードＮ１５への電荷移動が可能となる。

次に図１０を用いて本発明の昇圧回路が適用される液晶表示パネル１の駆動回路について説明する。図１０は、本発明の実施例の液晶表示パネル１の基本構成を示すブロック図である。同図に示すように、液晶表示パネル１は、透明なガラス、またはプラスチック等の絶縁基板（素子基板）２を備えている。絶縁基板２には、マトリクス状に画素８が配置され表示領域９が形成されている。画素８には画素電極１１、スイッチング素子１０が設けられる。

表示領域９の周辺には、絶縁基板２の端辺に沿って映像信号回路５０と、走査信号回路６０と、昇圧回路４とが形成されている。映像信号回路５０と、走査信号回路６０と、昇圧回路４とは絶縁基板２にスイッチング素子１０と同様の工程で形成されるため、別工程で形成される半導体チップに比較して小型にすることが可能である。

映像信号回路５０と、走査信号回路６０と、昇圧回路４と、スイッチング素子１０を構成する半導体層は、ＣＶＤ法等によって絶縁基板２の上に堆積したアモルファスシリコン膜にレーザ照射等によりエネルギーを供給し、再結晶化等により結晶粒径が前記アモルファスシリコン膜よりも増加した、ポリシリコン膜を利用している。

走査信号回路６０からは走査信号線２０が表示領域に伸びていて、走査信号線２０はスイッチング素子１０の制御端子と電気的に接続している。走査信号回路６０からは、走査信号線２０にスイッチング素子１０をオン・オフする走査信号が出力する。

走査信号回路６０には、シフトレジスタ回路６１が設けられており、１水平期間の間、走査信号線２０にスイッチング素子１０をオン状態にする電圧が出力するようにパルス信号がシフトレジスタ回路６１より出力する。

シフトレジスタ回路６１を昇圧回路４で昇圧した高電圧で駆動することも可能であるが、シフトレジスタ回路６１を低電圧で駆動して、出力するパルス信号をレベルシフタ回路６２で高電圧のパルスに変換して走査信号線２０に出力することも可能である。この場合、昇圧回路４から各レベルシフタ回路６２には高電圧電源線６４が配線され電気的に接続している。なお、配線６５はシフトレジスタ回路６１に転送クロックを供給する信号線である。

走査信号回路６０に隣接して、対向電圧供給回路７が設けられている。対向電圧供給回路７は対向電圧供給線毎に分割して対向電圧を対向電極に供給するものであり、画素毎に対向電極が分離した形状のＩＰＳ方式の液晶表示装置に適用して有効な回路である。この対向電圧供給回路７にも高電圧電源線７４が配線され電気的に接続している。

映像信号回路５０からは映像信号線２５が表示領域９に伸びており、映像信号線２５はスイッチング素子１０の入力端子に接続している。映像信号線２５には映像信号回路５０から、映像信号が出力し、走査信号によりオン状態となったスイッチング素子１０を介して、映像信号が画素電極１１に書き込まれる。

映像信号回路５０は、出力ゲート回路５３を有しており、外部から供給される映像信号をシフトレジスタ回路５１の出力するタイミングパルスにしたがって、映像信号線２５に出力する。映像信号を液晶表示パネル１の外部から直接供給する場合など、映像信号の電圧範囲が広い場合には、シフトレジスタ回路５１の出力する電圧では、出力ゲート回路５３をオン状態とする電圧として不十分な場合がある。そのため、レベルシフタ回路５２を用いて、映像信号の電圧範囲で十分に出力ゲート回路５３がオン状態となる電圧を出力可能としている。そのため、映像信号回路５０にも昇圧回路４から高電圧電源線５４が配線されて電気的に接続している。

図１０では、シフトレジスタ回路５１の転送パルスと昇圧回路４の昇圧パルスを併用しており、転送パルス配線５５がシフトレジスタ回路５１と昇圧回路４とに接続している。また、出力容量用の電極４１が絶縁基板２上にスイッチング素子１０と同様の工程で形成されている。

図１０に示す液晶表示パネル１では、走査信号回路６０、映像信号回路５０、昇圧回路４とを同一基板上に形成することが可能であり、外付けの部品点数が減少し、部品の実装に関して省スペース化が図れる。また、各部品の接続信頼性も向上する。

本発明の実施例の表示装置を示す概略ブロック図である。 本発明の実施例の液晶表示装置を示す概略ブロック図である。 本発明の実施例の液晶表示装置に用いられる駆動信号示す概略波形図である。 本発明の実施例の昇圧回路を示す概略回路図である。 本発明の実施例の昇圧回路の駆動方法を示す概略波形図である。 本発明の実施例の昇圧回路を示す概略回路図である。 本発明の実施例の昇圧回路の駆動方法を示す概略波形図である。 本発明の実施例の昇圧回路を示す概略回路図である。 本発明の実施例の昇圧回路の駆動方法を示す概略波形図である。 本発明の実施例の液晶表示パネルを示す概略ブロック図である。

符号の説明

１…表示パネル、２…素子基板、３…コントローラ、４…昇圧回路、５…駆動回路部、１０…スイッチング素子（薄膜トランジスタ）１１…画素電極、１４…付加容量、１５…共通電極、２０…走査信号線、２５…映像信号線、３０…フレキシブルプリント基板、３５…入力端子、３６、３７…外付け容量、５０…映像信号回路、５１…シフトレジスタ、５２…レベルシフタ、５３…ゲート回路、５４…電源線、６０…走査信号回路、６１…シフトレジスタ、６２…レベルシフタ、７０…電池、７１…電池用配線、７２…電池用接続端子、１００…表示装置。

Claims (3)

1. 第１の基板と、第２の基板と、
   前記第１の基板に設けられた複数の画素電極と、
   前記画素電極に映像信号を供給するスイッチング素子と、
   前記スイッチング素子に映像信号を供給する映像信号線と、
   前記スイッチング素子を制御する走査信号を供給する走査信号線とを有し、
   前記第１の基板に前記スイッチング素子と同様の工程で
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する第２の駆動回路と、
   昇圧回路とを設けたことを特徴とする表示装置。
2. 第１の基板と、第２の基板と、
   前記第１の基板に設けられた複数の画素電極と、
   前記画素電極に映像信号を供給する画素スイッチング素子と、
   前記画素スイッチング素子に映像信号を供給する映像信号線と、
   前記画素スイッチング素子を制御する走査信号を供給する走査信号線と、
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する第２の駆動回路と、
   昇圧回路とを有し、
   前記昇圧回路は第１の容量素子と第２の容量素子と、前記第１と第２の容量素子との間に設けられたスイッチング素子とを有し、
   前記スイッチング素子の制御端子に前記第１の容量素子に保持された電圧より高い電圧を印加することを特徴とする表示装置。
3. 第１の基板と、第２の基板と、
   前記第１の基板に設けられた複数の画素電極と、
   前記画素電極に映像信号を供給するスイッチング素子と、
   前記スイッチング素子に映像信号を供給する映像信号線と、
   前記スイッチング素子を制御する走査信号を供給する走査信号線と、
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する第２の駆動回路と、
   昇圧回路とを有し、
   前記昇圧回路は、第１の容量素子と、第２の容量素子と、
   前記第１の容量素子と第２の容量素子との間に設けられた第１のトランジスタと、
   該第１のトランジスタの制御端子に接続された第３の容量素子と、
   前記第１の容量素子と第３の容量素子と間に設けられ、ダイオード接続した第２のトランジスタと、
   第３の容量素子と第１の容量素子の間に設けられ、制御端子が前記第２の容量素子に接続された第３のトランジスタを有し、
   前記第１の容量素子の第１の端子には第１の電圧と、該第１の電圧より低い第２の電圧の間で振幅する第１の昇圧パルスが印加され、前記第１の容量素子の第２の端子は、前記第１のトランジスタの入力端子と、前記第２のトランジスタの入力端子に接続され、
   前記第２の容量素子の第３の端子には前記第１の昇圧パルスとは逆相の第２の昇圧パルスが印加され、前記第２の容量の第４の端子は前記第１のトランジスタの出力端子と前記第３のトランジスタの制御端子に接続され、
   前記第３の容量素子の第５の端子は、前記第１のトランジスタの制御端子に接続され、第６の端子には第３の電圧と、該第３の電圧より低い第４の電圧の間で振幅するパルス信号が供給され、
   前記第３の容量の第６の端子に前記第４の電圧が印加されている状態で、
   前記第１の容量素子の第１の端子に前記第１の昇圧パルスの第１の電圧を印加して、前記第１の容量素子の第２の端子の電圧を第５の電圧に昇圧し、
   該昇圧した第５の電圧は前記第３の容量素子の第５の端子に、前記ダイオード接続した第２のトランジスタを介して供給され、
   前記昇圧された第５の電圧から前記第２のトランジスタのしきい値電圧が差し引かれた第６の電圧が前記第３の容量素子に保持され、
   前記第３の容量の第６の端子の電圧を第４の電圧から第３の電圧に変化させて、前記第３の容量素子に保持された第６の電圧を前記第５の電圧より前記第１のトランジスタのしきい値電圧分より高い第７の電圧に昇圧して、
   前記第７の電圧を前記第１のトランジスタの制御端子に印加し、第１のトランジスタを介して前記第１の容量素子から前記第２の容量素子の第４の端子に前記第５の電圧を転送し、
   前記第５の電圧を前記第２の容量に転送後、前記第２の容量の前記第３の端子の電圧を第２の電圧から第１の電圧に変化させることで、前記第３のトランジスタをオン状態として前記第３の容量素子の第５の端子の電荷が、前記第１の容量素子の第２の端子に放電されることを特徴とする表示装置。
   

Images