JPH0787400A

JPH0787400A - Ｃｃｄ固体撮像素子

Info

Publication number: JPH0787400A
Application number: JP5251181A
Authority: JP
Inventors: Tetsuro Izawa; 哲朗伊沢; Kayao Takemoto; 一八男竹本; Tatsuhisa Fujii; 達久藤井; Shigeo Nakamura; 重雄中村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-09-13
Filing date: 1993-09-13
Publication date: 1995-03-31

Abstract

(57)【要約】【目的】低い単一電源を用いつつ、安定動作が可能な
ＣＣＤ固体撮像素子を提供する。【構成】ＣＣＤ固体撮像素子に内蔵されるＦＤＡのリ
セット電圧を、内蔵のチャージポンプ回路により形成さ
れた昇圧電圧を用いる。【効果】外部からは５Ｖのような低い単一電源で動作
させつつ、内部で電源電圧以上に高くされた昇圧電圧に
よりＦＤＡのリセット動作が行われるので、必要な信号
量を確保しつつ、量産時のプロセスバラツキを考慮して
安定的にＣＣＤ転送動作を行わせることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＣＤ（電荷結合素
子）固体撮像素子に関し、例えばＣＣＤ（電荷結合素
子）ラインセンサに利用して有効な技術に関するもので
ある。

【０００２】

【従来の技術】ＣＣＤ固体撮像素子の増幅回路として、
浮遊拡散層型増幅器（FDA;FloatingDiffusion Amplifie
r)が呼ばれる回路が用いられる。このようなＦＤＡに関
しては、例えばラジオ技術社昭和６１年１１月３日発行
『ＣＣＤカメラ技術』頁６４がある。

【０００３】上記ＦＤＡでは、転送された信号電荷の掃
き出しのためにキャパシタには約１２Ｖ程度の高いリセ
ット電圧を印加する必要がある。なぜなら、図３に示し
たポテンシャル図のように、次式（１）のような電位関
係を満足する必要がある。次式（１）において、ＶＲ’
はＦＤＡのリセット電圧である。 VR≧VR’＞VR'- V_sat(FDA)≧VG2 ＞VG2 -V_sat(CCD)≧VG1 ＞0V ・・・（１）

【０００４】必要な信号量（ダイナミックレンジ） V
_sat(FDA)と V_sat(CCD)を確保しつつ、量産時のプロセス
バラツキを考慮して安定的にＶＧ１とＶＧ２を維持する
ためには、リセット電圧ＶＲを５Ｖに設定することが極
めて難しく、約１２Ｖのような高電圧が用いられのが現
状である。

【０００５】この発明の目的は、低い単一電源を用いつ
つ、安定動作が可能なＣＣＤ固体撮像素子を提供するこ
とにある。この発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面から明らか
になるであろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、ＣＣＤ固体撮像素子に内蔵
されるＦＤＡのリセット電圧を、内蔵のチャージポンプ
回路により形成された昇圧電圧を用いる。

【０００７】

【作用】〔作用〕上記した手段によれば、外部からは
５Ｖのような低い単一電源で動作させつつ、内部で電
源電圧以上に高くされた昇圧電圧によりＦＤＡのリセッ
ト動作が行われるので、必要な信号量を確保しつつ、量
産時のプロセスバラツキを考慮して安定的にＣＣＤ転送
動作を行わせることができる。

【０００８】

【実施例】図１には、この発明に係るＣＣＤ固体撮像素
子の一実施例の出力部の構成図が示されている。信号電
荷はＣＣＤにより出力拡散層から構成されるキャパシタ
Ｃ１にに転送される。転送された信号電荷は、キャパシ
タＣ１により信号電圧の形態に変換される。この信号電
圧は、ソースフォロワ出力回路等の増幅回路ＡＭＰを通
して外部端子Ｖout から出力される。

【０００９】ＭＯＳＦＥＴＱ１は、上記信号電荷に対応
した信号電圧が増幅回路ＡＭＰを通して増幅されて外部
端子Ｖout から出力されると、言い換えるならば、ＣＣ
Ｄを通して次の信号電荷が転送される前にリセットパル
スφ_RのタイミングでキャパシタＣ１に保持された信号
電荷をリセット電圧ＶＲにより掃き出させる。

【００１０】この実施例では、リセット電圧ＶＲは、Ｃ
ＣＤ固体撮像素子の単一電源化、言い換えるならば、動
作電圧を５Ｖのような低い単一の電源で動作させるよう
にしつつ、前記のように必要な信号量を確保し、量産時
のプロセスバラツキを考慮して安定的にＣＣＤ転送動作
を行わせるようにするため、高電圧発生回路（チャージ
ポンプ回路）ＨＶＧにより形成された昇圧電圧が用いら
れる。

【００１１】上記リセット電圧φＲも５Ｖのような低い
電圧で形成されるので、ＭＯＳＦＥＴＱ１としてはディ
プレッション型のものが用いられる。これより、５Ｖの
ような低い電位によってもリセット電圧ＶＲに対応した
高いポテンシャルを得ることができる。

【００１２】高電圧発生回路ＨＶＧは、特に制限されな
いが、上記ＣＣＤ転送路に転送パルスφ１とφ２を用い
たチャージポンプ回路から構成され、電源電圧ＶＣＣよ
り高くされた約１０Ｖ以上の直流電圧を発生させる。

【００１３】図２には、上記高電圧発生回路（チャージ
ポンプ回路）の一実施例の回路図が示されている。同図
のおける各回路素子は、図１の回路素子と一部が重複し
ているが、それぞれは別個の回路機能を持つものである
と理解されたい。このことは、他の図５においても同様
である。

【００１４】図２（Ａ）のチャージポンプ回路は、互い
に重なり合うことの無いノンオーバーラップの転送パル
スφ１とφ２を用い、転送パルスφ１が５Ｖのようなハ
イレベルのときに、０Ｖのような転送パルスφ２によ
り、ダイオード形態のＭＯＳＦＥＴＱ１がオン状態にっ
なってキャパシタＣ１にチャージアップを行う。

【００１５】転送パルスφ１がロウレベルになり、転送
パルスφ２がハイレベルにされると、上記ダイオード形
態のＭＯＳＦＥＴＱ１はオフ状態にされ、キャパシタＣ
１に保持されたハイレベルと転送パルスφ２のハイレベ
ルとが加算されて、このときにオン状態にされるダイオ
ード形態のＭＯＳＦＥＴＱ２を通して出力キャパシタＣ
２をチャージアップさせる。

【００１６】以下、同様な動作の繰り返しよって、キャ
パシタＣ２には転送パルスのハイレベルの約２倍の昇圧
電圧にされる。実際には、ダイオート形態のＭＯＳＦＥ
ＴＱ１とＱ２のしきい値電圧分だけレベルが低下され
る。上記のように５Ｖの電源電圧により、転送パルスφ
１とφ２が形成され、ＭＯＳＦＥＴＱ１とＱ２のしきい
値電圧が１Ｖなら、約８Ｖのリセット電圧を得ることが
できる。

【００１７】図２（Ｂ）のチャージポンプ回路は、３倍
の昇圧電圧を得るようにされる。すなわち、電源電圧Ｖ
ＣＣからダイオード形態のＭＯＳＦＥＴＱ０を通してキ
ャパシタＣ０にチャージアップが行われる。以下、転送
パルスφ１とφ２及びＭＯＳＦＥＴＱ２とＱ３及びキャ
パシタＣ１とＣ２は、前記（Ａ）の回路と等価な回路で
ある。

【００１８】この構成では、タイミングパルスφ１がロ
ウレベルときに、電源電圧ＶＣＣからキャパシタＣ０に
チャージアップが行われるので、転送パルスφ１がハイ
レベルにされるときには、キャパシタＣ０に保持された
電圧に転送パルスφ１のハイレベルが加算されてキャパ
シタＣ１にチャージアップされる。それ故、前記（Ａ）
と等価な回路による２倍昇圧とを合わせて、全体で３倍
昇圧動作を行わせることができる。上記のように５Ｖの
電源電圧により、転送パルスφ１とφ２が形成され、Ｍ
ＯＳＦＥＴＱ１とＱ２のしきい値電圧が１Ｖなら、約１
２Ｖのような高いリセット電圧を得ることができる。上
記ＭＯＳＦＥＴの基板効果によって、しきい値電圧が高
くされても１０Ｖ程度の高い電圧を得ることができる。

【００１９】図３には、上記図１に示した出力部のポテ
ンシャル分布図が示されている。同図のように、リセッ
ト電圧ＶＲを高くすることにより、基準となる接地電位
０Ｖに対して大きな電圧マージンを得ることができるの
で、必要な信号量（ダイナミックレンジ） V_sat(FDA)と
V_sat(CCD)を確保しつつ、量産時のプロセスバラツキを
考慮して安定的にＶＧ１とＶＧ２を維持することができ
る。

【００２０】図４には、この発明に係るＣＣＤ固体撮像
素子のＣＣＤ転送回路の一実施例の素子構造断面図が示
されている。この発明の理解を容易にするために、この
発明が適用されるＣＣＤの一例の構造及びその簡単な動
作を説明する。

【００２１】ＣＣＤの概要は、次の通りである。ＣＣＤ
では、電子（又は正孔）が通り易い転送チャンネルをシ
リコン基板中に作る。シリコン基板の表面に酸化膜を挟
み、対となる転送ゲート１Ａ、２Ａ・・・と蓄積ゲート
１Ｂ、２Ｂ・・・が形成される。転送ゲート１Ａ、２Ａ
・・・下のチャンネルと蓄積ゲート１Ｂ、２Ｂ・・・下
のチャンネルとでは不純物濃度が異なり、ゲートに電圧
を印加していない状態のときに、内部電位に差が生じ、
蓄積ゲート１Ｂ、２Ｂ・・・下に電子（又は正孔）が集
まり易くしてある。

【００２２】今、シリコン基板表面のゲートに適当な電
圧を加え、転送チャンネル内の電荷に対するポテンシャ
ルを「波」形に出来たとすると、電荷（電子又は正孔）
はその「波」の谷に集まる。ゲートにかかる電圧をパル
スとし、適当に高電位／低電位に変化させ、上記「波」
形が一方向に移動できれば「波」の谷に集まった電荷を
転送チャンネル内に移送することができる。

【００２３】ＣＣＤの構造の構造は、次の通りである。
以下、電子を転送電荷とする場合について述べる。正孔
を転送電荷とする場合は、電子を転送電荷とする場合か
ら容易に推論できるので略す。Ｐ型シリコン基板の表面
にチャンネル幅を残して酸化膜を形成し、リン原子イオ
ンをイオン打ち込み法で注入させる。次いで熱処理を行
い約０．７μｍ程度の深さ方向の厚みを持つＮ型の導電
性（電子を主荷電子とする）チャンネルを形成する。

【００２４】次に、その表面全体を酸化させ、チャンネ
ル部表面に５００〜１０００Åのシリコン酸化膜を形成
する。酸化膜の上にポリシリコンからなる０．５μｍ程
度の膜を積層し、蓄積ゲート１Ｂ、２Ｂ・・・をホトリ
ソグラフィ技術によって形成する。これらの蓄積ゲート
１Ｂ、２Ｂ・・・のゲート長（転送チャンネルの長手方
向に向かっての寸法）は出来るだけ短いことが転送効率
の点から望まれる。上記ゲート長は現在の製造技術では
１．５〜３μｍが普通である。将来、微細加工技術の進
展に伴い、１．０μｍ、０．８μｍ、０．５μｍ・・・
と短くなると考えられる。これらの各蓄積ゲート１Ｂ、
２Ｂ・・・の繰り返しピッチは、ゲート長の１．５〜２
倍である。上記各蓄積ゲート１Ｂ、２Ｂ・・・の間には
ボロン原子イオンをイオン打ち込みし、Ｎ型導電性を少
しキャンセルし、その上に転送ゲート１Ａ、２Ａ・・・
を蓄積ゲートと同様に酸化膜、ポリシリコン膜をホトリ
ソグラフィ技術により形成する。

【００２５】ＣＣＤの電位は、次の通りである。転送ゲ
ートと蓄積ゲートを相隣合うもの、すなわち、１Ａと１
Ｂ、２Ａと２Ｂ・・・を結合させて同じタイミングで同
一電位を加えるようにし、かつこられの電極群を１つお
きに２つのグループに分け、一方に低電位（例えば０
Ｖ）φ１を、他方に高電位（例えば５Ｖ）φ２を与え
る。すなわち、上記ゲート１Ａと１Ｂ等にはには転送パ
ルスφ１を供給し、上記ゲート２Ａと２Ｂ等には転送パ
ルスφ２を供給する。

【００２６】例えば、転送パルスφ１を０Ｖとし、転送
パルスφ２を５Ｖにすると、転送ゲート１Ａ、蓄積ゲー
ト１Ｂ、転送ゲート２Ａ、蓄積ゲート２Ｂの順に階段状
に低くなる電子に対する内部ポテンシャル（以下、電子
について論議を進めるので単に内部ポテンシャルとい
う）分布が形成される。このことは、同様な２組からな
る転送ゲート、蓄積ゲートにおいても同様となる。これ
により、谷の部分に電荷が集まり、電子に注目すると最
も高い電位を持つ蓄積ゲート２Ｂ等に転送すべき電子が
集まることになる。

【００２７】次に、転送パルスφ１を５Ｖとし、転送パ
ルスφ２を０Ｖにすると、転送ゲート２Ａ、蓄積ゲート
２Ｂ、次の転送ゲート、蓄積ゲートの順に階段状に低く
なるポテンシャル分布が形成される。これによって、上
記蓄積ゲート２Ｂ下にあった電子は次の蓄積ゲート下の
最も低い内部ポテンシャル部に転送される。そして、再
び転送パルスφ１を０Ｖに転送パルスφ２を５Ｖにする
と、前記のような内部ポテンシャル分布に戻るため、上
記のような次の蓄積ゲート下にあった電子は、図外のさ
らに右側に配置される蓄積ゲートに転送される。上記転
送パルスφ１とφ２の１周期によって１ビット分の転送
動作が行われる。すなわち、２相のクロックパルスφ
１，φ２により構成されるシフトレジスタと同様な動作
を行う。

【００２８】図５には、図１の増幅回路ＡＭＰの一実施
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術により、特に制限されない
が、ＣＣＤ固体撮像素子を構成する他の素子やチャージ
ポンプ回路とともに単結晶シリコンのような１個の半導
体基板上において形成される。

【００２９】転送パルスφ１とφ２により上記のような
ＣＣＤ転送回路を通して転送された信号電荷は、等価的
にダイオードＤの形態で示された出力拡散層に入力され
る。この出力拡散層のＰＮ接合容量や、リセットＭＯＳ
ＦＥＴＱ１や増幅ＭＯＳＦＥＴＱ２における寄生容量か
らなるキャパシタＣ１により、入力された信号電荷が電
圧信号に変換される。このキャパシタＣ１の電圧信号
は、増幅ＭＯＳＦＥＴＱ２と負荷ＭＯＳＦＥＴＱ３から
なるソースフォロワ回路により電力増幅される。ここ
で、上記負荷ＭＯＳＦＥＴＱ３は、ディプレッション型
ＭＯＳＦＥＴから構成され、そのゲートとソースが共通
化されることによって定電流負荷として作用する。

【００３０】この実施例では、ソースフォロワ回路によ
り電力増幅された電圧信号を、電圧増幅するためにソー
ス接地増幅ＭＯＳＦＥＴＱ５のゲートに伝えられる。こ
の場合、ソースフォロワ回路の電圧信号に含まれる直流
電圧に対して無関係にソース接地増幅ＭＯＳＦＥＴＱ５
の動作点を最適に設定するため、ソースフォロワ回路の
出力とソース接地増幅ＭＯＳＦＥＴＱ５のゲートとの間
には、結合容量としてのキャパシタＣ２が設けられる。
そして、増幅ＭＯＳＦＥＴＱ５のゲートにはスイッチＭ
ＯＳＦＥＴＱ６を介して間欠的にバイアス電圧ＶＢが与
えられる。すなわち、スイッチＭＯＳＦＥＴＱ６は、そ
のゲートにタイミングパルスφ_Sが供給され、後述する
ように上記出力拡散層（キャパシタＣ１）をリセットす
るタイミングにほぼ同期して、言い換えるならば、信号
電荷の出力期間以外の期間においてスイッチＭＯＳＦＥ
ＴＱ６がオン状態にされてソース接地増幅ＭＯＳＦＥＴ
Ｑ５のゲートにバイアス電圧ＶＢを供給する。

【００３１】ソース接地増幅ＭＯＳＦＥＴＱ５のドレイ
ンには、反転増幅回路のオープン利得を高くするために
ゲートとソースとが接続されることにより定電源として
作用するデプレッション型ＭＯＳＦＥＴＱ４が負荷とし
て設けられる。ＭＯＳＦＥＴＱ４は高抵抗として作用す
るため、上記増幅ＭＯＳＦＥＴＱ５とＱ４による反転増
幅回路は、高いオープン利得を持つようにされる。この
反転増幅回路により、増幅ＭＯＳＦＥＴＱ５のゲートに
供給された電圧信号ＶＳが電圧増幅されて出力信号Ｖou
t として出力される。そして、反転増幅回路の入力と出
力と、言い換えるならば、増幅ＭＯＳＦＥＴＱ４のゲー
トとドレインとの間に利得設定用のキャパシタＣ３が設
けられる。すなわち、反転増幅回路は、上記キャパシタ
Ｃ２を入力キャパシタとし、キャパシタＣ３を帰還キャ
パシタとして、その比Ｃ２／Ｃ３に対応した利得を持つ
ようにされる。

【００３２】この実施例のようにキャパシタＣ２を介し
てソースフォロワ回路の出力とソース接地増幅ＭＯＳＦ
ＥＴＱ５を用いた反転増幅回路の入力とを直流的に分離
したのは、次のような理由による。ソースフォロワ出力
回路の出力と反転増幅回路の入力とを直結すると、反転
増幅回路の動作点が合わなくなる。ＣＣＤの性能を保っ
て信号電荷を効率よく引き出すためには出力拡散層（Ｎ
層）を約１０Ｖ以上の高い電圧ＶＲにリセットする必要
がある。このため、ソースフォロワ回路の出力電圧は、
電圧ＶＲよりソースフォロワ増幅ＭＯＳＦＥＴＱ２のし
きい値電圧だけレベル低下した電圧を基準にして低下す
るものとなる。そこで、ソースフォロワ増幅ＭＯＳＦＥ
ＴＱ２のしきい値電圧を高くして、反転増幅回路に入力
される電圧レベルを低下させることも考えられる。しか
しながら、このようにすると、ソースフォロワ増幅ＭＯ
ＳＦＥＴＱ２の動作としては、電源電圧Ｖ１に対して出
力電圧が約半分以下になるような条件では特性が劣化し
てしまう。

【００３３】一方、反転増幅回路において、出力電圧Ｖ
out は、例えばその電圧利得を５倍に設定しようとする
と電源電圧Ｖ２の１／６以下の電圧になる。当然にソー
ス接地増幅ＭＯＳＦＥＴＱ５のゲート電圧ＶＳは、それ
以下にする必要がある。これに対してもソース接地増幅
ＭＯＳＦＥＴＱ５のしきい値電圧を極端に高くして電源
電圧Ｖ２の約半分近くまで動作点を高めることは理論的
には可能であるが、ＭＯＳＦＥＴの特性上好ましいこと
ではない。それでなくとも、ソースフォロワ増幅ＭＯＳ
ＦＥＴＱ２等は高感度化のために極力小さく加工形成さ
れており、その加工バラツキに対応して、出力電圧は非
常に大きくバラツキ易く、素子毎に１Ｖ以上も変動する
ことさえ珍しいことでなはい。これに対して、反転増幅
回路は、その電圧利得が大きいことから入力のダイナミ
ックレンジは狭く、上記のバラツキを吸収することは極
めて困難である。

【００３４】更に、上記のようにソースフォロワ回路と
反転増幅回路を直結したのでは、リセットパルスφ_Rを
ハイレベルからロウレベルにしてリセットＭＯＳＦＥＴ
Ｑ１をオフ状態にするときのフィードスルー成分も（キ
ャパシタＣ１における電圧信号の落ち込み）も反転増幅
回路が増幅してしまい、信号成分に使える電圧範囲を狭
くしてしまう。また、熱雑音もそのまま増幅してしまう
など実用上難点が多くとうてい実用に供し得ない。

【００３５】この実施例では上述のようにキャパシタＣ
２を介してソースフォロワ回路の出力とソース接地増幅
ＭＯＳＦＥＴＱ５を用いた反転増幅回路の入力とを直流
的に分離し、それぞれ２つの増幅回路を最適な条件で動
作させるようにするものである。すなわち、ソースフォ
ロワ回路側では、ＣＣＤの性能を保って信号電荷を効率
よく引き出すために出力拡散層（Ｎ層）を約１０Ｖ以上
の高い電圧ＶＲにリセットし、それに対応した比較的高
いレベル電圧信号を出力させる。これに対して、反転増
幅回路側ではスイッチＭＯＳＦＥＴＱ６を設けて、ソー
ス接地増幅ＭＯＳＦＥＴＱ５のゲートに最適動作条件で
のバイアス電圧ＶＢを供給するものである。

【００３６】この実施例の増幅回路の動作を図６に示し
た波形図を参照して次に説明する。転送パルスφ１がロ
ウレベルで転送パルスφ２がハイレベルのときには、Ｃ
ＣＤ側から出力拡散層（キャパシタＣ１）には信号電荷
は出力されない。このときリセットパルスφＲとタイミ
ングパルスφｓがハイレベルにされる。リセットパルス
φＲのハイレベルに応じてリセットＭＯＳＦＥＴＱ１が
オン状態されて、出力拡散層（キャパシタＣ１）にリセ
ット電圧ＶＲを与える。

【００３７】タイミングパルスφｓのハイレベルに応じ
てスイッチＭＯＳＦＥＴＱ６がオン状態にされて、反転
増幅回路の増幅ＭＯＳＦＥＴＱ５のゲートにはバイアス
電圧ＶＢを与えられる。この状態ではソースフォロワ回
路からリセット電圧ＶＲに対応した暗出力電圧が出力さ
れているが、反転増幅回路の入力はＶＳで示すように上
記バイアス電圧ＶＢに固定されている。それ故、キャパ
シタＣ２にはその両端に印加される２つの直流電圧の差
電圧に対応した直流電圧が蓄積される。

【００３８】リセットパルスφＲがハイレベルからロウ
レベルに変化すると、スイッチＭＯＳＦＥＴＱ１がオン
状態からオフ状態に変化し、出力拡散層（キャパシタＣ
１）はフローティング状態で上記リセット電圧ＶＲを保
持することになる。このとき、リセットＭＯＳＦＥＴＱ
１がオン状態からオフ状態に切り替わるときのフィード
スルー成分によって保持電圧が若干低下する。しかし、
このタイミングではタイミングパルスφｓがハイレベル
を維持してスイッチＭＯＳＦＥＴＱ６をオン状態にして
いる。

【００３９】これにより、上記リセットＭＯＳＦＥＴＱ
１をオン状態からオフ状態にするときに生じるフィード
スルー成分を反転増幅回路が実質的に受け付けなくする
ことができる。次に、タイミングパルスφｓがロウレベ
ルに変化し、スイッチＭＯＳＦＥＴＱ６はオフ状態にさ
れる。このとき、前記同様にフィードスルーが生じる
が、ソース接地増幅ＭＯＳＦＥＴＱ５のゲートノードの
インピーダンがキャパシタＣ２及び負荷ＭＯＳＦＥＴＱ
３により決定されて上記出力拡散層の場合に比べて約２
桁程度小さくなり、これに比例してフィードスルーによ
る電位変化が小さくなり実用上無視できる。

【００４０】したがって、転送パルスφ１がハイレベル
に、転送パルスφ２がロウレベルにされる期間におい
て、ＣＣＤから上記出力拡散層に入力された信号電荷に
対応した電圧が、ソースフォロワ回路とキャパシタＣ２
を介して反転増幅回路に伝えられて電圧信号出力Ｖout
として出力される。このとき、キャパシタＣ２によって
上記暗出力と信号電荷に対応した明出力との差分が反転
増幅回路により増幅されることとなり、ＣＤＳ回路と等
価な動作を行う。

【００４１】この実施例のソースフォロワ回路で発生す
る熱雑音が除かれて反転増幅回路により電圧増幅されも
のとなる。これにより、高Ｓ／Ｎで、しかも大きな電圧
振幅の電圧信号Ｖout を得ることができる。この実施例
の増幅回路では、外部に設けられた相関二重サンプリン
グ（ＣＤＳ）回路により同様に暗出力と明出力との差分
を求める場合に比べて、上記ＣＤＳ回路に至までの波形
の歪、配線の引き回しによる各種飛び込みパルスによる
波形の乱れの影響を受けなくできるという利点がある。

【００４２】ソースフォロワ回路の高感度化のためにソ
ースフォロワＭＯＳＦＥＴＱ２を微細化した場合、その
加工バラツキによるしきい値電圧等の変動により、ソー
スフォロワ回路側での直流的な電圧信号に変動があって
も、キャパシタＣ２がそれを吸収してしまうため、反転
増幅回路側ではその影響を受けることなく、バイアス電
圧ＶＢにより設定された最適動作点で安定した電圧増幅
動作を行うことができる。反転増幅回路は、上記キャパ
シタＣ２とキャパシタＣ３の容量比のみによって利得が
設定されので、直線性（リニアリティ）のよい増幅出力
信号Ｖout を得ることができる。

【００４３】上記反転増幅回路の利得Ａｖは、次式
（２）により求められる。Ａｖ＝Ａvo／〔１＋（Ｃ３／Ｃ２）Ａvo〕・・・・・・・・（２）ここで、Ａvoは、反転増幅回路のオープン利得であり、
上記のようにＡvo≒∞に設定されているから、次式
（３）のように変形することができる。Ａｖ＝Ｃ２／Ｃ３・・・・・・・・（３）上記式（３）から明らかなように、反転増幅回路により
増幅される信号は、キャパシタＣ２とＣ３の容量比にの
みによって決定されるから、入力電圧に対してリニアリ
ティのよい出力信号Ｖout を得ることができる。

【００４４】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、（１）ＣＣＤ固体撮像素子に内蔵されるＦＤＡのリセ
ット電圧を、内蔵のチャージポンプ回路により形成され
た昇圧電圧を用いることより、外部からは５Ｖのような
単一電源で動作させつつ、内部で電源電圧以上に高くさ
れた昇圧電圧によりＦＤＡのリセット動作が行われるの
で、必要な信号量を確保しつつ、量産時のプロセスバラ
ツキを考慮して安定的にＣＣＤ転送動作を行わせること
ができるという効果が得られる。

【００４５】（２）上記（１）により、電源が低電電
圧の電池にすることができるから小型軽量化を図ったバ
ーコードリーダ等のようなハイディタイプのイメージ読
み取り装置を得ることができるという効果が得られる。

【００４６】以上本発明者によりなされた発明を実施例
に基づき具体的に説明したが、本願発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば昇圧
回路は、電圧モニター回路を設けて昇圧電圧が必要以上
に高くされたときには、チャージポンプ動作を停止させ
て低消費電力化を図るものであってもよい。チャージポ
ンプ回路に供給される周期的なパルスは、転送パルスの
他に他の適当なタイミングパルスを用いる用いるもので
あってもよい。また、チャージポンプ回路を４段等にし
て４倍昇圧動作を行わせるようにしてもよい。増幅回路
は、ソースフォロワ回路は複数段縦列接続したものであ
ってもよい。この発明は、ＣＣＤを用いたラインセンサ
やエリアセンサを構成するＣＣＤ固体撮像素子に広く利
用できる。

【００４７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ＣＣＤ固体撮像素子に内蔵
されるＦＤＡのリセット電圧を、内蔵のチャージポンプ
回路により形成された昇圧電圧を用いることより、外部
からは５Ｖのような単一電源で動作させつつ、内部で電
源電圧以上に高くされた昇圧電圧によりＦＤＡのリセッ
ト動作が行われるので、必要な信号量を確保しつつ、量
産時のプロセスバラツキを考慮して安定的にＣＣＤ転送
動作を行わせることができる。

【図面の簡単な説明】

【図１】この発明に係るＣＣＤ固体撮像素子の一実施例
を示す出力部の構成図である。

【図２】図１の高電圧発生回路ＨＶＧの一実施例を示す
回路図である。

【図３】この発明を説明するためのＣＣＤ固体撮像素子
の出力部の動作を説明するためのポテンシャル図であ
る。

【図４】図１のＣＣＤ固体撮像素子のＣＣＤ転送回路の
一実施例を示す素子構造断面図である。

【図５】図１のＣＣＤ固体撮像素子の増幅回路ＡＭＰの
一実施例を示す回路図である。

【図６】図５の増幅回路の動作を説明するための波形図
である。

【符号の説明】

ＡＭＰ…増幅回路、ＨＶＧ…高電圧発生回路（チャージ
ポンプ回路）、ＣＣＤ…電荷移送回路、φout …出力ゲ
ート電圧、φ１，φ２…転送パルス、φＲ…リセットパ
ルス、φs …タイミングパルス、ＶＲ…リセット電圧、
ＶＣＣ…電源電圧、Ｃ０〜Ｃ３…キャパシタ、Ｑ０〜Ｑ
５…ＭＯＳＦＥＴ、１Ａ、２Ａ…転送ゲート、１Ｂ，２
Ｂ…蓄積ゲート。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村重雄千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】ＣＣＤ転送路から転送された信号電荷を
受けるキャパシタと、このキャパシタの電圧を受けるソ
ースフォロワ回路を含む増幅回路と、周期的なパルス信
号を受けて電源電圧に対して昇圧された高電圧を形成す
るチャージポンプ回路と、上記チャージポンプ回路によ
り形成された電圧により上記キャパシタの信号電荷をリ
セットさせるリセットＭＯＳＦＥＴとを含むことを特徴
とするＣＣＤ固体撮像素子。
【請求項２】上記チャージポンプ回路に供給される周
期的なパルス信号は、ＣＣＤ転送路に用いられる転送パ
ルスと共用されるものであることを特徴とする請求項１
のＣＣＤ固体撮像素子。