JP3069373B2 - 固体撮像装置の駆動方法 - Google Patents
固体撮像装置の駆動方法Info
- Publication number
- JP3069373B2 JP3069373B2 JP2326348A JP32634890A JP3069373B2 JP 3069373 B2 JP3069373 B2 JP 3069373B2 JP 2326348 A JP2326348 A JP 2326348A JP 32634890 A JP32634890 A JP 32634890A JP 3069373 B2 JP3069373 B2 JP 3069373B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- mosfet
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims description 48
- 230000003321 amplification Effects 0.000 claims description 41
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 41
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 14
- 230000035945 sensitivity Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/026—Shaping pulses by amplifying with a bidirectional operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Logic Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、増幅回路に関し、例えばCCD（電荷結合
素子）用の増幅出力回路に利用して有効な技術に関する
ものである。
素子）用の増幅出力回路に利用して有効な技術に関する
ものである。
CCD用の増幅回路として、第６図に示すような回路が
用いられている。信号電荷はCCDにより出力拡散層（構
造上等価的にダイオードＤの形態で示される）に転送さ
れ、その接合容量からなるキャパシタC1により信号電圧
の形態に変換される。この信号電圧は、増幅MOSFETQ2と
負荷MOSFETQ3からなるソースフォロワ回路を介して出力
される。このような増幅回路は、浮遊拡散層型増幅器
（FDA;Floating Diffusion Amplifier）と呼ばれる。
MOSFETQ1は、上記信号電荷に対応した信号電圧が増幅さ
れて出力されると、言い換えるならば、次の信号電荷が
転送される前にリセットパルスφＲにより上記キャパシ
タC1に保持された信号電荷を規準電圧VRによりリセット
させる。
用いられている。信号電荷はCCDにより出力拡散層（構
造上等価的にダイオードＤの形態で示される）に転送さ
れ、その接合容量からなるキャパシタC1により信号電圧
の形態に変換される。この信号電圧は、増幅MOSFETQ2と
負荷MOSFETQ3からなるソースフォロワ回路を介して出力
される。このような増幅回路は、浮遊拡散層型増幅器
（FDA;Floating Diffusion Amplifier）と呼ばれる。
MOSFETQ1は、上記信号電荷に対応した信号電圧が増幅さ
れて出力されると、言い換えるならば、次の信号電荷が
転送される前にリセットパルスφＲにより上記キャパシ
タC1に保持された信号電荷を規準電圧VRによりリセット
させる。
このようなFDAに関しては、例えばラジオ技術社昭和6
1年11月３日発行『CCDカメラ技術』頁64がある。
1年11月３日発行『CCDカメラ技術』頁64がある。
上記FDAの感度は、リセットMOSFETQ1や増幅MOSFETQ2
における寄生容量を含めたキャパシタC1の容量値と、ソ
ースフォロワ回路のゲイン（As＜１）の積（As/C1）で
与えられる。上記ゲインAsの向上にはAs＜１の限界があ
り、FDAの感度向上にはいかにキャパシタC1の容量値を
小さくするかにかかっている。このため、従来のFDAに
おいては、キャパシタC1の容量値を小さくするためにダ
イオードＤや増幅MOSFET等を如何に小さく形成するかに
心血が注がれている。しかしながら、増幅MOSFETQ2のサ
イズを小さくすると必然的に出力電力も小さくなり、後
段の負荷駆動能力が無くなるという矛盾を含んでいる。
このため、ソースフォロワ回路を複数段縦列接続して上
記初段での駆動能力不足を補うようにする。
における寄生容量を含めたキャパシタC1の容量値と、ソ
ースフォロワ回路のゲイン（As＜１）の積（As/C1）で
与えられる。上記ゲインAsの向上にはAs＜１の限界があ
り、FDAの感度向上にはいかにキャパシタC1の容量値を
小さくするかにかかっている。このため、従来のFDAに
おいては、キャパシタC1の容量値を小さくするためにダ
イオードＤや増幅MOSFET等を如何に小さく形成するかに
心血が注がれている。しかしながら、増幅MOSFETQ2のサ
イズを小さくすると必然的に出力電力も小さくなり、後
段の負荷駆動能力が無くなるという矛盾を含んでいる。
このため、ソースフォロワ回路を複数段縦列接続して上
記初段での駆動能力不足を補うようにする。
現状のFDAでは、上記キャパシタC1の容量値が10-14F
を割り、電圧感度は１電子当たり10μＶを越すまでにな
っている。しかし、応用面では１信号当たり高々数十電
子を扱うようになっており、出力信号振幅のさらなる増
大が望まれる。そして、真の感度は雑音とのS/N（信号
対雑音比）により決まり、このS/Nを高めるためには、
雑音、特にランダムに発生する熱雑音の低減が不可欠で
ある。
を割り、電圧感度は１電子当たり10μＶを越すまでにな
っている。しかし、応用面では１信号当たり高々数十電
子を扱うようになっており、出力信号振幅のさらなる増
大が望まれる。そして、真の感度は雑音とのS/N（信号
対雑音比）により決まり、このS/Nを高めるためには、
雑音、特にランダムに発生する熱雑音の低減が不可欠で
ある。
CCD自体で発生する熱雑音は各種工夫により非常に小
さくなっており、CCD撮像素子の熱雑音はFDAにおいて発
生する熱雑音で決定される。FDAにおける雑音の主な成
分は、キャパシタC1のリセット雑音と増幅MOSFETQ2の1/
f雑音である。前者のリセット雑音はキャパシタC1の平
方に比例し、寸法縮小と共に減少する。後者の1/f雑音
は逆に概略寸法に逆比例する。
さくなっており、CCD撮像素子の熱雑音はFDAにおいて発
生する熱雑音で決定される。FDAにおける雑音の主な成
分は、キャパシタC1のリセット雑音と増幅MOSFETQ2の1/
f雑音である。前者のリセット雑音はキャパシタC1の平
方に比例し、寸法縮小と共に減少する。後者の1/f雑音
は逆に概略寸法に逆比例する。
このようなランダム雑音は、暗出力（リセット電圧）
と明出力（信号電荷出力）の双方に含まれるため、外部
に設けられた相関二重サンプリング（CDS）回路により
その差分を求めて信号とすることにより相殺できる。し
かしながら、上記CDS回路に至までの波形の歪、配線の
引き回しによる各種飛び込みパルスによる波形の乱れに
よりCDS回路による雑音低減にも限界がある。
と明出力（信号電荷出力）の双方に含まれるため、外部
に設けられた相関二重サンプリング（CDS）回路により
その差分を求めて信号とすることにより相殺できる。し
かしながら、上記CDS回路に至までの波形の歪、配線の
引き回しによる各種飛び込みパルスによる波形の乱れに
よりCDS回路による雑音低減にも限界がある。
この発明の目的は、簡単な構成で実質的な高感度を実
現した増幅回路を提供することにある。
現した増幅回路を提供することにある。
この発明の他の目的は、CCDに適した高感度の増幅回
路を提供することにある。
路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
は、本明細書の記述および添付図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
信号電荷を受ける第１のキャパシタの電圧を受けるソー
スフォロワ回路に対して、その出力信号を第２のキャパ
シタを介してゲートに受けるソース接地形態の増幅MOSF
ETを設けるとともに、上記第１のキャパシタの信号電荷
をリセットされる間において上記増幅MOSFETのゲートに
スイッチ素子を介して所定のバイアス電圧を供給する。
要を簡単に説明すれば、下記の通りである。すなわち、
信号電荷を受ける第１のキャパシタの電圧を受けるソー
スフォロワ回路に対して、その出力信号を第２のキャパ
シタを介してゲートに受けるソース接地形態の増幅MOSF
ETを設けるとともに、上記第１のキャパシタの信号電荷
をリセットされる間において上記増幅MOSFETのゲートに
スイッチ素子を介して所定のバイアス電圧を供給する。
上記した手段によれば、第２のキャパシタにより信号
成分のみを伝達してソース接地増幅MOSFETにより電圧信
号自体を増幅できるとともに、第１のキャパシタのリセ
ット期間にスイッチ素子により増幅MOSFETを最適動作点
にバイアスできるから簡単な構成で実質的な高感度化が
可能になる。
成分のみを伝達してソース接地増幅MOSFETにより電圧信
号自体を増幅できるとともに、第１のキャパシタのリセ
ット期間にスイッチ素子により増幅MOSFETを最適動作点
にバイアスできるから簡単な構成で実質的な高感度化が
可能になる。
第１図には、この発明に係る増幅回路の参考例の回路
図が示されている。同図の各回路素子は、公知の半導体
集積回路の製造技術により、特に制限されないが、CCD
固体撮像素子を構成する他の素子とともに単結晶シリコ
ンのような１個の半導体基板上において形成される。
図が示されている。同図の各回路素子は、公知の半導体
集積回路の製造技術により、特に制限されないが、CCD
固体撮像素子を構成する他の素子とともに単結晶シリコ
ンのような１個の半導体基板上において形成される。
転送パルスφ１とφ２によりCCD転送回路を通して転
送された信号電荷は、等価的にダイオードＤの形態で示
された出力拡散層に入力される。この出力拡散層のPN接
合容量や、リセットMOSFETQ1や増幅MOSFETQ2における寄
生容量からなるキャパシタC1により、入力された信号電
荷が電圧信号に変換される。このキャパシタC1の電圧信
号は、増幅MOSFETQ2と負荷MOSFETQ3からなるソースフォ
ロワ回路により電力増幅される。ここで、上記負荷MOSF
ETQ3は、ディプレッション型MOSFETから構成され、その
ゲートとソースが共通化されることによって定電流負荷
として作用する。
送された信号電荷は、等価的にダイオードＤの形態で示
された出力拡散層に入力される。この出力拡散層のPN接
合容量や、リセットMOSFETQ1や増幅MOSFETQ2における寄
生容量からなるキャパシタC1により、入力された信号電
荷が電圧信号に変換される。このキャパシタC1の電圧信
号は、増幅MOSFETQ2と負荷MOSFETQ3からなるソースフォ
ロワ回路により電力増幅される。ここで、上記負荷MOSF
ETQ3は、ディプレッション型MOSFETから構成され、その
ゲートとソースが共通化されることによって定電流負荷
として作用する。
この参考例では、ソースフォロワ回路により電力増幅
された電圧信号を、電圧増幅するためにソース接地増幅
MOSFETQ5のゲートに伝えられる。この場合、ソースフォ
ロワ回路の電圧信号に含まれる直流電圧に対して無関係
にソース接地増幅MOSFETQ5の動作点を最適に設定するた
め、ソースフォロワ回路の出力とソース接地増幅MOSFET
Q5のゲートとの間には、結合容量としてのキャパシタC2
が設けられる。そして、増幅MOSFETQ5のゲートにはスイ
ッチMOSFETQ6を介して間欠的にバイアス電圧VBが与えら
れる。すなわち、スイッチMOSFETQ6は、そのゲートにタ
イミングパルスφＳが供給され、後述するように上記出
力拡散層（キャパシタC1）をリセットするタイミングに
ほゞ同期して、言い換えるならば、信号電荷の出力期間
以外の期間においてスイッチMOSFETQ6がオン状態にされ
てソース接地増幅MOSFETQ5のゲートにバイアス電圧VBを
供給する。
された電圧信号を、電圧増幅するためにソース接地増幅
MOSFETQ5のゲートに伝えられる。この場合、ソースフォ
ロワ回路の電圧信号に含まれる直流電圧に対して無関係
にソース接地増幅MOSFETQ5の動作点を最適に設定するた
め、ソースフォロワ回路の出力とソース接地増幅MOSFET
Q5のゲートとの間には、結合容量としてのキャパシタC2
が設けられる。そして、増幅MOSFETQ5のゲートにはスイ
ッチMOSFETQ6を介して間欠的にバイアス電圧VBが与えら
れる。すなわち、スイッチMOSFETQ6は、そのゲートにタ
イミングパルスφＳが供給され、後述するように上記出
力拡散層（キャパシタC1）をリセットするタイミングに
ほゞ同期して、言い換えるならば、信号電荷の出力期間
以外の期間においてスイッチMOSFETQ6がオン状態にされ
てソース接地増幅MOSFETQ5のゲートにバイアス電圧VBを
供給する。
特に制限されないが、ソース接地増幅MOSFETQ5のドレ
インには、ゲートとドレインが共通接続された負荷MOSF
ETQ4が設けられる。この増幅MOSFETQ4とQ5のコンダクタ
ンス比に従って、増幅MOSFETQ5のゲートに供給された電
圧信号VSが電圧増幅されて出力信号Voutとして出力され
る。
インには、ゲートとドレインが共通接続された負荷MOSF
ETQ4が設けられる。この増幅MOSFETQ4とQ5のコンダクタ
ンス比に従って、増幅MOSFETQ5のゲートに供給された電
圧信号VSが電圧増幅されて出力信号Voutとして出力され
る。
この参考例のようにキャパシタC2を介してソースフォ
ロワ回路の出力とソース接地増幅MOSFETQ5を用いた反転
増幅回路の入力とを直流的に分離したのは、次のような
理由による。
ロワ回路の出力とソース接地増幅MOSFETQ5を用いた反転
増幅回路の入力とを直流的に分離したのは、次のような
理由による。
すなわち、ソースフォロワ出力回路の出力と反転増幅
回路の入力とを直結すると、反転増幅回路の動作点が合
わなくなる。CCDの性能を保って信号電荷を効率よく引
き出すためには出力拡散層（Ｎ層）を約10V以上の高い
電圧VRにリセットする必要がある。このため、ソースフ
ォロワ回路の出力電圧は、電圧VRよりソースフォロワ増
幅MOSFETQ2のしきい値電圧だけレベル低下した電圧を基
準にして低下するものとなる。そこで、ソースフォロワ
増幅MOSFETQ2のしきい値電圧を高くして、反転増幅回路
に入力される電圧レベルを低下させることも考えられ
る。しかしながら、このようにすると、ソースフォロワ
増幅MOSFETQ2の動作としては、電源電圧V1に対して出力
電圧が約半分以下になるような条件では特性が劣化して
しまう。
回路の入力とを直結すると、反転増幅回路の動作点が合
わなくなる。CCDの性能を保って信号電荷を効率よく引
き出すためには出力拡散層（Ｎ層）を約10V以上の高い
電圧VRにリセットする必要がある。このため、ソースフ
ォロワ回路の出力電圧は、電圧VRよりソースフォロワ増
幅MOSFETQ2のしきい値電圧だけレベル低下した電圧を基
準にして低下するものとなる。そこで、ソースフォロワ
増幅MOSFETQ2のしきい値電圧を高くして、反転増幅回路
に入力される電圧レベルを低下させることも考えられ
る。しかしながら、このようにすると、ソースフォロワ
増幅MOSFETQ2の動作としては、電源電圧V1に対して出力
電圧が約半分以下になるような条件では特性が劣化して
しまう。
一方、反転増幅回路において、出力電圧Voutは、例え
ばその電圧利得を５倍に設定しようとすると電源電圧V2
の1/6以下の電圧になる。当然にソース接地増幅MOSFETQ
5のゲート電圧VSは、それ以下にする必要がある。これ
に対してもソース接地増幅MOSFETQ5のしきい値電圧を極
端に高くして電源電圧V2の約半分近くまで動作点を高め
ることは理論的には可能であるが、MOSFETの特性上好ま
しいことではない。それでなくとも、ソースフォロワ増
幅MOSFETQ2等は高感度化のために極力小さく加工形成さ
れており、その加工バラツキに対応して、出力電圧は非
常に大きくバラツキ易く、素子毎に1V以上も変動するこ
とさえ珍しいことではない。これに対して、反転増幅回
路は、その電圧利得が大きいことから入力のダイナミッ
クレンジは狭く、上記のバラツキを吸収することは極め
て困難である。
ばその電圧利得を５倍に設定しようとすると電源電圧V2
の1/6以下の電圧になる。当然にソース接地増幅MOSFETQ
5のゲート電圧VSは、それ以下にする必要がある。これ
に対してもソース接地増幅MOSFETQ5のしきい値電圧を極
端に高くして電源電圧V2の約半分近くまで動作点を高め
ることは理論的には可能であるが、MOSFETの特性上好ま
しいことではない。それでなくとも、ソースフォロワ増
幅MOSFETQ2等は高感度化のために極力小さく加工形成さ
れており、その加工バラツキに対応して、出力電圧は非
常に大きくバラツキ易く、素子毎に1V以上も変動するこ
とさえ珍しいことではない。これに対して、反転増幅回
路は、その電圧利得が大きいことから入力のダイナミッ
クレンジは狭く、上記のバラツキを吸収することは極め
て困難である。
更に、上記のようにソースフォロワ回路と反転増幅回
路を直結したのでは、リセットパルスφＲをハイレベル
からロウレベルにしてリセットMOSFETQ1をオフ状態にす
るときのフィードスルー成分も（キャパシタC1における
電圧信号の落ち込み）も反転増幅回路が増幅してしま
い、信号成分に使える電圧範囲を狭くしてしまう。ま
た、熱雑音もそのまま増幅してしまうなど実用上難点が
多くとうてい実用に供し得ない。
路を直結したのでは、リセットパルスφＲをハイレベル
からロウレベルにしてリセットMOSFETQ1をオフ状態にす
るときのフィードスルー成分も（キャパシタC1における
電圧信号の落ち込み）も反転増幅回路が増幅してしま
い、信号成分に使える電圧範囲を狭くしてしまう。ま
た、熱雑音もそのまま増幅してしまうなど実用上難点が
多くとうてい実用に供し得ない。
そこで、この参考例では上述のようにキャパシタC2を
介してソースフォロワ回路の出力とソース接地増幅MOSF
ETQ5を用いた反転増幅回路の入力とを直流的に分離し、
それぞれ２つの増幅回路を最適な条件で動作させるよう
にするものである。
介してソースフォロワ回路の出力とソース接地増幅MOSF
ETQ5を用いた反転増幅回路の入力とを直流的に分離し、
それぞれ２つの増幅回路を最適な条件で動作させるよう
にするものである。
すなわち、ソースフォロワ回路側では、CCDの性能を
保って信号電荷を効率よく引き出すために出力拡散層
（Ｎ層）を約10V以上の高い電圧VRにリセットし、それ
に対応した比較的高いレベル電圧信号を出力させる。こ
れに対して、反転増幅回路側ではスイッチMOSFETQ6を設
けて、ソース接地増幅MOSFETQ5のゲートに最適動作条件
でのバイアス電圧VBを供給するものである。
保って信号電荷を効率よく引き出すために出力拡散層
（Ｎ層）を約10V以上の高い電圧VRにリセットし、それ
に対応した比較的高いレベル電圧信号を出力させる。こ
れに対して、反転増幅回路側ではスイッチMOSFETQ6を設
けて、ソース接地増幅MOSFETQ5のゲートに最適動作条件
でのバイアス電圧VBを供給するものである。
この参考例の増幅回路の動作を第４図に示した波形図
を参照して次に説明する。
を参照して次に説明する。
転送パルスφ１がロウレベルで転送パルスφ２がハイ
レベルのときには、CCD側から出力拡散層（キャパシタC
1）には信号電荷は出力されない。このときリセットパ
ルスφＲとタイミングパルスφｓがハイレベルにされ
る。リセットパルスφＲのハイレベルに応じてリセット
MOSFETQ1がオン状態されて、出力拡散層（キャパシタC
1）にリセット電圧VRを与える。タイミングパルスφＳ
のハイレベルに応じてスイッチMOSFETQ6がオン状態にさ
れて、反転増幅回路の増幅MOSFETQ5のゲートにはバイア
ス電圧VBを与えられる。この状態ではソースフォロワ回
路からリセット電圧VRに対応した暗出力電圧が出力され
ているが、反転増幅回路の入力はVSで示すように上記バ
イアス電圧VBに固定されている。それ故、キャパシタC2
にはその両端に印加される２つの直流電圧の差電圧に対
応した直流電圧が蓄積される。
レベルのときには、CCD側から出力拡散層（キャパシタC
1）には信号電荷は出力されない。このときリセットパ
ルスφＲとタイミングパルスφｓがハイレベルにされ
る。リセットパルスφＲのハイレベルに応じてリセット
MOSFETQ1がオン状態されて、出力拡散層（キャパシタC
1）にリセット電圧VRを与える。タイミングパルスφＳ
のハイレベルに応じてスイッチMOSFETQ6がオン状態にさ
れて、反転増幅回路の増幅MOSFETQ5のゲートにはバイア
ス電圧VBを与えられる。この状態ではソースフォロワ回
路からリセット電圧VRに対応した暗出力電圧が出力され
ているが、反転増幅回路の入力はVSで示すように上記バ
イアス電圧VBに固定されている。それ故、キャパシタC2
にはその両端に印加される２つの直流電圧の差電圧に対
応した直流電圧が蓄積される。
リセットパルスφＲがハイレベルからロウレベルに変
化すると、スイッチMOSFETQ1がオン状態からオフ状態に
変化し、出力拡散層（キャパシタC1）はフローティング
状態で上記リセット電圧VRを保持することになる。この
とき、リセットMOSFETQ1がオン状態からオフ状態に切り
替わるときのフィードスルー成分によって保持電圧が若
干低下する。しかし、このタイミングではタイミングパ
ルスφＳがハイレベルが維持してスイッチMOSFETQ6をオ
ン状態にしている。これにより、上記リセットMOSFETQ1
をオン状態からオフ状態にするときに生じるフィードス
ルー成分を反転増幅回路が実質的に受け付けなくするこ
とができる。次に、タイミングパルスφＳがロウレベル
に変化し、スイッチMOSFETQ6はオフ状態にされる。この
とき、前記同様にフィードスルーが生じるが、ソース接
地増幅MOSFETQ5のゲートノードのインピーダンスがキャ
パシタC2及び負荷MOSFETQ3により決定されて上記出力拡
散層の場合に比べて約２桁程度小さくなり、これに比例
してフィードスルーによる電位変化が小さくなり実用上
無視できる。
化すると、スイッチMOSFETQ1がオン状態からオフ状態に
変化し、出力拡散層（キャパシタC1）はフローティング
状態で上記リセット電圧VRを保持することになる。この
とき、リセットMOSFETQ1がオン状態からオフ状態に切り
替わるときのフィードスルー成分によって保持電圧が若
干低下する。しかし、このタイミングではタイミングパ
ルスφＳがハイレベルが維持してスイッチMOSFETQ6をオ
ン状態にしている。これにより、上記リセットMOSFETQ1
をオン状態からオフ状態にするときに生じるフィードス
ルー成分を反転増幅回路が実質的に受け付けなくするこ
とができる。次に、タイミングパルスφＳがロウレベル
に変化し、スイッチMOSFETQ6はオフ状態にされる。この
とき、前記同様にフィードスルーが生じるが、ソース接
地増幅MOSFETQ5のゲートノードのインピーダンスがキャ
パシタC2及び負荷MOSFETQ3により決定されて上記出力拡
散層の場合に比べて約２桁程度小さくなり、これに比例
してフィードスルーによる電位変化が小さくなり実用上
無視できる。
したがって、転送パルスφ１がハイレベルに、転送パ
ルスφ２がロウレベルにされる期間において、CCDから
上記出力拡散層に入力された信号電荷に対応した電圧
が、ソースフォロワ回路とキャパシタC2を介して反転増
幅回路に伝えられて電圧信号出力Voutとして出力され
る。このとき、キャパシタC2によって上記暗出力と信号
電荷に対応した明出力との差分が反転増幅回路により増
幅されることとなり、CDS回路と等価な動作を行う。す
なわち、この参考例のソースフォロワ回路で発生する熱
雑音が除かれて反転増幅回路により電圧増幅されるもの
となる。これにより、高S/Nで、しかも大きな電圧振幅
の電圧信号Voutを得ることができる。この参考例の増幅
回路では、外部に設けられた相関二重サンプリング（CD
S）回路により同様に暗出力と明出力との差分を求める
場合に比べて、上記CDS回路に至までの波形の歪、配線
の引き回しによる各種飛び込みパルスによる波形の乱れ
の影響を受けなくできるという利点がある。
ルスφ２がロウレベルにされる期間において、CCDから
上記出力拡散層に入力された信号電荷に対応した電圧
が、ソースフォロワ回路とキャパシタC2を介して反転増
幅回路に伝えられて電圧信号出力Voutとして出力され
る。このとき、キャパシタC2によって上記暗出力と信号
電荷に対応した明出力との差分が反転増幅回路により増
幅されることとなり、CDS回路と等価な動作を行う。す
なわち、この参考例のソースフォロワ回路で発生する熱
雑音が除かれて反転増幅回路により電圧増幅されるもの
となる。これにより、高S/Nで、しかも大きな電圧振幅
の電圧信号Voutを得ることができる。この参考例の増幅
回路では、外部に設けられた相関二重サンプリング（CD
S）回路により同様に暗出力と明出力との差分を求める
場合に比べて、上記CDS回路に至までの波形の歪、配線
の引き回しによる各種飛び込みパルスによる波形の乱れ
の影響を受けなくできるという利点がある。
また、ソースフォロワ回路の高感度化のためにソース
フォロワMOSFETQ2を微細化した場合、その加工バラツキ
によるしきい値電圧等の変動により、ソースフォロワ回
路側での直流的な電圧信号に変動があっても、キャパシ
タC2がそれを吸収してしまうため、反転増幅回路側では
その影響を受けることなく、バイアス電圧VBにより設定
された最適動作点で安定した電圧増幅動作を行うことが
できる。
フォロワMOSFETQ2を微細化した場合、その加工バラツキ
によるしきい値電圧等の変動により、ソースフォロワ回
路側での直流的な電圧信号に変動があっても、キャパシ
タC2がそれを吸収してしまうため、反転増幅回路側では
その影響を受けることなく、バイアス電圧VBにより設定
された最適動作点で安定した電圧増幅動作を行うことが
できる。
第２図には、この発明に係る増幅回路の一実施例の回
路図が示されている この実施例では、スイッチMOSFETQ6は反転増幅回路の
入力と出力、言い換えるならば、ソース接地増幅MOSFET
Q5のゲートとドレインとの間に設けられる。このように
反転増幅回路の入力と出力とを短絡することにより、第
３図に示した入出力伝達特性において、入力電圧と出力
電圧とが等くなる一点鎖線で示した直線との交点にバイ
アス電圧VBを設定することができる。これにより、特別
のバイアス電源を不要とし、かつMOSFETQ4,Q5のプロセ
スバラツキに対して常に最適条件でのバイアス設定が可
能になる。すなわち、増幅MOSFETQ5が通常の低いしきい
値電圧を持つエンハンスメント型である場合、それを用
いた反転増幅回路が直線性のよい動作条件のゲート電圧
の上限が、増幅MOSFETQ5のドレイン電圧であり、入力電
圧が負のため（暗電圧を基準にした負電圧）に上記第３
図の入出力伝達特性のうち最も直線性のよい部分を用い
ることができ、上記スイッチMOSFETQ6のオン状態によ
り、上記バイアス電圧VBに自動復帰するものとなる。そ
して、負荷手段としてゲートとドレインとを接続した増
幅MOSFETQ5と同様なエンハンスメント型MOSFETQ4を用い
た場合には、上記のようにゲートとドレインを短絡して
バイアスされた増幅MOSFETQ5とのコンダクタンス比が、
そのサイズ比に対応して高い精度で設定できる。これに
より、リニアリティのよい増幅動作が可能になる。
路図が示されている この実施例では、スイッチMOSFETQ6は反転増幅回路の
入力と出力、言い換えるならば、ソース接地増幅MOSFET
Q5のゲートとドレインとの間に設けられる。このように
反転増幅回路の入力と出力とを短絡することにより、第
３図に示した入出力伝達特性において、入力電圧と出力
電圧とが等くなる一点鎖線で示した直線との交点にバイ
アス電圧VBを設定することができる。これにより、特別
のバイアス電源を不要とし、かつMOSFETQ4,Q5のプロセ
スバラツキに対して常に最適条件でのバイアス設定が可
能になる。すなわち、増幅MOSFETQ5が通常の低いしきい
値電圧を持つエンハンスメント型である場合、それを用
いた反転増幅回路が直線性のよい動作条件のゲート電圧
の上限が、増幅MOSFETQ5のドレイン電圧であり、入力電
圧が負のため（暗電圧を基準にした負電圧）に上記第３
図の入出力伝達特性のうち最も直線性のよい部分を用い
ることができ、上記スイッチMOSFETQ6のオン状態によ
り、上記バイアス電圧VBに自動復帰するものとなる。そ
して、負荷手段としてゲートとドレインとを接続した増
幅MOSFETQ5と同様なエンハンスメント型MOSFETQ4を用い
た場合には、上記のようにゲートとドレインを短絡して
バイアスされた増幅MOSFETQ5とのコンダクタンス比が、
そのサイズ比に対応して高い精度で設定できる。これに
より、リニアリティのよい増幅動作が可能になる。
このように反転増幅回路の入力と出力とを短絡してバ
イアス電圧VBを決める回路は、次のような利点も生じ
る。
イアス電圧VBを決める回路は、次のような利点も生じ
る。
従来のFDAでは、大きな信号電荷が出力されたときに
は、リセットパルスφＲにより出力拡散層をリセットす
るときに、ソースフォロワ出力電圧の電圧変化幅が大き
くその回復にようする時間、言い換えるならば、リセッ
トに要する時間が長くなる。このことは、次のような問
題を含んでいる。固体撮像素子の多画素化に伴い信号の
読み出し周波数を高くする必要がある。また、多画素化
に伴い高感度化を必要としてソースフォロワ増幅MOSFET
Q2のサイズは益々小さく加工形成することになる。これ
により、MOSFET2の電流供給能力が小さくなり、負荷MOS
FETQ3に流れる電流との差分によってソース出力におけ
る寄生容量のチャージアップを行うこととなりその回復
に時間がかかる。これに対して、上記キャパシタC2を設
けるとともに、リセットパルスφＲに同期してタイミン
グパルスφｓをハイレベルにしてスイッチMOSFETQ6をオ
ン状態にすると、反転増幅回路の入力電圧VSはバイアス
電圧源又は反転増幅回路の一種の増幅作用によって急激
に持ち上げられる。この電圧上昇は、キャパシタC2を介
してソースフォロワ増幅MOSFETQ2のソース電位の回復を
助長するように作用して回路のリセット回復時間を短時
間に行うことができる。これにより、CCD固体撮像素子
の多画素化や高速化に適した増幅回路を得ることができ
る。
は、リセットパルスφＲにより出力拡散層をリセットす
るときに、ソースフォロワ出力電圧の電圧変化幅が大き
くその回復にようする時間、言い換えるならば、リセッ
トに要する時間が長くなる。このことは、次のような問
題を含んでいる。固体撮像素子の多画素化に伴い信号の
読み出し周波数を高くする必要がある。また、多画素化
に伴い高感度化を必要としてソースフォロワ増幅MOSFET
Q2のサイズは益々小さく加工形成することになる。これ
により、MOSFET2の電流供給能力が小さくなり、負荷MOS
FETQ3に流れる電流との差分によってソース出力におけ
る寄生容量のチャージアップを行うこととなりその回復
に時間がかかる。これに対して、上記キャパシタC2を設
けるとともに、リセットパルスφＲに同期してタイミン
グパルスφｓをハイレベルにしてスイッチMOSFETQ6をオ
ン状態にすると、反転増幅回路の入力電圧VSはバイアス
電圧源又は反転増幅回路の一種の増幅作用によって急激
に持ち上げられる。この電圧上昇は、キャパシタC2を介
してソースフォロワ増幅MOSFETQ2のソース電位の回復を
助長するように作用して回路のリセット回復時間を短時
間に行うことができる。これにより、CCD固体撮像素子
の多画素化や高速化に適した増幅回路を得ることができ
る。
なお、第２図の実施例では、出力部にソースフォロワ
増幅MOSFETQ7と負荷抵抗Q8からなるソースフォロワ出力
回路が設けられる。
増幅MOSFETQ7と負荷抵抗Q8からなるソースフォロワ出力
回路が設けられる。
第５図には、この発明に係る増幅回路の他の一実施例
の回路図が示されている。
の回路図が示されている。
この実施例では、差動回路を用いて出力電圧を得るよ
うにするものである。すなわち、前記同様な反転増幅回
路を構成するソース接地増幅MOSFETQ5のソースに定電流
源として作用するMOSFETQ11を設け、上記MOSFETQ5と差
動的に増幅MOSFETQ10及びそのドレイン負荷としてのMOS
FETQ9からなる反転増幅回路を設けるものである。上記
増幅MOSFETQ10のゲートには、所定のゲートバイアス電
圧VGが与えられる。
うにするものである。すなわち、前記同様な反転増幅回
路を構成するソース接地増幅MOSFETQ5のソースに定電流
源として作用するMOSFETQ11を設け、上記MOSFETQ5と差
動的に増幅MOSFETQ10及びそのドレイン負荷としてのMOS
FETQ9からなる反転増幅回路を設けるものである。上記
増幅MOSFETQ10のゲートには、所定のゲートバイアス電
圧VGが与えられる。
この実施例では、増幅MOSFETQ5と増幅MOSFETQ10が差
動形態に接続されており、増幅MOSFETQ10は実質的にゲ
ート接地、ソース入力の増幅MOSFETとして動作する。こ
れにより、出力電圧Vout′はソースフォロワ回路の出力
信号（VS）と同相の負極性の出力信号を形成することが
できる。
動形態に接続されており、増幅MOSFETQ10は実質的にゲ
ート接地、ソース入力の増幅MOSFETとして動作する。こ
れにより、出力電圧Vout′はソースフォロワ回路の出力
信号（VS）と同相の負極性の出力信号を形成することが
できる。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１） 信号電荷を受ける第１のキャパシタの電圧を受
けるソースフォロワ回路に対して、その出力信号を第２
のキャパシタを介してゲートに受けるソース接地形態の
増幅MOSFETを設けるとともに上記第１のキャパシタの信
号電荷をリセットさせる間において上記増幅MOSFETのゲ
ートにスイッチ素子を介して所定のバイアス電圧を供給
する。この構成では、第２のキャパシタにより信号成分
のみを伝達してソース接地増幅MOSFETにより電圧信号自
体を増幅できるとともに、第１のキャパシタのリセット
期間にスイッチ素子により増幅MOSFETを最適動作点にバ
イアスできるから簡単な構成で実質的な高感度化が可能
になるという効果が得られる。
ある。すなわち、 （１） 信号電荷を受ける第１のキャパシタの電圧を受
けるソースフォロワ回路に対して、その出力信号を第２
のキャパシタを介してゲートに受けるソース接地形態の
増幅MOSFETを設けるとともに上記第１のキャパシタの信
号電荷をリセットさせる間において上記増幅MOSFETのゲ
ートにスイッチ素子を介して所定のバイアス電圧を供給
する。この構成では、第２のキャパシタにより信号成分
のみを伝達してソース接地増幅MOSFETにより電圧信号自
体を増幅できるとともに、第１のキャパシタのリセット
期間にスイッチ素子により増幅MOSFETを最適動作点にバ
イアスできるから簡単な構成で実質的な高感度化が可能
になるという効果が得られる。
（２） 第２のキャパシタを介して暗出力と明出力との
差分が反転増幅回路により増幅されるから、熱雑音を相
殺した信号電荷成分のみを増幅できるから高S/N、言い
換えるならば、実質的な高感度化を実現できるという効
果が得られる。
差分が反転増幅回路により増幅されるから、熱雑音を相
殺した信号電荷成分のみを増幅できるから高S/N、言い
換えるならば、実質的な高感度化を実現できるという効
果が得られる。
（３） 上記（２）により、従来のように外部に設けら
れた相関二重サンプリング（CDS）回路により同様に暗
出力と明出力との差分を求める場合に比べて、上記外部
CDS回路に至までの波形の歪、配線の引き回しによる各
種飛び込みパルスによる波形の乱れの影響を受けなくで
きるからいっそうの高S/N化、言い換えるならば、高感
度化を実現できるという効果が得られる。
れた相関二重サンプリング（CDS）回路により同様に暗
出力と明出力との差分を求める場合に比べて、上記外部
CDS回路に至までの波形の歪、配線の引き回しによる各
種飛び込みパルスによる波形の乱れの影響を受けなくで
きるからいっそうの高S/N化、言い換えるならば、高感
度化を実現できるという効果が得られる。
（４） 上記ソース接地増幅MOSFETのゲートとドレイン
との間にスイッチ素子を設けてバイアス電圧を設定する
ことにより、簡単な構成でしかも反転増幅回路の入出力
伝達特性のバラツキに無関係に最適条件でのバイアス設
定が可能になるという効果が得られる。
との間にスイッチ素子を設けてバイアス電圧を設定する
ことにより、簡単な構成でしかも反転増幅回路の入出力
伝達特性のバラツキに無関係に最適条件でのバイアス設
定が可能になるという効果が得られる。
（５） 上記増幅MOSFETのドレインには、ドレインにゲ
ートが接続された負荷MOSFETを設けて反転増幅回路を構
成することにより、２つのMOSFETを同じ条件で動作させ
ることができるから、素子サイズに比例した安定した電
圧利得を得ることができるという効果が得られる。
ートが接続された負荷MOSFETを設けて反転増幅回路を構
成することにより、２つのMOSFETを同じ条件で動作させ
ることができるから、素子サイズに比例した安定した電
圧利得を得ることができるという効果が得られる。
（６） ソースフォロワ回路の出力と反転増幅回路の入
力との間にキャパシタC2を設けて信号の伝達を行うこと
により、リセット時においてソースフォロワ回路のリセ
ットを高速に行うことができるから、高速読み出しが可
能になるという効果が得られる。
力との間にキャパシタC2を設けて信号の伝達を行うこと
により、リセット時においてソースフォロワ回路のリセ
ットを高速に行うことができるから、高速読み出しが可
能になるという効果が得られる。
以上本発明者によりなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ソースフォロ
ワ回路は複数段縦列接続したものであってもよい。同様
に反転増幅回路も複数段縦列接続したものであってもよ
い。また、反転増幅回路の負荷はMOSFETの他、適当な抵
抗素子を用いるものであってもよい。このことはソース
フォロワ回路の負荷においても同様である。また、リセ
ットパルスφＲとタイミングパルスφｓとは同じパルス
を用いてもよい。このとき、転送パルスφ２を上記パル
スφＲとφｓとして共通に用いるものであってもよい。
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ソースフォロ
ワ回路は複数段縦列接続したものであってもよい。同様
に反転増幅回路も複数段縦列接続したものであってもよ
い。また、反転増幅回路の負荷はMOSFETの他、適当な抵
抗素子を用いるものであってもよい。このことはソース
フォロワ回路の負荷においても同様である。また、リセ
ットパルスφＲとタイミングパルスφｓとは同じパルス
を用いてもよい。このとき、転送パルスφ２を上記パル
スφＲとφｓとして共通に用いるものであってもよい。
この発明に係る増幅回路は、ラインセンサやエリアセ
ンサを構成するCCD固体撮像素子の他、単に受光量に応
じた信号電荷を形成する光ダイオードと、その信号電荷
を増幅する増幅回路等からなる微弱光モニター素子又は
光センサー素子にも適用できる。すなわち、この発明に
係る増幅回路は、微小な信号電荷を増幅して出力させる
回路に広く利用できる。
ンサを構成するCCD固体撮像素子の他、単に受光量に応
じた信号電荷を形成する光ダイオードと、その信号電荷
を増幅する増幅回路等からなる微弱光モニター素子又は
光センサー素子にも適用できる。すなわち、この発明に
係る増幅回路は、微小な信号電荷を増幅して出力させる
回路に広く利用できる。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、信号電荷を受ける第１のキャパシタの電
圧を受けるソースフォロワ回路に対して、その出力信号
を第２のキャパシタを介してゲートに受けるソース接地
形態の増幅MOSFETを設けるとともに上記第１のキャパシ
タの信号電荷をリセットさせる間において上記増幅MOSF
ETのゲートにスイッチ素子を介して所定のバイアス電圧
を供給する。この構成では、第２のキャパシタにより信
号成分のみを伝達してソース接地増幅MOSFETにより電圧
信号自体を増幅できるとともに、第１のキャパシタのリ
セット期間にスイッチ素子により増幅MOSFETを最適動作
点にバイアスできるから簡単な構成で実質的な高感度化
が可能になる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、信号電荷を受ける第１のキャパシタの電
圧を受けるソースフォロワ回路に対して、その出力信号
を第２のキャパシタを介してゲートに受けるソース接地
形態の増幅MOSFETを設けるとともに上記第１のキャパシ
タの信号電荷をリセットさせる間において上記増幅MOSF
ETのゲートにスイッチ素子を介して所定のバイアス電圧
を供給する。この構成では、第２のキャパシタにより信
号成分のみを伝達してソース接地増幅MOSFETにより電圧
信号自体を増幅できるとともに、第１のキャパシタのリ
セット期間にスイッチ素子により増幅MOSFETを最適動作
点にバイアスできるから簡単な構成で実質的な高感度化
が可能になる。
第１図は、この発明に係る増幅回路の参考例を示す回路
図、 第２図は、この発明に係る増幅回路の一実施例を示す回
路図、 第３図は、上記増幅回路に用いられる反転増幅回路にお
ける動作点を説明するための入出力伝達特性図、 第４図は、上記増幅回路の動作の一例を説明するための
波形図、 第５図は、この発明に係る増幅回路の他の一実施例を示
す回路図、 第６図は、従来技術の一例を説明するための回路図であ
る。 φ1,φ２……転送パルス、φＲ……リセットパルス、φ
ｓ……タイミングパルス、VB……バイアス電圧、VR……
リセット電圧、V1,V2……電源電圧、VS……電圧信号、V
out……出力電圧信号、Ｄ……ダイオード（出力拡散
層）、C1,C2……キャパシタ、Q1〜Q11……MOSFET。
図、 第２図は、この発明に係る増幅回路の一実施例を示す回
路図、 第３図は、上記増幅回路に用いられる反転増幅回路にお
ける動作点を説明するための入出力伝達特性図、 第４図は、上記増幅回路の動作の一例を説明するための
波形図、 第５図は、この発明に係る増幅回路の他の一実施例を示
す回路図、 第６図は、従来技術の一例を説明するための回路図であ
る。 φ1,φ２……転送パルス、φＲ……リセットパルス、φ
ｓ……タイミングパルス、VB……バイアス電圧、VR……
リセット電圧、V1,V2……電源電圧、VS……電圧信号、V
out……出力電圧信号、Ｄ……ダイオード（出力拡散
層）、C1,C2……キャパシタ、Q1〜Q11……MOSFET。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−260497（ＪＰ，Ａ) 特開 平２−230747（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/762 H01L 21/339 H03K 19/0944
Claims (1)
- 【請求項１】光電変換素子と 該光電変換素子の信号電荷を受ける第１のキャパシタ
と、 上記第１のキャパシタの電圧を受けるソースフォロワ回
路と、 上記ソースフォロワ回路の出力信号が第２のキャパシタ
を介してゲートに供給されるソース接地形態の増幅MOSF
ETと、 上記第１のキャパシタの信号電荷をリセットさせる間に
おいて、上記増幅MOSFETのゲートとドレインとを短絡さ
せて、そのゲートに所定のバイアス電圧を供給するスイ
ッチMOSFETとを含み、 上記増幅MOSFETのドレインから信号電荷に対応した増幅
出力信号を得る固体撮像装置の駆動方法であって、 上記第１のキャパシタをリセットさせるパルスの出力開
始に同期して、上記スイッチMOSFETをオン状態として上
記増幅MOSFETのゲートにバイアス電圧を供給し、 上記第１のキャパシタをリセットさせるパルスの出力終
了後であって、上記第１キャパシタに信号電荷が転送さ
れる前に、上記スイッチMOSFETをオフ状態とすることを
特徴とする固体撮像装置の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326348A JP3069373B2 (ja) | 1990-11-28 | 1990-11-28 | 固体撮像装置の駆動方法 |
| US07/799,142 US5220587A (en) | 1990-11-28 | 1991-11-27 | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip |
| KR1019910021496A KR960016214B1 (ko) | 1990-11-28 | 1991-11-28 | 증폭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326348A JP3069373B2 (ja) | 1990-11-28 | 1990-11-28 | 固体撮像装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196329A JPH04196329A (ja) | 1992-07-16 |
| JP3069373B2 true JP3069373B2 (ja) | 2000-07-24 |
Family
ID=18186787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326348A Expired - Fee Related JP3069373B2 (ja) | 1990-11-28 | 1990-11-28 | 固体撮像装置の駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5220587A (ja) |
| JP (1) | JP3069373B2 (ja) |
| KR (1) | KR960016214B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235665A (ja) * | 1991-09-04 | 1993-09-10 | Hitachi Ltd | 増幅回路 |
| JP3182303B2 (ja) * | 1994-11-28 | 2001-07-03 | 三洋電機株式会社 | 固体撮像素子及びこれを用いた撮像装置 |
| FR2732848B1 (fr) * | 1995-04-04 | 1997-05-16 | Thomson Csf Semiconducteurs | Amplificateur de lecture de registre ccd |
| JP3351503B2 (ja) * | 1996-10-09 | 2002-11-25 | シャープ株式会社 | 固体撮像装置 |
| JP3621844B2 (ja) | 1999-02-24 | 2005-02-16 | シャープ株式会社 | 増幅型固体撮像装置 |
| US6538245B1 (en) * | 2000-10-26 | 2003-03-25 | Rockwell Science Center, Llc. | Amplified CMOS transducer for single photon read-out of photodetectors |
| JP4212767B2 (ja) * | 2000-12-21 | 2009-01-21 | 旭化成エレクトロニクス株式会社 | 高速電流スイッチ回路および高周波電流源 |
| JP4299697B2 (ja) * | 2004-03-04 | 2009-07-22 | シャープ株式会社 | 固体撮像装置 |
| JP6062185B2 (ja) * | 2012-08-27 | 2017-01-18 | シャープ株式会社 | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2430694A1 (fr) * | 1978-07-04 | 1980-02-01 | Thomson Csf | Dispositif de lecture d'une quantite de charges electriques, et filtre a transfert de charges muni d'un tel dispositif |
| US4503550A (en) * | 1982-07-01 | 1985-03-05 | Rca Corporation | Dynamic CCD input source pulse generating circuit |
-
1990
- 1990-11-28 JP JP2326348A patent/JP3069373B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-27 US US07/799,142 patent/US5220587A/en not_active Expired - Lifetime
- 1991-11-28 KR KR1019910021496A patent/KR960016214B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5220587A (en) | 1993-06-15 |
| KR960016214B1 (ko) | 1996-12-06 |
| KR920011052A (ko) | 1992-06-27 |
| JPH04196329A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3621844B2 (ja) | 増幅型固体撮像装置 | |
| JP2965777B2 (ja) | 固体撮像装置 | |
| KR100678981B1 (ko) | 고체 촬상 장치 | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| EP0495500B1 (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
| JPH05235665A (ja) | 増幅回路 | |
| JPH0730714A (ja) | 固体撮像素子 | |
| JPH01289381A (ja) | 増幅型固体撮像装置 | |
| JPH0787400A (ja) | Ｃｃｄ固体撮像素子 | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| JPS6337996B2 (ja) | ||
| JPH10136266A (ja) | 固体撮像装置 | |
| JP4307704B2 (ja) | 固体撮像装置 | |
| JP2000106652A (ja) | 固体撮像装置 | |
| JPH06189199A (ja) | 固体撮像装置 | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP3548244B2 (ja) | 光電変換装置 | |
| JPH0563468A (ja) | 増幅回路 | |
| JPH08306908A (ja) | 電荷検出装置 | |
| JPH08139851A (ja) | イメージセンサ | |
| JP3011625B2 (ja) | アンプ付きイメージセンサ | |
| JPH05284428A (ja) | 固体撮像装置 | |
| JP3139465B2 (ja) | 固体撮像装置 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JP2000223688A (ja) | 固体撮像装置およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |