KR100678981B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR100678981B1
KR100678981B1 KR1020050018143A KR20050018143A KR100678981B1 KR 100678981 B1 KR100678981 B1 KR 100678981B1 KR 1020050018143 A KR1020050018143 A KR 1020050018143A KR 20050018143 A KR20050018143 A KR 20050018143A KR 100678981 B1 KR100678981 B1 KR 100678981B1
Authority
KR
South Korea
Prior art keywords
inverting amplifier
amplifier
transistor
gate
reset transistor
Prior art date
Application number
KR1020050018143A
Other languages
English (en)
Other versions
KR20060043411A (ko
Inventor
에이지 코야마
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060043411A publication Critical patent/KR20060043411A/ko
Application granted granted Critical
Publication of KR100678981B1 publication Critical patent/KR100678981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치는 전송 전하를 검출하는 검출 다이오드와, 이 검출 다이오드에 입력부가 접속되는 스위칭 커패시터 증폭기를 포함한다. 상기 스위칭 커패시터 증폭기는 반전 증폭기와, 이 반전 증폭기의 입력부와 출력부 사이에 접속된 리셋 트랜지스터 및 피드백 커패시터를 포함한다. 따라서, 고체 촬상 장치는 전하 전압 변환 효율의 향상과 발생하는 잡음의 저감에 대한 요구조건을 만족한다.
고체 촬상 장치, 광전 변환 소자, 전하 전송 소자, 검출 다이오드, 스위칭 커패시터 증폭기

Description

고체 촬상 장치{SOLID-STATE IMAGE PICKUP DEVICE}
도 1은 본 발명의 제 1 실시형태에 따른 고체 촬상 장치를 나타내는 회로도이다.
도 2는 도 1의 구동 펄스의 타이밍 차트이다.
도 3은 도 1의 반전 증폭기의 회로도이다.
도 4는 도 1의 반전 증폭기의 특성을 나타내는 그래프이다.
도 5는 도 1의 리셋 펄스를 발생시키는 회로도이다.
도 6은 본 발명의 제 2 실시형태에 따른 고체 촬상 장치를 나타내는 회로도이다.
도 7은 본 발명의 제 3 실시형태에 따른 고체 촬상 장치를 나타내는 회로도이다.
도 8은 종래의 고체 촬상 장치의 회로도이다.
도 9는 도 8의 구동 펄스의 타이밍 차트이다.
본 발명은, 반도체 이미지 센서, 예컨대, CCD(Charge Coupled Device)형 이 미지 센서 등을 포함하는 고체 촬상 장치에 관한 것이다.
CCD형 이미지 센서, MOS형 이미지 센서 등과 같은 반도체 이미지 센서는, 현재 대부분의 화상 입력 디바이스에 적용되어 있다. 최근, MOS(Metal Oxide Semiconductor)형 이미지 센서는 소비 전력이 적고 이 센서가 주변 회로와 동일한 CMOS(Complementary MOS) 기술을 사용하여 형성될 수 있다는 장점을 갖고 있기 때문에, 이 센서는 재평가되어 왔다. 한편, 화질에 관하여, CCD형 이미지 센서는, 암류 및/또는 패턴 잡음이 작기 때문에, 고해상도를 위한 화상 입력 디바이스에 대하여 아직도 널리 응용되어 있다.
도 8은, 종래의 CCD형 이미지 센서의 전하 검출부의 회로를 도시한다. 이 종래의 CCD형 이미지 센서는, 신호 전하를 전송하는 수평 CCD(101)와, 이 수평 CCD(101)에 의해 전송된 전하를 검출 커패시터(103)(이의 값: CFD)에 의해 전압으로 변환하는 검출 다이오드(102)와, 이 검출 다이오드(102)에 입력부가 접속되는 소스 폴로어 회로(104)와, 상기 수평 CCD(101)로부터의 전송 전하를 리셋 드레인(RD)에 배출하는 리셋 트랜지스터(105)를 포함한다. 상기 소스 폴로어 회로(104)는 증폭 트랜지스터(106)와 정전류 부하 트랜지스터(107)를 포함한다.
CCD형 이미지 센서에서, 상기 소스 폴로어 회로(104) 이후에, 출력 임피던스 변환 등을 위한 증폭기를 포함하는 출력 회로가 접속되어 신호를 칩의 외부로 출력시킨다. 그러나, 이 출력 회로는 도 8의 회로도에 도시되어 있지 않다.
이하, 상기 종래의 CCD형 이미지 센서의 화소 주기[1CLK (클록)] 당 동작에 대한 설명이 제공된다. 도 8과 도 9에 도시된 바와 같이, φH1은 시간 T1 동안 하이 레벨에 있다. 따라서, 어떠한 전하도 상기 수평 CCD(101)에서 상기 검출 다이오드(102)로 전송되지 않는다. 결과적으로, 전송 전하는 φH1 게이트 하에 축적되어 있다. 한편, φR은 또한 하이 레벨에 있고, 이것에 의해 상기 검출 다이오드(102)의 전압은 리셋 드레인(RD)의 전압에 고정된다.
시간 T2 동안, φR은 로우 레벨에 있고, 이것에 의해 상기 검출 다이오드(102)의 전압은 플로팅 상태가 된다.
시간 T3 동안, φH1은 로우 레벨에 있고, 이것에 의해 φH1 게이트 하에 축적되어 있는 전하는 출력 게이트(OG)의 아래를 통해, 상기 검출 다이오드(102)에 전송된다. 전송 전하는 검출 다이오드(102)에서, 상기 검출 커패시터(103)에 의해 전압으로 변환된다.
시간 T2와 시간 T3와의 차이 신호가, 후속의 클램프 회로, 차동 증폭기, CDS (Correlated Double Sampling) 회로 등에 의해 판독되면, 이 때 실효적인 신호가 판독된다. 전송 전하를 Qsig라 가정하면, 출력 전압(Vsig)은 이하와 같이 표현된다:
Vsig = GㆍQsig/CFD ----- (식 1)
여기서, CFD는 검출 커패시터의 값을 나타내고, G는 소스 폴로어 회로의 게인을 나타내며, 상기 게인은 대략 0.8∼0.9의 값을 갖는다.
일반적으로, 대략 1V의 전압이 상기 출력 게이트(OG)에 인가되며, 대략 12V 의 전압이 상기 리셋 드레인(RD) 및 상기 출력 드레인(OD)에 인가되고, 0.8V의 직류 전압은 바이어스(bias)로서 인가된다.
그러나, 상기 종래의 CCD형 이미지 센서는, 구성 및 이의 동작에 있어서, 이하의 문제를 발생시킨다. 즉, CFD를 검출 다이오드(102)에 의해 검출된 검출 커패시터(103)라 가정하면, 상기 수평 CCD(101)로부터의 신호 전하(Qsig)가 전압 신호(Vsig)로 변환될 때, 전하-전압 변환 효율(η)은 다음과 같이 표현된다:
η = Vsig/Qsig = G/CFD ----- (식 2)
상기 소스 폴로어 회로(104)에서는, 게인(G)이 대략 O.8∼O.9이다. 따라서, 이 회로가 소스 폴로어 회로 구성이기만 하면, 게인은 1이상이 될 수 없다. 결과적으로, 전하 전압 변환 효율(η)을 크게 하기 위해서, 상기 검출 커패시터(103)의 값(CFD)은 작게 할 필요가 있다. CFD는 상기 리셋 트랜지스터(105)의 소스 접합 용량, 상기 증폭 트랜지스터(106)의 게이트 용량, 및 기판으로의 접합 용량의 총합이다. 그러나, 상기 증폭 트랜지스터(106)의 게이트 용량의 값이 지배적이다. 따라서, 이 증폭 트랜지스터(106)의 게이트 용량을 작게 하기 위해서, 이 증폭 트랜지스터(106)의 사이즈는 가능한 한 작게 설계된다.
한편, 이 증폭 트랜지스터(106)에서 발생하는 열잡음 및 1/f 잡음의 전력은, 단위 주파수 당으로, 각각 표현된다:
Figure 112005011639133-pat00001
----- (식 3)
Figure 112005011639133-pat00002
----- (식 4)
상기 표현에서, gm은 상기 증폭 트랜지스터(106)의 트랜스컨덕턴스를 나타내며, W는 상기 증폭 트랜지스터(106)의 게이트 폭을 나타내며, L은 상기 증폭 트랜지스터(106)의 게이트 길이를 나타내고, Cox는 단위 면적당의 게이트 산화막 용량을 나타낸다.
즉, 상기 증폭 트랜지스터(106)의 사이즈가 작아지면, 상기 잡음은 상대적으로 커지는 경향이 있다.
따라서, 상기 잡음 성분을 저감하기 위해서, 산화막의 두께를 얇게 하여, Cox를 크게 하는 방법이 제안되어 있다(일본 특허 공개평6-216385호 공보 참조).
그러나, Cox가 커지면, 게이트 용량이 증대된다. 이것에 의해, 전하 전압 변환 효율(η)은 역으로 저하된다. 즉, 전하 전압 변환 효율(η)향상과, 상기 증폭 트랜지스터(106)에서 발생하는 잡음의 저감은, 트레이드-오프(trade-off) 관계를 갖는다.
본 발명의 과제는 상기 문제를 해결하고, 잡음이 적은 고화질의 고체 촬상 장치를 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명은:
복수의 광전 변환 소자;
상기 복수의 광전 변환 소자에서 발생한 광전 전하를 전송하는 복수의 전하 전송 소자:
상기 복수의 전하 전송 소자에 의해 전송된 광전 전하를 검출하는 검출 다이오드; 및
상기 검출 다이오드에 입력부가 접속되는 스위칭 커패시터 증폭기를 포함하는 고체 촬상 장치를 제공한다.
본 발명의 고체 촬상 장치에 따르면, 상기 검출 다이오드에 입력부가 접속되는 상기 스위칭 커패시터 증폭기가 제공된다. 이것에 의해, 전송된 전하를 전압으로 변환하는 전하 전압 변환 효율은 상기 검출 다이오드에 의해 검출된 검출 용량에 의존하지 않는다. 따라서, 예컨대, 상기 검출 다이오드에 의해 검출된 검출 용량의 주요인인 동시에, 상기 스위칭 커패시터 증폭기에서 증폭 트랜지스터의 게이트 사이즈를 자유롭게 선택하는 것이 가능해진다. 이것은 상기 증폭 트랜지스터의 열잡음 및 1/f 잡음을 고려한 설계를 가능하게 한다. 게다가, 상기 스위칭 커패시터 증폭기에 포함되는 피드백 용량의 값을 작게 함으로써, 전하 전압 변환 효율의 향상이 가능해진다. 따라서, 잡음이 적은 고화질의 신호를 얻는 것이 가능해진다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 스위칭 커패시터 증폭기는,
상기 검출 다이오드에 입력부가 접속된 반전 증폭기;
상기 반전 증폭기의 입력부와 출력부 사이에 접속된 리셋 트랜지스터; 및
상기 반전 증폭기의 입력부와 출력부 사이에 접속되고 상기 리셋 트랜지스터와 병렬접속된 커패시터를 포함한다.
상기 실시형태의 고체 촬상 장치에 따르면, 상기 스위칭 커패시터 증폭기는 간단한 구성으로 제공된다. 또한, 상기 증폭 트랜지스터의 열잡음 및 1/f 잡음은 상기 반전 증폭기에 포함되는 증폭 트랜지스터의 게이트 사이즈를 크게 함으로써 저감될 수 있다. 전하 전압 변환 효율은 상기 용량값을 작게 함으로써, 향상된다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 반전 증폭기는 게이트 접지형 반전 증폭기이다.
상기 실시형태의 고체 촬상 장치에 따르면, 상기 게이트 접지형 반전 증폭기가 이용되므로, 게인, 즉 입력의 변화에 대한 출력의 변화를 크게 하는 것이 가능하다. 이것에 의해, 상기 전하 전압 변환 효율은 상기 검출 다이오드의 검출 용량에 전혀 의존하지 않는다. 따라서, 저잡음 및 고화질이 확실히 실현될 수 있다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 반전 증폭기의 부하측 소자는 정전류 부하 트랜지스터이다.
상기 실시형태의 고체 촬상 장치에 따르면, 정전류 부하 트랜지스터가 이용되므로, 수십 kΩ 이상의 큰 부하 저항이 간단히 얻어질 수 있다. 게이트 접지형 증폭기의 게인은 증폭 트랜지스터의 트랜스컨덕턴스와 부하 저항의 곱이므로, 상기 큰 부하 저항에 의해 상기 게인을 확실히 크게 하는 것이 가능하다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 반전 증폭기의 부하측 소자는 고저항 저항기이다.
상기 실시형태의 고체 촬상 장치에 따르면, 고저항(예컨대, N-저항, N-웰 저항 등)이 이용되므로, 정전류 부하 트랜지스터에 의해 실현되지 않는 큰 저항을 실현하는 것이 또한 가능하다. 즉, CCD가 Nch(N-채널) 트랜지스터에 의해 일반적으로 구성되기 때문에, 새롭게 본 회로만을 위한 Pch(P-채널) 트랜지스터를 제공하는 것이 필요하지 않다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 반전 증폭기의 부하측 소자는 게이트와 드레인이 서로 접속되어 있는 부하 트랜지스터이다.
상기 실시형태의 고체 촬상 장치에 따르면, 게이트 드레인 접속 트랜지스터 부하가 부하측 소자에 이용되기 때문에, 증폭 트랜지스터와 부하 트랜지스터는 Nch 트랜지스터로 구성될 수 있다. 이것에 의해, Pch 트랜지스터가 불필요하다. CCD가 일반적으로 Nch 트랜지스터만으로 구성되기 때문에, 새롭게 본 회로만을 위한 Pch트랜지스터를 제공하는 것이 필요하지 않다. 또한, 프로세스 변동은 고저항 저항기의 경우에 비해 작아진다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 반전 증폭기는 캐스코드 형 반전 증폭기이다.
상기 일실시형태의 고체 촬상 장치에 따르면, 상기 캐스코드형 반전 증폭기가 이용되므로, 게인이 더 커진다. 이것에 의해, 상기 전하 전압 변환 효율은 상기검출 다이오드에 의해 검출된 검출 용량의 영향을 전혀 받지 않는다. 따라서, 저잡음 및 고해상도가 확실히 실현될 수 있다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 고체 촬상 장치는 상기 리셋 트랜지스터의 게이트 인가 펄스를 발생하는 게이트 인가 펄스 발생 회로를 더 포함한다.
상기 일실시형태의 고체 촬상 장치에 따르면, 어떠한 직류 전압도 중첩되어 있지 않은 출력 펄스로부터 직류 전압이 중첩되어 있는 인가 펄스를 생성하는 것이 가능해진다. 결과적으로, 상기 반전 증폭기는 입력과 출력 사이에서 확실히 단락될 수 있다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 게이트 인가 펄스 발생 회로는,
상기 스위칭 커패시터 증폭기의 상기 반전 증폭기와 동일한 구조의 제 2 반전 증폭기; 및
상기 스위칭 커패시터 증폭기의 상기 리셋 트랜지스터와 동일한 구조의 제 2 리셋 트랜지스터를 포함한다.
상기 실시형태의 고체 촬상 장치에 따르면, 상기 게이트 인가 펄스 발생 회로에 의해 중첩되는 직류 전압은, 프로세스 변동, 전원 전압 변동 및 온도 변화 등의 영향을, 상기 검출 다이오드에 접속된 상기 스위칭 커패시터 증폭기에 있어서의 상기 반전 증폭기 및 상기 리셋 트랜지스터와 정확히 동일하게 받는다. 이것에 의해, 항상 최적인 직류 전압이 중첩됨으로써, 양호한 동작이 보증된다.
본 발명의 일실시형태의 고체 촬상 장치에서, 상기 제 2 반전 증폭기의 입력부와 출력부는 서로 접속되며,
상기 제 2 리셋 트랜지스터의 드레인과 게이트는 서로 접속되며,
상기 제 2 리셋 트랜지스터의 드레인과 소스는 고저항 저항기를 통해 서로 접속되며,
상기 제 2 반전 증폭기의 출력부와, 상기 제 2 리셋 트랜지스터의 소스는 서 로 접속되고,
상기 스위칭 커패시터 증폭기의 상기 리셋 트랜지스터의 게이트는 상기 제 2 리셋 트랜지스터의 드레인과 접속되어 있다.
상기 실시형태의 고체 촬상 장치에 따르면, 상기 게이트 인가 펄스 발생 회로는 간단한 구성으로 실현된다.
본 발명의 고체 촬상 장치에 따르면, 상기 스위칭된 커패시터 증폭기의 입력부가 상기 검출 다이오드에 접속되는 경우에, 전하 전압 변환 효율은 상기 스위칭된 커패시터 증폭기를 출력 회로로서 이용함으로써 상기 검출 다이오드에 의해 검출된 검출 용량에 의존하지 않는다. 이 배열에 의해, 종래 곤란했던 전하 전압 변환 효율의 향상과 잡음의 저감 둘 다를 실현하는 것이 가능하다. 이것은 노이즈가 적은 고해상도의 고체 촬상 장치를 제공하는 것을 가능하게 한다.
본 발명은 이하에 제공되는 상세한 설명과 예시만으로 제공되고 본 발명을 제한하지 않는 첨부 도면으로부터 더 완전히 이해될 것이다.
이하, 본 발명은 첨부 도면에 도시된 실시형태에 의해 상세히 설명된다.
제 1 실시형태
도 1은 본 발명의 일실시형태에 따른 고체 촬상 장치의 회로도를 나타낸다.
상기 고체 촬상 장치는 CCD형 이미지 센서이고, 복수의 광전 변환 소자(도시되지 않음)와, 상기 복수의 광전 변환 소자에서 발생한 광전 전하(신호 전하)를 전송하는 수평 CCD(1)(광전 전하 전송 소자의 일예)와, 이 수평 CCD(1)에 의해 전송된 전하를 검출 커패시터(3)를 이용하여 전압으로 변환하는 검출 다이오드(2)와, 상기 검출 다이오드(2)에 입력부가 접속되는 스위칭 커패시터 증폭기(4)를 포함한다.
상기 스위칭 커패시터 증폭기(4) 이후에, 도 1의 회로도에 도시되어 있지 않을 지라도, 출력 임피던스 변환을 위한 증폭기 등이 접속되어 신호를 칩의 외부로 출력시킨다.
상기 스위칭 커패시터 증폭기(4)는 상기 검출 다이오드(2)에 입력부가 접속된 반전 증폭기(8)와, 상기 반전 증폭기(8)의 입력부와 출력부 사이에 접속된 리셋 트랜지스터(5)와, 상기 반전 증폭기(8)의 입력부와 출력부 사이에 접속되고 상기 리셋 트랜지스터(5)와 병렬접속된 피드백 커패시터(9)를 포함한다.
상기 반전 증폭기(8)는 Pch(P-채널)의 증폭 트랜지스터(6)와 Nch(N-채널)의 정전류 부하 트랜지스터(7)를 갖는 게이트 접지형 반전 증폭기이다.
그 다음, 도 1 및 도 2을 참조하면, 본 발명의 고체 촬상 장치의 화소 주기[1CLK(클록)] 당 동작이 설명된다. 도 2는 도 1에 도시된 회로의 동작을 설명하는 타이밍 차트이다.
기간 T1 동안, 상기 스위칭 커패시터 증폭기(4)의 리셋 트랜지스터(5)의 게이트에 인가되는 φR이 하이 레벨에 있고, 이는 상기 증폭 트랜지스터(6) 및 상기 정전류 부하 트랜지스터(7)를 갖는 상기 반전 증폭기(8)의 입력부와 출력부 사이에서 단락을 발생시킨다. 이것에 의해, 상기 검출 다이오드(2)의 전압은 일정 전압(Vo)에 리셋된다.
여기서, 상기 반전 증폭기(8)의 입력부와 출력부 사이에서 단락될 시에, 상 기 검출 다이오드(2)의 전압이 일정 전위(Vo)에 리셋되는 이유가 설명된다. 도 3은 상기 반전 증폭기(8)의 회로도를 도시한다. 도 4는 상기 반전 증폭기(8)의 특성을 도시한다. 상기 반전 증폭기(8)의 입력부와 출력부 사이에서 단락이 발생될 때, 도 4에 도시된 바와 같이, 반전 증폭형 증폭기의 특성 곡선(실선)과 Vout=Vin의 직선(점선)과의 교점은 Vo가 된다. 이것에 의해, 상기 검출 다이오드(2)는 이 전압(Vo)에 리셋된다.
기간 T2 동안, φR가 로우 레벨로 되고, 이는 상기 리셋 트랜지스터(5)의 오프를 발생시킨다. 이것에 의해, 상기 검출 다이오드(2)의 전압은 전위적으로 플로팅 상태가 되고, 반전 및 증폭되어 상기 검출 다이오드(2)의 전압의 출력이 판독된다. 이 시간 동안, 상기 수평 CCD(1)로부터의 전하 전송은 수행되지 않는다.
기간 T3 동안, φH1은 로우 레벨에 있고, 상기 수평 CCD(1)에 의해 전송된 전하가 출력 게이트(OG)를 넘고 상기 검출 다이오드(2)에 의해 판독되며, 이것에 의해 상기 검출 다이오드(2)의 전위가 떨어진다. 동시에, 상기 검출 다이오드(2)의 떨어진 전압을 반전 및 증폭함으로써 얻어진 출력이 판독된다.
이상의 동작에 기초되어, 기간 T2와 기간 T3와의 차이 신호가 다음으로 제공되는 클램프 회로, 차동 증폭기, CDS 회로 등에 의해 취해지면, 실효적인 신호가 판독된다. 더욱이, CDS 동작의 채용은 리셋 시에 발생하는 리셋 잡음, 및 증폭부에서 발생하는 저주파 잡음을 억압한다. 일반적으로, 상기 출력 게이트(OG)의 전압은 대략 1V의 직류 전압이고, 대략 12V의 전원 전압은 상기 출력 드레인(OD)에 인가된다.
이 경우에, 상기 수평 CCD(1)로부터 전송된 전하량을 Qsig라 하고 상기 반전 증폭기(8)의 게인을 A라 가정하면, 판독되는 실효적인 신호(Vsig)는 다음과 같이 표현된다:
Vsig=AㆍQsig/[CFD+(1+A)CFB] ----- (식 5)
CFD는 상기 검출 다이오드(2)에 검출된 검출 커패시터의 값이고, CFB는 상기 피드백 커패시터의 값이다.
이 경우에, 상기 반전 증폭기(8)의 게인(A)은 다음과 같이 표현된다:
A=gmㆍ(rop//ron) ----- (식 6)
여기서, gm은 상기 증폭 트랜지스터(6)의 트랜스컨덕턴스이며, rop는 상기 증폭 트랜지스터(6)의 출력 저항이고, ron은 상기 정전류 부하 트랜지스터(7)의 출력 저항이다.
또한, 상기 증폭기 게인(A)가 매우 큰 때, 상기 신호(Vsig)는 다음과 같이 표현된다:
Vsig ≒ Qsig ----- (식 7)
그 다음, 상기 전하 전압 변환 효율(η)은 다음과 같이 표현된다:
η = Vsig/Qsig=1/CFB ----- (식 8)
즉, 출력되는 상기 신호(Vsig)는 상기 검출 용량값(CFD)에 의존하지 않는 것을 나타낸다. 따라서, 상기 전하 전압 변환 효율(η)을 올리기 위해서, 상기 검출 용량값(CFD)을 작게 하는 것이 필요하지 않다. 이것에 의해, 증폭기 설계의 자유도가 증가되며, 그 결과 열잡음 및 1/f 잡음을 고려한 증폭기 설계가 가능해진다. 물론, 상기 검출 용량값(CFD)을 작게 함으로써, 상기 전하 전압 변환 효율(η)을 증가 즉 향상시키는 것이 가능하다.
또한, 반전 증폭기(8)의 부하가 이 실시형태에서 정전류 부하 트랜지스터에 의해 제공되었을 지라도, 고저항 저항기는 사용될 수 있다.
도 5는 상기 리셋 트랜지스터(5)의 게이트에 인가되는 펄스(φR)를 발생시키는 게이트 인가 펄스 발생 회로를 나타내는 회로도이다. 이 게이트 인가 펄스 발생 회로(10)은 도 1에 도시된 상기 스위칭 커패시터 증폭기(4)의 상기 반전 증폭기(8)와 동일한 구조를 갖는 제 2 반전 증폭기(18)와, 도 1에 도시된 상기 스위칭 커패시터 증폭기(4)의 상기 리셋 트랜지스터(5)와 동일한 구조를 갖는 제 2 리셋 트랜지스터(15)를 포함한다.
상기 제 2 반전 증폭기(18)는 상기 스위칭 커패시터 증폭기(4)의 상기 반전 증폭기(8)의 상기 증폭 트랜지스터(6)와 동일한 구조를 갖는 제 2 증폭 트랜지스터(16)와, 상기 스위칭 커패시터 증폭기(4)의 상기 반전 증폭기(8)의 상기 정전류 부하 트랜지스터(7)와 동일한 구조를 갖는 제 2 정전류 부하 트랜지스터(17)를 갖는다.
상기 제 2 반전 증폭기(18)의 입력부와 출력부는 서로 접속되어 있다. 상기 제 2 리셋 트랜지스터(15)의 드레인과 게이트는 서로 접속되어 있는 한편, 상기 제 2 리셋 트랜지스터(15)의 드레인과 소스는 고저항 저항기(14)를 통해 접속되어 있다.
상기 제 2 반전 증폭기(18)의 출력부와 상기 제 2 리셋 트랜지스터(15)의 소스는 서로 접속되어 있는 한편, 도 1에 도시된 상기 스위칭 커패시터 증폭기(4)의 상기 리셋 트랜지스터(5)의 게이트와 상기 제 2 리셋 트랜지스터(15)의 드레인은 서로 접속되어 있다.
이 경우에, 일반적으로, 도 1에 도시된 바와 같이, 상기 리셋 트랜지스터(5)의 게이트에 인가된 펄스(φR)의 진폭은 약 3V이고 출력 드레인(OD)의 전압은 약 12V이다. 따라서, 상기 반전 증폭기(8)의 입력부와 출력부 사이를 단락시키기 위해, 상기 펄스(φR)에 일정한 직류 전압을 중첩시키는 것이 필요하다. 그러나, 중첩되는 직류 전압은 회로의 프로세스 변동, 전원 전압의 변동, 온도 변화 등에 의해 변경될 수 있는 최적값을 갖는다.
따라서, 도 5에 도시된 바와 같이, 본 발명은 상기 게이트 인가 펄스 발생 회로(10)를 제공함으로서 상기 문제를 해결한다. 즉, 상기 반전 증폭기(8)와 동일한 구조의 제 2 반전 증폭기(18)를 동일한 반도체 기판상에 제작하고 제 2 반전 증폭기(18)의 입력부와 출력부를 서로 접속시킴으로써, 가상적인 리셋 드레인 전압을 발생시키는 것이 가능하다. 더욱이, 상기 리셋 트랜지스터(5)와 동일한 구조의 제 2 리셋 트랜지스터(15)를 동일한 반도체 기판상에 제작하고 제 2 리셋 트랜지스터(15)의 게이트와 드레인을 서로 접속시킴으로써, 어떠한 직류 전압도 중첩되지 않는 출력 펄스(φRST)로부터 직류 전압이 중첩되어 있는 인가 펄스(φR)를 생성하는 것이 가능하다.
상술한 바와 같이, 상기 중첩되는 직류 전압은 프로세스 변동, 전원 전압의 변동, 온도 변화 등의 영향을, 상기 검출 다이오드(2)에 접속된 상기 반전 증폭기(8) 및 상기 리셋 트랜지스터(5)와 정확히 동일하게 받는다. 이것에 의해, 항상 최적인 직류 전압이 중첩되어, 양호한 동작이 보증된다.
리셋 트랜지스터와 동일한 구조의 트랜지스터를 이용한 리셋 펄스 발생 회로에 관해서, 본 발명의 발명자는 이미 특허권을 받았다(일본 특허 제3439581호 공보 일본 특허 제3415775호 공보).
제 2 실시형태
도 6은, 본 발명의 제 2 실시형태에 따른 고체 촬상 장치를 나타내는 회로도이다. 제 2 실시형태에서, 반전 증폭기의 구성은 도 1에 도시된 제 1 실시형태와 다른 반면, 다른 회로 및 구동 펄스의 타이밍 차트는 동일하다. 따라서, 도 6에 있어서, 도 1과 동일한 구조는 동일한 참조 부호로 지시되고, 이에 대한 설명은 제공되지 않는다.
도 6에 도시된 바와 같이, 반전 증폭기(28)는 캐스코드형 반전 증폭기이고, 이는 차례로 증폭 트랜지스터(26)와, Pch 캐스코드 트랜지스터(21)와, Nch 캐스코드 트랜지스터(22)와, 정전류 부하 트랜지스터(27)를 포함한다.
이 캐스코드형 반전 증폭기(28)의 게인(A)음 다음과 같이 표현된다:
A = gm1ㆍ[(gm2ㆍrop1ㆍrop2)//(gm3ㆍron3ㆍron4)] ----- (식 9)
여기서, gm1은 상기 증폭 트랜지스터(26)의 트랜스컨덕턴스이며, gm2는 상기 Pch 캐스코드 트랜지스터(21)의 트랜스컨덕턴스이고, gm3은 상기 Nch 캐스코드 트랜지스터(22)의 트랜스컨덕턴스이다. 또한, rop1은 상기 증폭 트랜지스터(26)의 출력 저항이며, rop2는 상기 Pch 캐스코드 트랜지스터(21)의 출력 저항이며, ron3은 상기 Nch 캐스코드 트랜지스터(22)의 출력 저항이고, ron4는 상기 정전류 부하 트랜지스터(27)의 출력 저항이다.
이 캐스코드형 반전 증폭기(28)의 게인(A)의 값은 도 1에 도시된 정전류 부하 소스 접지형 반전 증폭기의 게인보다 몇 십배 크다. 따라서, (식 5)로 표현된 검출 용량값(CFD)은 영향을 전혀 받지 않는다.
제 3 실시형태
도 7은 본 발명의 제 3 실시형태에 따른 고체 촬상 장치 나타내는 회로도이다. 제 3 실시형태는 반전 증폭기의 구성에 있어서 도 1에 도시된 제 1 실시형태와 다르지만, 다른 회로 및 구동 펄스의 타이밍 차트는 동일하다.
따라서, 도 7에 있어서, 도 1과 동일한 구조는 동일한 참조 부호로 지시되고, 이에 대한 설명은 제공되지 않는다.
도 7에 도시된 바와 같이, 반전 증폭기(38)는 증폭 트랜지스터(36)와 부하 트랜지스터(37)를 포함한다. 이 부하 트랜지스터(37)은 상기 증폭 트랜지스터(36)와 동일한 타입(이 경우에，둘 다 Nch 타입이다)이다. 이 부하 트랜지스터(37)의 게이트와 드레인은 서로 접속되어 있다.
상기 반전 증폭기(38)의 게이트 사이즈를 (W/L)1이라 하고 상기 부하 트랜지 스터(37)의 게이트 사이즈를 (WL)2라 가정하면, 반전 증폭기(38)의 게인(A)은 다음과 같이 표현된다:
Figure 112005011639133-pat00003
----- (식 1O)
이 반전 증폭기(38)의 게인(A)의 값은 도 1에 도시된 정전류 부하 소스 접지형 반전 증폭기의 게인보다 낮을 지라도, Pch 트랜지스터를 제작할 필요가 없는 것이 장점이다.
본 발명이 설명되었지만, 본 발명이 다수의 방법으로 변경될 수 있는 것은 명확하다. 그러한 변경은 본 발명의 정신과 범위으로부터 벗어나는 것으로 간주되어서는 안되고, 모든 그러한 수정은 당업자에게 자명하기 때문에 이하의 청구범위내에 포함되어 있다.
본 발명의 고체 촬상 장치에 따르면, 상기 검출 다이오드에 입력부가 접속되는 상기 스위칭 커패시터 증폭기가 제공된다. 이것에 의해, 전송된 전하를 전압으로 변환하는 전하 전압 변환 효율은 상기 검출 다이오드에 의해 검출된 검출 용량에 의존하지 않는다. 따라서, 예컨대, 상기 검출 다이오드에 의해 검출된 검출 용량의 주요인인 동시에, 상기 스위칭 커패시터 증폭기에서 증폭 트랜지스터의 게이트 사이즈를 자유롭게 선택하는 것이 가능해진다. 이것은 상기 증폭 트랜지스터의 열잡음 및 1/f 잡음을 고려한 설계를 가능하게 한다. 게다가, 상기 스위칭 커패시터 증폭기에 포함되는 피드백 용량의 값을 작게 함으로써, 전하 전압 변환 효율의 향상이 가능해진다. 따라서, 잡음이 적은 고화질의 신호를 얻는 것이 가능해진다.
또한, 본 발명의 고체 촬상 장치에 따르면, 상기 스위칭된 커패시터 증폭기의 입력부가 상기 검출 다이오드에 접속되는 경우에, 전하 전압 변환 효율은 상기 스위칭된 커패시터 증폭기를 출력 회로로서 이용함으로써 상기 검출 다이오드에 의해 검출된 검출 용량에 의존하지 않는다. 이 배열에 의해, 종래 곤란했던 전하 전압 변환 효율의 향상과 잡음의 저감 둘 다를 실현하는 것이 가능하다. 이것은 노이즈가 적은 고해상도의 고체 촬상 장치를 제공하는 것을 가능하게 한다.

Claims (11)

  1. 복수의 광전 변환 소자;
    상기 복수의 광전 변환 소자에서 발생한 광전 전하를 전송하는 복수의 전하 전송 소자;
    상기 복수의 전하 전송 소자에 의해 전송된 광전 전하를 검출하는 검출 다이오드; 및
    상기 검출 다이오드에 입력부가 접속된 반전 증폭기와, 상기 반전 증폭기의 입력부와 출력부 사이에 접속된 리셋 트랜지스터와, 상기 반전 증폭기의 입력부와 출력부 사이에 접속되고 상기 리셋 트랜지스터와 병렬접속된 커패시터를 구비한 스위칭 커패시터 증폭기를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 반전 증폭기는 게이트 접지형 반전 증폭기인 것을 특징으로 하는 고체 촬상 장치.
  4. 제 3 항에 있어서,
    상기 반전 증폭기의 부하측 소자는 정전류 부하 트랜지스터인 것을 특징으로 하는 고체 촬상 장치.
  5. 제 3 항에 있어서,
    상기 반전 증폭기의 부하측 소자는 정전류 부하 트랜지스터의 저항보다 높은 저항을 가지는 것을 특징으로 하는 고체 촬상 장치.
  6. 제 3 항에 있어서,
    상기 반전 증폭기의 부하측 소자는 게이트와 드레인이 서로 접속되어 있는 부하 트랜지스터인 것을 특징으로 하는 고체 촬상 장치.
  7. 제 1 항에 있어서,
    상기 반전 증폭기는 캐스코드 형 반전 증폭기인 것을 특징으로 하는 고체 촬상 장치.
  8. 제 1 항에 있어서,
    상기 리셋 트랜지스터의 게이트 인가 펄스를 발생하는 게이트 인가 펄스 발생 회로를 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제 8 항에 있어서,
    상기 게이트 인가 펄스 발생 회로는,
    상기 스위칭 커패시터 증폭기의 상기 반전 증폭기와 동일한 구조의 제 2 반전 증폭기; 및
    상기 스위칭 커패시터 증폭기의 상기 리셋 트랜지스터와 동일한 구조의 제 2 리셋 트랜지스터를 포함하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제 9 항에 있어서,
    상기 제 2 반전 증폭기의 입력부와 출력부는 서로 접속되며,
    상기 제 2 리셋 트랜지스터의 드레인과 게이트는 서로 접속되며,
    상기 제 2 리셋 트랜지스터의 드레인과 소스는 고저항 저항기를 통해 서로 접속되며,
    상기 제 2 반전 증폭기의 출력부와, 상기 제 2 리셋 트랜지스터의 소스는 서로 접속되고,
    상기 스위칭 커패시터 증폭기의 상기 리셋 트랜지스터의 게이트는 상기 제 2 리셋 트랜지스터의 드레인과 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  11. 제 5 항에 있어서,
    상기 부하측 소자는 N-저항기 및 N-웰 저항기인 것을 특징으로 하는 고체 촬상 장치.
KR1020050018143A 2004-03-04 2005-03-04 고체 촬상 장치 KR100678981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00060635 2004-03-04
JP2004060635A JP4299697B2 (ja) 2004-03-04 2004-03-04 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20060043411A KR20060043411A (ko) 2006-05-15
KR100678981B1 true KR100678981B1 (ko) 2007-02-06

Family

ID=34909205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050018143A KR100678981B1 (ko) 2004-03-04 2005-03-04 고체 촬상 장치

Country Status (3)

Country Link
US (1) US7557848B2 (ko)
JP (1) JP4299697B2 (ko)
KR (1) KR100678981B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425809B2 (ja) * 2005-02-03 2010-03-03 富士通マイクロエレクトロニクス株式会社 撮像装置
US8508638B2 (en) 2005-03-14 2013-08-13 Intellectual Ventures Ii Llc 3T pixel for CMOS image sensors with low reset noise and low dark current generation utilizing parametric reset
KR100749261B1 (ko) * 2005-09-28 2007-08-13 매그나칩 반도체 유한회사 시모스 이미지센서
JP4828914B2 (ja) * 2005-10-28 2011-11-30 株式会社東芝 固体撮像装置およびその駆動方法
US7791664B1 (en) * 2006-07-20 2010-09-07 Advasense Technologies Ltd. Methods for reading a pixel and for writing to a pixel and a device having pixel reading capabilities and pixel writing capabilities
JP2008042224A (ja) * 2006-08-01 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像装置および撮像装置
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
US20100252717A1 (en) * 2008-09-29 2010-10-07 Benoit Dupont Active-pixel sensor
TWI701819B (zh) * 2015-06-09 2020-08-11 日商索尼半導體解決方案公司 攝像元件、驅動方法及電子機器
US10225499B2 (en) 2016-04-11 2019-03-05 Semiconductor Components Industries, Llc Backside illuminated global shutter pixel with active reset
FR3111014B1 (fr) * 2020-05-28 2022-10-07 Tangram Image Sensor Capteur d’image matriciel à sensibilité élevée
US11490042B2 (en) * 2020-12-15 2022-11-01 Sony Semiconductor Solutions Corporation CTIA image sensor pixel
KR102523821B1 (ko) 2022-06-17 2023-04-21 주식회사 쓰리디오엔에스 수술 시뮬레이션 제공 방법, 서버 및 컴퓨터 프로그램

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3097121B2 (ja) * 1990-09-27 2000-10-10 ソニー株式会社 電荷／電圧変換効率の測定方法
JP3069373B2 (ja) * 1990-11-28 2000-07-24 株式会社日立製作所 固体撮像装置の駆動方法
JP2701546B2 (ja) * 1991-01-18 1998-01-21 日本電気株式会社 信号電荷検出回路を有する電荷転送装置
JPH05235665A (ja) * 1991-09-04 1993-09-10 Hitachi Ltd 増幅回路
US5192920A (en) * 1992-03-18 1993-03-09 Eastman Kodak Company High-sensitivity, low-noise transistor amplifier
JPH06164263A (ja) 1992-11-17 1994-06-10 Fuji Film Micro Device Kk 演算増幅器
JP3309464B2 (ja) 1993-01-12 2002-07-29 ソニー株式会社 電荷転送装置
FR2707440B1 (fr) * 1993-07-09 1995-08-18 Thomson Csf Semiconducteurs Convertisseur charge-tension à rétroaction commandée.
JP3439581B2 (ja) * 1995-10-31 2003-08-25 シャープ株式会社 固体撮像装置
JP3351503B2 (ja) * 1996-10-09 2002-11-25 シャープ株式会社 固体撮像装置
JP2904200B2 (ja) * 1997-11-04 1999-06-14 日本電気株式会社 固体撮像素子
JP4058789B2 (ja) * 1998-02-24 2008-03-12 ソニー株式会社 固体撮像装置及びその駆動方法、並びにカメラ
JP3415775B2 (ja) * 1998-07-17 2003-06-09 シャープ株式会社 固体撮像装置
US7414653B2 (en) * 2003-12-19 2008-08-19 Micron Technology, Inc. Dark reduction via feedback control of photodiode bias

Also Published As

Publication number Publication date
US20050195306A1 (en) 2005-09-08
JP2005252674A (ja) 2005-09-15
KR20060043411A (ko) 2006-05-15
US7557848B2 (en) 2009-07-07
JP4299697B2 (ja) 2009-07-22

Similar Documents

Publication Publication Date Title
US7705899B2 (en) Amplification type solid-state image pickup device driving method
US8085330B2 (en) Image pickup apparatus
US7692702B2 (en) Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage
US7476837B2 (en) Amplifying-type solid-state imaging device
JP4074599B2 (ja) 増幅型固体撮像装置
US7573016B2 (en) Amplification type solid-state imaging device
KR100678981B1 (ko) 고체 촬상 장치
JPH04281683A (ja) 固体撮像装置
JP2005039605A (ja) 固体撮像装置及びその駆動方法
WO2010089838A1 (ja) 固体撮像装置及びカメラ
JP5190185B2 (ja) 固体撮像装置および撮像装置
US9609249B2 (en) Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit
JP2004266597A (ja) 全画素同時電子シャッタ機能つきイメージセンサ
JPH0730714A (ja) 固体撮像素子
JP3069373B2 (ja) 固体撮像装置の駆動方法
JP4055683B2 (ja) 固体撮像素子
JP5135772B2 (ja) 固体撮像装置
JP3585898B2 (ja) Ｃｃｄ型固体撮像素子を用いたカメラ
JP4537271B2 (ja) 撮像装置及び撮像システム
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
JP3658266B2 (ja) 信号転送方法と該信号転送方法を用いた固体撮像装置の信号転送方法、信号転送装置及び該信号転送装置を用いた固体撮像装置
JP2009260701A (ja) 撮像装置及び固体撮像素子の制御方法
JP2002077732A (ja) 固体撮像装置
JPS60160659A (ja) 固体撮像装置
JP2010088077A (ja) プッシュプル回路、プッシュプル回路のアイドリング電流設定方法、固体撮像装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150123

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee