JPH0730714A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0730714A JPH0730714A JP5193009A JP19300993A JPH0730714A JP H0730714 A JPH0730714 A JP H0730714A JP 5193009 A JP5193009 A JP 5193009A JP 19300993 A JP19300993 A JP 19300993A JP H0730714 A JPH0730714 A JP H0730714A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- solid
- photodiode
- transistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 画素を構成する増幅用ＭＯＳトランジスタの
雑音を小さくしても、感度の低下を招かない光電変換検
出セルを備えた固体撮像素子を提供する。 【構成】 フォトダイオード１と、該フォトダイオード
１で発生した光電荷を蓄積する容量素子２と、ソースが
フォトダイオード１に、ドレインが蓄積容量素子２に接
続され、フォトダイオード１で発生した光電荷を蓄積容
量素子２に転送する転送用トランジスタ３と、入力端子
がフォトダイオード１に、出力端子が転送用トランジス
タ３のゲートに接続された反転増幅回路４と、蓄積容量
素子２に蓄積した光電荷をリセットする手段と、蓄積容
量素子２に蓄積した光電荷に対応した増幅出力を発生す
る信号増幅手段６とからなる光電変換検出セルで固体撮
像素子を構成する。
雑音を小さくしても、感度の低下を招かない光電変換検
出セルを備えた固体撮像素子を提供する。 【構成】 フォトダイオード１と、該フォトダイオード
１で発生した光電荷を蓄積する容量素子２と、ソースが
フォトダイオード１に、ドレインが蓄積容量素子２に接
続され、フォトダイオード１で発生した光電荷を蓄積容
量素子２に転送する転送用トランジスタ３と、入力端子
がフォトダイオード１に、出力端子が転送用トランジス
タ３のゲートに接続された反転増幅回路４と、蓄積容量
素子２に蓄積した光電荷をリセットする手段と、蓄積容
量素子２に蓄積した光電荷に対応した増幅出力を発生す
る信号増幅手段６とからなる光電変換検出セルで固体撮
像素子を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、固体撮像素子に関
し、特にフォトダイオードの接合容量の影響による感度
低下を抑えて高感度を実現でき、且つ雑音を低減できる
ようにした増幅型の固体撮像素子に関する。
し、特にフォトダイオードの接合容量の影響による感度
低下を抑えて高感度を実現でき、且つ雑音を低減できる
ようにした増幅型の固体撮像素子に関する。
【０００２】
【従来の技術】従来、固体撮像素子としては、ＭＯＳ
型，ＣＣＤ型の他に、増幅型の固体撮像素子として、Ａ
ＭＩ，ＳＩＴ，ＣＭＤ，ＢＡＳＩＳ，ＦＧＡ，ＢＣＭＤ
等が知られている。これらの増幅型の固体撮像素子は、
画素が小さな場合は問題ないが、比較的大きな画素を必
要とする用途、例えば、カメラ等の自動焦点制御（Ａ
Ｆ）に利用されるセンサ等では、次のような問題が生ず
る。
型，ＣＣＤ型の他に、増幅型の固体撮像素子として、Ａ
ＭＩ，ＳＩＴ，ＣＭＤ，ＢＡＳＩＳ，ＦＧＡ，ＢＣＭＤ
等が知られている。これらの増幅型の固体撮像素子は、
画素が小さな場合は問題ないが、比較的大きな画素を必
要とする用途、例えば、カメラ等の自動焦点制御（Ａ
Ｆ）に利用されるセンサ等では、次のような問題が生ず
る。
【０００３】この問題点をＡＭＩ（Amplified MOS Imag
er）を用いて説明する。図10は、通常のＡＭＩの１画素
の構成を示す回路構成図で、101 はフォトダイオード、
Ｑ１は増幅用トランジスタ、Ｑ２，Ｑ３はバイアス用ト
ランジスタ、Ｑ４はリセット用トランジスタ、102 はバ
イアス回路、103 はシフトレジスタからの出力パルスで
駆動されるスイッチング用トランジスタである。このよ
うに構成されたＡＭＩにおいて、光電変換による信号出
力電圧ΔＶOUT は、次式（１）で与えられる。 ΔＶOUT ＝ＩP ・ｔ／Ｃd ・・・・・（１）
er）を用いて説明する。図10は、通常のＡＭＩの１画素
の構成を示す回路構成図で、101 はフォトダイオード、
Ｑ１は増幅用トランジスタ、Ｑ２，Ｑ３はバイアス用ト
ランジスタ、Ｑ４はリセット用トランジスタ、102 はバ
イアス回路、103 はシフトレジスタからの出力パルスで
駆動されるスイッチング用トランジスタである。このよ
うに構成されたＡＭＩにおいて、光電変換による信号出
力電圧ΔＶOUT は、次式（１）で与えられる。 ΔＶOUT ＝ＩP ・ｔ／Ｃd ・・・・・（１）
【０００４】ここで、ＩP は光電流、ｔは積分時間、Ｃ
d はフォトダイオード101 の接合容量である。この
（１）式からわかるように、積分時間一定のもとで信号
出力電圧ΔＶOUT をあげるには、ＩP を大きくするかＣ
d を小さくしなければならない。しかし、ＩP を大きく
するには画素面積を大きくしなければならず、画素面積
が大きくなるとＣd も大きくなる。またＣd を小さくす
るためには画素面積を小さくしなければならず、画素面
積を小さくするとＩP は小さくなる。このため従来のＡ
ＭＩの構成のままでは感度の向上を計ることができな
い。
d はフォトダイオード101 の接合容量である。この
（１）式からわかるように、積分時間一定のもとで信号
出力電圧ΔＶOUT をあげるには、ＩP を大きくするかＣ
d を小さくしなければならない。しかし、ＩP を大きく
するには画素面積を大きくしなければならず、画素面積
が大きくなるとＣd も大きくなる。またＣd を小さくす
るためには画素面積を小さくしなければならず、画素面
積を小さくするとＩP は小さくなる。このため従来のＡ
ＭＩの構成のままでは感度の向上を計ることができな
い。
【０００５】この問題点を解決するため、図11に示すよ
うな構成が、「A New MOS Imager Using Photodiode as
Current Source 」（IEEE JOURNAL OF SOLID-STATE-CI
RCUITS, VOL. 26, NO. 8, Aug., 1991）において報告さ
れている。この構成は、転送ゲート用トランジスタＱ
５，Ｑ６を追加し、フォトダイオード101 と増幅用トラ
ンジスタＱ１との間に蓄積容量Ｃt を接続したものであ
る。このように構成された固体撮像素子においては、積
分期間中トランジスタＱ５をData信号により飽和領域で
動作するようにＯＮさせて、フォトダイオード101 に印
加される電圧が、トランジスタＱ５のゲート電圧からゲ
ート・ソース間電圧ＶGS下がった電圧に固定されるよう
にすることによって、フォトダイオード101 で発生する
光電荷がトランジスタＱ５を介して増幅用トランジスタ
Ｑ１のゲートに接続されている蓄積容量Ｃt に蓄積され
る。したがってフォトダイオード101 の接合容量Ｃd の
影響が遮断され、光電変換による信号出力電圧ΔＶOUT
は次式（２）で決まる。 ΔＶOUT ＝ＩP ・ｔ／Ｃt ・・・・・（２）
うな構成が、「A New MOS Imager Using Photodiode as
Current Source 」（IEEE JOURNAL OF SOLID-STATE-CI
RCUITS, VOL. 26, NO. 8, Aug., 1991）において報告さ
れている。この構成は、転送ゲート用トランジスタＱ
５，Ｑ６を追加し、フォトダイオード101 と増幅用トラ
ンジスタＱ１との間に蓄積容量Ｃt を接続したものであ
る。このように構成された固体撮像素子においては、積
分期間中トランジスタＱ５をData信号により飽和領域で
動作するようにＯＮさせて、フォトダイオード101 に印
加される電圧が、トランジスタＱ５のゲート電圧からゲ
ート・ソース間電圧ＶGS下がった電圧に固定されるよう
にすることによって、フォトダイオード101 で発生する
光電荷がトランジスタＱ５を介して増幅用トランジスタ
Ｑ１のゲートに接続されている蓄積容量Ｃt に蓄積され
る。したがってフォトダイオード101 の接合容量Ｃd の
影響が遮断され、光電変換による信号出力電圧ΔＶOUT
は次式（２）で決まる。 ΔＶOUT ＝ＩP ・ｔ／Ｃt ・・・・・（２）
【０００６】この（２）式からわかるように、蓄積容量
Ｃt を小さくすることにより、信号出力電圧ΔＶOUT を
大きくすることができる。すなわちフォトダイオードの
接合容量Ｃd に依存せず、感度を決めることができる。
Ｃt を小さくすることにより、信号出力電圧ΔＶOUT を
大きくすることができる。すなわちフォトダイオードの
接合容量Ｃd に依存せず、感度を決めることができる。
【０００７】しかしながら、この構成の固体撮像素子に
おいては、次のような問題点を有する。すなわち、積分
期間中、入射光量が一定ならば、トランジスタＱ５に流
れる電流（光電流ＩP ）は一定であるため、問題はな
い。しかし、積分期間中、入射光量が変化した場合、ト
ランジスタＱ５の電流が変化するため、それによりトラ
ンジスタＱ５のＶGSが変化し、フォトダイオードの接合
容量Ｃd と蓄積容量Ｃtの間で電荷の移動が生じ、正し
い光電変換出力が得られなくなるという問題点が発生す
る。
おいては、次のような問題点を有する。すなわち、積分
期間中、入射光量が一定ならば、トランジスタＱ５に流
れる電流（光電流ＩP ）は一定であるため、問題はな
い。しかし、積分期間中、入射光量が変化した場合、ト
ランジスタＱ５の電流が変化するため、それによりトラ
ンジスタＱ５のＶGSが変化し、フォトダイオードの接合
容量Ｃd と蓄積容量Ｃtの間で電荷の移動が生じ、正し
い光電変換出力が得られなくなるという問題点が発生す
る。
【０００８】そこで、この問題を解決するため、本件発
明者は、先に特願平４−３６９２２号において、図12に
示す画素構成をもつ固体撮像素子を提案した。図12にお
いて、111 はフォトダイオードであり、112 はｎ型ＭＳ
Ｏトランジスタで、ソースを接地し、ドレインに負荷と
して動作するｐ型ＭＳＯトランジスタ113 を接続するこ
とにより、ソース接地型の増幅回路を構成している。そ
して、このソース接地型増幅回路の入力端子、すなわち
ｎ型ＭＯＳトランジスタ112 のゲートにフォトダイオー
ド111 を接続し、ソース接地型増幅回路の出力端子、す
なわちｎ型ＭＯＳトランジスタ112 のドレインから入力
端子（ｎ型ＭＯＳトランジスタ112 のゲート）に容量素
子114 を接続して帰還をかけると共に、ｎ型ＭＯＳトラ
ンジスタ112 のゲートの初期電位を設定するためのリセ
ット用スイッチング素子として動作するｎ型ＭＳＯトラ
ンジスタ115 を容量素子114 と並列に接続する。この構
成のものを光電変換検出セル（画素）とし、この検出セ
ルを１次元又は２次元的に配列したときに、読み出し画
素を選択するための、シフトレジスタパルスで駆動され
るスイッチング用ｎ型ＭＳＯトランジスタ116 を設け、
該スイッチング用ｎ型ＭＳＯトランジスタ116 をＯＮし
たときに、信号出力線117 にｎ型ＭＯＳトランジスタ11
2 のドレイン電圧が現れるように構成する。
明者は、先に特願平４−３６９２２号において、図12に
示す画素構成をもつ固体撮像素子を提案した。図12にお
いて、111 はフォトダイオードであり、112 はｎ型ＭＳ
Ｏトランジスタで、ソースを接地し、ドレインに負荷と
して動作するｐ型ＭＳＯトランジスタ113 を接続するこ
とにより、ソース接地型の増幅回路を構成している。そ
して、このソース接地型増幅回路の入力端子、すなわち
ｎ型ＭＯＳトランジスタ112 のゲートにフォトダイオー
ド111 を接続し、ソース接地型増幅回路の出力端子、す
なわちｎ型ＭＯＳトランジスタ112 のドレインから入力
端子（ｎ型ＭＯＳトランジスタ112 のゲート）に容量素
子114 を接続して帰還をかけると共に、ｎ型ＭＯＳトラ
ンジスタ112 のゲートの初期電位を設定するためのリセ
ット用スイッチング素子として動作するｎ型ＭＳＯトラ
ンジスタ115 を容量素子114 と並列に接続する。この構
成のものを光電変換検出セル（画素）とし、この検出セ
ルを１次元又は２次元的に配列したときに、読み出し画
素を選択するための、シフトレジスタパルスで駆動され
るスイッチング用ｎ型ＭＳＯトランジスタ116 を設け、
該スイッチング用ｎ型ＭＳＯトランジスタ116 をＯＮし
たときに、信号出力線117 にｎ型ＭＯＳトランジスタ11
2 のドレイン電圧が現れるように構成する。
【０００９】そして、このような構成の光電変換検出セ
ルを用いることにより、ソース接地型増幅回路のゲイン
を十分大きくすることによって、フォトダイオード111
で発生した光電荷は容量素子114 に蓄積するため、その
容量Ｃt を小さくすれば感度を上げることができる。ま
た、光電流に対してｎ型ＭＯＳトランジスタ112 に流れ
るバイアス電流を十分大きくすることにより、フォトダ
イオード111 にかかる電位は常に一定となるため、光電
流が変化しても正しい光電変換出力を得ることができる
ようになっている。
ルを用いることにより、ソース接地型増幅回路のゲイン
を十分大きくすることによって、フォトダイオード111
で発生した光電荷は容量素子114 に蓄積するため、その
容量Ｃt を小さくすれば感度を上げることができる。ま
た、光電流に対してｎ型ＭＯＳトランジスタ112 に流れ
るバイアス電流を十分大きくすることにより、フォトダ
イオード111 にかかる電位は常に一定となるため、光電
流が変化しても正しい光電変換出力を得ることができる
ようになっている。
【００１０】
【発明が解決しようとする課題】ところで、上記構成の
固体撮像素子においては、次のような問題点が生ずる。
すなわち、感度を上げていくには容量素子114 の容量Ｃ
t を下げればよいが、容量Ｃt を小さくすると、ｎ型Ｍ
ＯＳトランジスタ112 で発生する雑音は、Ｃd ／Ｃt 倍
に増幅されるため、このｎ型ＭＯＳトランジスタ112 で
発生する雑音が無視できなくなる。このため、ｎ型ＭＯ
Ｓトランジスタ112 の雑音を小さくする必要が生じる。
固体撮像素子においては、次のような問題点が生ずる。
すなわち、感度を上げていくには容量素子114 の容量Ｃ
t を下げればよいが、容量Ｃt を小さくすると、ｎ型Ｍ
ＯＳトランジスタ112 で発生する雑音は、Ｃd ／Ｃt 倍
に増幅されるため、このｎ型ＭＯＳトランジスタ112 で
発生する雑音が無視できなくなる。このため、ｎ型ＭＯ
Ｓトランジスタ112 の雑音を小さくする必要が生じる。
【００１１】一般的に、ＭＯＳトランジスタの雑音は、
熱雑音と１／ｆ雑音からなり、ＭＯＳトランジスタのチ
ャネル長をＬ、チャネル幅をＷとすると、熱雑音は（Ｌ
／Ｗ）1/2 に比例し、１／ｆ雑音はＬ・Ｗに反比例す
る。したがって、雑音を小さくするにはチャネル長Ｌを
最小とし、チャネル幅Ｗを大きく設定すればよいことに
なる。
熱雑音と１／ｆ雑音からなり、ＭＯＳトランジスタのチ
ャネル長をＬ、チャネル幅をＷとすると、熱雑音は（Ｌ
／Ｗ）1/2 に比例し、１／ｆ雑音はＬ・Ｗに反比例す
る。したがって、雑音を小さくするにはチャネル長Ｌを
最小とし、チャネル幅Ｗを大きく設定すればよいことに
なる。
【００１２】しかしながら、チャネル幅Ｗを大きく設定
すると、図12に示した画素構成におけるｎ型ＭＯＳトラ
ンジスタ112 のゲート・ドレイン間の寄生容量が大きく
なり、これは容量素子114 の容量Ｃt を大きくしたこと
と等価となり、感度の低下を招いてしまう。
すると、図12に示した画素構成におけるｎ型ＭＯＳトラ
ンジスタ112 のゲート・ドレイン間の寄生容量が大きく
なり、これは容量素子114 の容量Ｃt を大きくしたこと
と等価となり、感度の低下を招いてしまう。
【００１３】本発明は、従来あるいは先に提案した固体
撮像素子における上記問題点を解消するためになされた
もので、画素を構成する増幅用ＭＯＳトランジスタの雑
音を小さくしても、感度の低下を招かない光電変換検出
セルを備えた固体撮像素子を提供することを目的とす
る。
撮像素子における上記問題点を解消するためになされた
もので、画素を構成する増幅用ＭＯＳトランジスタの雑
音を小さくしても、感度の低下を招かない光電変換検出
セルを備えた固体撮像素子を提供することを目的とす
る。
【００１４】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、フォトダイオードと、該フォト
ダイオードで発生した光電荷を蓄積する容量素子と、ソ
ースが前記フォトダイオードに、ドレインが前記蓄積容
量素子に接続され、前記フォトダイオードで発生した光
電荷を前記蓄積容量素子に転送する転送用トランジスタ
と、入力端子が前記フォトダイオードに、出力端子が前
記転送用トランジスタのゲートに接続された反転増幅回
路と、前記蓄積容量素子に蓄積した光電荷をリセットす
る手段と、前記蓄積容量素子に蓄積した光電荷に対応し
た増幅出力を発生する信号増幅手段を有する光電変換検
出セルを備えて固体撮像素子を構成するものである。
決するため、本発明は、フォトダイオードと、該フォト
ダイオードで発生した光電荷を蓄積する容量素子と、ソ
ースが前記フォトダイオードに、ドレインが前記蓄積容
量素子に接続され、前記フォトダイオードで発生した光
電荷を前記蓄積容量素子に転送する転送用トランジスタ
と、入力端子が前記フォトダイオードに、出力端子が前
記転送用トランジスタのゲートに接続された反転増幅回
路と、前記蓄積容量素子に蓄積した光電荷をリセットす
る手段と、前記蓄積容量素子に蓄積した光電荷に対応し
た増幅出力を発生する信号増幅手段を有する光電変換検
出セルを備えて固体撮像素子を構成するものである。
【００１５】このように構成した固体撮像素子において
は、光電荷はフォトダイオードに蓄積せず、電荷蓄積用
の容量素子に蓄積するため、その容量値を小さくするこ
とにより感度を高く設定することができる。また主たる
雑音要因はフォトダイオードに入力端子を接続した反転
増幅回路であり、この反転増幅回路は転送用トランジス
タにより蓄積容量素子とは分離されているため、反転増
幅回路の入力部のＭＯＳトランジスタは感度への影響を
考慮せずに自由に設計でき、したがって低雑音化が実現
可能となる。
は、光電荷はフォトダイオードに蓄積せず、電荷蓄積用
の容量素子に蓄積するため、その容量値を小さくするこ
とにより感度を高く設定することができる。また主たる
雑音要因はフォトダイオードに入力端子を接続した反転
増幅回路であり、この反転増幅回路は転送用トランジス
タにより蓄積容量素子とは分離されているため、反転増
幅回路の入力部のＭＯＳトランジスタは感度への影響を
考慮せずに自由に設計でき、したがって低雑音化が実現
可能となる。
【００１６】
【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像素子を構成する光電変換検出セルの基
本的な実施例を示すブロック構成図である。図１におい
て、１はフォトダイオード、２は蓄積容量素子、３はフ
ォトダイオード１で発生した光電荷を蓄積容量素子２に
転送する転送用トランジスタ、４はフォトダイオード１
の電位を一定に保つように帰還をかけるための反転増幅
回路、５は蓄積容量素子２をリセットするためのリセッ
ト用スイッチング素子、６は蓄積容量素子２の電位に対
応した増幅出力を発生する信号増幅回路、７はシフトレ
ジスタ等からの印加パルスにより信号出力線８に信号を
出力するための選択用スイッチング素子である。
明に係る固体撮像素子を構成する光電変換検出セルの基
本的な実施例を示すブロック構成図である。図１におい
て、１はフォトダイオード、２は蓄積容量素子、３はフ
ォトダイオード１で発生した光電荷を蓄積容量素子２に
転送する転送用トランジスタ、４はフォトダイオード１
の電位を一定に保つように帰還をかけるための反転増幅
回路、５は蓄積容量素子２をリセットするためのリセッ
ト用スイッチング素子、６は蓄積容量素子２の電位に対
応した増幅出力を発生する信号増幅回路、７はシフトレ
ジスタ等からの印加パルスにより信号出力線８に信号を
出力するための選択用スイッチング素子である。
【００１７】このように構成した光電変換検出セルにお
いては、反転増幅回路４と転送用トランジスタ３により
フィードバックループが構成されており、フォトダイオ
ード１のカソード側は低インピーダンスとなっているた
め、フォトダイオード１で発生した光電荷は転送用トラ
ンジスタ３を介して蓄積容量素子２に流れ込む。そして
信号増幅回路６が高入力インピーダンスとすると、光電
荷は蓄積容量素子２に蓄積されるので、リセット用スイ
ッチング素子５をＯＮからＯＦＦにして、一定時間積分
したときの蓄積容量素子２の電位変化ΔＶC は、次式
（３）で表される。 ΔＶC ＝−ＩP ・ｔ／Ｃt ・・・・・（３） ここで、ＩP はフォトダイオード１で発生する光電流、
ｔは積分時間、Ｃt は蓄積容量素子２の容量値である。
いては、反転増幅回路４と転送用トランジスタ３により
フィードバックループが構成されており、フォトダイオ
ード１のカソード側は低インピーダンスとなっているた
め、フォトダイオード１で発生した光電荷は転送用トラ
ンジスタ３を介して蓄積容量素子２に流れ込む。そして
信号増幅回路６が高入力インピーダンスとすると、光電
荷は蓄積容量素子２に蓄積されるので、リセット用スイ
ッチング素子５をＯＮからＯＦＦにして、一定時間積分
したときの蓄積容量素子２の電位変化ΔＶC は、次式
（３）で表される。 ΔＶC ＝−ＩP ・ｔ／Ｃt ・・・・・（３） ここで、ＩP はフォトダイオード１で発生する光電流、
ｔは積分時間、Ｃt は蓄積容量素子２の容量値である。
【００１８】この（３）式からわかるように、蓄積容量
値Ｃt を小さくすることにより、高感度化が実現でき
る。またフォトダイオード１に入射する光量が変化した
場合でも、転送用トランジスタ３のソース電圧が一定と
なるように、反転増幅回路４により転送用トランジスタ
３のゲート電圧にフィードバックがかかるため、蓄積容
量素子２には入射光量に対応した光電荷のみが蓄積され
ることになり、図11に示した従来例のような問題は生じ
ない。
値Ｃt を小さくすることにより、高感度化が実現でき
る。またフォトダイオード１に入射する光量が変化した
場合でも、転送用トランジスタ３のソース電圧が一定と
なるように、反転増幅回路４により転送用トランジスタ
３のゲート電圧にフィードバックがかかるため、蓄積容
量素子２には入射光量に対応した光電荷のみが蓄積され
ることになり、図11に示した従来例のような問題は生じ
ない。
【００１９】更に、このように構成した光電変換検出セ
ルにおける雑音要因を考えると、蓄積容量素子２のリセ
ット雑音を除けば、主雑音要因は反転増幅回路４の入力
段の雑音であるが、これは、Ｃd ／Ｃt ・ＡV 倍に増幅
されたものとなる。ここでＣd はフォトダイオード１の
接合容量、ＡV は信号増幅回路６のゲインである。しか
し、本発明においては、図12に示した従来提案の構成の
光電変換検出セルとは異なり、蓄積容量素子２とは独立
して反転増幅回路４の入力段を構成するＭＯＳトランジ
スタの寸法が決定できるため、感度は損なわずに雑音の
低減が可能となる。
ルにおける雑音要因を考えると、蓄積容量素子２のリセ
ット雑音を除けば、主雑音要因は反転増幅回路４の入力
段の雑音であるが、これは、Ｃd ／Ｃt ・ＡV 倍に増幅
されたものとなる。ここでＣd はフォトダイオード１の
接合容量、ＡV は信号増幅回路６のゲインである。しか
し、本発明においては、図12に示した従来提案の構成の
光電変換検出セルとは異なり、蓄積容量素子２とは独立
して反転増幅回路４の入力段を構成するＭＯＳトランジ
スタの寸法が決定できるため、感度は損なわずに雑音の
低減が可能となる。
【００２０】以上述べたように、図１に示した構成の光
電変換検出セルを用いることにより、高感度化と合わせ
て低雑音化の可能な固体撮像素子を実現することができ
る。
電変換検出セルを用いることにより、高感度化と合わせ
て低雑音化の可能な固体撮像素子を実現することができ
る。
【００２１】次に、図１に示した基本的な実施例におけ
る反転増幅回路４及び信号増幅回路６を具体化した具体
的な実施例について説明する。図２は、ｎ型ＭＯＳプロ
セスを用いた場合の具体的な実施例を示す回路構成図で
あり、図１に示した反転増幅回路４としては、ソース接
地型のｎ型ＭＯＳトランジスタ11と、その負荷として動
作するデプレション型のｎ型ＭＯＳトランジスタ12とで
構成されるｎ型ＭＯＳ反転回路を用いている。また、図
１に示した信号増幅回路６は、ソースフォロア型のｎ型
ＭＯＳトランジスタ14と、その負荷として動作する、ゲ
ートにバイアス電圧ＶBIASが印加されているｎ型ＭＯＳ
トランジスタ15とで構成されている。また、図１におけ
るリセット用スイッチング素子５及び選択用スイッチン
グ素子７は、それぞれｎ型ＭＯＳトランジスタ13，16で
構成されている。
る反転増幅回路４及び信号増幅回路６を具体化した具体
的な実施例について説明する。図２は、ｎ型ＭＯＳプロ
セスを用いた場合の具体的な実施例を示す回路構成図で
あり、図１に示した反転増幅回路４としては、ソース接
地型のｎ型ＭＯＳトランジスタ11と、その負荷として動
作するデプレション型のｎ型ＭＯＳトランジスタ12とで
構成されるｎ型ＭＯＳ反転回路を用いている。また、図
１に示した信号増幅回路６は、ソースフォロア型のｎ型
ＭＯＳトランジスタ14と、その負荷として動作する、ゲ
ートにバイアス電圧ＶBIASが印加されているｎ型ＭＯＳ
トランジスタ15とで構成されている。また、図１におけ
るリセット用スイッチング素子５及び選択用スイッチン
グ素子７は、それぞれｎ型ＭＯＳトランジスタ13，16で
構成されている。
【００２２】このように構成された光電変換検出セルに
おいては、リセット用ｎ型ＭＯＳトランジスタ13のゲー
トに印加するリセットパルスφR を“Ｈ”から“Ｌ”に
して、リセット用ｎ型ＭＯＳトランジスタ13をＯＮから
ＯＦＦとしてから一定積分時間経過後、シフトレジスタ
20からの選択パルスφSRによって選択用ｎ型ＭＯＳトラ
ンジスタ16をＯＮすることにより、信号出力線８に積分
された光量に対応する電圧ＶOUT が出力される。
おいては、リセット用ｎ型ＭＯＳトランジスタ13のゲー
トに印加するリセットパルスφR を“Ｈ”から“Ｌ”に
して、リセット用ｎ型ＭＯＳトランジスタ13をＯＮから
ＯＦＦとしてから一定積分時間経過後、シフトレジスタ
20からの選択パルスφSRによって選択用ｎ型ＭＯＳトラ
ンジスタ16をＯＮすることにより、信号出力線８に積分
された光量に対応する電圧ＶOUT が出力される。
【００２３】図３は、図２に示した実施例の変形例を示
す回路構成図である。この変形例は、サンプルホールド
用のスイッチング素子17及びサンプルホールド容量素子
18を、ソースフォロア型のｎ型ＭＯＳトランジスタ14の
ソースと、選択用ｎ型ＭＯＳトランジスタ16のソースの
間に追加したものであり、この構成により、積分時間を
信号読み出しのタイミングとは独立に設定することが可
能となる。なお、図３では図示を省略しているが、ソー
スフォロア型のｎ型ＭＯＳトランジスタ14のゲートまで
の構成は、図２に示した実施例と全く同一である。
す回路構成図である。この変形例は、サンプルホールド
用のスイッチング素子17及びサンプルホールド容量素子
18を、ソースフォロア型のｎ型ＭＯＳトランジスタ14の
ソースと、選択用ｎ型ＭＯＳトランジスタ16のソースの
間に追加したものであり、この構成により、積分時間を
信号読み出しのタイミングとは独立に設定することが可
能となる。なお、図３では図示を省略しているが、ソー
スフォロア型のｎ型ＭＯＳトランジスタ14のゲートまで
の構成は、図２に示した実施例と全く同一である。
【００２４】次に、図４に基づいて他の具体的な実施例
について説明する。この実施例は、光電変換検出セル
を、ＣＭＯＳプロセスを用いた場合に実現できるように
したものである。すなわち、この実施例においては、図
１に示した反転増幅回路４としては、ソース接地型のｎ
型ＭＯＳトランジスタ21と、ゲートにバイアス電圧Ｖ
BIAS1 が印加されているｐ型ＭＯＳトランジスタ22によ
るＣＭＯＳ反転回路が用いられており、また信号増幅回
路６としては、ソース接地型のｐ型ＭＯＳトランジスタ
24及びその負荷として動作するゲートにバイアス電圧Ｖ
BIAS2 が印加されているｎ型ＭＯＳトランジスタ25によ
るＣＭＯＳ反転回路を用い、そして該ＣＭＯＳ反転回路
の入出力間、すなわちｐ型ＭＯＳトランジスタ24のゲー
ト・ドレイン間に、光電荷を蓄積する容量素子２及びリ
セット用ｐ型ＭＯＳトランジスタ23を接続して、光電変
換検出セルを構成している。なお、選択用スイッチング
素子は、ｎ型ＭＯＳトランジスタ26とｐ型ＭＯＳトラン
ジスタ27の並列接続したもので構成し、ｐ型ＭＯＳトラ
ンジスタ27のゲートにはシフトレジスタ20からの選択パ
ルスφSRをインバータ28を介して印加されるようになっ
ている。
について説明する。この実施例は、光電変換検出セル
を、ＣＭＯＳプロセスを用いた場合に実現できるように
したものである。すなわち、この実施例においては、図
１に示した反転増幅回路４としては、ソース接地型のｎ
型ＭＯＳトランジスタ21と、ゲートにバイアス電圧Ｖ
BIAS1 が印加されているｐ型ＭＯＳトランジスタ22によ
るＣＭＯＳ反転回路が用いられており、また信号増幅回
路６としては、ソース接地型のｐ型ＭＯＳトランジスタ
24及びその負荷として動作するゲートにバイアス電圧Ｖ
BIAS2 が印加されているｎ型ＭＯＳトランジスタ25によ
るＣＭＯＳ反転回路を用い、そして該ＣＭＯＳ反転回路
の入出力間、すなわちｐ型ＭＯＳトランジスタ24のゲー
ト・ドレイン間に、光電荷を蓄積する容量素子２及びリ
セット用ｐ型ＭＯＳトランジスタ23を接続して、光電変
換検出セルを構成している。なお、選択用スイッチング
素子は、ｎ型ＭＯＳトランジスタ26とｐ型ＭＯＳトラン
ジスタ27の並列接続したもので構成し、ｐ型ＭＯＳトラ
ンジスタ27のゲートにはシフトレジスタ20からの選択パ
ルスφSRをインバータ28を介して印加されるようになっ
ている。
【００２５】このように構成され光電変換検出セルにお
ける動作自体は、図２に示した実施例と同様であり、リ
セットパルスφR を“Ｌ”から“Ｈ”として、リセット
用ｐ型ＭＯＳトランジスタ23をＯＮからＯＦＦとしてか
ら、一定積分時間経過後、シフトレジスタ20からの選択
パルスφSRにより、選択用スイッチング素子を構成する
ｎ型ＭＯＳトランジスタ26及びｐ型ＭＯＳトランジスタ
27をＯＮして、信号出力線８に信号を取り出すようにな
っている。
ける動作自体は、図２に示した実施例と同様であり、リ
セットパルスφR を“Ｌ”から“Ｈ”として、リセット
用ｐ型ＭＯＳトランジスタ23をＯＮからＯＦＦとしてか
ら、一定積分時間経過後、シフトレジスタ20からの選択
パルスφSRにより、選択用スイッチング素子を構成する
ｎ型ＭＯＳトランジスタ26及びｐ型ＭＯＳトランジスタ
27をＯＮして、信号出力線８に信号を取り出すようにな
っている。
【００２６】なお、図２に示した実施例においては、積
分された光量が大きくなると、出力は負側の方向となる
が、図４に示した実施例では反対に正側に向かう。した
がって、リセット用ｐ型ＭＯＳトランジスタ23のスイッ
チング特性が理想的な場合、光積分を行うとｐ型ＭＯＳ
トランジスタ24は線形領域となるため、Ｄレンジが狭く
なる。これを防止するためには、リセット用ｐ型ＭＯＳ
トランジスタ23のフィードスルー電荷を利用すればよ
い。すなわちリセット用ｐ型ＭＯＳトランジスタ23がＯ
ＮからＯＦＦとなるときに発生するフィードスルー電荷
が蓄積容量素子２に流入すると、その分リセット直後の
ｐ型ＭＯＳトランジスタ24のドレイン電圧のバイアス点
は負側になり、ｐ型ＭＯＳトランジスタ24は飽和領域で
動作する。したがって、リセット用ｐ型ＭＯＳトランジ
スタ23の寸法により、ｐ型ＭＯＳトランジスタ24の動作
領域が広くなるように設定することが可能である。
分された光量が大きくなると、出力は負側の方向となる
が、図４に示した実施例では反対に正側に向かう。した
がって、リセット用ｐ型ＭＯＳトランジスタ23のスイッ
チング特性が理想的な場合、光積分を行うとｐ型ＭＯＳ
トランジスタ24は線形領域となるため、Ｄレンジが狭く
なる。これを防止するためには、リセット用ｐ型ＭＯＳ
トランジスタ23のフィードスルー電荷を利用すればよ
い。すなわちリセット用ｐ型ＭＯＳトランジスタ23がＯ
ＮからＯＦＦとなるときに発生するフィードスルー電荷
が蓄積容量素子２に流入すると、その分リセット直後の
ｐ型ＭＯＳトランジスタ24のドレイン電圧のバイアス点
は負側になり、ｐ型ＭＯＳトランジスタ24は飽和領域で
動作する。したがって、リセット用ｐ型ＭＯＳトランジ
スタ23の寸法により、ｐ型ＭＯＳトランジスタ24の動作
領域が広くなるように設定することが可能である。
【００２７】また図４に示した実施例においても、図３
に示した図２の実施例の変形例と同様に、図５に示すよ
うに、サンプルホールド用スイッチング素子31，32及び
サンプルホールド容量素子34を付加することにより、積
分時間を信号読み出しのタイミングとは独立に設定可能
となる。なお、図５において、33はスイッチング素子32
に、サンプルホールドパルスφSHの反転パルスを印加す
るためのインバータであり、また図示は省略している
が、ソース接地型のｐ型ＭＯＳトランジスタ24までの構
成は、図４に示した実施例と全く同一である。
に示した図２の実施例の変形例と同様に、図５に示すよ
うに、サンプルホールド用スイッチング素子31，32及び
サンプルホールド容量素子34を付加することにより、積
分時間を信号読み出しのタイミングとは独立に設定可能
となる。なお、図５において、33はスイッチング素子32
に、サンプルホールドパルスφSHの反転パルスを印加す
るためのインバータであり、また図示は省略している
が、ソース接地型のｐ型ＭＯＳトランジスタ24までの構
成は、図４に示した実施例と全く同一である。
【００２８】以上、図１に示した基本的な実施例におけ
る反転増幅回路４及び信号増幅回路６を具体化した２つ
の実施例を示したが、具体的な各実施例における反転増
幅回路対応部分及び信号増幅回路対応部分の構成は、ど
のような組み合わせで用いても構わない。またフォトダ
イオードのカソード側が基板又はウエルに接地されてい
る場合は、図２及び図４に示した各実施例における各Ｍ
ＯＳトランジスタを、その極性を逆にしたもので置き換
えることにより、等価な光電変換検出セルを実現するこ
とができる。
る反転増幅回路４及び信号増幅回路６を具体化した２つ
の実施例を示したが、具体的な各実施例における反転増
幅回路対応部分及び信号増幅回路対応部分の構成は、ど
のような組み合わせで用いても構わない。またフォトダ
イオードのカソード側が基板又はウエルに接地されてい
る場合は、図２及び図４に示した各実施例における各Ｍ
ＯＳトランジスタを、その極性を逆にしたもので置き換
えることにより、等価な光電変換検出セルを実現するこ
とができる。
【００２９】次に、図２及び図４に示した実施例におい
て、フォトダイオード１に印加されるバイアス電圧につ
いて説明する。図２及び図４に示した実施例において、
フォトダイオード１の印加バイアス電圧は、ｎ型ＭＯＳ
トランジスタ11又は21のソース・ゲート間電圧ＶGSで与
えられる。このＶGSはｎ型ＭＯＳトランジスタ11又は21
のスレッショルド電圧ＶTHとバイアス電流に依存する
が、バイアス電流は光電流より十分大きくして、なお且
つ消費電流を抑えるために大きくは変えることができな
い。またＶTHについてはプロセスによって決まってお
り、通常のＣＭＯＳあるいはｎＭＯＳプロセスにおい
て、このＶTHは１Ｖ前後に設定されている。したがって
通常のｎ型ＭＯＳトランジスタを用いると、フォトダイ
オードが積分期間中に印加されている逆バイアスは、１
Ｖ前後になる。
て、フォトダイオード１に印加されるバイアス電圧につ
いて説明する。図２及び図４に示した実施例において、
フォトダイオード１の印加バイアス電圧は、ｎ型ＭＯＳ
トランジスタ11又は21のソース・ゲート間電圧ＶGSで与
えられる。このＶGSはｎ型ＭＯＳトランジスタ11又は21
のスレッショルド電圧ＶTHとバイアス電流に依存する
が、バイアス電流は光電流より十分大きくして、なお且
つ消費電流を抑えるために大きくは変えることができな
い。またＶTHについてはプロセスによって決まってお
り、通常のＣＭＯＳあるいはｎＭＯＳプロセスにおい
て、このＶTHは１Ｖ前後に設定されている。したがって
通常のｎ型ＭＯＳトランジスタを用いると、フォトダイ
オードが積分期間中に印加されている逆バイアスは、１
Ｖ前後になる。
【００３０】ところで、フォトダイオードに印加される
バイアス電圧が大きい場合、フォトダイオードで発生す
る暗電荷、すなわち光があたらない状態でも発生する電
荷が大きくなり、雑音の原因となる。これを抑えるには
ｎ型ＭＯＳトランジスタ11又は21のＶTHを低く抑えれば
よく、これはｎ型ＭＯＳトランジスタ11又は21のチャネ
ル領域に不純物をドープすることで実現できる。このよ
うな構成のｎ型ＭＯＳトランジスタを用いて、ＶTHを0.
１Ｖ前後に設定することにより、暗電流は大きく抑える
ことが可能である。
バイアス電圧が大きい場合、フォトダイオードで発生す
る暗電荷、すなわち光があたらない状態でも発生する電
荷が大きくなり、雑音の原因となる。これを抑えるには
ｎ型ＭＯＳトランジスタ11又は21のＶTHを低く抑えれば
よく、これはｎ型ＭＯＳトランジスタ11又は21のチャネ
ル領域に不純物をドープすることで実現できる。このよ
うな構成のｎ型ＭＯＳトランジスタを用いて、ＶTHを0.
１Ｖ前後に設定することにより、暗電流は大きく抑える
ことが可能である。
【００３１】以上述べた上記各実施例において、感度を
上げる場合には、蓄積容量素子２の容量値Ｃt を小さく
すればよく、また雑音電圧を低減するには、反転増幅回
路を構成するｎ型ＭＯＳトランジスタ11又は21のゲート
幅Ｗを大きく設定すればよい。これにより、感度を高く
しても低雑音の固体撮像素子を実現できる。
上げる場合には、蓄積容量素子２の容量値Ｃt を小さく
すればよく、また雑音電圧を低減するには、反転増幅回
路を構成するｎ型ＭＯＳトランジスタ11又は21のゲート
幅Ｗを大きく設定すればよい。これにより、感度を高く
しても低雑音の固体撮像素子を実現できる。
【００３２】ところで、上記各実施例においては、フォ
トダイオードが接続される反転増幅回路の雑音電圧の低
減は可能であるが、感度を上げるために蓄積容量素子２
の容量値Ｃt を小さくしていくと、その蓄積容量素子２
をリセットする際に発生するリセット雑音電圧が大きく
なるという問題がある。
トダイオードが接続される反転増幅回路の雑音電圧の低
減は可能であるが、感度を上げるために蓄積容量素子２
の容量値Ｃt を小さくしていくと、その蓄積容量素子２
をリセットする際に発生するリセット雑音電圧が大きく
なるという問題がある。
【００３３】次に、このリセット雑音を抑圧できるよう
にした実施例について説明する。リセット雑音を除去す
るには、上記各実施例におけるリセット用スイッチング
素子あるいはリセット用ＭＯＳトランジスタをＯＮから
ＯＦＦにした直後のリセット状態の電圧と、信号蓄積後
の電圧の差分を出力するように構成すればよい。
にした実施例について説明する。リセット雑音を除去す
るには、上記各実施例におけるリセット用スイッチング
素子あるいはリセット用ＭＯＳトランジスタをＯＮから
ＯＦＦにした直後のリセット状態の電圧と、信号蓄積後
の電圧の差分を出力するように構成すればよい。
【００３４】図６に、その具体的な実施例の回路構成図
を示す。図６に示した実施例は、図４に示した実施例に
サンプルホールド回路を追加した図５に示す変形例にお
いて、信号増幅回路の出力、すなわちｐ型ＭＯＳトラン
ジスタ24のドレインとｎ型ＭＯＳトランジスタ25のドレ
インの接続点（ノード45）と、サンプルホールド用スイ
ッチング素子31，32との間に、容量素子41を直列に接続
し、更に該容量素子41とサンプルホールド用スイッチン
グ素子31，32との接続点（ノード47）に、ソースを基準
電圧源Ｖref に接続しクランプパルスφCLで駆動される
クランプ用スイッチング素子として動作するｎ型ＭＯＳ
トランジスタ42を接続した構成を備えている。
を示す。図６に示した実施例は、図４に示した実施例に
サンプルホールド回路を追加した図５に示す変形例にお
いて、信号増幅回路の出力、すなわちｐ型ＭＯＳトラン
ジスタ24のドレインとｎ型ＭＯＳトランジスタ25のドレ
インの接続点（ノード45）と、サンプルホールド用スイ
ッチング素子31，32との間に、容量素子41を直列に接続
し、更に該容量素子41とサンプルホールド用スイッチン
グ素子31，32との接続点（ノード47）に、ソースを基準
電圧源Ｖref に接続しクランプパルスφCLで駆動される
クランプ用スイッチング素子として動作するｎ型ＭＯＳ
トランジスタ42を接続した構成を備えている。
【００３５】このような構成の光電変換検出セルにおい
て、リセット用ｐ型ＭＯＳトランジスタ23をＯＮからＯ
ＦＦにした直後のノード45の出力電圧をクランプし、そ
こからの信号の変化分を出力することにより、蓄積容量
素子２をリセット用ｐ型ＭＯＳトランジスタ23でリセッ
トした際に発生するリセット雑音を除去することができ
る。また、クランプ及びサンプルホールドにおけるスイ
ッチング時にも、リセット雑音は発生するが、これはク
ランプ容量素子41及びサンプルホールド容量素子34の容
量値を大きくしておくことにより、問題ないレベルに低
減することができる。
て、リセット用ｐ型ＭＯＳトランジスタ23をＯＮからＯ
ＦＦにした直後のノード45の出力電圧をクランプし、そ
こからの信号の変化分を出力することにより、蓄積容量
素子２をリセット用ｐ型ＭＯＳトランジスタ23でリセッ
トした際に発生するリセット雑音を除去することができ
る。また、クランプ及びサンプルホールドにおけるスイ
ッチング時にも、リセット雑音は発生するが、これはク
ランプ容量素子41及びサンプルホールド容量素子34の容
量値を大きくしておくことにより、問題ないレベルに低
減することができる。
【００３６】図７に、図６に示した実施例の光電変換検
出セル（画素）を用いて構成したラインセンサのタイミ
ングチャートを示す。ラインセンサを構成する場合は、
リセットパルスφR ，クランプパルスφCL，及びサンプ
ルホールドパルスφSHは全画素共通とし、選択パルスφ
SRはシフトレジスタ20により順次画素が選択されるよう
に出力すればよい。
出セル（画素）を用いて構成したラインセンサのタイミ
ングチャートを示す。ラインセンサを構成する場合は、
リセットパルスφR ，クランプパルスφCL，及びサンプ
ルホールドパルスφSHは全画素共通とし、選択パルスφ
SRはシフトレジスタ20により順次画素が選択されるよう
に出力すればよい。
【００３７】図７において、期間Ｔ1 は蓄積容量素子２
に蓄積された電荷をリセットする期間である。リセット
パルスφR を“Ｌ”としてリセット用ｐ型ＭＯＳトラン
ジスタ23をＯＮとすることにより、蓄積容量素子２はリ
セットされる。次に、リセット用ｐ型ＭＯＳトランジス
タ23をＯＮからＯＦＦとしたときの動作態様について説
明する。図６におけるノード45の電位をＶS1とすると、
この電位ＶS1はリセット用ｐ型ＭＯＳトランジスタ23を
ＯＮからＯＦＦとしたときに生じるフィードスルー電荷
の分だけ低下すると共に、蓄積容量素子２に蓄積される
光電荷に対応して上昇する。したがって、このフィード
スルー電荷分による電位の低下が落ち着いたところ（期
間Ｔ2 の末期）で、クランプパルスφCLを“Ｈ”から
“Ｌ”とすれば、リセット用ｐ型ＭＯＳトランジスタ23
のフィードスルー電荷及びリセット雑音電荷の影響を受
けない信号出力を取り出すことが可能となる。
に蓄積された電荷をリセットする期間である。リセット
パルスφR を“Ｌ”としてリセット用ｐ型ＭＯＳトラン
ジスタ23をＯＮとすることにより、蓄積容量素子２はリ
セットされる。次に、リセット用ｐ型ＭＯＳトランジス
タ23をＯＮからＯＦＦとしたときの動作態様について説
明する。図６におけるノード45の電位をＶS1とすると、
この電位ＶS1はリセット用ｐ型ＭＯＳトランジスタ23を
ＯＮからＯＦＦとしたときに生じるフィードスルー電荷
の分だけ低下すると共に、蓄積容量素子２に蓄積される
光電荷に対応して上昇する。したがって、このフィード
スルー電荷分による電位の低下が落ち着いたところ（期
間Ｔ2 の末期）で、クランプパルスφCLを“Ｈ”から
“Ｌ”とすれば、リセット用ｐ型ＭＯＳトランジスタ23
のフィードスルー電荷及びリセット雑音電荷の影響を受
けない信号出力を取り出すことが可能となる。
【００３８】その後、期間Ｔ3 において、積分動作を行
うと、サンプルホールド容量素子34の電位ＶS2（ノード
46の電位）は、光量に対応して増加する。一定時間経過
後、サンプルホールドパルスφSHにより、サンプルホー
ルド用スイッチング素子31，32をＯＮからＯＦＦにする
と、その時の電位がサンプルホールド容量素子34に保持
される。次いで、期間Ｔ4 において、シフトレジスタ20
を走査させ、サンプルホールド容量素子34に保持された
信号電荷の読み出しを行う。
うと、サンプルホールド容量素子34の電位ＶS2（ノード
46の電位）は、光量に対応して増加する。一定時間経過
後、サンプルホールドパルスφSHにより、サンプルホー
ルド用スイッチング素子31，32をＯＮからＯＦＦにする
と、その時の電位がサンプルホールド容量素子34に保持
される。次いで、期間Ｔ4 において、シフトレジスタ20
を走査させ、サンプルホールド容量素子34に保持された
信号電荷の読み出しを行う。
【００３９】次に、サンプルホールド容量素子34に蓄積
された信号電荷の読み出し動作について説明する。この
信号電荷の読み出し方法には、電荷の移動による電流を
抵抗で電流電圧変換して読み出す方法や、高入力インピ
ーダンスバッファを用いて信号線の電圧変化として読み
出す方法など種々の方法があるが、図６に示した実施例
においては、反転入力端子と出力端子間に帰還容量素子
52とスイッチング用ｎ型ＭＯＳトランジスタ53を接続
し、非反転入力端子に基準電圧源Ｖref を接続した容量
帰還型のオペアンプ51を用いたものを示している。この
容量帰還型のオペアンプ51を用いた方式の特徴は、信号
線容量の影響を受けずに、サンプルホールド容量素子34
とオペアンプ51の帰還容量素子52によりゲインが決めら
れることである。
された信号電荷の読み出し動作について説明する。この
信号電荷の読み出し方法には、電荷の移動による電流を
抵抗で電流電圧変換して読み出す方法や、高入力インピ
ーダンスバッファを用いて信号線の電圧変化として読み
出す方法など種々の方法があるが、図６に示した実施例
においては、反転入力端子と出力端子間に帰還容量素子
52とスイッチング用ｎ型ＭＯＳトランジスタ53を接続
し、非反転入力端子に基準電圧源Ｖref を接続した容量
帰還型のオペアンプ51を用いたものを示している。この
容量帰還型のオペアンプ51を用いた方式の特徴は、信号
線容量の影響を受けずに、サンプルホールド容量素子34
とオペアンプ51の帰還容量素子52によりゲインが決めら
れることである。
【００４０】次に、図７に示したタイミングチャートに
基づいて、信号電荷の読み出し動作について説明する。
図６において、パルスφRVで駆動されるｎ型ＭＯＳトラ
ンジスタ53は、帰還容量素子52をリセットするスイッチ
ング素子として動作する。パルスφRVを“Ｈ”から
“Ｌ”とすると、帰還容量素子52はリセットされ、出力
電圧ＶOUT には基準電圧Ｖref に相当する電圧が出力さ
れる。ここで、シフトレジスタ20からの選択パルスφSR
により画素選択用のスイッチングＭＯＳトランジスタ2
6，27がＯＮして、サンプルホールド容量素子34が信号
線８に接続されると、信号線８はオペアンプ51の反転入
力端子に接続されており、仮想接地により低インピーダ
ンスとなっているため、サンプルホールド容量素子34に
蓄積された信号電荷は帰還容量素子52に転送され、その
結果、出力電圧ＶOUT は基準電圧Ｖrefから信号電荷に
対応した分低くなる。この差分が信号電圧となる。その
後、パルスφRVを“Ｈ”として、帰還容量素子52に転送
された信号電荷をリセットした後に、シフトレジスタ20
からの選択パルスφSRにより次の画素を選択する。この
繰り返しで全画素の信号を読み出すことができる。
基づいて、信号電荷の読み出し動作について説明する。
図６において、パルスφRVで駆動されるｎ型ＭＯＳトラ
ンジスタ53は、帰還容量素子52をリセットするスイッチ
ング素子として動作する。パルスφRVを“Ｈ”から
“Ｌ”とすると、帰還容量素子52はリセットされ、出力
電圧ＶOUT には基準電圧Ｖref に相当する電圧が出力さ
れる。ここで、シフトレジスタ20からの選択パルスφSR
により画素選択用のスイッチングＭＯＳトランジスタ2
6，27がＯＮして、サンプルホールド容量素子34が信号
線８に接続されると、信号線８はオペアンプ51の反転入
力端子に接続されており、仮想接地により低インピーダ
ンスとなっているため、サンプルホールド容量素子34に
蓄積された信号電荷は帰還容量素子52に転送され、その
結果、出力電圧ＶOUT は基準電圧Ｖrefから信号電荷に
対応した分低くなる。この差分が信号電圧となる。その
後、パルスφRVを“Ｈ”として、帰還容量素子52に転送
された信号電荷をリセットした後に、シフトレジスタ20
からの選択パルスφSRにより次の画素を選択する。この
繰り返しで全画素の信号を読み出すことができる。
【００４１】次に、蓄積容量素子２をリセットする際に
発生するリセット雑音を除くため、リセット後と積分動
作後の差分を出力させる他の実施例を図８に示す。この
実施例は、図３に示した構成の光電変換検出セルにおけ
る信号増幅回路の出力端子、すなわちｎ型ＭＯＳトラン
ジスタ14のソースとｎ型ＭＯＳトランジスタ15のドレイ
ンの接続点（ノード68）と、サンプルホールド用ｎ型Ｍ
ＯＳトランジスタ17のソース（ノード70）の間に、容量
結合型の反転増幅回路を追加した構成のものである。
発生するリセット雑音を除くため、リセット後と積分動
作後の差分を出力させる他の実施例を図８に示す。この
実施例は、図３に示した構成の光電変換検出セルにおけ
る信号増幅回路の出力端子、すなわちｎ型ＭＯＳトラン
ジスタ14のソースとｎ型ＭＯＳトランジスタ15のドレイ
ンの接続点（ノード68）と、サンプルホールド用ｎ型Ｍ
ＯＳトランジスタ17のソース（ノード70）の間に、容量
結合型の反転増幅回路を追加した構成のものである。
【００４２】容量結合型の反転増幅回路は、ソース接地
型のｎ型ＭＯＳトランジスタ67及び負荷として動作する
デプレション型のｎ型ＭＯＳトランジスタ66とからなる
ｎ型ＭＯＳ反転増幅回路と、該ｎ型ＭＯＳ反転増幅回路
の入出力間に設けられた容量素子62とスイッチング用ｎ
型ＭＯＳトランジスタ65の直列回路と、入力信号を容量
結合で受けるために設けられたノード68とｎ型ＭＯＳト
ランジスタ67のゲート間に接続された容量素子61と、容
量素子61及び62にそれぞれ初期電圧を与えるためのリセ
ット用ｎ型ＭＯＳトランジスタ63及び基準電圧Ｖref を
印加したリセット用ｎ型ＭＯＳトランジスタ64とで構成
されている。
型のｎ型ＭＯＳトランジスタ67及び負荷として動作する
デプレション型のｎ型ＭＯＳトランジスタ66とからなる
ｎ型ＭＯＳ反転増幅回路と、該ｎ型ＭＯＳ反転増幅回路
の入出力間に設けられた容量素子62とスイッチング用ｎ
型ＭＯＳトランジスタ65の直列回路と、入力信号を容量
結合で受けるために設けられたノード68とｎ型ＭＯＳト
ランジスタ67のゲート間に接続された容量素子61と、容
量素子61及び62にそれぞれ初期電圧を与えるためのリセ
ット用ｎ型ＭＯＳトランジスタ63及び基準電圧Ｖref を
印加したリセット用ｎ型ＭＯＳトランジスタ64とで構成
されている。
【００４３】次に、このように構成されている光電変換
検出セルの動作を、図９のタイミングチャートに基づい
て説明する。期間Ｔ1 は、蓄積容量素子２のリセットを
行う期間であり、リセットパルスφR は“Ｈ”となって
おり、また後段の容量結合型の反転増幅回路も、リセッ
トパルスφR2が“Ｈ”で、リセット状態となっている。
期間Ｔ2 に移り、リセットパルスφR が“Ｈ”から
“Ｌ”になると、ノード68の電位ＶS1は、リセット用ｎ
型ＭＯＳトランジスタ13がＯＮからＯＦＦしたときに生
じるフィードスルー電荷の分だけ下がると共に、蓄積容
量素子２に蓄積される光電荷に対応して徐々に電位が下
がっていく。ここでフィードスルー電荷の影響を受けな
いように、リセットパルスφR が“Ｈ”から“Ｌ”とな
ってから少し遅らせて、リセットパルスφR2を“Ｈ”か
ら“Ｌ”とすると共に、転送パルスφT を“Ｌ”から
“Ｈ”として、反転増幅回路の帰還系を接続する。この
とき、ノード70の電位は、期間Ｔ2 において、容量素子
62の一端に印加されていた基準電位Ｖref のレベルに、
ほぼ初期設定される。
検出セルの動作を、図９のタイミングチャートに基づい
て説明する。期間Ｔ1 は、蓄積容量素子２のリセットを
行う期間であり、リセットパルスφR は“Ｈ”となって
おり、また後段の容量結合型の反転増幅回路も、リセッ
トパルスφR2が“Ｈ”で、リセット状態となっている。
期間Ｔ2 に移り、リセットパルスφR が“Ｈ”から
“Ｌ”になると、ノード68の電位ＶS1は、リセット用ｎ
型ＭＯＳトランジスタ13がＯＮからＯＦＦしたときに生
じるフィードスルー電荷の分だけ下がると共に、蓄積容
量素子２に蓄積される光電荷に対応して徐々に電位が下
がっていく。ここでフィードスルー電荷の影響を受けな
いように、リセットパルスφR が“Ｈ”から“Ｌ”とな
ってから少し遅らせて、リセットパルスφR2を“Ｈ”か
ら“Ｌ”とすると共に、転送パルスφT を“Ｌ”から
“Ｈ”として、反転増幅回路の帰還系を接続する。この
とき、ノード70の電位は、期間Ｔ2 において、容量素子
62の一端に印加されていた基準電位Ｖref のレベルに、
ほぼ初期設定される。
【００４４】その後、サンプルホールド容量素子18の接
続点であるノード69及びノード70の電位ＶS2は、期間Ｔ
3 におけるノード68の電位低下分に対応して、電位が上
昇する。この電位を一定期間積分した後、サンプルホー
ルド用ｎ型ＭＯＳトランジスタ17をＯＮからＯＦＦにし
て、サンプルホールド容量素子18に信号電荷を保持す
る。その後、期間Ｔ4 において、その信号電荷を順次読
み出して出力電圧ＶOUTとして出力する。この出力電圧
ＶOUT の読み出し方は、図６に示した実施例と同様に行
われる。
続点であるノード69及びノード70の電位ＶS2は、期間Ｔ
3 におけるノード68の電位低下分に対応して、電位が上
昇する。この電位を一定期間積分した後、サンプルホー
ルド用ｎ型ＭＯＳトランジスタ17をＯＮからＯＦＦにし
て、サンプルホールド容量素子18に信号電荷を保持す
る。その後、期間Ｔ4 において、その信号電荷を順次読
み出して出力電圧ＶOUTとして出力する。この出力電圧
ＶOUT の読み出し方は、図６に示した実施例と同様に行
われる。
【００４５】上記動作において、リセットパルスφR が
ＯＮからＯＦＦして、フィードスルー電荷及びリセット
雑音電荷による電位ＶS1の変化が落ち着いた後の電位Ｖ
S1の変化を、信号電荷として扱うため、蓄積容量素子２
をリセットした際に生じるリセット雑音は除去される。
また容量素子61，62，18に対してもリセット雑音が生ず
るが、これは各容量素子61，62，18の容量値を大きく設
定することにより、問題のないレベルに低減することが
できる。
ＯＮからＯＦＦして、フィードスルー電荷及びリセット
雑音電荷による電位ＶS1の変化が落ち着いた後の電位Ｖ
S1の変化を、信号電荷として扱うため、蓄積容量素子２
をリセットした際に生じるリセット雑音は除去される。
また容量素子61，62，18に対してもリセット雑音が生ず
るが、これは各容量素子61，62，18の容量値を大きく設
定することにより、問題のないレベルに低減することが
できる。
【００４６】以上、図６及び図８に示した実施例によれ
ば、蓄積容量素子２をリセットする際に生じるリセット
雑音は十分小さく抑えることができ、また初段のｎ型Ｍ
ＯＳトランジスタの雑音に関しても前述のように小さく
抑えられるので、高感度で低雑音の固体撮像素子を実現
できる。
ば、蓄積容量素子２をリセットする際に生じるリセット
雑音は十分小さく抑えることができ、また初段のｎ型Ｍ
ＯＳトランジスタの雑音に関しても前述のように小さく
抑えられるので、高感度で低雑音の固体撮像素子を実現
できる。
【００４７】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、フォトダイオードで発生した光電荷を
電荷蓄積用の容量素子に蓄積するように構成しているの
で、感度を高く設定することができ、また反転増幅回路
と蓄積容量素子とを転送用トランジスタで分離するよう
に構成しているので、低雑音化を計った固体撮像素子を
実現することができる。
本発明によれば、フォトダイオードで発生した光電荷を
電荷蓄積用の容量素子に蓄積するように構成しているの
で、感度を高く設定することができ、また反転増幅回路
と蓄積容量素子とを転送用トランジスタで分離するよう
に構成しているので、低雑音化を計った固体撮像素子を
実現することができる。
【図１】本発明に係る固体撮像素子の基本的な実施例の
光電変換検出セルを示すブロック構成図である。
光電変換検出セルを示すブロック構成図である。
【図２】本発明の具体的な実施例の光電変換検出セルを
示す回路構成図である。
示す回路構成図である。
【図３】図２に示した実施例の変形例の主要部を示す回
路構成図である。
路構成図である。
【図４】本発明の他の具体的な実施例の光電変換検出セ
ルを示す回路構成図である。
ルを示す回路構成図である。
【図５】図４に示した実施例の変形例の主要部を示す回
路構成図である。
路構成図である。
【図６】本発明の更に他の具体的な実施例の光電変換検
出セルを示す回路構成図である。
出セルを示す回路構成図である。
【図７】図６に示した実施例の光電変換検出セルを用い
てラインセンサを構成した場合の動作を説明するための
タイミングチャートである。
てラインセンサを構成した場合の動作を説明するための
タイミングチャートである。
【図８】本発明の更に他の具体的な実施例の光電変換検
出セルを示す回路構成図である。
出セルを示す回路構成図である。
【図９】図８に示した実施例の光電変換検出セルを用い
てラインセンサを構成した場合の動作を説明するための
タイミングチャートである。
てラインセンサを構成した場合の動作を説明するための
タイミングチャートである。
【図10】従来の固体撮像素子の画素の構成例を示す回路
構成図である。
構成図である。
【図11】従来の固体撮像素子の画素の他の構成例を示す
回路構成図である。
回路構成図である。
【図12】先に提案した固体撮像素子の光電変換検出セル
の構成を示す回路構成図である。
の構成を示す回路構成図である。
１ フォトダイオード ２ 蓄積容量素子 ３ 転送用トランジスタ ４ 反転増幅回路 ５ リセット用スイッチング素子 ６ 信号増幅回路 ７ 選択用スイッチング素子 ８ 信号出力線
Claims (10)
- 【請求項１】 フォトダイオードと、該フォトダイオー
ドで発生した光電荷を蓄積する容量素子と、ソースが前
記フォトダイオードに、ドレインが前記蓄積容量素子に
接続され、前記フォトダイオードで発生した光電荷を前
記蓄積容量素子に転送する転送用トランジスタと、入力
端子が前記フォトダイオードに、出力端子が前記転送用
トランジスタのゲートに接続された反転増幅回路と、前
記蓄積容量素子に蓄積した光電荷をリセットする手段
と、前記蓄積容量素子に蓄積した光電荷に対応した増幅
出力を発生する信号増幅手段を有する光電変換検出セル
を備えていることを特徴とする固体撮像素子。 - 【請求項２】 前記反転増幅回路は、ソース接地型の反
転増幅用ＭＯＳトランジスタと、該反転増幅用ＭＯＳト
ランジスタの負荷として動作する同極性のデプレション
型ＭＯＳトランジスタとで構成されていることを特徴と
する請求項１記載の固体撮像素子。 - 【請求項３】 前記反転増幅回路は、ソース接地型の反
転増幅用ＭＯＳトランジスタと、該反転増幅用ＭＯＳト
ランジスタの負荷として動作する反対の極性のＭＯＳト
ランジスタとで構成されていることを特徴とする請求項
１記載の固体撮像素子。 - 【請求項４】 前記ソース接地型の反転増幅用ＭＯＳト
ランジスタは、前記光電変換検出セルを構成する他のＭ
ＯＳトランジスタに比較してスレッショルド電圧が低く
設定され、前記フォトダイオードに印加される逆バイア
ス電圧を小さくして暗電流の発生を抑えるように構成し
たことを特徴とする請求項２又は３記載の固体撮像素
子。 - 【請求項５】 前記信号増幅手段は、ソースフォロア構
成のＭＯＳトランジスタで構成されていることを特徴と
する請求項１〜４のいずれか１項に記載の固体撮像素
子。 - 【請求項６】 前記信号増幅手段は、ソース接地型のＭ
ＯＳトランジスタで構成され、前記蓄積容量素子及びリ
セット手段が前記ソース接地型のＭＯＳトランジスタの
ゲート・ドレイン間に接続されていることを特徴とする
請求項１〜４のいずれか１項に記載の固体撮像素子。 - 【請求項７】 前記信号増幅手段の後段に、サンプルホ
ールド用のスイッチング素子及びサンプルホールド用容
量素子を設けたことを特徴とする請求項１〜６のいずれ
か１項に記載の固体撮像素子。 - 【請求項８】 前記請求項１記載の光電変換検出セルを
備え、リセットした直後の信号出力と光積分した後の信
号出力の差分出力を信号として取り出す手段を設け、リ
セット雑音を除去するように構成したことを特徴とする
固体撮像素子。 - 【請求項９】 前記差分出力取り出し手段は、前記光電
変換検出セルの信号出力端子に一端が接続された容量素
子と、該容量素子の他端に接続されたクランプ用スイッ
チング素子とで構成され、クランプ後の電位変化を信号
として読み出すように構成したことを特徴とする請求項
８記載の固体撮像素子。 - 【請求項10】 前記差分出力取り出し手段は、反転増幅
回路と、光電変換検出セルの信号出力端子と前記反転増
幅回路の入力端子の間に接続される第１の容量素子と、
前記反転増幅回路の入出力端子間に接続される第２の容
量素子と、前記第１及び第２の容量素子をリセット状態
にするスイッチング素子とで構成されていることを特徴
とする請求項８記載の固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193009A JPH0730714A (ja) | 1993-07-09 | 1993-07-09 | 固体撮像素子 |
| US08/260,345 US5488415A (en) | 1993-07-09 | 1994-06-15 | Solid-state image pickup device having a photoelectric conversion detection cell with high sensitivity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5193009A JPH0730714A (ja) | 1993-07-09 | 1993-07-09 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730714A true JPH0730714A (ja) | 1995-01-31 |
Family
ID=16300684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5193009A Withdrawn JPH0730714A (ja) | 1993-07-09 | 1993-07-09 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730714A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
| JP2002281234A (ja) * | 2001-03-15 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 画像読み取り装置 |
| JP2008017282A (ja) * | 2006-07-07 | 2008-01-24 | Konica Minolta Holdings Inc | 固体撮像装置 |
| WO2010113722A1 (ja) * | 2009-03-30 | 2010-10-07 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2011515936A (ja) * | 2008-03-19 | 2011-05-19 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 電荷を電圧に変換するシステムおよびこのシステムを制御する方法 |
| KR20140114295A (ko) * | 2013-03-18 | 2014-09-26 | 세이코 인스트루 가부시키가이샤 | 수광 회로 |
| US8857800B2 (en) | 2010-10-29 | 2014-10-14 | Tokai Rubber Industries, Ltd. | Tank rubber cushion |
| JP2020080532A (ja) * | 2018-10-10 | 2020-05-28 | センサーズ・アンリミテッド・インコーポレーテッド | 画素、飛行時間型センサシステム、および飛行時間型撮像の方法 |
| JP2022500973A (ja) * | 2018-10-04 | 2022-01-04 | レイセオン カンパニー | 緩衝された直接注入ピクセルの自動ゼロ |
| CN115396612A (zh) * | 2022-10-27 | 2022-11-25 | 深圳时识科技有限公司 | 抑制噪声事件的像素电路及传感器 |
| WO2022254832A1 (ja) * | 2021-06-04 | 2022-12-08 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、電子機器、および撮像方法 |
-
1993
- 1993-07-09 JP JP5193009A patent/JPH0730714A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
| JP2002281234A (ja) * | 2001-03-15 | 2002-09-27 | Matsushita Electric Ind Co Ltd | 画像読み取り装置 |
| JP2008017282A (ja) * | 2006-07-07 | 2008-01-24 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP2011515936A (ja) * | 2008-03-19 | 2011-05-19 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 電荷を電圧に変換するシステムおよびこのシステムを制御する方法 |
| WO2010113722A1 (ja) * | 2009-03-30 | 2010-10-07 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2010239253A (ja) * | 2009-03-30 | 2010-10-21 | Hamamatsu Photonics Kk | 固体撮像装置 |
| US8857800B2 (en) | 2010-10-29 | 2014-10-14 | Tokai Rubber Industries, Ltd. | Tank rubber cushion |
| KR20140114295A (ko) * | 2013-03-18 | 2014-09-26 | 세이코 인스트루 가부시키가이샤 | 수광 회로 |
| JP2022500973A (ja) * | 2018-10-04 | 2022-01-04 | レイセオン カンパニー | 緩衝された直接注入ピクセルの自動ゼロ |
| JP2020080532A (ja) * | 2018-10-10 | 2020-05-28 | センサーズ・アンリミテッド・インコーポレーテッド | 画素、飛行時間型センサシステム、および飛行時間型撮像の方法 |
| WO2022254832A1 (ja) * | 2021-06-04 | 2022-12-08 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、電子機器、および撮像方法 |
| CN115396612A (zh) * | 2022-10-27 | 2022-11-25 | 深圳时识科技有限公司 | 抑制噪声事件的像素电路及传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2884205B2 (ja) | 固体撮像装置 | |
| JP2965777B2 (ja) | 固体撮像装置 | |
| US6128039A (en) | Column amplifier for high fixed pattern noise reduction | |
| US6037577A (en) | Amplifying solid-state image pickup device and operating method of the same | |
| US6064431A (en) | Photoelectric conversion device | |
| US7692702B2 (en) | Solid-state imaging device with amplifiers corresponding to signal lines and alternating control voltage | |
| KR100678981B1 (ko) | 고체 촬상 장치 | |
| JP2002077733A (ja) | 固体撮像装置 | |
| JPH1065971A (ja) | Ｃｍｏｓ受動画素センサシステムおよび同システムのための読出回路 | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| US6995797B2 (en) | Charge detecting device for a solid state imaging device | |
| JPH0730714A (ja) | 固体撮像素子 | |
| US7268815B1 (en) | Differential readout of a pixel array with elimination of pixel- and column-wise fixed pattern noise | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP2004266597A (ja) | 全画素同時電子シャッタ機能つきイメージセンサ | |
| JP3624042B2 (ja) | 光電変換装置 | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| US8648950B2 (en) | Image sensor for minimizing variation of control signal level | |
| JP4006111B2 (ja) | 固体撮像装置 | |
| JP4307704B2 (ja) | 固体撮像装置 | |
| JPH06189199A (ja) | 固体撮像装置 | |
| JP2577559B2 (ja) | 固体撮像素子 | |
| JP3877372B2 (ja) | 固体撮像素子 | |
| JPH08306908A (ja) | 電荷検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |