JP2022500973A - 緩衝された直接注入ピクセルの自動ゼロ - Google Patents

緩衝された直接注入ピクセルの自動ゼロ Download PDF

Info

Publication number
JP2022500973A
JP2022500973A JP2021538182A JP2021538182A JP2022500973A JP 2022500973 A JP2022500973 A JP 2022500973A JP 2021538182 A JP2021538182 A JP 2021538182A JP 2021538182 A JP2021538182 A JP 2021538182A JP 2022500973 A JP2022500973 A JP 2022500973A
Authority
JP
Japan
Prior art keywords
null
amplifier
input
capacitor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021538182A
Other languages
English (en)
Other versions
JP7076649B2 (ja
Inventor
エム． ベームラー，クリスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2022500973A publication Critical patent/JP2022500973A/ja
Application granted granted Critical
Publication of JP7076649B2 publication Critical patent/JP7076649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Amplifiers (AREA)

Abstract

自動的にゼロにされるように、緩衝された直接注入ピクセル(100)を操作することができる。この動作として、通常動作モードの間、光電流源(110)のバイアスを制御するために、増幅器(155)の出力で注入トランジスタ(112)のゲート電圧を制御し、増幅器の反転入力(−)がヌルキャパシタ(180)を介して注入トランジスタ(112)の入力に接続される。ヌル動作の間、ヌルキャパシタ(180)を増幅器の出力に直接接続するために第１スイッチ(175)を閉じる。ヌル動作の間、注入トランジスタの入力をバイアス電圧(VDIbias)に直接結合するために、第２スイッチ(170)を閉じ、ヌルキャパシタ(180)に増幅器の出力とバイアス電圧との間の差を記憶させる。ヌル動作の後、第１及び第２のスイッチを開くことにより、ヌルキャパシタに記憶された電圧を反転入力へと供給する。

Description

本開示は、デジタルピクセルイメージャ、特に、２つのブルーム記憶キャパシタを含むデジタルピクセル回路に関する。
従来のアナログイメージャ、特に赤外線イメージャでは、検出器ダイオードからの光電流が、その検出器ダイオードに結合されたウェルキャパシタによって集積され、次にビデオフレーム毎に、ウェルキャパシタの電圧又は電荷は、下流のアナログ−デジタル変換器（ADC）に転送され、ここで、電圧は、バイナリ値に変換される。ピクセルサイズは縮小し続け、ウェルキャパシタのピクセル面積に対する比は、不釣り合い的に、より縮小する。同時に、有効ウェルキャパシタンスを増加させることによって実現できる信号対雑音比（SNR）の増加に対する消費者の要求がある。
ピクセル内ADCイメージャが、ピクセルサイズの減少に関連するこの問題に対処するために使用される。特に、ピクセル内ADCイメージングは、ピクセルのサイズが減少し続けるにつれて、赤外イメージング及び他の用途のための光電荷容量を改善する。良好なピクセル内ADC設計が、検出器ダイオードからの利用可能な光電荷のほぼ全てを記憶することができ、かくして、SNRを理論的限界に近いものに改善する。ピクセル内ADC回路のための集積化の一般的な方法が、比較的小さなキャパシタ上に電荷を蓄積し、閾値をトリップし、次いでリセットされる量子化アナログフロントエンド回路を使用する。このパターンは、より多くの光電流が積分されるにつれて繰り返される。
ピクセル内ADC回路の１つのタイプは、直接注入（DI）トランジスタを用いる。このような回路では、フォトダイオードからの電荷が積分キャパシタ上に蓄積される。一般に、電荷は読出時間まで蓄積される。その（読出）時間に達すると、積分キャパシタに蓄積された電荷が読出回路へと供給される。そのような回路は、積分してから読み出すか、或いは回路を積分している間に読み出すかのいずれかである。
フォトダイオードからの電流の流れの制御は、注入トランジスタによって制御される。注入トランジスタのゲートはバイアス電圧に結合される。この電圧のレベルは、当業者によって選択することができ、一部はフォトダイオードを逆バイアスに保つために使用される。
別のタイプのピクセル内回路は、バイアス電圧が、注入トランジスタのゲート電圧に負のフィードバックを与える増幅器によって制御されるような注入トランジスタを利用する。このようなピクセル内回路は、緩衝（された）直接注入（buffered direct injection, BDI）回路又はセルと呼ばれる。BDIピクセルは、一般に、高束領域（areas with high flux）を含む高ダイナミックレンジシーンに対するフォトダイオードのバイアス降下（de-biasing）を防止するために使用される。すなわち、増幅器は、光電流とは無関係に、フォトダイオードの反転バイアス（reverse bias）を一定に保つことができる。
一実施形態に従って、ピクセルが開示される。ピクセルは、光電流源、読出回路、及びバッファ付き直接注入積分ネットワークを含む。ネットワークは、光電流源に結合された入力ノードと、入力ノードに結合された注入トランジスタと、注入トランジスタと基準電圧との間に結合された積分キャパシタと、第１入力、第２入力及び出力とを有する増幅器であり、出力が注入トランジスタのゲートと第１入力とに結合されている増幅器と、入力ノードと第２入力との間に結合されているヌルキャパシタと、ダイオードバイアス電圧と入力ノードとの間に結合された第１ヌルスイッチと、第２入力と出力との間に結合された第２ヌルスイッチとを含む２つのヌルスイッチとを含む。２つのヌルスイッチは、通常動作中は開であり、積分キャパシタ上で電荷が収集されないヌル期間中は閉である。
任意の先行実施形態によるピクセルにおいて、増幅器は共通ソース増幅器（common source amplifier）である。
任意の先行実施形態によるピクセルにおいて、第１の入力は正入力であり、第２入力は反転入力である。
任意の先行実施形態によるピクセルにおいて、ダイオードバイアス電圧は、他のピクセルの光電流源に印加されるグローバル（global）電圧である。
任意の先行実施形態によるピクセルにおいて、ネットワークは、積分キャパシタと並列に結合されたリセットスイッチをさらに含む。
上述のピクセルのいずれも、焦点面アレイのようなシステムで利用することができる。例えば、一実施形態では、本明細書に開示されるようなピクセルを複数含む焦点面又は他のアレイが開示される。
また、緩衝された直接注入ピクセルを動作させる方法も開示されている。この方法は、通常動作モードの間、光電流源のバイアスを制御するために、増幅器の出力で注入トランジスタのゲート電圧を制御するステップであり、増幅器の反転入力がヌルキャパシタを介して注入トランジスタの入力に接続されているステップと、ヌル動作の間、ヌルキャパシタを増幅器の出力に直接接続するために第１スイッチを閉じるステップと、ヌル動作の間、注入トランジスタの入力をバイアス電圧に直接結合して、ヌルキャパシタに増幅器の出力とバイアス電圧との間の差を記憶させるために第２スイッチを閉じるステップと、ヌル動作の後、第１スイッチ及び第２スイッチを開くことにより、ヌルキャパシタに記憶された電圧を反転入力へと供給するステップとを含む。
任意の従来の実施形態による方法において、増幅器は共通ソース増幅器である。
従来の任意の実施形態による方法において、出力は、増幅器の非反転入力に接続される。
任意の従来の実施形態による方法において、バイアス電圧は、他のピクセルの光電流源に印加されるグローバル電圧である。
任意の従来の実施形態による方法において、前記方法は、積分キャパシタをリセットするステップをさらに含む。
従来のいずれかの実施形態による方法では、積分キャパシタがリセットされている間に、ヌル動作が行われる。
追加の特徴及び利点は、本発明の技術によって実現される。本発明の他の実施形態及び態様は、本明細書に詳細に記載されており、請求項に係る発明の一部とみなされる。
本開示をより完全に理解するために、添付の図面及び詳細な説明に関連して、以下の図面の簡単な説明を参照する。ここで、同様の参照番号は同様の部材を表す。
通常動作中の一実施形態に従ったBDIセルを示す概略図である。 自動ヌル位相の間の図１のBDIセルを示す概略図である。
典型的なBDIピクセルでは、追加的な増幅器が必要とされるため、有効電力消費（active power consumption）及びセル面積の両方が増加する。加えて、増幅器入力トランジスタ対におけるプロセス不整合及び１/fノイズは、フォトダイオード上のバイアス誤差へと直接変換される。
理想的には、増幅器及びDIトランジスタは、DI電圧（例えば、バイアス電圧）を調整し、それがグローバル（global）DIバイアス電圧に等しくなるようにする。しかしながら、空間的制約のために、増幅器ループは、光電流と共にフォトダイオードの逆方向バイアス電圧が変化するにつれて、このことが確実に起こるようにするのに十分な開ループ利得を有しないことがある。これは、増幅器の増幅誤差によるものである。このような誤差は、増幅器においてより大きなトランジスタを使用することによって解決することができるが、空間的に制限された状況においては、これは実行可能な解決策ではない。
さらに、必要とされる逆バイアスは、ピクセルごとに変化し、そのため、ピクセルのアレイ全体にわたって、応答及び暗電流における不均一性が存在し得る。さらに、感知される色を切り替える場合、同じ色に対する最後の調整の「メモリ」は存在せず、BDIループは、２つの色の間で完全に定着（settle）しなければならない。また、正しく動作するために、増幅器は差動入力増幅器である。
図１は、一実施形態に従ったBDIピクセル１００を示し、フォトダイオード１１０と緩衝された直接注入積分ネットワーク（buffered direct injection integration network）とを含む。BDI積分ネットワークは、入力ノード１１４、注入トランジスタ１１２、積分キャパシタ１１５、増幅器１５５、リセットスイッチ１３０、第１ヌルスイッチ１７０及び第２ヌルスイッチ１７５、並びにヌルキャパシタ１８０を含むことができる。フォトダイオード１１０からの電荷は、積分キャパシタ１１５上に蓄積される。一般に、電荷は読出時間まで蓄積される。その（読出）時間に達すると、積分キャパシタ１１５に記憶された電荷は、読出１５０として概略的に示されている読出回路に供給される。次いで、キャパシタ１１５は、リセット信号１２５の受信により、リセットスイッチ１３０を閉じることによってリセットすることができる。
フォトダイオード１１０からの電流の流れの制御は、注入トランジスタ１１２によって制御される。注入トランジスタ１１２のゲートは、注入トランジスタのバイアス電圧Vtに結合される。この電圧のレベルは、当業者によって選択することができ、部分的には、ノード１１４の電圧がダイオード供給電圧Vddより低い状態である、フォトダイオード１１０の逆バイアス状態を保つために使用される。
動作時には、Vtの値は増幅器１５５によって設定される。増幅器１５５は、一実施形態では、共通ソース増幅器である。増幅器１５５の正（非反転）入力は、図１に示すように増幅器１５５の出力に接続することができる。このような共通ソース増幅器は、従来技術で使用されていた差動増幅器よりも単純である。
増幅器１５５からの反転利得は、フィードバックを提供し、異なる光電流レベルで検出器バイアス（ノード１１４での）をより良好に制御する。特に、光電流が増加すると、注入トランジスタ１１２の入力インピーダンスは、一定の検出器バイアスを維持するために減少する。
図１の回路はまた、ヌルスイッチ１７０及び１７５を含む。増幅器１５５の負入力（反転）は、ヌルキャパシタ（nulling capacitor）１８０を介してノード１１４に接続される。通常動作の間、ヌルスイッチ１７０及び１７５は、図１に示すように開かれている。
ピクセル・リセット又は積分後読出ピクセルの読出位相の間のような非積分期間の間、回路１００は自動的にヌル化され得る。これは、ヌルスイッチ１７０及び１７５の両方を閉じることによって達成することができる。このような構成が図２に示されている。
自動ヌルの間、VDIbiasは、フォトダイオード１１０（例えば、ノード１１４）に直接結合される。このことにより、ノード１１４の電圧はVDIbiasと等しくなり、増幅器１５５の出力はVdd−Vtとなる。一実施形態では、VDIbiasは、行又は列レベル増幅器によって提供され得る。
より詳細には、VDIbiasとVddとの差は、フォトダイオード１１０の意図されたターゲット逆バイアスである。増幅器１５５の負の入力と出力とを接続することにより、注入トランジスタ１１２をディスエーブルにするであろう基準レベルと共に、増幅器１５５を単一性利得モード（unity gain mode）にする。そのようにして、ヌルキャパシタ１８０は、次に、VDIbiasと増幅器１５５の出力（Vt）との間の差分で充電される。このレベルは、増幅器１５５によって導入されたエラーを表す。
次の積分フェーズの間に、スイッチ１７０、１７５は再び開かれる。このことにより、ヌルキャパシタ１８０が増幅器１５５のフィードバックループ内に配置される。これにより、フォトダイオード１１０は、フォトダイオード１１０にVDIbiasを印加する必要なく、VDIbiasでバイアスされる。
要約すると、自動的にゼロにされるように、緩衝された直接注入ピクセル(100)を操作することができる。この動作として、通常動作モードの間、光電流源(110)のバイアスを制御するために、増幅器(155)の出力で注入トランジスタ(112)のゲート電圧を制御し、増幅器の反転入力(−)がヌルキャパシタ(180)を介して注入トランジスタ(112)の入力に接続される。ヌル動作の間、ヌルキャパシタ(180)を増幅器の出力に直接接続するために第１スイッチ(175)を閉じる。ヌル動作の間、注入トランジスタの入力をバイアス電圧(VDIbias)に直接結合するために、第２スイッチ(170)を閉じ、ヌルキャパシタ(180)に増幅器の出力とバイアス電圧との間の差を記憶させる。ヌル動作の後、第１及び第２のスイッチを開くことにより、ヌルキャパシタに記憶された電圧を反転入力へと供給する。
特許請求の範囲に記載した機能要素に加え全ての手段又はステップの対応する構造、材料、行為等は、特許請求の範囲に規定された他の構成要件との結合において当該機能を発揮する任意の構造、材料又は行為を含むものである。本発明の説明は、説明及び説明の目的で提示されてきたが、開示された形態の本発明を網羅的に又は限定することを意図したものではない。本発明の範囲及び精神から逸脱することなく、当業者には多くの修正及び変形が明らかであろう。実施形態は、本発明の原理及び実際の用途を最もよく説明し、当業者が、意図される特定の用途に適した種々の修正を施した種々の実施形態について本発明を理解することを可能にするために選択され、説明された。
本発明の好ましい実施形態を説明してきたが、当業者には、現在及び将来とも、本開示の範囲内にある種々の改善及び強化を行うことができることが理解されるであろう。

Claims (11)

  1. 光電流源；
    読出回路；及び
    緩衝された直接注入積分ネットワーク；
    を含むピクセルであって、
    前記ネットワークが、
    前記光電流源に結合された入力ノード；
    前記入力ノードに結合された注入トランジスタ；
    前記注入トランジスタと基準電圧との間に結合された積分キャパシタ；
    第１入力及び第２入力並びに出力を有する増幅器であり、前記出力は、前記注入トランジスタのゲート及び前記第１入力に結合されている、増幅器；
    前記入力ノードと前記第２入力との間に結合されているヌルキャパシタ；及び
    ダイオードバイアス電圧と前記入力ノードとの間に結合された第１ヌルスイッチと、前記第２入力と前記出力との間に結合された第２ヌルスイッチとを含む２つのヌルスイッチ；
    を含み、
    前記２つのヌルスイッチは、通常動作中は開であり、前記積分キャパシタ上で電荷が収集されないヌル期間中は閉である、
    ピクセル。
  2. 前記増幅器が共通ソース増幅器である、請求項１に記載のピクセル。
  3. 前記第１入力は正入力であり、前記第２入力は反転入力である、請求項２に記載のピクセル。
  4. 前記ダイオードバイアス電圧は、他のピクセルの光電流源に印加されるグローバル電圧である、請求項１に記載のピクセル。
  5. 前記積分キャパシタと並列に結合されたリセットスイッチをさらに含む、請求項１に記載のピクセル。
  6. 緩衝された直接注入ピクセルを動作させる方法であって：
    通常動作モードの間、光電流源のバイアスを制御するために、増幅器の出力で注入トランジスタのゲート電圧を制御するステップであり、前記増幅器の反転入力がヌルキャパシタを介して前記注入トランジスタの入力に接続されている、ステップ；
    ヌル動作の間、前記ヌルキャパシタを前記増幅器の前記出力に直接接続するために、第１スイッチを閉じるステップ；
    前記ヌル動作の間に、前記注入トランジスタの前記入力をバイアス電圧に直接結合して、ヌルキャパシタに前記増幅器の前記出力と前記バイアス電圧との間の差を記憶させるために、第２スイッチを閉じるステップ；及び
    ヌル動作の後に、前記第１スイッチ及び前記第２スイッチを開くことにより、ヌルキャパシタに記憶された電圧を前記反転入力に供給するステップ；
    を含む方法。
  7. 前記増幅器が共通ソース増幅器である、請求項６に記載の方法。
  8. 前記出力が、前記増幅器の非反転入力に接続されている、請求項６に記載の方法。
  9. 前記バイアス電圧は、他のピクセルの光電流源に印加されるグローバル電圧である、請求項６に記載の方法。
  10. さらに、積分キャパシタをリセットするステップを含む請求項６記載の方法。
  11. 前記ヌル動作は、前記積分キャパシタがリセットされている間に行われる、請求項１０に記載の方法。
JP2021538182A 2018-10-04 2019-10-02 緩衝された直接注入ピクセルの自動ゼロ Active JP7076649B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862741203P 2018-10-04 2018-10-04
US62/741,203 2018-10-04
PCT/US2019/054200 WO2020072581A1 (en) 2018-10-04 2019-10-02 Autozero of buffered direct injection pixels

Publications (2)

Publication Number Publication Date
JP2022500973A true JP2022500973A (ja) 2022-01-04
JP7076649B2 JP7076649B2 (ja) 2022-05-27

Family

ID=68296758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021538182A Active JP7076649B2 (ja) 2018-10-04 2019-10-02 緩衝された直接注入ピクセルの自動ゼロ

Country Status (5)

Country Link
US (1) US11063074B2 (ja)
EP (1) EP3861718A1 (ja)
JP (1) JP7076649B2 (ja)
IL (1) IL281724B (ja)
WO (1) WO2020072581A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020072584A1 (en) * 2018-10-04 2020-04-09 Raytheon Company Pumped large full well pixel
WO2022179930A1 (en) * 2021-02-23 2022-09-01 Sony Semiconductor Solutions Corporation Pixel circuit and solid-state imaging device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730714A (ja) * 1993-07-09 1995-01-31 Olympus Optical Co Ltd 固体撮像素子
JP2000151373A (ja) * 1998-04-22 2000-05-30 Mitsubishi Electronics America Inc Digital Electronics Center East 入力信号のピ―ク値を検出するためのシステム、およびオフセット相殺方法
JP2006301341A (ja) * 2005-04-21 2006-11-02 Canon Inc 焦点検出用固体撮像装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69606147T2 (de) * 1995-10-31 2000-06-29 Imec Inter Uni Micro Electr Schaltung, Bildelement, Vorrichtung und Verfahren zur Verminderung des Rauschens örtlich unveränderlicher Muster in Festkörperbildaufnahmevorrichtungen
US6384413B1 (en) * 1998-10-13 2002-05-07 California Institute Of Technology Focal plane infrared readout circuit
CN100380932C (zh) * 2005-04-07 2008-04-09 北京大学 焦平面读出电路像素单元电路
US9191586B2 (en) * 2013-07-08 2015-11-17 Sensors Unlimited, Inc. Buffered direct injection pixel for infrared detector arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730714A (ja) * 1993-07-09 1995-01-31 Olympus Optical Co Ltd 固体撮像素子
JP2000151373A (ja) * 1998-04-22 2000-05-30 Mitsubishi Electronics America Inc Digital Electronics Center East 入力信号のピ―ク値を検出するためのシステム、およびオフセット相殺方法
JP2006301341A (ja) * 2005-04-21 2006-11-02 Canon Inc 焦点検出用固体撮像装置

Also Published As

Publication number Publication date
EP3861718A1 (en) 2021-08-11
IL281724A (en) 2021-05-31
IL281724B (en) 2022-01-01
US11063074B2 (en) 2021-07-13
US20200111826A1 (en) 2020-04-09
JP7076649B2 (ja) 2022-05-27
WO2020072581A1 (en) 2020-04-09

Similar Documents

Publication Publication Date Title
US7183531B2 (en) Amplification with feedback capacitance for photodetector signals
US7990446B2 (en) High dynamic range pixel amplifier
US8324548B2 (en) Imaging devices and methods for charge transfer
US12022215B2 (en) Imaging device
US7345269B2 (en) Method and apparatus providing configurable current source device for image sensors with a selective current at an output node
Storm et al. Extended dynamic range from a combined linear-logarithmic CMOS image sensor
JP5014388B2 (ja) 単一光子画像形成素子
US7772537B2 (en) Linear distributed pixel differential amplifier having mirrored inputs
US6818933B2 (en) CMOS image sensors
JP2010063096A6 (ja) 単一光子画像形成素子
JP7076649B2 (ja) 緩衝された直接注入ピクセルの自動ゼロ
US6423961B1 (en) Pixel readout switched capacitor buffer circuit and method therefor
TW202231057A (zh) 用於調節類比增益之行放大器電容開關電路
US7920024B2 (en) Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers
US20030001079A1 (en) Current mode pixel amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220517

R150 Certificate of patent or registration of utility model

Ref document number: 7076649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150