JP2010063096A6 - 単一光子画像形成素子 - Google Patents
単一光子画像形成素子 Download PDFInfo
- Publication number
- JP2010063096A6 JP2010063096A6 JP2009192821A JP2009192821A JP2010063096A6 JP 2010063096 A6 JP2010063096 A6 JP 2010063096A6 JP 2009192821 A JP2009192821 A JP 2009192821A JP 2009192821 A JP2009192821 A JP 2009192821A JP 2010063096 A6 JP2010063096 A6 JP 2010063096A6
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- pixel
- pixel circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title abstract description 8
- 230000000875 corresponding Effects 0.000 claims description 24
- 238000005070 sampling Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000002596 correlated Effects 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 4
- 230000003071 parasitic Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 230000000670 limiting Effects 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims description 2
- 238000001914 filtration Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005755 formation reaction Methods 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000003287 optical Effects 0.000 description 4
- 238000011017 operating method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 230000003139 buffering Effects 0.000 description 2
- 230000000295 complement Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000003595 spectral Effects 0.000 description 2
- 230000003750 conditioning Effects 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Abstract
【課題】画素形成画素回路において、ソースフォロアバッファ等によるノイズを低減する。
【解決手段】画像形成画素回路210は、センスノード219に接続される電荷保存能力を有する感光性素子214を含むことができる。この画像形成画素回路は、開ループ構成で作動されるときに、センスノードからの電圧を増幅器の出力ノード上の電圧に増幅することが可能な反転増幅器と、この反転増幅器の入出力ノードを接続すること、および、したがって負帰還を一時的に確立することによって高開ループゲインを与える動作点に、反転増幅器をリセットすること、が可能なリセットスイッチ213と、を更に含むことができる。さらに、この画像形成画素回路は、読み出しノードに伝わる信号周波数を役立つ信号情報を含むそれらの周波数に制限するために、反転増幅器の出力ノードにローパスフィルタを含むことができる。
【選択図】図3
【解決手段】画像形成画素回路210は、センスノード219に接続される電荷保存能力を有する感光性素子214を含むことができる。この画像形成画素回路は、開ループ構成で作動されるときに、センスノードからの電圧を増幅器の出力ノード上の電圧に増幅することが可能な反転増幅器と、この反転増幅器の入出力ノードを接続すること、および、したがって負帰還を一時的に確立することによって高開ループゲインを与える動作点に、反転増幅器をリセットすること、が可能なリセットスイッチ213と、を更に含むことができる。さらに、この画像形成画素回路は、読み出しノードに伝わる信号周波数を役立つ信号情報を含むそれらの周波数に制限するために、反転増幅器の出力ノードにローパスフィルタを含むことができる。
【選択図】図3
Description
本発明は、固体光センサに関し、および、より具体的には、一次元および二次元の画像形成を可能にする固体イメージセンサに関する。
高いダイナミックレンジをなお維持しながら固体イメージセンサにおけるノイズおよび暗電流を減少することが主要な関心事である。図1を参照して、現状技術相補金属酸化物半導体(CMOS)イメージセンサ画素100は、通常、電荷保存能力を有することができる感光性素子101、この感光性素子からセンスノード107上への完全な電荷転送を可能にする転送制御信号112によって制御される転送ゲート102、リセット制御信号111によって制御され、それによって、リセットスイッチ103がセンスノード107を固定リセット電位にリセットするために使われるリセットスイッチ103、ソースフォロワバッファ104および画素をいくつかの画素で共有されるコラムライン108に連結するための画素選択スイッチ105、を含む。電流源のような負荷素子106が、画素バッファリングトランジスタに結合されてソースフォロワバッファを形成し、ここで106は、通常コラムラインに接続される。
この画素に対する一例動作シーケンスは、最初に、感光性素子内で光に当たることによって生成される電子を集め、その後、画素選択信号(図示せず)によって画素選択スイッチ105を作動させ、次いで、画素選択スイッチ105がまだ作動している間に、センスノード107をリセットするためにリセットスイッチ103のリセット制御信号111をパルス制御し、および最後に、画素選択スイッチ105がまだ作動している間に、センスノード107上へ集められた信号電荷を転送するために転送制御信号112をパルス制御する、ステップを含むであろう。この種のシーケンスを使用することによってセンスノード107のリセットレベル、同じく感光性素子101によって検出される光に対応するリセットレベルおよび信号レベルの合計が連続的にコラムライン上に現れる。したがって、前記連続的に出力された合計とリセットレベルとの間の差異を計算することによって、信号レベルが、決定されることができる。
上記の動作方法は、相関二重サンプリング法(CDS)として公知で、固定パターンノイズ(FPN)およびリセットスイッチ103の、サンプリングされて保持された時間的ノイズに対応するリセットノイズを抑制する。さらに、ソースフォロワバッファ104の低周波ノイズ(主に1/fノイズ)の減少が達成される。
ソースフォロワバッファ104のホワイトノイズは、現状技術固体イメージセンサにおける別の重要なノイズ源である。(特許文献1)内に開示されるような帯域幅エンジニアリング法が適用されることができ、イメージセンサのフレーム速度および画素数または列数によって通常規定される、所定の画素読み出し時間をなお維持する間に、帯域幅を制御して、画素から読み出される信号のホワイトノイズを最小にする。
CDS、増幅およびバッファリングのような信号調整のために使用される下流回路が、さまざまな性質のノイズをもたらす。
容量性帰還相互インピーダンス増幅器(CTIA)を形成する増幅器および帰還コンデンサを使用する画素アーキテクチャが、(特許文献2)内に、および、(特許文献3)内に開示されている。このアーキテクチャは、センスノードキャパシタンスの画素変換率を独立に与えることができる。
本発明はとりわけ画像形成画素回路に関する。本発明の実施態様に従う画像形成画素回路は、センスノードに接続される電荷保存能力を有する感光性素子を含むことができる。この画像形成画素回路は、開ループ構成で作動されるときに、センスノードからの電圧を増幅器の出力ノード上の電圧に増幅することが可能な反転増幅器と、この反転増幅器の入出力ノードを接続することによって負帰還を一時的に確立すること、および、したがって高開ループゲインを与える動作点に、反転増幅器をリセットすること、が可能なリセットスイッチと、を更に含むことができる。さらに、この画像形成画素回路は読み出しノードに伝わる信号周波数を役立つ信号情報を含むそれらの周波数に制限するために、反転増幅器の出力ノードにローパスフィルタを含むことができる。
実施態様において、この感光性素子は例えば、感光性素子の保存領域からセンスノードまで制御された完全電荷転送を可能にする転送ゲートを横切って、センスノードに接続されることができる。
本発明の実施態様において、画像形成画素回路は例えば更にこの少なくとも一つの画素回路を信号線に接続するための選択スイッチを含むことができる。
実施態様において、この感光性素子は例えば、埋込みフォトダイオード、ピン留めフォトダイオード、電荷結合素子(CCD)、フォトゲート素子およびその他の適切な感光性素子によって実現されることができる。
実施態様において、反転増幅器は例えば少なくとも以下の素子の1つ:単一MOSトランジスタのような、金属酸化物半導体(MOS)素子、および受動回路素子、によって実現されることができる。反転増幅器によって使用される素子のうちの少なくとも1つは、MOS製造技術によって製造されることができる。
実施態様において、転送ゲート、リセットスイッチおよびあるならば選択スイッチは、例えばMOSトランジスタ素子によって実現されることができる。
実施態様において、反転増幅器は例えば、感光性素子によって検出される光に対する光の強度の対応する減少と共に増大するゲインを有する。
本発明の実施態様において、反転増幅器は、例えば少なくとも一つのトランジスタ素子と、感光性素子に当たる低い強度の光に対応する範囲を含む増幅器出力電圧の範囲に対して、電位を増幅器入力トランジスタのドレイン端子でほぼ一定に保つようにバイアスされる少なくとも一つのカスコードトランジスタ素子と、を含むことができる。
本発明は更に、選択スイッチ制御信号によって画像形成画素回路を動作させる方法を開示する。本発明の実施態様において、この方法は例えば以下の手順によって特徴づけられることができる:選択信号の第1の値によって、画素回路を対応する少なくとも一つの画素信号線から分離するオープンスイッチとして、選択スイッチを構成し、選択信号の第2の値によって、画素出力信号を対応する少なくとも一つの信号線に接続するカスコードトランジスタとして、選択スイッチを構成し、および、画素回路が対応する少なくとも一つの信号線から分離されている間、かつ画素出力信号がそれに接続されている間、低光度に対応する範囲を含む増幅器の出力電圧の範囲に対して、対応するセンスノードと信号線との間の実効寄生容量の低減を提供する。
実施態様において、画像形成画素回路は例えばセンスノードと反転増幅器入力トランジスタのドレイン端子との間に接続されるコンデンサを更に含むことができる。
実施態様において、この方法は例えば、リセット信号遷移の少なくとも一部の間に負帰還を維持するためにリセット動作をオフにするためのリセット制御信号の制御された遅波エッジを使用することを更に含むことができる。
本発明は、更に画像形成画素回路のマトリックスを備えた固体イメージセンサを開示する。
実施態様において、この固体画像形成素子は例えば、複数の画素回路に接続されるそれぞれが画素回路のリセット動作、転送動作および選択動作を制御することを可能にする、複数の制御線を含むことができる。
実施態様において、この固体画像形成素子は例えば、それぞれが複数の画素回路に接続される可能性を提供する、複数の共有画素信号線を更に含むことができる。
実施態様において、この固体画像形成素子は例えば負荷素子、濾過コンデンサおよび信号処理回路のような、信号線に接続される共有回路を含むことができる。
実施態様において、対応する画素信号線に接続される複数の信号処理回路のそれぞれの機能が、相関二重サンプリング(CDS)および相関多重サンプリングのいずれか一つを含む。
本発明のこれらのおよび更なる特徴および効果は、添付の図を参照して、例証としてのみ与えられるそのいくつかの実施態様の続く記述に照らして、より明らかに理解されるようになり、そこにおいて、
理解されるであろうことは、説明の簡単さおよび明快さのために、図内に示される要素が一定の比率で必ずしも描画されているというわけではない。例えば、要素のいくつかの寸法は明確にするため他の要素に対して誇張されることができる。更に適切であるとみなされるところで、参照番号および/または文字が同一のまたは類似した要素を示唆するために図の間で繰り返されるかもしれないが、しかし、全ての図に対して記述内に参照されないかもしれない。
一般に、本発明の実施態様はセンスノードキャパシタンスによって制限されることなく下流回路ノイズに対して、優れた耐性を提供し、および本願明細書において下で概説されるように、本発明は線形増幅法に特有の変換係数とダイナミックレンジとの間のトレードオフを克服する。これは、なお低素子数および面積を提供すると共に達成され、したがって、画素における高い値の光学充填率を提供する。特に、本発明は、イメージセンサ、およびピン留めフォトダイオードおよび/または電荷結合素子および/またはオン画素電圧増幅を含むイメージセンサを動作させるための方法に関する。
更に本発明は、とりわけその感光性素子がピン留めフォトダイオード(PPD)によって具体化されることができる相補金属酸化物半導体(CMOS)イメージセンサ、および、その感光性領域が、とりわけCCDによって、具体化されることができるCMOS電荷結合素子(CCD)ハイブリッドイメージセンサに関する。
下流回路ノイズの上の信号の比率を改善するために、画素変換率ΔVout/ΔQinを最大化することが好ましく、ここでVoutは、画素出力電圧であり、およびQinは画素に当たる対応する光の強度に応答して画素内に検出される電荷量である。図1を参照して記載されているイメージセンサの場合、1に近い値に限定されるゲインによって特徴づけられるソースフォロワバッファ104を使用して、電荷感度が主にセンスノード107のキャパシタンスの関数であるという結果になる。前記キャパシタンスの最小限の実際的な値は、イメージセンサを製造するのに用いられる製造技術に依存する。
単一電子に接近するきわめて低いノイズレベルを達成する本発明の実施態様に従う固体イメージセンサは、とりわけ、以下の要素を含むことができる:
1.低レベルの当たる光の強度に対応する入力電圧のその範囲で1よりかなり大きいゲインを与える開ループ反転電圧増幅器。
2.高ゲインのその範囲で前記増幅器を動作点にリセットするために増幅器に負帰還を一時的にかけることを可能にするスイッチ。
3.増幅器の信号およびノイズ帯域幅を制限するローパスフィルタ。
4.電荷保存能力を有することができる感光性素子。
1.低レベルの当たる光の強度に対応する入力電圧のその範囲で1よりかなり大きいゲインを与える開ループ反転電圧増幅器。
2.高ゲインのその範囲で前記増幅器を動作点にリセットするために増幅器に負帰還を一時的にかけることを可能にするスイッチ。
3.増幅器の信号およびノイズ帯域幅を制限するローパスフィルタ。
4.電荷保存能力を有することができる感光性素子。
本発明のいくつかの実施態様によれば、この感光性素子は電荷保存ゾーンからセンスノード上への完全電荷転送を可能にすることができる。留意する必要があるのは、用語「完全」、同じくその文法的変形もまた、用語「実質的に完全」の意味を包含することである。
この種の感光性素子の使用は、相関二重サンプリング(CDS)または相関多重サンプリングを適用し、それによって短期期間内に読み出される相関リセットおよび信号レベルを得ることを可能にする。それによって、したがって、主に比較的高い周波数に対して増幅器内に生じるフリッカーノイズを減らすことが可能になる。例えば、例えば毎秒10から100フレームにわたるフレーム速度で読み出されることができる100万を超える画素を含む画像形成素子は、キロヘルツの範囲の周波数までのフリッカーノイズが除去されることができる。用語「除去される」がまた、用語「実質的に除去される」の意味を包含する点に留意する必要がある。完全電荷転送能力を備えたこの種の検出器に対して可能な低周波ノイズ抑圧は、したがって、少なくとも信号積分時間の長さの期間内にだけ相関リセットおよび信号レベルを供給する不完全な電荷転送を与えるか、または何の電荷転送も与えない検出器によって可能にされるノイズ抑圧より優れている。さらに、リセットおよび信号レベルのすばやい連続した読み出しは、任意の追加的なアナログまたはデジタルメモリの必要性なしでいくつかの画素回路の間でCDS用の回路の単純な共有を可能にする。光変換ゾーンから切り離された読み出しノードによって特徴づけられるこの種の感光性素子が、低い値(例えば1フェムトファラド−10フェムトファラド)のセンスノードキャパシタンス、およびしたがって、大きな検出器面積に対してさえ高変換率を可能にすると指摘することは、重要である。記載された特性を備えた感光性素子は例えば、埋込みフォトダイオード、ピン留めフォトダイオード、CCDおよびフォトゲート素子によって実現されることができる。対応して、本発明の一実施態様に従う画像形成素子は、とりわけ以下の理由のうちの少なくとも1つの理由で、1個の電子に等しいかまたは近い(例えば、<10個の電子または<5個の電子)の室温(例えば23°C)ノイズ値に接近する超低ノイズ画像を生成することができる:
1.下流回路からのノイズの効果が、高変換率ΔVout/ΔQinに結びつく画素内の増幅器のゲインに起因して効果的に減少させられる。
2.限定信号帯域幅およびそれによる画素増幅器からのホワイトノイズの減少が、ゲインの帯域制限効果に起因して、合理的に低い値の出力信号負荷キャパシタンスを使用して達成されることができ、および、したがってわずかな半導体面積を使用して実現されることができる。
3.リセットノイズ(リセットスイッチを開けるときに、サンプリングされて保持されるリセット段階中にリセットスイッチおよび増幅器から生じるセンスノード上の時間的ノイズ)が、CDS法を使用して除去されることができる。
4.固定パターンノイズが、二重サンプリングを使用して除去されることができる。
5.増幅器からのフリッカーノイズが上で説明されたように、リセットおよび信号レベルサンプリング間の低い時間差に起因してCDSによって効果的に減少させられる。
1.下流回路からのノイズの効果が、高変換率ΔVout/ΔQinに結びつく画素内の増幅器のゲインに起因して効果的に減少させられる。
2.限定信号帯域幅およびそれによる画素増幅器からのホワイトノイズの減少が、ゲインの帯域制限効果に起因して、合理的に低い値の出力信号負荷キャパシタンスを使用して達成されることができ、および、したがってわずかな半導体面積を使用して実現されることができる。
3.リセットノイズ(リセットスイッチを開けるときに、サンプリングされて保持されるリセット段階中にリセットスイッチおよび増幅器から生じるセンスノード上の時間的ノイズ)が、CDS法を使用して除去されることができる。
4.固定パターンノイズが、二重サンプリングを使用して除去されることができる。
5.増幅器からのフリッカーノイズが上で説明されたように、リセットおよび信号レベルサンプリング間の低い時間差に起因してCDSによって効果的に減少させられる。
上でなされた主張を実証するために、本発明に従う画素回路がCDS手順と組み合わせられる場合に対して適用される信号およびノイズ周波数波形成形を考慮する。CDS手順に対応する高域伝達関数は、以下の式(1)に対応することができる:
他の式が高域伝達関数を記述するために用いることができる点に留意する必要がある。
TCDSは、サンプリングする相関リセットレベルと信号レベルとの間のサンプリング時間差を表す。高域伝達関数がω=0でゼロと等しい振幅を有し、したがって、リセットノイズ(DCノイズ)および固定パターンノイズ(異なる画素回路間の固定増幅器リセットレベルオフセット)を完全に除去する、点に注意されたい。
Av、gmおよびCloadはそれぞれ、画素増幅器のDC電圧利得、画素増幅器の相互コンダクタンスおよび画素増幅器の負荷キャパシタンスである。他の式が伝達関数を表すことができる点に留意する必要がある。
画素増幅器熱雑音は、基本的にホワイトノイズスペクトル密度を有し、とりわけ、画素増幅器のローパス伝達関数自体、および、CDSプロセスの高域伝達関数によって形成されることができる。熱平方二乗平均(rms)ノイズフィギュアは、周波数領域内の上記の伝達関数の両方ともによって乗じられるホワイトノイズ分光出力密度を積分することによって得られる。適切に必要な大きさにされた設計に対して、CDSサンプリング時間差は増幅器セトリング時間より十分に上にある。この状況において、低周波ホワイトノイズ減衰効果は無視されることができ、および、熱雑音が増幅器入力トランジスタによって支配されるとすれば、画素増幅器入力に関するrms熱雑音等価電荷は以下の式(3)によって与えられることができる:
CSNはセンスノードの実効キャパシタンスを表し、および、2の平方根はCDSを実行するために2つのサンプルが取られる事実を反映する。他の式が画素増幅器へのrms熱雑音等価電荷入力を記述するのに用いられることができる点に留意する必要がある。増幅の帯域制限効果が大きいコンデンサを使用しなければならないことなく低熱雑音に結びつく点に留意する。
フリッカーノイズの寄与を評価するために、CDS動作による低周波波形成形が重要であり、多大な低周波ノイズ減衰を提供することができる。フリッカーノイズが増幅器入力トランジスタの寄与によって支配される前提条件の下で、フリッカーノイズ入力参照等価電荷は以下の式(4)によって記述されることができる:
Cgateは増幅器入力トランジスタのゲート酸化膜キャパシタンスを表し、および、Kはプロセスに依存したフリッカーノイズパラメータである。他の式が上述のフリッカーノイズ入力参照等価電荷を記述するのに用いられることができる点に留意する必要がある。フリッカーノイズが入力トランジスタの寄与によって支配されるという前提条件は、小型増幅器入力素子が画素のアレイのすべての画素回路に存在する場合、およびそれらが複数の画素回路の間で共有されることができるので、増幅器の更なる部分がかなりより大きい場合、に対して合理的である。feq.CDSを、CDS法結果と同じフリッカーノイズ抑制を得る等価1次高域通過フィルタのコーナー周波数として、例えば以下の近似式に、規定する:
famp,BW=gm/(2*π*Av*Cload)は増幅器帯域幅を表し、および、feq.CDSは第一近似でサンプリング時間差TCDSに反比例する。他の式が近似式を表すことができる点に留意する必要がある。
フリッカーノイズの減少を得るために増幅器帯域幅および等価CDS高域周波数の比率を最小にする関心を見ることができる。したがって、増幅器セトリング時間だけによって最終的に限定される短期期間内に、互いに関連づけることができるリセットおよび信号レベルを送達することが可能な画素回路を有することは、フリッカーノイズを減少させることを可能にすることができる。
数10倍の増幅器開ループゲイン、数10μSの増幅器相互コンダクタンス、数ピコファラドの負荷キャパシタンス、数フェムトファラドのセンスノードキャパシタンスおよび増幅トランジスターゲート容量、増幅器時定数の数倍に等しいCDSサンプリング時間差および1O−25V2Fから10−24V2Fのフリッカーノイズ定数Kを想定して、1電子から数電子の範囲の入力参照rms電荷読出しノイズ(増幅器熱雑音およびフリッカーノイズ)を達成することが可能である。
上述の値を想定して、カラム並列読み出しおよび信号処理回路のような下流回路の許容可能なrmsノイズは、開ループ増幅の使用による高変換率のおかげで、ノイズ特性を危うくすることなく数百マイクロボルトと同じ程度であることができる。
本発明の第2の態様において、低光度(例えば画素域につきおよび露光時間につき<5000光電子)に対応する範囲内より高光度(例えば画素域につきおよび露光時間につき>5000光電子)に対応する入力電圧のその範囲内で、圧縮低ゲインによって特徴づけられる開ループ反転電圧増幅器が画素電圧増幅器として使用される、すなわちより具体的には:
ここでQin1およびQin2は、それぞれ、画素に当たる対応する第1および第2の光度に応答して画素内に検出される電荷量である。したがって:
ここでVout1およびVout2は、第1および第2の検出された光度に応答する開ループ反転電圧増幅器の出力の電圧である。反転開ループ増幅器ゲインが負のゲインを生じさせる事実に由来する増幅の絶対値を考慮して、および、画素に当たる光に応答して検出される電荷は、負である(電子)か正である(正孔)ことができる。
ここでQin1およびQin2は、それぞれ、画素に当たる対応する第1および第2の光度に応答して画素内に検出される電荷量である。したがって:
ここでVout1およびVout2は、第1および第2の検出された光度に応答する開ループ反転電圧増幅器の出力の電圧である。反転開ループ増幅器ゲインが負のゲインを生じさせる事実に由来する増幅の絶対値を考慮して、および、画素に当たる光に応答して検出される電荷は、負である(電子)か正である(正孔)ことができる。
本発明の実施態様において、開ループ反転増幅器の非線形特性がしたがって、画像形成素子のダイナミックレンジを(例えば、少なくとも100dBまで)向上するために意図的に使われる。信号振幅およびしたがって、画素回路のダイナミックレンジを極端に制限することなく低光度で高変換率(dVout/dQin)を使用することが、したがって可能である。振幅圧縮が、画素充填率を減少させるであろう、および、センスノードキャパシタンスを増加させることによって変換率を危うくするであろう、画素内のいかなる追加的な素子もまたは回路も使用せずに達成される、ことを指摘する価値がある。このように、いくつかの異なるモードでの複数画素読み出しに対して何の必要も存在せず、したがって、読み出し速度とノイズ帯域幅との間のトレードオフを危うくしない。
本発明はセンスノードキャパシタンスによって制限されることなく下流回路ノイズに対して優れた耐性を提供し、および、本発明は線形増幅法に特有の変換率とダイナミックレンジとの間のトレードオフを克服する。これは、なお低素子数および面積を提供すると共に達成され、したがって、画素における高い値の光学充填率を提供する。
参照は、次に図2になされる。本発明のいくつかの実施態様によれば、イメージセンサは画素回路210の少なくとも一つのマトリックス200を含むことができる。マトリックス200がさまざまな構成で本発明の他の実施態様においてより少ないかより多くの画素回路210を含むことができるので、図2内に略図で例示されるマトリックス200の画素回路210の数は、限定として解釈されるべきでないことに留意する必要がある。図2内に略図で例示される例示的な実施態様において、マトリックス200は2行および2列の画素回路210を備えることができる。各画素回路210は、電荷保存能力を有する感光性素子214、感光性素子214からセンスノード219上へ信号電荷を転送することが可能で、感光性素子214に、および、センスノード219に接続される転送ゲート215、その入力がセンスノード219に接続される、開ループ反転増幅器(以下に単に「増幅器」と称する)211、1つの端子が増幅器211の出力に接続されおよび1つの端子が画素信号線220に接続される、選択スイッチ212ならびにセンスノード219および画素信号線220に接続されるリセットスイッチ213を含むことができる。選択スイッチ212が閉じている間に、リセットスイッチ213が閉じる場合、リセットスイッチ213は反転増幅器211に負の1ゲインフィードバックを一時的に加えることを可能にする。本発明の別の実施態様において、リセットスイッチ213の1つの端子が画素信号線220の代わりに増幅器211の出力に接続されることができる。イメージセンサは、それぞれが少なくとも一つの画素回路210に、かつ、少なくとも一つの共有回路230に接続される、複数の画素信号線220を更に含むことができる。この少なくとも一つの共有回路230は、バイアスまたは負荷素子231、画素出力信号に適用され、増幅器211の時間的ノイズを減少させる、ローパスフィルタ232、および、CDSを含むことができるが必ずしも明らかにCDSに限られるというわけではない、処理タスクを実行する信号処理回路233、のような電圧増幅器211の要素を共有するおよび/または含むことができる。
ローパスフィルタ要素232は、増幅器211の帯域幅を制限するために負荷キャパシタンスを含むことができる。
ローパスフィルタ要素232は、増幅器211の帯域幅を制限するために負荷キャパシタンスを含むことができる。
イメージセンサは、それぞれ、画素転送ゲート215、画素リセットスイッチ213および画素選択スイッチ212を制御するための複数の制御線241、242、243を更に含むことができる。各制御線241、242および243は、少なくとも一つの画素回路210に接続されることができる。
CMOS製造技術を使用する画素回路210の一実施態様が、図3内に略図で例示される。本実施態様において転送ゲート215は、nチャネルMOSトランジスタであることができ、リセットスイッチ213は、pチャネルMOSトランジスタとして実現されることができ、選択スイッチ212は、pチャネルMOSトランジスタであることができ、および電圧増幅器211は各画素回路内に設置されるpチャネル増幅器入力トランジスタ216と、同じ画素信号線220に接続される全ての画素回路210の間で共有されることができる、負荷素子231とでできていることができる。この実施態様の画素セクションが感光性素子の他に4つのMOS素子だけを含むことができるので、高い画素充填率が達成されることができる。
本発明のいくつかの実施態様に従う異なる機能のためのnチャネルおよび/またはpチャネル素子の選択が、図3内に略図で例示される実施態様の構成に限られているように解釈されるべきでない点に、留意する必要がある。従って、nチャネルおよび/またはpチャネルトランジスタのその他の組合せが可能であることができ、ノイズ、充填率および信号振幅に関して異なる利点および欠点を提供する。一例として、図4内に、画素回路210の別の実施態様が略図で例示され、そこにおいて、全てのMOS素子がnチャネルタイプであり、それが画素内のn型タブおよびp型タブの両方で動作する必要がないので、したがって最適化された充填率を提供する。
本発明の一つの代替実施態様によれば、増幅器211は非線形開ループ挙動を有することができ、したがって、イメージセンサのダイナミックレンジを向上させることができる。これは増幅器211が圧縮特性を有する場合、すなわち、増幅器211が、感光性素子214からセンスノード219上に転送される小量の信号電荷に対応する、そのリセット電圧の近くの入力電圧の範囲に対して高いゲインを与え、かつ、より大量の入力信号電荷に対応する入力電圧の範囲でより低いゲインを与える場合に、達成される。図5内に略図で例示されるように、この種の特性を有する増幅器211は、画素内共通ソース増幅器入力トランジスタ216および信号線220に接続されるそのソースおよび接地電位のような固定電位に接続されるそのゲートおよびドレインを備えたpチャネルMOS負荷素子231を備えることができる。いくつかの実施態様において、増幅器211は画素回路につき単一のMOSトランジスタ、および、複数の画素回路の間で共有される少なくとも一つの更なる構成要素によって実現されることができる。
次に図6を参照して、図5内に略図で例示された増幅器211が、等しい入力および出力電圧に対応する、増幅器入力−出力伝達関数600と直線602の交点に見いだされるそのリセット点601の近傍における、線形高ゲイン増幅挙動を提供する。動作点603において、反転増幅器211は、飽和モードから線形(三極管)モードへの増幅器入力トランジスタ動作領域の遷移によってその非線形領域に入る。動作点603が、増幅器入力−出力伝達関数600と増幅器入力トランジスタ216の入力電圧および閾値電圧Vthの合計に等しい出力電圧によって規定される直線604との交点に見いだされる。
他の式が線形領域内のゲインを記述するのに用いられることができる点に留意する必要がある。更に、本願明細書において使われる用語「線形」はまた、用語「実質的に線形」の意味を包含する点に留意する必要がある。
Wamp、Lamp、WloadおよびLloadはそれぞれ、増幅器入力トランジスタ216のゲート幅および長さならびに負荷素子231のゲート幅および長さを表す。例えば、5から50の、または例えば2から1000の係数の線形領域の、適度に高い値のゲインに対して、Vin=0での傾斜は、信号ショットノイズより低い読出しノイズで信号測定を実行するのになお十分であることができる。したがって、非線形増幅の使用は、低光度の範囲内の入力参照ノイズを減少させると共に、完全入力信号振幅の使用を可能にすることができ、したがって、例えば、100dBを上回る潜在的にきわめて高いダイナミックレンジを達成する。
加えて、または代わりに、抵抗器のような受動素子を含む増幅器、同じく、有効電流源を備えた増幅器が類似した性能を達成するために使用されることができる。
次に図7を参照して、画素回路210の別の実施態様を構成する画素回路700は、増幅器入力トランジスタ216に加えて、増幅器入力トランジスタ216と同じ型のカスコードトランジスタ710を含むことができ、ここでカスコードトランジスタ710は、増幅器入力トランジスタ216のドレインに接続されるそのソースを有する。カスコードトランジスタゲート719に印加される電圧は、リセット電圧を備えたセンスノード電圧の間隔の間、飽和モードでカスコードトランジスタ710を動作させるために選択される。増幅器入力トランジスタ216のドレインおよびカスコードトランジスタ710のソースに接続される共通ノード701の電位は、したがって、入力電圧の前記間隔内でほぼ一定に保持される。このために、カスコードトランジスタ710は、ノード701とセンスノード219との間の寄生容量によるミラー効果を効果的に抑制し、それによって実効入力容量を低い状態に保つことを可能にする。センスノードと出力ノード702同じく220との間のミラー効果はなお存在するかもしれないが、しかし、典型的な半導体製造技術を使用して、対応する寄生容量値は、増幅器入力トランジスタ216のゲートドレイン重なりキャパシタンスを備えた、センスノードとカスコードノード701との間のキャパシタンスより少なくとも一桁低い大きさであることができる。カスコードトランジスタ710の使用に起因してセンスノード219からのノード701へのキャパシタンスおよびミラー効果によって乗じられるセンスノード219からの出力ノード702への実効キャパシタンスは、両方とも合計センスノードキャパシタンスより一桁低い大きさであることができる。
次に図8を参照して、画素回路210の一つの実施態様である画素回路800は、画素回路800が増幅器入力トランジスタ216のドレインノード701とセンスノード219との間に接続されるミラーコンデンサ801を更に備える点を除外して、画素回路700と同様に構成される。リセット点601の近くの動作点に対して、実効センスノードキャパシタンスがミラーコンデンサ801の値だけ増加する。より高い出力電圧に対して、しかしながら、カスコードトランジスタ710は、もはや飽和モードで動作させられず、その線形動作領域に入り、選択スイッチ212と直列の制御抵抗として働いて、ノード701に出力電圧振幅を伝える。動作点のこの範囲において、ノード701に現れる完全出力電圧振幅(またはより多い)によって、ミラーコンデンサ801は、増幅器211の電圧ゲインによって乗じられるその値だけセンスノード219の実効キャパシタンスを増加させる。実効センスノードキャパシタンスの得られる重要な変動は、入力電荷信号振幅の有利な増大をもたらし、したがってイメージセンサのダイナミックレンジを、例えば、少なくとも10dB向上する。
図9を、ここで、参照して、それは、図3、図7および図8内に略図で例示される実施態様に関連して動作させられるのに適切なリセット信号、電荷転送および選択信号のような制御信号の動作のシーケンスの実例に関して略図で例示する。複数画素回路の感光性素子における露光および電荷保存中に、前記画素の共有反転選択制御信号245が、選択スイッチ212をオフにするために高電圧をとり、画素の共有反転リセット制御信号244が、リセットスイッチ213をオフにするために高電圧をとり、および共有転送制御信号241が電荷転送ゲート215をオフにするために低電圧をとる。
次に、画素増幅器211およびセンスノード219が低い値(接地電位から増幅器211のリセット点601によって与えられる出力電圧を下回る閾値電圧にわたる)を反転選択制御信号245に最初に割り当てることによってリセットされ、それによって増幅器211の一部が複数の画素の間で共有される場合に、増幅器211を適切に動作させることを可能にする。第2に、低値の後に高値が続くシーケンスが、反転リセット制御信号244に適用されることができ、それによって、増幅器211に負帰還を一時的にかけて、かつ高ゲインの動作点にそれをリセットする。リセット電圧レベルが、ここで、画素信号線220上で読み取られることができる。
次に、反転選択制御信号245がまだその低電圧を維持している間に、共有転送制御信号241に高電圧の後に低電圧が続くシーケンスを適用することによって、信号電荷が感光性素子214からセンスノード219まで転送される。次の露光サイクルがここで始まり、その一方で、以前に読み取られたリセットレベルに関連づけられる信号レベルが画素信号線220上で利用できる。最後に、信号レベルを読み取った後に、高電圧が反転選択制御信号245に割り当てられる。このように、反転選択制御信号245に接続される複数の画素回路が、それらの信号線から分離され、それによって、共有回路が異なる画素回路によって使われることができる。図4内に略図で例示されるもののような異なるタイプのMOS素子を使用する実施態様は、信号位相のいくつかの反転を必要とするかもしれない。
本発明のさらに別の態様では、例えば、10nsから100マイクロ秒の持続期間の制御遅波信号遷移エッジが、リセット動作の終わりでリセットスイッチ213を開けるのに使われる。この手順は、電荷チャネルが、リセットスイッチ213を形成するトランジスタのゲートの下方の半導体内にまだ存在する、リセットスイッチ213のゲート信号遷移の一部分の間に負帰還を維持することを可能にする。リセットスイッチ213の漏話キャパシタンスが高い間、供給電圧Vddの近くのその意図されたリセット値までセンスノード219をさらに駆動すると、センスノード219上に注入された電荷の量を最小にすることを可能にし、したがって、増幅器211を、低い光学強度を表す信号に対して高い開ループゲインを与える、負帰還動作によって規定される動作点に、可能なかぎり正確にリセットする。
図10を参照して、制御信号シーケンスが略図で例示され、前記制御信号シーケンスが図3、図7および図8内に略図で例示される画素回路の実施態様内に使用されるのに適切なリセット信号動作方法を実現する。
参照が、次に図11になされる。本発明のさらに別の態様では、図3内に略図で例示されるものの様に、MOSカスコードのない画素回路210の一実施態様が、画素回路210が選択されるときに、選択素子212をカスコードトランジスタとして構成し、および、さもなければ選択素子212をオープンスイッチとして構成するモードで動作させる。
図11内に略図で例示されるように、これは、画素回路210が選ばれないときに、供給電圧の近くのきわめて高い電圧まで反転選択制御信号245をパルス制御することによって達成されることができる。画素回路210が選ばれると、反転選択制御信号245は適切なゲート電圧990にパルス制御される。たとえば図3内に例示される画素回路実施態様を考慮すると、ゲート電圧990は、選択素子212を飽和モードで、リセット電圧に等しいかまたはその近くの画素出力電圧(選択素子のドレイン電圧)に保つのに十分に高く選択されなければならない。同時に、ゲート電圧990は、なお、選択素子212のソースノード218上の電圧が、飽和モードで増幅器入力トランジスタ216を、リセット電圧に等しいかまたはそれに近いセンスノード219上の電圧に保つのに十分に低いことを、確実にするために十分に低く選択されなければならない。用語「等しい」はさらに、用語「実質的に等しい」の意味を包含する。
画素回路210の変換率に関する710のような専用のカスコードトランジスタの有利な効果が、したがって、画素回路210の素子数を増加させることなく選択素子212の適切な構成によって実現されることができる。より詳しくは、記述された方法は、図7内に略図で例示された実施態様と類似した原理を使用して、センスノード219と画素信号線220のような出力信号が利用できる任意のノードとの間のミラー効果を効率的に減少させることが可能である。所定の画素回路に対して、この方法を使用することは、したがって、センスノード219のかなり低下する実効キャパシタンスおよび対応して公知技術の画素回路の画素変換率と比較して(例えば10%−30%)向上された画素変換率(ΔVout/ΔQin)を提供することができる。例えば、1フェムトファラドから10フェムトファラドのセンスノードキャパシタンス、および、例えば5−50の(絶対)増幅器ゲインに対して、画素変換率はそれぞれ、電子につき80μVから電子につき8mVであることができる。約2−1000の増幅器ゲインがなければ、前記例証されたセンスノードキャパシタンスに対して、変換率はそれぞれ、約32μVから160mVであるかもしれない。画素回路210の変換率に関して710のような専用のカスコードトランジスタからと同じ有利な効果が、従って画素回路210の素子数を増加させることなく、選択素子212の適切な構成によって実現されることができる。
100 イメージセンサ画素
101 感光性素子
102 転送ゲート
103 リセットスイッチ
104 ソースフォロワバッファ
105 画素選択スイッチ
106 負荷素子
107 センスノード
108 コラムライン
111 リセット制御信号
112 転送制御信号
200 マトリックス
210 画素回路
211 増幅器
212 選択スイッチ
213 リセットスイッチ
214 感光性素子
215 転送ゲート
216 増幅器入力トランジスタ
218 ソースノード
219 センスノード
220 画素信号線
230 共有回路
231 負荷素子
232 ローパスフィルタ
233 信号処理回路
241、242、243 制御線
244 反転リセット制御信号
245 反転選択制御信号
600 増幅器入力−出力伝達関数
601 リセット点
602、604 直線
603 動作点
700 画素回路
701 共通ノード
702 出力ノード
710 カスコードトランジスタ
719 カスコードトランジスタゲート
800 画素回路
801 ミラーコンデンサ
990 ゲート電圧
101 感光性素子
102 転送ゲート
103 リセットスイッチ
104 ソースフォロワバッファ
105 画素選択スイッチ
106 負荷素子
107 センスノード
108 コラムライン
111 リセット制御信号
112 転送制御信号
200 マトリックス
210 画素回路
211 増幅器
212 選択スイッチ
213 リセットスイッチ
214 感光性素子
215 転送ゲート
216 増幅器入力トランジスタ
218 ソースノード
219 センスノード
220 画素信号線
230 共有回路
231 負荷素子
232 ローパスフィルタ
233 信号処理回路
241、242、243 制御線
244 反転リセット制御信号
245 反転選択制御信号
600 増幅器入力−出力伝達関数
601 リセット点
602、604 直線
603 動作点
700 画素回路
701 共通ノード
702 出力ノード
710 カスコードトランジスタ
719 カスコードトランジスタゲート
800 画素回路
801 ミラーコンデンサ
990 ゲート電圧
Claims (14)
- 少なくとも一つの画素回路(210)であって、前記少なくとも一つの画素回路(210)が、
a)センスノード(219)に接続される電荷保存能力を備えた感光性素子(214)、
b)開ループ構成で動作させられる時、少なくともその一部が、前記センスノード(219)からの電圧を前記増幅器(211)の出力ノード上の電圧に増幅することが可能な、非線形開ループ反転電圧増幅器(211)であって、前記反転増幅器(211)が以下の圧縮特性:
abs(Qin1)<abs(Qin2)に対してabs(dVout1/dQin1)>abs(dVout2/dQin2)を有する増幅器、
c)前記反転増幅器(211)の入出力ノードを接続し、かつしたがって、負帰還を少なくとも一時的に確立することによって2−1000にわたる高い開ループゲインを与える動作点に、前記反転増幅器(211)をリセットする、ことが可能なリセットスイッチ(213)、
d)前記リセットスイッチ(213)のリセット動作を制御することができる、前記少なくとも一つの画素回路(210)によって接続され、かつ共有される制御線(242)、および
e)読み出しノードに伝える信号周波数を限定するタスクを有する、前記反転増幅器(211)の出力ノードにおけるローパスフィルタ、を備えることを特徴とする回路。 - 画像形成画素回路(210)であって、前記感光性素子(214)が、前記感光性素子(214)の保存領域から前記センスノード(219)まで制御された完全な電荷転送を可能にする転送ゲート(215)を横切って、前記センスノード(219)に接続される、ことを特徴とする請求項1に記載の回路。
- 画像形成画素回路(210)であって、さらに、前記少なくとも一つの画素回路(210)を信号線(220)に接続するための選択スイッチ(212)、を備える請求項1または2のいずれかに記載の回路。
- 画像形成画素回路(210)であって、前記反転増幅器(211)が、以下の素子:CMOS製造技術を使用して製造されるMOS素子および受動回路素子、のうちの少なくとも1つによって実現される、ことを特徴とする請求項1〜請求項3のいずれか一項に記載の回路。
- 画像形成画素回路(210)であって、前記転送ゲート、前記リセットスイッチおよびあるならば前記選択スイッチ(212)が、MOSトランジスタ素子によって実現される、ことを特徴とする請求項1〜請求項4のいずれか一項に回路。
- 記載の画像形成画素回路(210)であって、前記反転増幅器(211)が、前記感光性素子(214)によって検出される光度の対応する減少とともに増大するゲインを有する、ことを特徴とする請求項1〜請求項5のいずれか一項に回路。
- 画像形成画素回路(210)であって、前記反転増幅器(211)部分が、少なくとも一つのトランジスタ素子(216)および、前記感光性素子上の低い強度の前記光に対応する前記範囲を含む、増幅器出力電圧の範囲に対して前記増幅器入力トランジスタのドレイン端子の電位をほぼ一定に保つようにバイアスされるカスコードトランジスタ(710)、を備えることを特徴とする請求項1〜請求項6のいずれか一項に回路。
- 選択スイッチ(212)制御信号によって請求項1ないし7のいずれかに記載の前記画像形成画素回路を動作させる方法であって、前記方法が、以下の手順、すなわち、
a)前記選択信号の第1の値によって、前記対応する少なくとも一つの画素信号線(220)から前記画素回路(210)を分離するオープンスイッチとして、前記選択スイッチ(212)を構成し、
b)前記選択信号の第2の値によって、前記画素出力信号を前記対応する少なくとも一つの信号線(220)に接続するカスコードトランジスタとして、前記選択スイッチ(212)を構成し、および
c)前記画素回路(210)が前記対応する少なくとも一つの信号線(220)に接続される間に、ゼロおよび低い光度に対応する範囲を含む、前記増幅器(210)の出力電圧の範囲に対して、前記対応するセンスノード(219)と信号線(220)との間に減少した実効寄生容量を与える、手順、によって特徴づけられる方法。 - 請求項8の方法に従って動作される請求項1〜6のいずれか一項に記載の画像形成画素回路(210)、または請求項7に記載の画像形成画素回路(210)であって、さらに、前記センスノード(219)と前記増幅器入力トランジスタ(216)のドレイン端子との間に接続されるコンデンサ(801)を備える回路。
- 記載の前記画像形成画素回路(210)を動作させる方法であって、前記リセット信号遷移の一部の間に、負帰還を維持するために、前記リセット動作をオフにするためのリセット制御信号の前記反転増幅器(211)のセトリング時間に等しいかより遅い、制御された遅波エッジを使用する、方法。
- 請求項1〜請求項7または請求項9のいずれか一項に記載の前記画像形成画素回路(210)のマトリックス(200)を備えた固体イメージセンサ。
- 請求項11または12のいずれか一項に記載の固体画像形成素子であって、さらに、それぞれが複数の前記画素回路(210)に接続される可能性を提供する、複数の共有画素信号線(220)を備える素子。
- 請求項11〜請求項13のいずれか一項に記載の固体画像形成素子であって、さらに、負荷素子(231)、濾過コンデンサ(232)および信号処理回路(233)のような前記信号線(210)に接続される共有回路を備える素子。
- 請求項14に記載の固体画像形成素子であって、それぞれが前記画素信号線の1つに接続される、複数の信号処理回路のそれぞれの機能が、以下の、すなわち、相関二重サンプリング(CDS)および相関多重サンプリング、のいずれか1つを含む、素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP08163384.4A EP2160012B1 (en) | 2008-09-01 | 2008-09-01 | Single photon imaging device |
EP08163384.4 | 2008-09-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010063096A JP2010063096A (ja) | 2010-03-18 |
JP2010063096A6 true JP2010063096A6 (ja) | 2010-06-10 |
JP5014388B2 JP5014388B2 (ja) | 2012-08-29 |
Family
ID=39789559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009192821A Expired - Fee Related JP5014388B2 (ja) | 2008-09-01 | 2009-08-24 | 単一光子画像形成素子 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8119972B2 (ja) |
EP (1) | EP2160012B1 (ja) |
JP (1) | JP5014388B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2189816B1 (en) * | 2008-11-24 | 2016-03-16 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Charge pulse detecting circuit |
CH705318B1 (en) * | 2011-07-21 | 2017-03-31 | Csem Centre Suisse D'electronique Et De Microtechnique Sa Rech Et Développement | Apparatus and method for time-resolved fluorescence detection. |
US8629926B2 (en) | 2011-11-04 | 2014-01-14 | Honeywell International, Inc. | Imaging apparatus comprising image sensor array having shared global shutter circuitry |
WO2013070942A1 (en) * | 2011-11-08 | 2013-05-16 | Rambus Inc. | Image sensor sampled at non-uniform intervals |
EP2629118A3 (en) * | 2012-02-15 | 2017-09-06 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | High-sensitivity x-ray detector |
US8779346B2 (en) * | 2012-05-14 | 2014-07-15 | BAE Systems Imaging Solutions Inc. | Digital pixel sensor with reduced noise |
US9177987B2 (en) | 2012-10-12 | 2015-11-03 | Samsung Electronics Co., Ltd. | Binary CMOS image sensors, methods of operating same, and image processing systems including same |
CH709726B1 (de) | 2013-04-04 | 2018-05-15 | Hamamatsu Photonics Kk | Halbleiterphotosensor für Infrarotstrahlung. |
US9560301B2 (en) * | 2014-05-16 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pixel unit cell having conversion circuit |
JP6353300B2 (ja) | 2014-07-08 | 2018-07-04 | ソニーセミコンダクタソリューションズ株式会社 | 画素回路、半導体光検出装置および放射線計数装置 |
US20160037093A1 (en) * | 2014-07-31 | 2016-02-04 | Invisage Technologies, Inc. | Image sensors with electronic shutter |
US10389960B2 (en) * | 2016-01-15 | 2019-08-20 | Semiconductor Components Industries, Llc | Image sensor with glow suppression output circuitry |
WO2017124052A1 (en) | 2016-01-15 | 2017-07-20 | Invisage Technologies, Inc. | Image sensors including global electronic shutter |
JP2019506815A (ja) * | 2016-03-11 | 2019-03-07 | インヴィサージ テクノロジーズ インコーポレイテッド | 電子シャッタ付き画像センサ |
CN109155322B (zh) | 2016-06-08 | 2023-02-21 | 因维萨热技术公司 | 具有电子快门的图像传感器 |
FR3057428A1 (fr) * | 2016-10-11 | 2018-04-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif electronique d'analyse d'une scene |
JP7327916B2 (ja) * | 2018-09-11 | 2023-08-16 | キヤノン株式会社 | 光電変換装置および機器 |
CN110390317B (zh) * | 2019-07-30 | 2024-06-25 | 上海思立微电子科技有限公司 | 像素电路、像素阵列以及光学指纹传感器 |
CN111885325B (zh) * | 2020-07-09 | 2023-05-16 | 深圳奥辰光电科技有限公司 | 一种图像传感器、采集模组及深度相机 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5665959A (en) * | 1995-01-13 | 1997-09-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Adminstration | Solid-state image sensor with focal-plane digital photon-counting pixel array |
US5929434A (en) * | 1997-08-13 | 1999-07-27 | Rockwell Science Center, Llc | Ultra-low noise high bandwidth interface circuit for single-photon readout of photodetectors |
JP3581031B2 (ja) * | 1998-11-27 | 2004-10-27 | オリンパス株式会社 | 光検出装置 |
GB0201260D0 (en) * | 2002-01-21 | 2002-03-06 | Europ Org For Nuclear Research | A sensing and imaging device |
JP4071190B2 (ja) | 2003-12-02 | 2008-04-02 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
US7183531B2 (en) | 2004-03-31 | 2007-02-27 | Micron Technology, Inc. | Amplification with feedback capacitance for photodetector signals |
EP1643754A1 (en) | 2004-09-29 | 2006-04-05 | CSEM Centre Suisse d'Electronique et de Microtechnique SA | Highly sensitive solid-state image sensor |
CA2494602A1 (en) * | 2005-01-08 | 2006-07-08 | Karim S. Karim | Digital imaging apparatus and system |
-
2008
- 2008-09-01 EP EP08163384.4A patent/EP2160012B1/en not_active Not-in-force
-
2009
- 2009-07-30 US US12/512,307 patent/US8119972B2/en not_active Expired - Fee Related
- 2009-08-24 JP JP2009192821A patent/JP5014388B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5014388B2 (ja) | 単一光子画像形成素子 | |
JP2010063096A6 (ja) | 単一光子画像形成素子 | |
EP2362640B1 (en) | Compact low noise signal readout circuit and method for operating thereof | |
JP4315032B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
US5952659A (en) | Thermal infrared image sensor | |
JP4185771B2 (ja) | 固体撮像装置 | |
Lotto et al. | A sub-electron readout noise CMOS image sensor with pixel-level open-loop voltage amplification | |
US7804537B2 (en) | Combined linear-logarithmic image sensor | |
US5923369A (en) | Active pixel sensor cell with differential amplifier and array including same | |
WO2008146236A1 (en) | Circuit providing low-noise readout | |
JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
JP5735141B2 (ja) | Cmosイメージセンサ画素読み出し回路構造および画素構造 | |
KR20090023612A (ko) | Cmos 선형 전압/전류 듀얼-모드 촬상 장치 | |
JPWO2007099620A1 (ja) | 半導体集積回路 | |
Capoccia et al. | Experimental verification of the impact of analog CMS on CIS readout noise | |
USRE38499E1 (en) | Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output | |
JP5764066B2 (ja) | 電荷パルス検出回路及び1次元のアレイ | |
JP2015115745A (ja) | 固体撮像素子、撮像装置、および電子機器 | |
KR101194873B1 (ko) | 넓은 다이나믹 레인지를 가지는 고감도 cmos 영상 센서 장치 | |
Zlatanski et al. | Sub-500-ps temporal resolution streak-mode optical sensor | |
US7199828B2 (en) | Active pixel sensor cell array | |
CN115665574A (zh) | 一种新型像素电路及降噪方法 | |
KR101340839B1 (ko) | 고감도 cmos 영상 센서 장치 | |
US7132638B2 (en) | CCD imaging array with improved charge sensing circuit | |
Joshi et al. | Ultra-low-noise high-frame-rate ROIC for visible and infrared focal plane arrays |