KR101340839B1 - 고감도 ｃｍｏｓ 영상 센서 장치 - Google Patents

Abstract

본 발명은 감도가 높고, 다이나믹 레인지가 넓으며, 포토 다이오드의 리셋 전압을 조절할 수 있는 픽셀로 구성되는 CMOS 영상 센서에 관한 것이다.
CMOS 영상 센서 장치에 있어서, 단위 픽셀의 2차원적 배열로 구성되는 센서 장치로서, 단위 픽셀은 입력 광에 대응하여 전하를 생성하는 포토 다이오드; 생성된 전하를 전압으로 바꿔주는 전하증폭 트랜지스터와 피드백 커패시터; 포토 다이오드와 피드백 커패시터를 리셋하는 리셋 트랜지스터; 포토 다이오드의 리셋 전압을 조절하는 리셋 제어 단자; 및 단위 픽셀을 선택하는 두 개의 셀렉트 트랜지스터를 포함하는 고감도 CMOS 영상 센서 장치가 제공된다.

Description

고감도 ＣＭＯＳ 영상 센서 장치{HIGH-SENSITIVITY CMOS IMAGE SENSOR DEVICE}

본 발명은 감도가 높고, 다이나믹 레인지가 넓으며, 포토 다이오드의 리셋 전압을 조절할 수 있는 픽셀로 구성되는 CMOS 영상 센서에 관한 것이다.

영상 센서는 빛에 반응하는 반도체의 특성을 이용하여 전기적으로 영상을 만들어내는 장치를 말한다. 일반적으로 영상 센서는 수만에서 수천만 개에 이르는 단위 픽셀의 2차원 배열로 구성되며, 각 단위 픽셀은 입사하는 빛의 세기와 파장에 따라 각기 다른 전기적 신호를 발생시킨다. 이러한 전기적 신호는 통상적으로 아날로그 형태로 출력되고, ADC(Analog to Digital Converter)를 거치면서 디지털 신호로 변환되어 컴퓨터 모니터나 소형 액정 장치 등에 영상으로 표현된다. 반도체를 이용한 영상 센서는 디지털 카메라, 캠코더, 휴대폰 카메라 등의 근간이 되는 장치이며, 최근에는 진단 의료나 산업용 비파괴 검사 등 엑스선 영상 분야에도 많이 적용되고 있다.

이러한 영상 센서는 보편적으로 크게 두 가지 기술로 제조되는데, CCD(Charge Coupled Device) 방식과 CMOS(Complementary Metal-Oxide-Silicon) 방식이 그것이다. CCD 영상 센서는 구동 전압이 상대적으로 높고 전력 소모가 많으며, 신호처리 회로를 센서 내부에 탑재할 수 없어 시스템 집적화가 어렵다는 단점이 있다. 반면, CMOS 영상 센서는 저전압으로 동작 가능하며 전력 소모가 적을 뿐만 아니라, 기존의 CMOS 반도체 공정을 그대로 사용하여 제조되기 때문에 공정 스텝이 CCD에 비해 간단하고, 신호처리 회로를 집적설계 하여 시스템-온-칩(System-on-Chip)을 달성할 수 있다. 그러나 CMOS 영상 센서는 CCD 영상 센서에 비해 잡음과 암전류가 다소 높아 감도가 낮고 다이나믹 레인지가 좁다는 단점이 있어, 이를 향상시킬 수 있는 공정 기술과 픽셀 구조에 대한 연구가 활발히 진행되고 있다.

도 1은 종래의 고감도 CMOS CTIA(Capacitive Trans-Impedance Amplifier) 픽셀의 구성도이다. CTIA 픽셀(110)은 광감지 수단인 포토 다이오드(111), 3개의 NMOS 트랜지스터, 그리고 피드백 커패시터(115)로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(112)는 포토 다이오드를 소정의 전압으로 리셋(Reset) 시키는 역할을 하고, 전하증폭 트랜지스터(113)는 컬럼 출력 라인(120)을 통해 2차원 픽셀 배열의 각 컬럼마다 배치되어 있는 전류원(130)에 연결되어, 공통소스(Common Source) 증폭기 역할을 수행한다. 공통소스 증폭기의 입력(IN 노드)과 출력(OUT 노드) 사이에는 피드백 커패시터가 연결되고, 포토 다이오드에서 생성된 전하는 피드백 커패시터에 축적된다. 셀렉트 트랜지스터(114)는 전하증폭 트랜지스터의 드레인(즉, OUT 노드)과 컬럼 출력 라인 사이에 연결되어 픽셀의 어드레싱(Addressing)을 담당한다.

도 2는 CTIA 픽셀의 동작을 설명하기 위한 신호를 도시한 것이다. CTIA 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout) 이렇게 세 부분으로 나눌 수 있다. 먼저, 행(row) 선택 제어 신호에 의해 셀렉트 트랜지스터가 온(ON) 상태가 되면 CTIA가 형성된다. 이때, 리셋 트랜지스터가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + V_{GS . DR}으로 리셋 된다. 여기서, VSS는 음(-)의 전원 전압으로써 주로 접지(Ground)에 연결되며, V_{GS . DR}은 전하증폭 트랜지스터의 게이트-소스(Gate-Source) 전압이다. 포토 다이오드와 피드백 커패시터를 리셋한 후, 리셋 트랜지스터가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.

도 2의 V_OUT 그래프에서 점선은 셀렉트 트랜지스터가 온 상태일 때 V_OUT에 출력되는 신호이며, 실제 동작에서는 셀렉트 트랜지스터가 오프 상태이므로 실선과 같은 신호가 출력된다. 소정의 전하 축적 시간이 끝나면 빛에 의한 신호 전압과 리셋 전압을 모두 읽어 들이는데, 이 두 신호를 뺀 값이 최종 출력이 된다. 이러한 과정을 CDS(Correlated Double Sampling)라고 하며, 이를 통해 픽셀의 오프셋이나 플리커(flicker) 잡음 등을 제거할 수 있다.

일반적인 3-트랜지스터(3-Tr) 구조의 CMOS 픽셀에서는 포토 다이오드의 커패시턴스(C_PD)에 의해 감도와 다이나믹 레인지가 결정된다. 픽셀의 감도는 커패시턴스에 반비례하고, 다이나믹 레인지는 커패시턴스의 제곱근에 비례한다. 따라서, 포토 다이오드의 커패시턴스가 크면 감도는 낮아지지만 다이나믹 레인지가 증가하며, 픽셀의 감도를 높이기 위해 포토 다이오드의 커패시턴스를 작게 하면 다이나믹 레인지가 감소한다. 반면, 도 1의 CTIA 픽셀에서는 피드백 커패시턴스(C_FB)에 의해 감도가 결정되며, 3-Tr 구조의 픽셀에 비해 잡음이 매우 적다. 따라서, 작은 값의 C_FB를 선택하여 픽셀의 감도를 높였을 때, 다이나믹 레인지도 높게 유지할 수 있다는 장점이 있다. 한편, 다이나믹 레인지(DR)는 픽셀 잡음 레벨에 대한 신호 포화 레벨의 비율로서 일반적으로 다음과 같이 정의된다.

도 3은 도 1에 나타낸 CTIA 픽셀의 광량에 따른 출력 전압(V_OUT)을 그래프로 나타낸 것이다. 그래프에서 V_OUT이 VDD-V_{TH . SEL}(셀렉트 트랜지스터의 문턱전압)에 도달하면, 이 후에 광량이 증가하더라도 픽셀이 선형적으로 동작하지 않는 것을 알 수 있다. 또한, 셀렉트 트랜지스터의 소스(Source) 단자의 전압이 높아지기 때문에 바디 이펙트(Body Effect)에 의해 문턱전압은 더욱 높아진다. 따라서, 선형 동작 범위는 더욱 좁아지게 되고, 신호 포화 레벨이 낮아지므로 다이나믹 레인지는 감소하게 된다.

또한, 일반적인 3-Tr 구조에서 포토 다이오드의 리셋 전압은 전원 전압보다 리셋 트랜지스터의 문턱 전압만큼 작은 값으로 결정된다. 따라서, 전원 전압이 3.3V일 경우, 포토 다이오드에 걸리는 역방향 전압(Reverse Bias)은 대략 2.3 ~ 2.7V 정도가 된다. 그러나 도 1의 CTIA 픽셀에서는 포토 다이오드의 리셋 전압이 음의 전원 전압 보다 전하증폭 트랜지스터의 게이트-소스 전압만큼 높은 값으로 결정되며, 음의 전원 전압이 접지일 경우, 포토 다이오드에 걸리는 역방향 전압은 대략 0.5 ~ 0.8V 정도가 된다. 정해진 실리콘 공정에 대해 포토 다이오드의 특성은 역방향 전압에 의해 결정된다. CTIA 픽셀의 경우 3-Tr 구조에 비해 포토 다이오드에 걸리는 역방향 전압이 낮기 때문에 공핍 영역(Depletion Region)이 좁게 형성되는데, 이에 따라 입사광(특히 긴 파장의 빛)에 대한 양자효율(Quantum Efficiency)이 감소하는 문제가 발생하게 된다.

본 발명은 기존의 CMOS 영상 센서의 감도가 낮고 다이나믹 레인지가 좁다는 문제점을 해결하기 위한 것으로서, 셀렉트 트랜지스터의 위치와 개수를 변화시킴으로써 문턱 전압에 의한 신호 손실을 없애고, 선형 동작 범위를 증가시켜 넓은 다이나믹 레인지를 가지는 고감도 CTIA 픽셀 구조를 가지는 CMOS 영상 센서 장치를 제공하고자 한다.

또한, 전하증폭 트랜지스터의 소스 단자에 기판 전압과 분리된 별도의 전압을 연결함으로써 포토 다이오드의 리셋 전압을 조절하는 것을 목적으로 한다.

CMOS 영상 센서 장치에 있어서, 단위 픽셀의 2차원적 배열로 구성되는 센서 장치로서, 단위 픽셀은 입력 광에 대응하여 전하를 생성하는 포토 다이오드; 생성된 전하를 전압으로 바꿔주는 전하증폭 트랜지스터와 피드백 커패시터; 포토 다이오드와 피드백 커패시터를 리셋하는 리셋 트랜지스터; 포토 다이오드의 리셋 전압을 조절하는 리셋 제어 단자; 및 단위 픽셀을 선택하는 두 개의 셀렉트 트랜지스터를 포함하는 고감도 CMOS 영상 센서 장치가 제공된다.

일측에 있어서, 픽셀의 배열에 있어서, 각 컬럼(Column)은 컬럼 출력 라인을 통해 전류원에 연결되고, 전하증폭 트랜지스터를 상기 전류원에 연결하여 공통소스 증폭기 구조를 형성한다.

또 다른 측면에 있어서, 공통소스 증폭기의 입력과 출력 사이에 피드백 커패시터가 연결되며, 포토 다이오드에서 생성된 전하는 피드백 커패시터에 축적된다.

또 다른 측면에 있어서, 전류원은 하나의 PMOS 트랜지스터를 사용하거나 둘 이상의 PMOS 트랜지스터를 캐스코드(Cascode) 형태로 연결하여 사용한다.

또 다른 측면에 있어서, 전류원으로 사용되는 PMOS의 W/L 비율에 따라 단위 픽셀의 공통소스 증폭기에 공급되는 전하의 양이 결정되며, PMOS 트랜지스터의 게이트 단자에 걸리는 전압은 수학식을 통해 계산된다.

수학식:

(여기서, V_{TH . PMOS}는 전류원 PMOS의 문턱전압을 의미한다.)

또 다른 측면에 있어서, 리셋 제어 단자는 전하증폭 트랜지스터의 소스 단자에 연결되며, 기판 전압과 분리된 별도의 전압에 연결된다.

또 다른 측면에 있어서, 두 개의 셀렉트 트랜지스터에 있어서 한 개는 피드백 커패시터의 한 쪽 단자와 전하증폭 트랜지스터의 게이트 단자 사이에 연결되고, 나머지 한 개는 피드백 커패시터의 다른 한 쪽 단자와 전하증폭 트랜지스터의 드레인 단자에 연결된다.

또 다른 측면에 있어서, 두 개의 셀렉트 트랜지스터는 게이트를 연결하여 동시에 동작시킨다.

본 발명에 따르면, 셀렉트 트랜지스터의 위치와 개수를 변경하는 구조를 통해 셀렉트 트랜지스터 문턱 전압의 영향을 없애고 신호 포화 레벨을 높임으로써, 고감도를 유지하면서도 다이나믹 레인지가 넓은 CMOS 픽셀을 구현할 수 있다.

또한, 포토 다이오드의 리셋 전압을 외부에서 조절할 수 있게 하여 고감도를 유지하면서도 양자효율이 높은 CMOS 픽셀을 구현할 수 있으며, 기판 전압과 전하증폭 트랜지스터의 소스 단자를 분리된 별도의 전압에 연결함으로써 픽셀 내부에서 발생하는 기판연동잡음(Substrate Coupling Noise)을 없앨 수 있다.

도 1은 본 발명의 실시예에 있어서, 종래의 고감도 CMOS CTIA 픽셀의 구조를 보여주는 블록도이다.
도 2는 본 발명의 실시에에 있어서, 종래의 고감도 CMOS CTIA 픽셀의 동작을 설명하기 위한 신호를 도시한 것이다.
도 3은 본 발명의 실시예에 있어서, 종래의 고감도 CMOS CTIA 픽셀의 광량에 따른 출력 전압을 보여주는 그래프이다.
도 4는 본 발명의 실시예에 있어서, 고감도 CMOS 영상 센서의 단위 픽셀 구조를 도시한 도면이다.
도 5는 본 발명의 실시예에 있어서, 고감도 CMOS 영상 센서의 단위 픽셀의 광량에 따른 출력 전압을 보여주는 그래프이다.
도 6은 본 발명의 실시예에 있어서, 단위 픽셀에서 리셋 제어 단자의 전압(VREF)을 변화시킬 때의 광량에 따른 출력 전압을 도시한 그래프이다.
도 7은 본 발명의 실시예에 있어서, 하나의 PMOS 트랜지스터를 전류원으로 사용하는 영상 센서의 구조를 도시한 도면이다.
도 8은 전류원으로 두 개 이상의 PMOS 트랜지스터를 캐스코드 형태로 연결하여 공통소스 증폭기의 개루프 이득을 증가시킨 영상 센서의 구조를 보여주는 블록도이다.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 자세히 설명한다.

본 발명은 고감도 CMOS 영상 센서의 다이나믹 레인지(Dynamic Range)를 넓힐 수 있는 픽셀 구조를 제공하며, 전하증폭 트랜지스터의 소스 단자에 기판 전압과 분리된 별도의 전압을 연결함으로써, 포토 다이오드의 리셋 전압을 조절할 수 있는 고감도 CMOS 영상 센서 장치에 관한 것이다.

본 발명의 실시예에 있어서, 도 4는 고감도 CMOS 영상 센서의 단위 픽셀 구조(410)를 도시한 도면이다. 본 발명에 따르면, CMOS 영상 센서 장치에 있어서, 단위 픽셀(410)의 2차원적 배열로 구성되는 센서 장치로서, 단위 픽셀(410)은 입력 광에 대응하여 전하를 생성하는 포토 다이오드(411); 생성된 전하를 전압으로 바꿔주는 전하증폭 트랜지스터(413)와 피드백 커패시터(415); 포토 다이오드(411)와 피드백 커패시터(415)를 리셋하는 리셋 트랜지스터(412); 포토 다이오드의 리셋 전압을 조절하기 위한 리셋 제어 단자(416); 및 단위 픽셀을 선택하는 두 개의 셀렉트 트랜지스터(414)를 포함한다. 이러한 구성 요소를 포함하는 단위 픽셀(410)을 2차원적으로 배열함으로써 넓은 다이나믹 레인지를 가지는 고감도 CMOS 영상 센서 장치를 구현할 수 있는 것이다.

도 4의 포토 다이오드(411)는 CMOS 공정에서 구현할 수 있는 종래의 다양한 pn 접합으로 구성될 수 있으며, 공핍 영역을 넓히기 위해 주로 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현된다. 또한, 수광 효율을 최대화하기 위해 셀리시드(salicide) 형성을 방지하는 마스크(Mask)를 사용한다.

피드백 커패시터(415)는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP(Poly-insulator-Poly), MOS(Metal-Oxide-Semiconductor) 커패시터 등 종래의 다양한 구조로 구성될 수 있다.

또한, 픽셀 배열의 각 컬럼(Column)은 컬럼 출력 라인(420)을 통해 전류원(430)에 연결되고, 단위 픽셀(410)의 전하증폭 트랜지스터(413)가 전류원(430)에 연결됨으로써 공통소스 증폭기(Common Source Amplifier) 구조로 형성될 수 있다. 이러한 공통소스 증폭기의 입력과 출력 사이에는 피드백 커패시터(415)가 연결되고, 포토 다이오드(411)에서 생성된 전하는 피드백 커패시터(415)에 축적될 수 있다.

픽셀을 선택하는 두 개의 셀렉트 트랜지스터(414) 중 하나(414-1)는 피드백 커패시터(415)의 한 쪽 단자와 전하증폭 트랜지스터(413)의 게이트 단자 사이에 연결될 수 있으며, 나머지 하나(414-2)는 피드백 커패시터(415)의 다른 한 쪽 단자와 전하증폭 트랜지스터(413)의 드레인 단자에 연결될 수 있다. 두 개의 셀렉트 트랜지스터(414)의 게이트들을 연결하여 동시에 동작시킴으로써 영상 센서는 넓은 다이나믹 레인지를 얻을 수 있다.

전하증폭 트랜지스터(413)의 소스 단자에 연결되어 포토 다이오드(411)의 리셋 전압을 조절하는 역할을 하는 리셋 제어 단자(416)에는 포토 다이오드(411)의 리셋 전압을 조절하기 위한 별도의 전압(VREF)이 연결되며, 포토 다이오드(411)의 리셋 전압을 외부에서 조절할 수 있게 하여, 고감도를 유지하면서도 양자효율이 높은 CMOS 픽셀을 구현할 수 있다.

또한, 기판 전압과 전하증폭 트랜지스터(413)의 소스 단자, 즉 리셋 제어 단자(416)를 분리된 별도의 전압에 연결함으로써 단위 픽셀 내부에서 발생하는 기판연동잡음(Substrate Coupling Noise)을 없앨 수 있다.

도 4의 단위 픽셀로 구성되는 CMOS 영상 센서의 동작은 도 2에 나타낸 종래의 CTIA 픽셀의 동작과 동일하다.

도 2를 참조하여 설명하면, 본 발명에 따른 단위 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout)의 세 부분으로 나눌 수 있다. 먼저, 행(row) 선택 제어 신호에 의해 셀렉트 트랜지스터(414)가 온(ON) 상태가 되면 CTIA가 형성되는데, 이때 리셋 트랜지스터(412)가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + V_{GS . DR}으로 리셋 된다. 여기서, VSS는 음(-)의 전원 전압으로써 주로 접지(Ground)에 연결되며, V_GS.DR은 전하증폭 트랜지스터(413)의 게이트-소스(Gate-Source) 전압이다.

포토 다이오드(411)와 피드백 커패시터(415)를 리셋한 후, 리셋 트랜지스터(412)가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터(415)에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.

도 2의 V_OUT 그래프에서 점선은 셀렉트 트랜지스터(414)가 온(ON) 상태 일 때 V_OUT에 출력되는 신호이며, 실제 동작에서는 셀렉트 트랜지스터(414)가 오프(OFF) 상태이므로 실선과 같은 신호가 출력된다. 소정의 전하축적 시간이 끝나면 빛에 의한 신호 전압과 리셋 전압을 모두 읽어 들이는데, 이 두 신호를 뺀 값이 최종 출력이 된다. 이러한 과정을 CDS(Correlated Double Sampling)라고 하며, 이를 통해 픽셀의 오프셋이나 플리커(flicker) 잡음 등을 제거할 수 있다. 다만, 영상 센서의 응용 분야에 따라 CDS를 하지 않고 신호 전압만 읽어 들이는 것도 가능하다.

도 5는 본 발명에 의한 단위 픽셀의 광량에 따른 출력 전압(V_OUT)을 보여주는 그래프이다. 발명과의 비교를 위해 종래의 CTIA 픽셀의 광량에 따른 출력 전압을 점선으로 나타내었다. 종래의 픽셀에서 발생할 수 있는 셀렉트 트랜지스터의 문턱전압에 의한 왜곡을 없애줌으로써 선형적으로 동작하는 구간을 V_{OUT _ SAT}까지 증가시킬 수 있다. V_{OUT _ SAT}은 전류원의 동작 특성에 의해서 결정되는 값으로, 이는 트랜지스터로 구현되는 전류원이 포화 영역에서 동작하여 일정한 전류를 공급할 수 있도록 하는 최대 전압이다.

도 6은 본 발명이 제안하는 단위 픽셀(410)에서 리셋 제어 단자(416)의 전압(VREF)을 변화시킬 때의 광량에 따른 출력 전압을 보여주는 그래프이다. 인가하는 전압(VREF)을 변화 시키면, 피드백 커패시터(415)의 값에 의해 결정되는 기울기는 그대로 유지되지만, y 절편이 변화하는 것을 볼 수 있다. VREF를 증가시키면 픽셀의 선형 동작 영역이 줄어드는 반면, 포토 다이오드(411)의 역방향 전압이 커지므로 공핍 영역이 넓어진다. 그리고, VREF를 감소시키면 선형 동작 영역이 늘어나는 반면, 포토 다이오드(411)의 역방향 전압이 작아지므로 공핍 영역이 좁아진다. 이와 같은 트레이드 오프(Trade-off)를 이용하여 하나의 영상 센서를 요구 성능이 다른 여러 응용 분야에 활용할 수 있다.

본 발명에 있어서, 도 4의 전류원으로 나타나는 부분은 하나의 PMOS 트랜지스터를 사용하거나 둘 이상의 PMOS 트랜지스터를 캐스코드(Cascode) 형태로 연결하여 사용할 수 있다. 이와 관련된 일례로, 도 7과 도 8을 볼 수 있다.

도 7은 본 발명의 실시예로서, 전류원으로 하나의 PMOS 트랜지스터(730)를 사용한 영상 센서의 구조를 보여주는 블록도이다. PMOS 트랜지스터(730)의 W/L(Width/Length) 비율에 따라 각 단위 픽셀의 공통소스 증폭기에 공급되는 전류의 양이 결정되며, 이러한 전하증폭 트랜지스터(413)의 게이트-소스 전압도 이 값에 영향을 받을 수 있다.

한편, PMOS 트랜지스터의 게이트에 걸리는 전압(BIAS)에 따라 도 5의 V_{OUT _ SAT} 값이 다음과 같이 수학식 2로 결정될 수 있다.

여기서, V_{TH . PMOS}는 전류원인 PMOS의 문턱전압을 의미한다.

또한, PMOS 트랜지스터의 L 값, 에 따라 드레인-소스 저항, 즉 출력 저항이 결정되며, 이 값이 클수록 공통소스 증폭기의 개루프 이득이 커지게 되어 빛에 대한 반응이 선형적이고 잡음이 적다.

또 다른 일례로, 전류원으로 두 개 이상의 PMOS 트랜지스터를 캐스코드 형태로 사용하여 공통소스 증폭기의 개루프 이득을 증가시킬 수 있는 CMOS 영상 센서의 구조가 도 7에 도시되어 있다.

트랜지스터를 직렬로 연결하여 캐스코드 형태로 전류원을 구성할 경우, PMOS 트랜지스터를 하나만 사용할 때 보다 전류원의 출력 저항이 크게 증가하게 되므로 공통소스 증폭기의 개루프 이득이 크게 증가할 수 있다. 따라서, 상당히 선형적이고 잡음이 적은 고감도 픽셀을 구현할 수 있다.

본 발명에 따른 고감도 영상 센서는 배경이 어두운 환경에서도 대상 물체를 선명하게 표현할 수 있으며, 밝은 빛에 대한 퍼짐 현상을 없앨 수 있는 넓은 다이나믹 레인지를 가지는 픽셀로 구성될 수 있다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상술한 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

410: 단위 픽셀
411: 포토 다이오드
412: 리셋 트랜지스터
413: 전하증폭 트랜지스터
414: 셀렉트 트랜지스터
415: 피드백 커패시터
416: 리셋 제어 단자
420: 컬럼 출력 라인
430: 전류원
730: PMOS 트랜지스터 전류원
830: PMOS 트랜지스터 Cascode 전류원

Claims (8)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. CMOS 영상 센서 장치에 있어서,
   단위 픽셀의 2차원적 배열로 구성되는 센서 장치로서,
   상기 단위 픽셀은,
   입력 광에 대응하여 전하를 생성하는 포토 다이오드;
   상기 생성된 전하를 전압으로 바꿔주는 전하증폭 트랜지스터와 피드백 커패시터;
   상기 포토 다이오드와 상기 피드백 커패시터를 리셋하는 리셋 트랜지스터;
   상기 포토 다이오드의 리셋 전압을 조절하는 리셋 제어 단자; 및
   상기 단위 픽셀을 선택하는 두 개의 셀렉트 트랜지스터
   를 포함하고,
   상기 픽셀의 배열에 있어서,
   각 컬럼(Column)은 컬럼 출력 라인을 통해 전류원에 연결되고,
   상기 전하증폭 트랜지스터를 상기 전류원에 연결하여 공통소스 증폭기 구조를 형성하고,
   상기 전류원은,
   하나의 PMOS 트랜지스터를 사용하거나 둘 이상의 PMOS 트랜지스터를 캐스코드(Cascode) 형태로 연결하여 사용하고,
   상기 전류원으로 사용되는 PMOS의 W/L 비율에 따라 상기 단위 픽셀의 공통소스 증폭기에 공급되는 전하의 양이 결정되며,
   상기 PMOS 트랜지스터의 게이트 단자에 걸리는 전압은 수학식을 통해 계산되는 것
   을 특징으로 하는 고감도 CMOS 영상 센서 장치.
   수학식:
   

   

   
   (여기서, V_TH.PMOS는 상기 전류원 PMOS의 문턱전압을 의미한다.)
6. CMOS 영상 센서 장치에 있어서,
   단위 픽셀의 2차원적 배열로 구성되는 센서 장치로서,
   상기 단위 픽셀은,
   입력 광에 대응하여 전하를 생성하는 포토 다이오드;
   상기 생성된 전하를 전압으로 바꿔주는 전하증폭 트랜지스터와 피드백 커패시터;
   상기 포토 다이오드와 상기 피드백 커패시터를 리셋하는 리셋 트랜지스터;
   상기 포토 다이오드의 리셋 전압을 조절하는 리셋 제어 단자; 및
   상기 단위 픽셀을 선택하는 두 개의 셀렉트 트랜지스터
   를 포함하고,
   상기 리셋 제어 단자는 상기 전하증폭 트랜지스터의 소스 단자에 연결되며, 기판 전압과 분리된 별도의 전압에 연결되는 것
   을 특징으로 하는 고감도 CMOS 영상 센서 장치.
7. 제6항에 있어서,
   상기 두 개의 셀렉트 트랜지스터에 있어서,
   한 개는 상기 피드백 커패시터의 한 쪽 단자와 상기 전하증폭 트랜지스터의 게이트 단자 사이에 연결되고,
   나머지 한 개는 상기 피드백 커패시터의 다른 한 쪽 단자와 상기 전하증폭 트랜지스터의 드레인 단자에 연결되는 것
   을 특징으로 하는 고감도 CMOS 영상 센서 장치.
8. 제7항에 있어서,
   상기 두 개의 셀렉트 트랜지스터는 게이트를 연결하여 동시에 동작시키는 것
   을 특징으로 하는 고감도 CMOS 영상 센서 장치.

Images