JP3536896B2

JP3536896B2 - 固体撮像素子

Info

Publication number: JP3536896B2
Application number: JP07521698A
Authority: JP
Inventors: 知行渡部
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1998-03-24
Filing date: 1998-03-24
Publication date: 2004-06-14
Anticipated expiration: 2018-03-24
Also published as: JPH11274463A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＭＯＳ型の固
体撮像素子などの、増幅型の固体撮像素子に関する。

【０００２】

【従来の技術】撮像装置やイメージセンサなどに用いら
れる固体撮像素子としては、ＣＣＤを用いたものなど、
各種のものが考えられているが、最近、ＣＭＯＳ型の固
体撮像素子などの、増幅型の固体撮像素子が研究されて
いる。

【０００３】例えば、文献１「日経マイクロデバイス、
１９９７年７月号、第１２０〜１２５頁、復活に賭ける
ＭＯＳ型固体撮像素子」には、第１２４頁の図８（ｃ）
に「アクティブ方式（フォト・ゲート型）」として、図
５に示すようなＣＭＯＳ型の固体撮像素子の画素構造が
示されている。

【０００４】ただし、図５では、文献１のフォト・ゲー
トを、光起電力を発生する機能として統一的に受光部と
して、ホトダイオードの記号で示し、文献１の転送ゲー
トを、実用上の呼称であるシャッタトランジスタとし
て、ＭＯＳトランジスタの記号で示し、文献１の選択回
路のうちの上側のトランジスタは、増幅素子として機能
するので、増幅トランジスタとして示し、選択回路のう
ちの下側のトランジスタは、スイッチング素子として機
能するので、スイッチングトランジスタとして示し、文
献１のリセット・ゲートは、リセットトランジスタとし
て示し、それぞれに符号を付した。

【０００５】受光部１の一端は、所定電位Ｖｐｏの点に
接続する。所定電位Ｖｐｏとしては、接地電位を用いる
ことが多い。受光部１の、出力電圧Ｖｐｄが得られる他
端は、シャッタトランジスタ２を介して、増幅トランジ
スタ３のゲートに接続する。

【０００６】受光部１では、受光量に応じた出力電圧Ｖ
ｐｄを発生し、シャッタトランジスタ２がオンにされた
とき、そのわずかなオン電圧を無視すれば、増幅トラン
ジスタ３のゲート電圧は、受光部１の出力電圧Ｖｐｄと
等しくなる。

【０００７】そして、増幅トランジスタ３はソースホロ
ワとして働くので、増幅トランジスタ３のソース電圧
は、ゲート電圧から増幅トランジスタ３のゲート・ソー
ス間の閾値電圧Ｖｔｈを差し引いた電圧、Ｖｐｄ−Ｖｔ
ｈとなり、このソース電圧が、スイッチングトランジス
タ４を介して、画素１０の出力端子に読み出される。

【０００８】したがって、スイッチングトランジスタ４
のわずかなオン電圧も無視すれば、画素１０の出力電圧
Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｐｄ−Ｖｔｈ …（１）となる。

【０００９】シャッタトランジスタ２およびスイッチン
グトランジスタ４をオンさせることによる、出力電圧Ｖ
ｏｕｔの読み出しは、一般にＸＹマトリックス状のスキ
ャナ回路によって行う。

【００１０】リセットトランジスタ５は、受光部１に蓄
積された信号電荷を定期的に排出して、受光部１の出力
電圧Ｖｐｄを所定電位にリセットするためのもので、こ
の例では、所定電位として電源電圧ＶＤＤが用いられ
る。リセット時には、シャッタトランジスタ２およびリ
セットトランジスタ５をオンにし、これによって、受光
部１の出力電圧Ｖｐｄおよび増幅トランジスタ３のゲー
ト電圧を所定電位、この例では電源電圧ＶＤＤにリセッ
トする。

【００１１】この固体撮像素子の特長は、第１に、増幅
トランジスタ３で増幅した信号を読み出すので、高感度
であることである。第２に、ＣＭＯＳ回路を用いるの
で、低消費電力であることである。標準的なＣＭＯＳ型
の固体撮像素子は、ＣＣＤ固体撮像素子に比べて、消費
電力が約１／１０である。第３に、標準的なＣＭＯＳプ
ロセスを使用し、ＣＣＤ固体撮像素子のように専用プロ
セスを必要としないので、低コストであることである。

【００１２】第４に、ランダムアクセスが可能なことで
ある。この固体撮像素子では、受光部１の電荷を取り出
さないので、画素１０から出力電圧Ｖｏｕｔを読み出し
ても、受光部１の出力電圧Ｖｐｄは変化しない。したが
って、一度形成した画像を損なわずに、画像を何度でも
読み出すことができる。そのため、任意のアドレスをラ
ンダムにアクセスして読み出すことができる。

【００１３】第５に、この従来例のようにシャッタトラ
ンジスタ（転送ゲート）２を設ける場合には、シャッタ
時間を変化させることができることである。すなわち、
シャッタトランジスタ２を所望のタイミングで短時間、
オンさせることによって、受光部１の光起電力を、増幅
トランジスタ３のゲート容量に蓄積し、保持しておくこ
とができ、上記のオン時間のタイミングを制御すれば、
シャッタ時間を変えることができる。

【００１４】しかしながら、この従来の固体撮像素子
は、画素１０の出力電圧Ｖｏｕｔが、式（１）で表され
るようにＶｐｄ−Ｖｔｈとなり、画素１０の出力電圧Ｖ
ｏｕｔに、増幅トランジスタ３の閾値電圧Ｖｔｈが、そ
のまま現れるので、画素１０の出力電圧Ｖｏｕｔを、そ
のまま出力信号として取り出す場合には、画素１０ごと
の増幅トランジスタ３の閾値電圧Ｖｔｈのばらつきが、
そのまま固定パターンノイズ（ＦＰＮ）となる欠点があ
る。

【００１５】しかも、ＭＯＳトランジスタの閾値電圧Ｖ
ｔｈは、素子ごとのばらつきが大きく、一般的なＣＭＯ
Ｓプロセスでは、素子ごとのばらつきが１０ｍＶｐｐ以
上となることも多い。すなわち、従来のＣＭＯＳ型の固
体撮像素子では、固定パターンノイズが１０ｍＶｐｐ以
上となることも多い。高画質を得るには、固定パターン
ノイズは１〜２ｍＶｐｐ程度以下が望ましいので、従来
のＣＭＯＳ型の固体撮像素子で、画素１０の出力電圧Ｖ
ｏｕｔを、そのまま出力信号として取り出すと、非常に
低画質となる問題がある。

【００１６】そこで、このような画素ごとの増幅トラン
ジスタの閾値電圧のばらつきを、画素外部の読み出し回
路によってキャンセルして、固定パターンノイズを低減
することが考えられている。

【００１７】具体的に、文献２「ＩＥＥＥＪＯＵＲＮ
ＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴ
Ｓ，ＶＯＬ．３２，ＮＯ．２，ＦＥＢＲＵＡＲＹ１９
９７，ｐｐ１８７〜１９７『ＣＭＯＳＡｃｔｉｖｅ
ＰｉｘｅｌＩｍａｇｅＳｅｎｓｏｒｓｆｏｒＨ
ｉｇｈｌｙＩｎｔｅｇｒａｔｅｄＩｍａｇｉｎｇＳ
ｙｓｔｅｍｓ』」には、第１９０頁の図３（ａ）に「Ｃ
ＭＯＳＡＰＳｕｎｉｔｃｅｌｌａｎｄｃｒｏ
ｗｂａｒｃｉｒｃｕｉｔ」として、図６に示すような
画素構造および読み出し回路が示されている。

【００１８】画素１０は、基本的に、図５に示した文献
１のそれと同じである。ただし、図６では、文献２のホ
トゲートＰＧを受光部１とし、転送ゲートＴＸをシャッ
タトランジスタ２とし、画素内ソースホロワＭＩＮを増
幅トランジスタ３とし、列選択トランジスタＭＸをスイ
ッチングトランジスタ４とし、リセットトランジスタＭ
Ｒをリセットトランジスタ５とする。したがって、画素
１０の出力電圧には、画素１０ごとの増幅トランジスタ
３の閾値電圧Ｖｔｈのばらつきが、そのまま現れる。

【００１９】文献２の固体撮像素子は、リセット時と受
光後の２回、画素１０から出力電圧を読み出し、両者の
差を正味の出力電圧として取り出すことによって、画素
１０の出力電圧に含まれる、増幅トランジスタ３の閾値
電圧Ｖｔｈをキャンセルするものである。

【００２０】そのため、文献２の固体撮像素子では、画
素１０の外部に、画素１０内の増幅トランジスタ３に対
する負荷を構成するトランジスタＭＬＮが設けられると
ともに、信号用のスイッチＭＳＨＳおよび容量ＣＳを有
する読み出し回路２１Ｓと、参照用のスイッチＭＳＨＲ
および容量ＣＲを有する読み出し回路２１Ｒとが設けら
れる。

【００２１】リセット時には、リセットトランジスタ５
がオンにされることによって、増幅トランジスタ３のゲ
ート電圧ＦＤが、電源電圧ＶＤＤにリセットされる。こ
のリセット時、画素１０から出力電圧が読み出され、そ
の読み出された出力電圧が、スイッチＭＳＨＲを介して
容量ＣＲに蓄えられて、参照電圧ＶＯＵＴＲとして、読
み出し回路２１Ｒから読み出される。

【００２２】さらに、受光部１の受光後に画素１０から
得られた出力電圧が、スイッチＭＳＨＳを介して容量Ｃ
Ｓに蓄えられて、信号電圧ＶＯＵＴＳとして、読み出し
回路２１Ｓから読み出される。その後、信号電圧ＶＯＵ
ＴＳと参照電圧ＶＯＵＴＲとの差が求められ、その差が
正味の出力電圧として取り出される。

【００２３】したがって、リセット時の参照電圧ＶＯＵ
ＴＲから受光後の信号電圧ＶＯＵＴＳへの変化分だけ
が、正味の出力電圧として取り出されることになり、信
号電圧ＶＯＵＴＳと参照電圧ＶＯＵＴＲには、ともに増
幅トランジスタ３の閾値電圧Ｖｔｈが含まれるので、正
味の出力電圧としては、閾値電圧Ｖｔｈを含まないもの
が得られる。

【００２４】ただし、２つの読み出し回路２１Ｓおよび
２１Ｒがあるため、その間のオフセット電圧が問題にな
る。すなわち、この固体撮像素子では、容量ＣＳに蓄え
られた電圧と容量ＣＲに蓄えられた電圧とが等しいと
き、信号電圧ＶＯＵＴＳと参照電圧ＶＯＵＴＲとが等し
くなる必要があるが、読み出し回路２１Ｓおよび２１Ｒ
のトランジスタ定数のばらつきによって、容量ＣＳに蓄
えられた電圧と容量ＣＲに蓄えられた電圧とが等しくて
も、信号電圧ＶＯＵＴＳと参照電圧ＶＯＵＴＲとは、わ
ずかに異なる。これが、オフセット電圧である。

【００２５】そのため、文献２の固体撮像素子では、さ
らに別のタイミングで、このオフセット電圧を検出し、
記憶しておいて、そのオフセット電圧を、信号電圧ＶＯ
ＵＴＳと参照電圧ＶＯＵＴＲとの差から差し引くことに
よって、最終的な出力を得るようにする。

【００２６】すなわち、容量ＣＳと容量ＣＲとの間に、
トランジスタＭＳ１，ＭＣＢ，ＭＳ２からなる回路２２
を接続し、あるタイミングで、トランジスタＭＳ１，Ｍ
ＣＢ，ＭＳ２をオンにして、容量ＣＳと容量ＣＲとの間
を短絡し、容量ＣＳと容量ＣＲとを同電位にして、この
ときの信号電圧ＶＯＵＴＳと参照電圧ＶＯＵＴＲとの差
を、オフセット電圧として記憶しておく。そして、この
オフセット電圧を、後で上記の受光後の信号電圧ＶＯＵ
ＴＳとリセット時の参照電圧ＶＯＵＴＲとの差から差し
引く。

【００２７】以上によって、文献２の固体撮像素子で
は、画素１０ごとの増幅トランジスタ３の閾値電圧Ｖｔ
ｈのばらつきがキャンセルされ、２つの読み出し回路２
１Ｓ，２１Ｒ間のオフセット電圧も打ち消されて、固定
パターンノイズが１ｍＶｐｐ程度に低減される。

【００２８】さらに、文献３「映像情報メディア学会技
術報告、第２１巻、第６１号、第１３〜１８頁、ＩＰＵ
９７−４９（１９９７年１０月２３日）『電流モードア
クティブピクセルセンサ用オンチップ信号処理』」に
は、増幅型の固体撮像素子で、画素外部の読み出し回路
として文献２とは別の方式を取ることによって、画素ご
との増幅トランジスタの定数のばらつきをキャンセルし
て、固定パターンノイズを抑圧することが示されてい
る。

【００２９】文献３は、電流出力の増幅型イメージセン
サであるＣＭＤ（ＣｈａｒｇｅＭｏｄｕｌａｔｉｏｎ
Ｄｅｖｉｃｅ：電荷変調素子）を対象として、電流出
力の画素に対する画素外部の電流読み出し回路を工夫し
たもので、画素の出力が電流であること以外は、基本的
に文献２と同様の思想による。

【００３０】すなわち、文献３では、まず、リセット時
の画素の出力電流を参照電流として検出し、次に、受光
後の画素の出力電流を信号電流として検出し、その後、
両者の差の電流を正味の出力電流として取り出すことに
よって、画素ごとの増幅トランジスタの定数のばらつき
をキャンセルする。

【００３１】これに加えて、文献３では、電流読み出し
回路自体を、オフセット電流が非常に小さくなるように
工夫している。具体的に、オフセット電流の小さい電流
検出回路を実現するために、アナログＭＯＳ回路の要素
回路であるカレントコピア回路（セル）を利用してい
る。

【００３２】カレントコピア回路（セル）自体は、文献
４「ＥＬＥＣＴＲＯＮＩＣＳＬＥＴＴＥＲＳ，ＶＯ
Ｌ．２４，ＮＯ．２５，ＤＥＣＥＭＢＥＲ１９８８，
ｐｐ１５６０〜１５６２『ＣＵＲＲＥＮＴＣＯＰＩＥ
ＲＣＥＬＬＳ』」に詳細に紹介されている。

【００３３】図７に、文献３の第１４頁の図１に簡潔に
紹介されたカレントコピア回路（セル）を示す。カレン
トコピア回路は、よく知られているトランジスタ差動対
を用いたカレントミラー回路を高精度化したものと考え
てよい。トランジスタ差動対を用いたカレントミラー回
路は、入力電流と等しい出力電流（吸い込み電流）を発
生する。しかし、差動対を構成するトランジスタの定数
の差によって、入力電流と出力電流はわずかに異なり、
オフセットを生じる。

【００３４】これに対して、文献３に示された図７のカ
レントコピア回路は、一つのＭＯＳトランジスタＭＭを
用い、Ｐｈａｓｅ０とＰｈａｓｅ１の２つのタイミング
を用いることによって、トランジスタＭＭの閾値電圧Ｖ
ｔｈがキャンセルされるものである。

【００３５】すなわち、図７のカレントコピア回路は、
トランジスタＭＭ、容量ＣおよびスイッチＳＸ，ＳＹ，
ＳＺからなり、Ｐｈａｓｅ０では、スイッチＳＸ，ＳＹ
がオンにされ、スイッチＳＺがオフにされて、トランジ
スタＭＭに入力電流Ｉ０が流れ、平衡状態に達すると、
トランジスタＭＭのゲート電圧は、入力電流Ｉ０に応じ
た、トランジスタＭＭの閾値電圧Ｖｔｈにほぼ等しい電
圧Ｖとなり、この電圧Ｖが容量Ｃに保持される。

【００３６】Ｐｈａｓｅ１では、スイッチＳＸ，ＳＹが
オフにされ、スイッチＳＺがオンにされて、トランジス
タＭＭのドレインが負荷に接続される。このとき、容量
Ｃの電圧、すなわちトランジスタＭＭのゲート電圧は、
上記の電圧Ｖに保持されるので、トランジスタＭＭの吸
い込み電流、すなわち出力電流Ｉ１は、入力電流Ｉ０と
等しくなる。

【００３７】このカレントコピア回路では、トランジス
タ差動対を用いずに、一つのトランジスタＭＭを用い
て、その閾値電圧Ｖｔｈを記憶しておき、後で、その閾
値電圧Ｖｔｈを利用するので、出力電流Ｉ１が入力電流
Ｉ０に確実に一致し、高精度のカレントミラー回路が形
成される。

【００３８】そして、文献３では、第１５頁の図３に
「ＦＰＮ抑圧回路の構成」として示されるように、この
ようなカレントコピア回路を利用して画素外部の電流読
み出し回路を構成することによって、画素ごとの増幅ト
ランジスタの定数のばらつきをキヤンセルして、固定パ
ターンノイズを抑圧する。

【００３９】

【発明が解決しようとする課題】上述したように、文献
１に示され、図５に示した画素構造の固体撮像素子は、
画素１０の出力電圧Ｖｏｕｔに、増幅トランジスタ３の
閾値電圧Ｖｔｈが、そのまま現れるので、画素１０の出
力電圧Ｖｏｕｔを、そのまま出力信号として取り出す場
合には、画素１０ごとの増幅トランジスタ３の閾値電圧
Ｖｔｈのばらつきが、そのまま固定パターンノイズとな
るとともに、ＭＯＳトランジスタの閾値電圧Ｖｔｈの素
子ごとのばらつきは１０ｍＶｐｐ以上となることも多い
ため、固定パターンノイズが、高画質が得られる１〜２
ｍＶｐｐ程度以下に比べてかなり大きい、１０ｍＶｐｐ
以上にもなるような大きいものとなり、非常に低画質と
なる問題がある。

【００４０】これに対して、文献２に示され、図６に示
した画素構造および読み出し回路を有する固体撮像素子
によれば、上述したように、画素１０ごとの増幅トラン
ジスタ３の閾値電圧Ｖｔｈのばらつきがキャンセルさ
れ、２つの読み出し回路２１Ｓ，２１Ｒ間のオフセット
電圧も打ち消されて、固定パターンノイズが著しく低減
される。

【００４１】しかしながら、この固体撮像素子では、
（１）リセット時の画素出力電圧の読み出し、（２）そ
の読み出した画素出力電圧の容量ＣＲへの蓄積と、参照
電圧ＶＯＵＴＲとしての読み出し、（３）受光後の画素
出力電圧の読み出し、（４）その読み出した画素出力電
圧の容量ＣＳへの蓄積と、信号電圧ＶＯＵＴＳとしての
読み出し、（５）受光後の信号電圧ＶＯＵＴＳとリセッ
ト時の参照電圧ＶＯＵＴＲとの差の演算、（６）オフセ
ット電圧の検出記憶、（７）受光後の信号電圧ＶＯＵＴ
Ｓとリセット時の参照電圧ＶＯＵＴＲとの差からオフセ
ット電圧を差し引く演算、というシーケンスによって、
最終的な出力信号を得なければならず、固定パターンノ
イズが低減された高精度の出力信号が得られるものの、
読み出し回路が著しく複雑になるとともに、動作に時間
がかかって固体撮像素子を高速で駆動することができな
い欠点がある。

【００４２】また、文献３に示された増幅型イメージセ
ンサも、画素の出力が電圧ではなく電流であり、かつ画
素外部の読み出し回路はカレントコピア回路を利用した
電流読み出し回路である点で、文献２とは異なるが、文
献２と同様に、画素ごとの増幅トランジスタの定数のば
らつきを、画素外部の読み出し回路によってキャンセル
して、固定パターンノイズを低減するため、読み出し回
路が著しく複雑になるとともに、動作に時間がかかって
固体撮像素子を高速で駆動することができない欠点があ
る。

【００４３】そこで、この発明は、特に、電圧出力の増
幅型の固体撮像素子において、画素構造を工夫すること
によって、それぞれの画素の出力電圧として、その画素
内の増幅トランジスタの閾値電圧を含まない電圧が得ら
れるようにして、画素ごとの増幅トランジスタの閾値電
圧のばらつきが、本質的に固定パターンノイズとなら
ず、画素の出力電圧を、そのまま出力信号として取り出
す場合でも、固定パターンノイズを著しく低減すること
ができ、これによって、読み出し回路を著しく簡単に構
成することができるとともに、固体撮像素子を高速で駆
動することができるようにしたものである。

【００４４】

【課題を解決するための手段】この発明の固体撮像素子
は、複数の画素を備え、それぞれの画素ごとに、画素内
の受光部の出力電圧が画素内の増幅トランジスタのゲー
ト・ソース間を介して画素外部に読み出される固体撮像
素子において、それぞれの画素内に、リセットトランジ
スタを有し、そのリセットトランジスタは、そのドレイ
ン・ソース間またはソース・ドレイン間が上記増幅トラ
ンジスタのドレイン・ゲート間に接続されているととも
に、当該画素内の上記受光部のリセット時、当該画素内
の上記増幅トランジスタのソースにリセット用の定電圧
が印加され、かつ当該画素内の上記リセットトランジス
タがオンにされて、当該画素内の上記受光部に、上記定
電圧と上記増幅トランジスタのゲート・ソース間の閾値
電圧との和がリセット電圧として印加されることを特徴
とする。

【００４５】

【作用】上記のように構成した、この発明の固体撮像素
子においては、所定の定電圧をＶｒｅｆ、画素内の増幅
トランジスタのゲート・ソース間の閾値電圧をＶｔｈと
すると、受光部のリセット時、上記のリセット回路によ
って、Ｖｐｄ１＝Ｖｒｅｓｅｔ＝Ｖｒｅｆ＋Ｖｔｈで表
されるリセット電圧が、受光部に印加され、受光部の容
量に一旦保存される。

【００４６】次に受光部が受光すると、受光後の受光部
の電圧Ｖｐｄ２は、上記のリセット電圧Ｖｒｅｓｅｔ
に、受光による電圧変化分ΔＶが加わった電圧として、
Ｖｐｄ２＝Ｖｒｅｓｅｔ＋ΔＶ＝Ｖｒｅｆ＋Ｖｔｈ＋Δ
Ｖとなる。

【００４７】そして、読み出し時には、この受光後の受
光部の電圧Ｖｐｄ２が、増幅トランジスタのゲート・ソ
ース間を介して画素外部に読み出されるので、画素の出
力電圧Ｖｏｕｔは、受光後の受光部の電圧Ｖｐｄ２か
ら、増幅トランジスタのゲート・ソース間の閾値電圧Ｖ
ｔｈが差し引かれた電圧として、Ｖｏｕｔ＝Ｖｐｄ２−
Ｖｔｈ＝Ｖｒｅｆ＋ΔＶとなる。したがって、画素の出
力電圧Ｖｏｕｔには、その画素内の増幅トランジスタの
閾値電圧Ｖｔｈが全く現れない。

【００４８】すなわち、この発明の固体撮像素子におい
ては、リセット時、画素内の増幅トランジスタの閾値電
圧を含むリセット電圧が、その画素内の受光部に印加さ
れることによって、読み出し時、その閾値電圧が自動的
にキャンセルされて、それぞれの画素の出力電圧とし
て、その画素内の増幅トランジスタの閾値電圧を含まな
い電圧が得られる。

【００４９】したがって、画素ごとの増幅トランジスタ
の閾値電圧のばらつきが、本質的に固定パターンノイズ
とならず、画素の出力電圧を、そのまま出力信号として
取り出す場合でも、固定パターンノイズを著しく低減す
ることができる。

【００５０】また、このように画素の出力電圧を１回だ
け読み出して、そのまま出力信号とすることができるの
で、読み出し回路を著しく簡単に構成することができる
とともに、固体撮像素子を高速で駆動することができ
る。

【００５１】しかも、受光部に上記のリセット電圧を印
加するリセット回路も、少数の素子によって簡単かつ容
易に実現することができる。

【００５２】

【発明の実施の形態】図１は、この発明の固体撮像素子
の一実施形態の画素構造を示し、受光部およびシャッタ
トランジスタの部分を、素子断面およびエネルギーバン
ド構造として模式的に示し、その他の部分を、回路記号
によって示したものである。

【００５３】この実施形態は、ＣＭＯＳ型の固体撮像素
子とするとともに、それぞれの画素１０は、受光部１、
シャッタトランジスタ２、増幅トランジスタ３、スイッ
チングトランジスタ４、および２つのリセットトランジ
スタ７，８を有するものとした場合である。

【００５４】受光部１は、図ではホトダイオードとした
が、ホトダイオードに限らず、ホトゲートなど、受光に
より電荷を蓄積し、光起電力を発生するものであればよ
い。受光部１の一端は、所定電位Ｖｐｏの点に接続す
る。所定電位Ｖｐｏとしては、例えば接地電位を用い
る。

【００５５】シャッタトランジスタ２は、転送ゲートと
同じもので、必須ではないが、これを設ける場合には、
上述したようにシャッタ時間を可変にすることができ
る。受光部１の、出力電圧Ｖｐｄが得られる他端は、こ
のシャッタトランジスタ２を介して、増幅トランジスタ
３のゲートに接続し、シャッタトランジスタ２のゲート
に、シャッタ制御信号φｓｈｕｔｔｅｒを供給する。

【００５６】また、増幅トランジスタ３のソースに、ス
イッチングトランジスタ４のドレインを接続し、増幅ト
ランジスタ３のドレインに、画素外部の定電流源６か
ら、定電流の参照電流Ｉｒｅｆを供給し、スイッチング
トランジスタ４のゲートに、読み出し制御信号φｒｏｗ
を供給する。

【００５７】さらに、リセットトランジスタ７のドレイ
ンを、増幅トランジスタ３のドレインに接続し、リセッ
トトランジスタ７のソースを、増幅トランジスタ３のゲ
ートに接続し、リセットトランジスタ８のドレインを、
増幅トランジスタ３のソースに接続し、リセットトラン
ジスタ８のソースに、所定の定電圧である参照電圧Ｖｒ
ｅｆを供給し、リセットトランジスタ７および８のゲー
トに、リセット制御信号φｒｅｓｅｔを供給する。

【００５８】そして、図では省略したが、画素外部にお
いて、スイッチングトランジスタ４のソースに負荷を接
続して、スイッチングトランジスタ４のソースから、画
素１０の出力電圧Ｖｏｕｔを取り出す。

【００５９】上述した画素構造の固体撮像素子は、
（１）受光部１のリセット、（２）受光部１での受光
（蓄積）、（３）受光部１から増幅トランジスタ３への
電圧転送、（４）画素１０からの出力電圧Ｖｏｕｔの読
み出し、というシーケンスによって駆動する。

【００６０】まず、リセット時には、リセット制御信号
φｒｅｓｅｔおよびシャッタ制御信号φｓｈｕｔｔｅｒ
を高レベルにして、リセットトランジスタ７，８および
シャッタトランジスタ２をオンにし、読み出し制御信号
φｒｏｗを低レベルにして、スイッチングトランジスタ
４はオフにする。

【００６１】このとき、受光部１をホトダイオードの記
号で示し、オフにされたスイッチングトランジスタ４を
省略し、オンにされたシャッタトランジスタ２およびリ
セットトランジスタ７，８のドレイン・ソースを短絡し
て示すと、画素１０は図２（Ａ）の等価回路のようにな
る。

【００６２】図２（Ａ）から、より明らかなように、リ
セット時、定電流源６からの参照電流Ｉｒｅｆが、増幅
トランジスタ３のドレイン・ソースに流れ、図２（Ａ）
では短絡して示したリセットトランジスタ８のドレイン
・ソースに流れて、参照電圧Ｖｒｅｆが与えられるライ
ンを通じて画素外部に流出する。

【００６３】したがって、増幅トランジスタ３のゲート
・ソース間の電圧Ｖｔｈは、増幅トランジスタ３のドレ
イン・ソースに流れる電流が参照電流Ｉｒｅｆと等しく
なるときの電圧値に定まり、受光部１の電圧Ｖｐｄ１
は、これをＶｒｅｓｅｔとすると、に定まる。

【００６４】すなわち、受光部１には、所定の定電圧で
ある参照電圧Ｖｒｅｆと増幅トランジスタ３のゲート・
ソース間の電圧Ｖｔｈとの和の電圧Ｖｒｅｓｅｔが、リ
セット電圧として印加されることになる。

【００６５】この場合、増幅トランジスタ３のドレイン
電流が、定電流源６によってＩｒｅｆに定められ、これ
によって、増幅トランジスタ３のゲート・ソース間の電
圧Ｖｔｈが、ドレイン電流Ｉｒｅｆを生じるような電圧
に定められるので、増幅トランジスタ３のゲート・ソー
ス間の電圧Ｖｔｈとしては、ドレイン電流Ｉｒｅｆに対
応するような閾値電圧を生じる。

【００６６】したがって、上記のリセット電圧Ｖｒｅｓ
ｅｔは、所定の定電圧である参照電圧Ｖｒｅｆと増幅ト
ランジスタ３のゲート・ソース間の閾値電圧Ｖｔｈとの
和となり、増幅トランジスタ３の閾値電圧Ｖｔｈが、リ
セット電圧Ｖｒｅｓｅｔ中に、すなわち受光部１の電圧
Ｖｐｄ１中に保存されるようになる。

【００６７】次に、受光（蓄積）時には、リセット制御
信号φｒｅｓｅｔ、シャッタ制御信号φｓｈｕｔｔｅｒ
および読み出し制御信号φｒｏｗを、すべて低レベルに
して、リセットトランジスタ７，８、シャッタトランジ
スタ２およびスイッチングトランジスタ４を、すべてオ
フにする。

【００６８】したがって、リセット後、所望の受光期間
だけ経過した後の、受光部１の電圧Ｖｐｄ２は、で表されるように、上記のリセット電圧Ｖｒｅｓｅｔ
に、受光による電圧変化分ΔＶが加わった電圧となる。
したがって、増幅トランジスタ３の閾値電圧Ｖｔｈは、
受光後の受光部１の電圧Ｖｐｄ２中にも保存されるよう
になる。

【００６９】次に、受光部１から増幅トランジスタ３へ
の電圧転送時には、シャッタ制御信号φｓｈｕｔｔｅｒ
を高レベルにして、シャッタトランジスタ２をオンに
し、リセット制御信号φｒｅｓｅｔおよび読み出し制御
信号φｒｏｗを低レベルにして、リセットトランジスタ
７，８およびスイッチングトランジスタ４はオフにす
る。

【００７０】すなわち、リセット後、所望の受光期間だ
け経過した後の、所定の時間だけ、シャッタトランジス
タ２をオンにする。これによって、所望の時点での受光
部１の電圧が、増幅トランジスタ３のゲートに印加され
る。すなわち、式（３）で定まる、受光後の受光部１の
電圧Ｖｐｄ２が、増幅トランジスタ３のゲート電圧とな
る。

【００７１】その後、シャッタトランジスタ２もオフに
する。このとき、増幅トランジスタ３のゲート電圧は、
受光後の受光部１の電圧Ｖｐｄ２のまま、増幅トランジ
スタ３のゲート容量に保持される。

【００７２】次に、画素１０からの出力電圧Ｖｏｕｔの
読み出し時には、読み出し制御信号φｒｏｗを高レベル
にして、スイッチングトランジスタ４をオンにし、リセ
ット制御信号φｒｅｓｅｔおよびシャッタ制御信号φｓ
ｈｕｔｔｅｒを低レベルにして、リセットトランジスタ
７，８およびシャッタトランジスタ２はオフにする。

【００７３】このとき、受光部１をホトダイオードの記
号で示し、オフにされたリセットトランジスタ７，８を
省略し、オフにされたシャッタトランジスタ２をスイッ
チの記号で示し、オンにされたスイッチングトランジス
タ４のドレイン・ソースを短絡して示すと、画素１０は
図２（Ｂ）の等価回路のようになる。容量Ｃｇは、上述
した増幅トランジスタ３のゲート容量である。

【００７４】ただし、ゲート容量Ｃｇは、増幅トランジ
スタ３のゲート・ソース間の容量のほかに、増幅トラン
ジスタ３のゲートに接続された、それぞれの拡散層の容
量を合わせた値になる。また、転送電荷を蓄積するため
に、さらに大きい容量が必要な場合には、容量素子を追
加してもよい。ゲート容量Ｃｇは、これらの容量の合計
を一括して表現したものである。

【００７５】図２（Ｂ）に示すように、読み出し時、受
光後の受光部１の電圧Ｖｐｄ２が、増幅トランジスタ３
のゲート容量Ｃｇに保持されており、定電流源６からの
参照電流Ｉｒｅｆは、増幅トランジスタ３のドレイン・
ソースに流れ、図２（Ｂ）では短絡して示したスイッチ
ングトランジスタ４のドレイン・ソースに流れて、出力
電圧Ｖｏｕｔが取り出されるラインを通じて画素外部の
負荷に流出する。

【００７６】したがって、画素１０の出力電圧Ｖｏｕｔ
として、Ｖｏｕｔ＝Ｖｐｄ２−Ｖｔｈ …（４）で表されるように、増幅トランジスタ３のゲート電圧Ｖ
ｐｄ２から、増幅トランジスタ３のゲート・ソース間の
電圧Ｖｔｈが差し引かれた電圧が得られる。

【００７７】この場合の増幅トランジスタ３のゲート・
ソース間の電圧Ｖｔｈも、増幅トランジスタ３のドレイ
ン電流がＩｒｅｆになるときの閾値電圧であり、式
（３）中のＶｔｈと同じ値となる。

【００７８】そして、増幅トランジスタ３のゲート電圧
Ｖｐｄ２は、式（３）で表されるので、式（４）のＶｐ
ｄ２に式（３）を代入すると、画素１０の出力電圧Ｖｏ
ｕｔは、となる。すなわち、増幅トランジスタ３の閾値電圧Ｖｔ
ｈは、キャンセルされて、画素１０の出力電圧Ｖｏｕｔ
には全く現れない。

【００７９】このように閾値電圧Ｖｔｈをキャンセルす
る、上記の実施形態の基本原理は、上述したカレントコ
ピア回路における、回路自体が閾値電圧Ｖｔｈを記憶
し、キャンセルする機能を、画素内に取り込んだもので
ある。しかし、勿論、カレントコピア回路自体の目的で
あるカレントミラー機能を利用したものではない。

【００８０】上述した実施形態によれば、画素１０の出
力電圧Ｖｏｕｔとして、その画素１０内の増幅トランジ
スタ３の閾値電圧Ｖｔｈを含まない電圧が得られるの
で、画素１０ごとの増幅トランジスタ３の閾値電圧Ｖｔ
ｈのばらつきが、本質的に固定パターンノイズとなら
ず、画素１０の出力電圧Ｖｏｕｔを、そのまま出力信号
として取り出す場合でも、固定パターンノイズを著しく
低減することができる。

【００８１】また、このように画素１０の出力電圧Ｖｏ
ｕｔを１回だけ読み出して、そのまま出力信号とするこ
とができるので、読み出し回路を著しく簡単に構成する
ことができるとともに、固体撮像素子を高速で駆動する
ことができる。

【００８２】しかも、そのためのリセット回路も、それ
ぞれの画素１０内には２つのリセットトランジスタ７，
８を設けるだけでよく、簡単かつ容易に実現することが
できる。

【００８３】さらに、上述したＣＭＯＳ型の固体撮像素
子の特長である、高感度、低消費電力、低コスト、ラン
ダムアクセス可能、シャッタ時間可変という利点を、そ
のまま維持することができる。

【００８４】図３は、上述した実施形態の固体撮像素子
の画素および画素周辺の接続関係を示し、図４は、その
固体撮像素子の全体構成を示す。図４に示すように、上
述した画素構造の画素１０は、垂直方向にｍ行に渡り、
水平方向にｎ列に渡るように、マトリックス状に複数、
配列形成する。

【００８５】図３または図４に示すように、各画素１０
の受光部１の一端は、所定電位Ｖｐｏが与えられるライ
ン１１、例えば接地ラインに接続し、各画素１０のシャ
ッタトランジスタ２のゲートは、行ごとに共通に、シャ
ッタ制御信号φｓｈｕｔｔｅｒ１〜φｓｈｕｔｔｅｒｍ
が供給されるシャッタ制御ライン１２に接続し、各画素
１０のリセットトランジスタ７および８のゲートは、行
ごとに共通に、リセット制御信号φｒｅｓｅｔ１〜φｒ
ｅｓｅｔｍが供給されるリセット制御ライン１３に接続
し、各画素１０のスイッチングトランジスタ４のゲート
は、行ごとに共通に、読み出し制御信号φｒｏｗ１〜φ
ｒｏｗｍが供給される読み出し制御ライン１５に接続
し、垂直スキャナ回路１７によって、制御ライン１２，
１３，１５を選択制御する。

【００８６】また、各画素１０のリセットトランジスタ
８のソースは、列ごとに共通に、参照電圧Ｖｒｅｆが供
給されるライン１４に接続し、各画素１０の増幅トラン
ジスタ３およびリセットトランジスタ７のドレインは、
列ごとに共通に、参照電流Ｉｒｅｆが供給される定電流
源６に接続し、各画素１０のスイッチングトランジスタ
４のソースは、列ごとに共通に、出力電圧Ｖｏｕｔ１〜
Ｖｏｕｔｎを取り出す出力ライン１６に接続し、水平ス
キャナ回路１８によって、出力ライン１６を選択して、
出力電圧Ｖｏｕｔ１〜Ｖｏｕｔｎを取り出す。水平スキ
ャナ回路１８から取り出された出力電圧Ｖｏｕｔ１〜Ｖ
ｏｕｔｎは、増幅器１９によって増幅されて、固体撮像
素子の出力として取り出される。

【００８７】この実施形態の固体撮像素子によれば、垂
直スキャナ回路１７によって制御ライン１２，１３，１
５を選択し、水平スキャナ回路１８によって出力ライン
１６を選択することによって、所望のアドレスの画素の
出力電圧を外部に取り出すことができる。

【００８８】上述した実施形態は、ＣＭＯＳ型の固体撮
像素子の場合であるが、この発明は、ＣＭＯＳ型に限ら
ず、一般に電圧出力の増幅型の固体撮像素子に適用する
ことができる。

【００８９】また、この発明は、それぞれの画素内に特
殊なリセット回路を設けることによって、それぞれの画
素の出力電圧として、その画素内の増幅トランジスタの
閾値電圧を含まない電圧が得られ、画素ごとの増幅トラ
ンジスタの閾値電圧のばらつきが、本質的に固定パター
ンノイズとならないようにすることが目的であるので、
この発明のような画素構造にするとともに、必要に応じ
て画素外部に文献２に示されるような読み出し回路など
を設けて、さらに高精度の出力信号を得るようにしても
よい。

【００９０】

【発明の効果】上述したように、この発明によれば、そ
れぞれの画素の出力電圧として、その画素内の増幅トラ
ンジスタの閾値電圧を含まない電圧が得られ、したがっ
て、画素ごとの増幅トランジスタの閾値電圧のばらつき
が、本質的に固定パターンノイズとならず、画素の出力
電圧を、そのまま出力信号として取り出す場合でも、固
定パターンノイズを著しく低減することができる。

【００９１】また、このように画素の出力電圧を１回だ
け読み出して、そのまま出力信号とすることができるの
で、読み出し回路を著しく簡単に構成することができる
とともに、固体撮像素子を高速で駆動することができ
る。

【００９２】しかも、そのために、それぞれの画素内に
設けるリセット回路も、少数の素子によって簡単かつ容
易に実現することができる。

【００９３】さらに、電圧出力の増幅型の固体撮像素子
の特長である、高感度、ランダムアクセス可能、シャッ
タ時間可変という利点を、そのまま維持することができ
るとともに、ＣＭＯＳ型の固体撮像素子とする場合に
は、ＣＭＯＳ型の固体撮像素子の特長である、低消費電
力、低コストという利点を、そのまま維持することがで
きる。

【図面の簡単な説明】

【図１】この発明の固体撮像素子の一実施形態の画素構
造を示す図である。

【図２】この発明の固体撮像素子の一実施形態のリセッ
ト時および読み出し時の画素の等価回路を示す図であ
る。

【図３】この発明の固体撮像素子の一実施形態の画素お
よび画素周辺の接続関係を示す図である。

【図４】この発明の固体撮像素子の一実施形態の全体構
成を示す図である。

【図５】文献１に示された画素構造を示す図である。

【図６】文献２に示された画素構造および読み出し回路
を示す図である。

【図７】カレントコピア回路を簡略に示す図である。

【符号の説明】

１受光部２シャッタトランジスタ３増幅トランジスタ４スイッチングトランジスタ６定電流源７，８リセットトランジスタ１０画素

Claims

(57)【特許請求の範囲】

【請求項１】複数の画素を備え、それぞれの画素ごと
に、画素内の受光部の出力電圧が画素内の増幅トランジ
スタのゲート・ソース間を介して画素外部に読み出され
る固体撮像素子において、それぞれの画素内に、リセットトランジスタを有し、そ
のリセットトランジスタは、そのドレイン・ソース間ま
たはソース・ドレイン間が上記増幅トランジスタのドレ
イン・ゲート間に接続されているとともに、当該画素内の上記受光部のリセット時、当該画素内の上
記増幅トランジスタのソースにリセット用の定電圧が印
加され、かつ当該画素内の上記リセットトランジスタが
オンにされて、当該画素内の上記受光部に、上記定電圧
と上記増幅トランジスタのゲート・ソース間の閾値電圧
との和がリセット電圧として印加されることを特徴とす
る固体撮像素子。
【請求項２】請求項１の固体撮像素子において、それぞれの画素内において、上記受光部と上記増幅トラ
ンジスタのゲートとの間に転送ゲートまたはシャッタト
ランジスタが接続されており、当該画素内の上記受光部
のリセット時、その転送ゲートまたはシャッタトランジ
スタがオンにされることを特徴とする固体撮像素子。