JP4307704B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4307704B2 JP4307704B2 JP2000346284A JP2000346284A JP4307704B2 JP 4307704 B2 JP4307704 B2 JP 4307704B2 JP 2000346284 A JP2000346284 A JP 2000346284A JP 2000346284 A JP2000346284 A JP 2000346284A JP 4307704 B2 JP4307704 B2 JP 4307704B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- reset
- photoelectric conversion
- circuit
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 description 22
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関し、特に、固体撮像装置の信号電荷転送部及び検出部に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いによりＣＣＤ型とＣＭＯＳ型に大別できるが、近年、ＣＭＯＳ型の固体撮像装置が数多く提案されている。ＣＭＯＳ型がＣＣＤ型と大きく異なるところは、光電変換部で発生した電荷を電荷転送部で増幅して出力として読み出すというところであり、これにより高い信号対雑音比を得ることを特徴としている。
【０００３】
このＣＭＯＳ型固体撮像装置の例として、テレビジョン学会技術報告“ライン増幅ＭＯＳ型固体撮像素子”（ＩＴＥＪ Ｔechnical Ｒeport Ｖol.14，No.16，PP.25〜30，CE90-12）が報告されている。その構成を図４に示す。図４において、６は垂直走査回路、１４は水平走査回路、４０は画素、４１は増幅器、４２はＣＤＳ（Ｃorrelated Ｄouble Ｓampling：相関２重サンプリング）回路、１２は水平選択スイッチである。画素４０はフォトダイオード４０Ａと垂直選択ＭＯＳスイッチ４０Ｂより構成され、各列の画素４０が垂直信号線４０Ｃに接続されている。各垂直信号線４０Ｃは各列に配置された増幅器４１の入力に接続され、ＣＤＳ回路４２を通して雑音を低減して出力される。１画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成は図５のようになっている。なお、前記報告では、スミアを抑圧するための差動回路が含まれているが、ここでは省略する。図５において、２６はフォトダイオード、２７はリセット用ＭＯＳスイッチ、２８はダイナミックレンジ拡大用容量、２９は帰還容量、３０は結合容量、３１はサンプルホールド容量、３２はアンプ、３３は垂直選択スイッチ、３４はサンプルホールドスイッチ、１２は水平選択スイッチである。
【０００４】
前記増幅部４１は、アンプ３２に帰還容量２９、ダイナミックレンジ拡大用容量２８およびリセット用ＭＯＳスイッチ２７が付加した電荷積分型増幅器である。この増幅器４１のリセットのためにオンオフするＭＯＳトランジスタ２７から発生するスイッチング雑音が信号電荷に重畳されるが、これを増幅器４１の出力部に配置されている結合容量３０による差分演算により除去し、サンプルホールド容量３１に信号電荷に起因する電荷のみを蓄積する。サンプルホールド容量３１の容量値ＣＳＨはフォトダイオード２６の等価容量値ＣＰＤに比べてはるかに大きくできるので、電荷増倍が可能となり、前記の雑音除去機能と併せることで高い信号対雑音比が得られる。
【０００５】
ここで、フォトダイオード２６で発生する信号電荷によるフォトダイオード２６のカソード部の電圧変化、すなわち信号電圧をｖｉｎ、増幅器４１の出力電圧をｖｏ、サンプルホールド容量３１の端子に現れる電圧をＶＳＨとする。アンプ３２の開ループゲインは十分大きく、アンプ３２の入力端は仮想接地が仮定できるとすると、ｖｉｎとｖｏの間には、数１の関係式が成り立つ。
【０００６】
【数１】
【０００７】
ここで、ＣＦは帰還容量２９の容量値を表す。
また、出力電圧ｖｏと電圧ＶＳＨとの間には、数２の関係式が成り立つ。
【０００８】
【数２】
【０００９】
ここで、ＣＣ，ＣＳＨはそれぞれ結合容量３０、サンプルホールド容量３１の容量値を表す。したがって、信号電荷量をＱｉｎ、サンプルホールドされた電荷量をＱＳＨとすると、電荷増倍率ＱＳＨ／Ｑｉｎは、数３となり、
【００１０】
【数３】
【００１１】
設計者が容量値を任意に決定することにより高い電荷増倍率を得られるようにみえる。
しかし、前記数１の式を導く上で前提条件となった、アンプ３２の入力端の仮想接地を実現するには、アンプ３２の開ループゲインをＧ０、垂直信号線の容量値をＣＶとすると、（Ｇ０＋１）＊ＣＦ＞＞ＣＶを成立させなければならない。ＣＶは、垂直信号線に接続している行数分の垂直選択スイッチの拡散容量と配線容量の和になるので、画素数が増加するほど大きくなる。
【００１２】
したがって、帰還容量値ＣＦは前記の条件を満たすために大きな値に設定することになり、電荷増倍率の低下につながる。一般には、ＣＦ＞ＣＰＤであり、また、ＣＣ＝ＣＳＨと設定することが多いので、サンプルホールド容量端の電圧ＶＳＨは、信号電圧ｖｉｎの半分以下となる。したがって、電荷増倍を実現するためには、サンプルホールド容量値ＣＳＨをフォトダイオード２６の等価容量値ＣＰＤに比べてはるかに大きく設定する必要がある。
【００１３】
【発明が解決しようとする課題】
前述のように、フォトダイオード２６で発生した信号を電荷積分型増幅器、ＣＤＳ回路によって増倍、雑音除去を行って出力する構成のＭＯＳ型固体撮像装置では、画素が多くなるにしたがって電荷増倍率が低下するという間題点が存在する。また、サンプルホールド容量３１端の電圧ＶＳＨは、信号電圧ｖｉｎより小さくなるので、大きな電荷増倍率を実現しようとすると、サンプルホールド容量値ＣＳＨを非常に大きくしなければならなくなる。
本発明の目的は、信号電圧を増幅するような転送回路を提供することにある。本発明の他の目的は、前記転送回路において、信号電荷の転送速度を速くするような駆動方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【００１４】
【課題を解決するための手段】
本願において開示される発明の概要を簡単に説明すれば、下記のとおりである。
（１）入射した光を電荷に変換する光電変換部と、該光電変換部で発生した電荷を読み出すための垂直選択スイッチと、前記光電変換部をリセットするリセットスイッチとを備え、画素が２次元アレイ状に配列し、各列の画素出力が垂直信号線を通して並列に読み出され、各列に配置されたバッファ回路を通して出力として取り出される固体撮像装置において、画素とバッファ回路入力部の間の垂直信号線に転送トランジスタを挿入し、前記バッファ回路入力部にリセットスイッチを配置して、前記転送トランジスタのドレイン電位を、前記転送トランジスタが飽和領域で動作するように設定することにより前記転送トランジスタのソース電位を固定し、前記転送トランジスタのソース端子を反転型増幅回路の入力に接続し、前記反転型増幅回路の出力を前記転送トランジスタのゲート端子に接続し、前記反転増幅回路は、その動作入力電圧が前記光電変換部のリセット電位よりも大きいものであり、前記垂直選択スイッチはＭＯＳ型トランジスタで構成され、そのゲート電極には、前記光電変換部のリセット電位より閾値電圧分だけ高い電圧が与えられるものである。
【００１７】
本発明のポイントは、画素とバッファ回路を接続する垂直信号線に転送トランジスタを挿入し、バッファ回路入力部にリセットトランジスタを配置してバッファ回路の入力端、すなわち、転送トランジスタのドレイン電位を転送トランジスタが飽和領域で動作するように設定する。
【００１８】
前記転送トランジスタのソースには垂直信号線の寄生容量ＣＶが接続されているが、動作条件を上記のように設定することにより、ソース電位はゲート電位から転送トランジスタの閾値だけ低い電位に固定される。したがって、大きな寄生容量ＣＶの影響を受けることなく、光電変換部で発生した信号電荷がバッファ回路入力端の寄生容量Ｃｉに転送される。光電変換部の等価容量値に比べてバッファ回路入力端の寄生容量値は小さくできるので、電圧は増幅される。この容量比を十分大きくとることで大きな電圧増幅率を得ることができ、バッファ回路の後段に前記と同じＣＤＳ回路を配置してもＣＤＳ回路の出力電圧は信号電圧よりも大きな値となる。
【００１９】
ここで、画素を構成する光電変換部を担う垂直選択ＭＯＳトランジスタのソース電極にリセットスイッチを接続し、このリセットスイッチで設定されるソース電極よりもほぼ閾値電圧分だけ高い電圧を前記垂直選択ＭＯＳトランジスタのゲート電極に与えることにより、信号電荷を効果的に転送することが可能となる。
【００２０】
また、前記転送トランジスタのドレイン端子を反転型増幅回路の入力に接続し、前記反転型増幅回路の出力を前記転送トランジスタのゲート端子に接続する構成で、前記反転増幅回路の動作入力電圧が前記光電変換部のリセット電位よりも十分大きく設定すると、信号電荷の転送による転送トランジスタのドレイン端子の電位変化が転送トランジスタのゲート電圧に反映され負帰還がかかるので、転送トランジスタを流れる電流が大きくなり、信号電荷の転送速度を上げることができる。
【００２１】
以下に、本発明について、本発明による実施形態（実施例）とともに図面を参照して詳細に説明する。
【００２２】
【発明の実施の形態】
図１は、本発明をライン増幅ＭＯＳ型撮像装置に適用した場合の１垂直信号線に対応する部分の構成を示す。
本発明の実施形態のライン増幅ＭＯＳ型撮像装置は、図１に示すように、フォトダイオードのリセットスイッチ１、フォトダイオード２、垂直選択スイッチ３により画素４０が構成されている。
【００２３】
垂直選択スイッチ３は垂直信号線４に接続され、転送スイッチ（転送トランジスタ）７を介してバッファ回路１０の入力端子に接続されている。
垂直信号線４には、垂直選択スイッチ３の拡散容量の行数分と垂直信号線の配線容量との和が浮遊容量ＣＶとして接続されている。
【００２４】
バッファ回路１０の入力部には、リセットスイッチ９が配置され、転送スイッチ７が飽和領域で動作するような電圧Ｖｒ２に転送スイッチ７のドレイン電位を設定する。
また、転送スイッチ７のソース端子を反転増幅器８の入力に接続し、反転増幅器８の出力を転送スイッチ７のゲート端子に接続することにより、転送スイッチ７に対して負帰還をかけている。
【００２５】
垂直選択スイッチ３をオン状態とするためにゲート電極に与えるクロックは、垂直走査回路６の出力をバイアス回路５を通すことで生成され、その振幅は、フォトダイオード２のリセットスイッチ１により設定されるフォトダイオード２のリセット電位Ｖｒ１よりも、ほぼ垂直スイッチ３の閾値分だけ高い電圧となる。
【００２６】
バッファ回路１０の後段には、雑音低減化回路１１を配置し、その出力が水平走査回路１４で駆動される水平選択スイッチ１２を介して水平信号線１３に読み出されるようになっている。
【００２７】
前記図１に示す回路構成において、電荷転送の原理を図２に示す電位分布図を用いて説明する。図２（ａ）は、フォトダイオード２に蓄積した信号電荷が垂直選択スイッチ３をオンすることで垂直信号線４に読み出される様子を示している。
【００２８】
図２（ａ）に示すように、垂直選択スイッチ３のゲート電極に与えるクロックの振幅を、フォトダイオード２のリセット電圧Ｖｒ１よりも垂直選択スイッチ３の閾値分だけ高く設定することにより、信号電荷のみを読み出すことができる。ここで、信号電荷の転送される方向が図２（ａ）に示すようになるためには、信号電荷転送前の垂直信号線４の電位が、図２（ａ）に示すようにフォトダイオード２のリセット電位Ｖｒ１よりも高くなければならない。
【００２９】
また、図２（ｂ）に示す電荷転送を実現するためには、反転増幅器８の動作入力電圧がリセット電位Ｖｒ１よりも高くなるように設定する必要がある。
図２（ｂ）は、垂直信号線４に読み出された信号電荷が転送スイッチ７により、バッファ回路１０の入力部寄生容量Ｃｉに読み出される様子を示している。垂直信号線４からバッファ回路１０の入力部寄生容量Ｃｉへの電荷転送が、図２（ｂ）に示す方向に行われるためには、バッファ回路１０の入力部のリセット電位Ｖｒ２が信号電荷転送前の垂直信号線４の電位よりも高くなければならない。したがって、反転増幅器８の動作入力電圧がリセット電位Ｖｒ２よりも低くなるように設定する必要がある。
【００３０】
信号電荷により反転増幅器８の入力電圧が低下すると、その変化分が増幅されて反転増幅器８の出力端子に出力され、しかもその出力電圧は上昇するので、転送スイッチ７のゲート電圧が大きくなる。したがって、転送スイッチ７には大きな電流が流れ、信号電荷の転送が高速に行われる。信号電荷が転送され垂直信号線４の電位が上昇してくると、今度は逆に転送スイッチ７のゲート電圧が小さくなり、信号電荷がすべて転送したところで図２（ａ）の状態に戻る。図２（ｂ）に示した電荷転送は動的過程であるので、実際には垂直信号線４の電位はほとんど変化しない。
【００３１】
このようにして、垂直信号線の浮遊容量ＣＶの影響を受けずにフォトダイオード２からバッファ回路１０の入力部寄生容量Ｃｉへ信号電荷が転送される。バッファ回路１０の入力部寄生容量Ｃｉはフォトダイオード２の等価容量に比べて十分小さくすることが可能なため、図２（ｃ）に示すように信号電圧を増幅することができる。
【００３２】
次に、図１に示した本実施形態におけるバイアス回路５、反転増幅器８及びバッファ回路１０の具体的な構成を図３に示す。図１に示されているバイアス回路５は、図３において点線で囲まれた回路になる。また、反転増幅器８は、図３に示すように、ｐＭＯＳトランジスタ２２とｎＭＯＳトランジスタ２３からなるＣＭＯＳインバータで構成している。同様に、バッファ回路１０は、ｎＭＯＳトランジスタ２４及び負荷として動作するゲートにバイアス電圧Ｖｂ２が与えられたｎＭＯＳトランジスタ２５からなるソースフォロワ回路で構成している。
【００３３】
図３に示したバイアス回路５において、ｐＭＯＳトランジスタ１５，１６はカレントミラー回路、ｎＭＯＳトランジスタ１８，１９は入力差動対であり、ｎＭＯＳトランジスタ２０はそのゲートにバイアス電圧Ｖｂ１を与えられた電流源として機能している。また、ｎＭＯＳトランジスタ２１は、バイアス回路５の出力をグランドに落とすためのリセットスイッチである。ｎＭＯＳトランジスタ１８のゲート、すなわちバイアス回路５の入力に垂直走査回路６からクロックΦｖを与えると、ｎＭＯＳトランジスタ１７のゲート、すなわちバイアス回路５の出力にはクロックΦｖよりもほぼｎＭＯＳトランジスタ１７の閾値分だけ振幅の大きなクロックΦｖ’が発生する。したがって、クロックΦｖの振幅をフォトダイオードのリセット電圧Ｖｒ１と等しく設定し、かつ、ｎＭＯＳトランジスタ１７のサイズを垂直選択スイッチ３と等しく設定すれば、クロックΦｖ’の振幅はリセット電圧Ｖｒ１より垂直選択スイッチ３の閾値分だけ高くなり、信号電荷のみを転送できる。
【００３４】
バイアス回路５の入力クロックΦｖの振幅をＶΦｖ、出力クロックΦｖ’の振幅をＶΦｖ’、ｎＭＯＳトランジスタ２０を流れる電流をＩｂ、ｎＭＯＳトランジスタ１７のゲート長、ゲート幅、ゲート酸化膜容量、閾値をそれぞれＬ，Ｗ，Ｃｏ，Ｖｔｈ、電子の移動度をμとすると、ＶΦｖとＶΦｖ’の関係は、数４の関係式で表すことができる。
【００３５】
【数４】
【００３６】
ここで、β＝μＣｏＷ／Ｌである。したがって、出力クロックΦｖ’の振幅は、ＶΦｖをＶｒ１と等しく設定し、ｎＭＯＳトランジスタ２０のサイズをｎＭＯＳトランジスタ１７と等しく設定すると、上記の値よりもさらに√Ｉｂ／βだけ大きくなる。したがって、信号電荷に加えて、若干のバイアス電荷も転送することになる。
【００３７】
照度が低く、発生する信号電荷が少ない場合、図２（ａ）に示した転送過程による垂直信号線４の電位変化が小さいため、転送トランジスタ７による電荷転送の速度が遅くなる。このような場合、上記のバイアス電荷を合わせて転送すると、垂直信号線４の電位変化が大きくなるため、反転増幅器８による転送スイッチ７への帰還がかかりやすくなり、転送速度が速くなる。
【００３８】
ｐＭＯＳトランジスタ２２とｎＭＯＳトランジスタ２３からなるＣＭＯＳインバータは、その出力がハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルに遷移するときの入力電圧がフォトダイオード２のリセット電圧Ｖｒ１よりも大きく、かつ、バッファ回路１０の入力部のリセット電位Ｖｒ２よりも小さくなるようにトランジスタサイズを設定する必要がある。
【００３９】
図１におけるバッファ回路１０の入力部の寄生容量を小さくするために、図３においてソースフォロワ回路を構成するｎＭＯＳトランジスタ２４のサイズは十分小さく設定する必要がある。同様に、転送スイッチ７及びリセットスイッチ９のサイズも十分小さく設定する必要がある。
【００４０】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、固体撮像素子の光電変換部で発生した信号電荷を出力部に転送する信号電荷転送部において、垂直信号線に付随する大きな寄生容量の影響を受けずに光電変換部から、より小さな容量が付随する出力部に信号電荷を効率的に転送することが可能となるので、信号電圧の増幅が可能となり、容易に高い信号対雑音比を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の一実施形態の１垂直信号線に対応する部分を示す回路構成図である。
【図２】本実施形態における信号電荷の転送の原理を説明するための電位分布図である。
【図３】本実施形態におけるバイアス回路、反転増幅器及びバッファ回路の具体的な構成を示す回路構成図である。
【図４】従来のＭＯＳ型固体撮像装置の構成例を示す回路構成図である。
【図５】図４に示した従来例の信号読み出し回路を示す回路構成図である。
【符号の説明】
１，９…リセットスイッチ ２，２６…フォトダイオード
３…垂直選択スイッチ ４…垂直信号線
５…バイアス回路 ６…垂直走査回路
７…転送スイッチ（転送トランジスタ）
８…反転増幅器 １０…バッファ回路
１１…雑音低減化回路 １２…水平選択スイッチ
１３…水平信号線 １４…水平走査回路
１５，１６，２２…ｐＭＯＳトランジスタ
１７，１８，１９，２０，２１，２３，２４，２５…ｎＭＯＳトランジスタ
２７…リセット用ＭＯＳスイッチ ２８…ダイナミックレンジ拡大用容量
２９…帰還容量 ３０…結合容量
３１…サンプルホールド容量 ３２…アンプ
３３…垂直選択スイッチ ３４…サンプルホールドスイッチ
４０…画素 ４０Ａ…フォトダイオード
４０Ｂ…垂直選択ＭＯＳスイッチ ４０Ｃ…垂直信号線
４１…増幅器 ４２…ＣＤＳ回路
【発明の属する技術分野】
本発明は、固体撮像装置に関し、特に、固体撮像装置の信号電荷転送部及び検出部に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いによりＣＣＤ型とＣＭＯＳ型に大別できるが、近年、ＣＭＯＳ型の固体撮像装置が数多く提案されている。ＣＭＯＳ型がＣＣＤ型と大きく異なるところは、光電変換部で発生した電荷を電荷転送部で増幅して出力として読み出すというところであり、これにより高い信号対雑音比を得ることを特徴としている。
【０００３】
このＣＭＯＳ型固体撮像装置の例として、テレビジョン学会技術報告“ライン増幅ＭＯＳ型固体撮像素子”（ＩＴＥＪ Ｔechnical Ｒeport Ｖol.14，No.16，PP.25〜30，CE90-12）が報告されている。その構成を図４に示す。図４において、６は垂直走査回路、１４は水平走査回路、４０は画素、４１は増幅器、４２はＣＤＳ（Ｃorrelated Ｄouble Ｓampling：相関２重サンプリング）回路、１２は水平選択スイッチである。画素４０はフォトダイオード４０Ａと垂直選択ＭＯＳスイッチ４０Ｂより構成され、各列の画素４０が垂直信号線４０Ｃに接続されている。各垂直信号線４０Ｃは各列に配置された増幅器４１の入力に接続され、ＣＤＳ回路４２を通して雑音を低減して出力される。１画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成は図５のようになっている。なお、前記報告では、スミアを抑圧するための差動回路が含まれているが、ここでは省略する。図５において、２６はフォトダイオード、２７はリセット用ＭＯＳスイッチ、２８はダイナミックレンジ拡大用容量、２９は帰還容量、３０は結合容量、３１はサンプルホールド容量、３２はアンプ、３３は垂直選択スイッチ、３４はサンプルホールドスイッチ、１２は水平選択スイッチである。
【０００４】
前記増幅部４１は、アンプ３２に帰還容量２９、ダイナミックレンジ拡大用容量２８およびリセット用ＭＯＳスイッチ２７が付加した電荷積分型増幅器である。この増幅器４１のリセットのためにオンオフするＭＯＳトランジスタ２７から発生するスイッチング雑音が信号電荷に重畳されるが、これを増幅器４１の出力部に配置されている結合容量３０による差分演算により除去し、サンプルホールド容量３１に信号電荷に起因する電荷のみを蓄積する。サンプルホールド容量３１の容量値ＣＳＨはフォトダイオード２６の等価容量値ＣＰＤに比べてはるかに大きくできるので、電荷増倍が可能となり、前記の雑音除去機能と併せることで高い信号対雑音比が得られる。
【０００５】
ここで、フォトダイオード２６で発生する信号電荷によるフォトダイオード２６のカソード部の電圧変化、すなわち信号電圧をｖｉｎ、増幅器４１の出力電圧をｖｏ、サンプルホールド容量３１の端子に現れる電圧をＶＳＨとする。アンプ３２の開ループゲインは十分大きく、アンプ３２の入力端は仮想接地が仮定できるとすると、ｖｉｎとｖｏの間には、数１の関係式が成り立つ。
【０００６】
【数１】
ここで、ＣＦは帰還容量２９の容量値を表す。
また、出力電圧ｖｏと電圧ＶＳＨとの間には、数２の関係式が成り立つ。
【０００８】
【数２】
ここで、ＣＣ，ＣＳＨはそれぞれ結合容量３０、サンプルホールド容量３１の容量値を表す。したがって、信号電荷量をＱｉｎ、サンプルホールドされた電荷量をＱＳＨとすると、電荷増倍率ＱＳＨ／Ｑｉｎは、数３となり、
【００１０】
【数３】
設計者が容量値を任意に決定することにより高い電荷増倍率を得られるようにみえる。
しかし、前記数１の式を導く上で前提条件となった、アンプ３２の入力端の仮想接地を実現するには、アンプ３２の開ループゲインをＧ０、垂直信号線の容量値をＣＶとすると、（Ｇ０＋１）＊ＣＦ＞＞ＣＶを成立させなければならない。ＣＶは、垂直信号線に接続している行数分の垂直選択スイッチの拡散容量と配線容量の和になるので、画素数が増加するほど大きくなる。
【００１２】
したがって、帰還容量値ＣＦは前記の条件を満たすために大きな値に設定することになり、電荷増倍率の低下につながる。一般には、ＣＦ＞ＣＰＤであり、また、ＣＣ＝ＣＳＨと設定することが多いので、サンプルホールド容量端の電圧ＶＳＨは、信号電圧ｖｉｎの半分以下となる。したがって、電荷増倍を実現するためには、サンプルホールド容量値ＣＳＨをフォトダイオード２６の等価容量値ＣＰＤに比べてはるかに大きく設定する必要がある。
【００１３】
【発明が解決しようとする課題】
前述のように、フォトダイオード２６で発生した信号を電荷積分型増幅器、ＣＤＳ回路によって増倍、雑音除去を行って出力する構成のＭＯＳ型固体撮像装置では、画素が多くなるにしたがって電荷増倍率が低下するという間題点が存在する。また、サンプルホールド容量３１端の電圧ＶＳＨは、信号電圧ｖｉｎより小さくなるので、大きな電荷増倍率を実現しようとすると、サンプルホールド容量値ＣＳＨを非常に大きくしなければならなくなる。
本発明の目的は、信号電圧を増幅するような転送回路を提供することにある。本発明の他の目的は、前記転送回路において、信号電荷の転送速度を速くするような駆動方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【００１４】
【課題を解決するための手段】
本願において開示される発明の概要を簡単に説明すれば、下記のとおりである。
（１）入射した光を電荷に変換する光電変換部と、該光電変換部で発生した電荷を読み出すための垂直選択スイッチと、前記光電変換部をリセットするリセットスイッチとを備え、画素が２次元アレイ状に配列し、各列の画素出力が垂直信号線を通して並列に読み出され、各列に配置されたバッファ回路を通して出力として取り出される固体撮像装置において、画素とバッファ回路入力部の間の垂直信号線に転送トランジスタを挿入し、前記バッファ回路入力部にリセットスイッチを配置して、前記転送トランジスタのドレイン電位を、前記転送トランジスタが飽和領域で動作するように設定することにより前記転送トランジスタのソース電位を固定し、前記転送トランジスタのソース端子を反転型増幅回路の入力に接続し、前記反転型増幅回路の出力を前記転送トランジスタのゲート端子に接続し、前記反転増幅回路は、その動作入力電圧が前記光電変換部のリセット電位よりも大きいものであり、前記垂直選択スイッチはＭＯＳ型トランジスタで構成され、そのゲート電極には、前記光電変換部のリセット電位より閾値電圧分だけ高い電圧が与えられるものである。
【００１７】
本発明のポイントは、画素とバッファ回路を接続する垂直信号線に転送トランジスタを挿入し、バッファ回路入力部にリセットトランジスタを配置してバッファ回路の入力端、すなわち、転送トランジスタのドレイン電位を転送トランジスタが飽和領域で動作するように設定する。
【００１８】
前記転送トランジスタのソースには垂直信号線の寄生容量ＣＶが接続されているが、動作条件を上記のように設定することにより、ソース電位はゲート電位から転送トランジスタの閾値だけ低い電位に固定される。したがって、大きな寄生容量ＣＶの影響を受けることなく、光電変換部で発生した信号電荷がバッファ回路入力端の寄生容量Ｃｉに転送される。光電変換部の等価容量値に比べてバッファ回路入力端の寄生容量値は小さくできるので、電圧は増幅される。この容量比を十分大きくとることで大きな電圧増幅率を得ることができ、バッファ回路の後段に前記と同じＣＤＳ回路を配置してもＣＤＳ回路の出力電圧は信号電圧よりも大きな値となる。
【００１９】
ここで、画素を構成する光電変換部を担う垂直選択ＭＯＳトランジスタのソース電極にリセットスイッチを接続し、このリセットスイッチで設定されるソース電極よりもほぼ閾値電圧分だけ高い電圧を前記垂直選択ＭＯＳトランジスタのゲート電極に与えることにより、信号電荷を効果的に転送することが可能となる。
【００２０】
また、前記転送トランジスタのドレイン端子を反転型増幅回路の入力に接続し、前記反転型増幅回路の出力を前記転送トランジスタのゲート端子に接続する構成で、前記反転増幅回路の動作入力電圧が前記光電変換部のリセット電位よりも十分大きく設定すると、信号電荷の転送による転送トランジスタのドレイン端子の電位変化が転送トランジスタのゲート電圧に反映され負帰還がかかるので、転送トランジスタを流れる電流が大きくなり、信号電荷の転送速度を上げることができる。
【００２１】
以下に、本発明について、本発明による実施形態（実施例）とともに図面を参照して詳細に説明する。
【００２２】
【発明の実施の形態】
図１は、本発明をライン増幅ＭＯＳ型撮像装置に適用した場合の１垂直信号線に対応する部分の構成を示す。
本発明の実施形態のライン増幅ＭＯＳ型撮像装置は、図１に示すように、フォトダイオードのリセットスイッチ１、フォトダイオード２、垂直選択スイッチ３により画素４０が構成されている。
【００２３】
垂直選択スイッチ３は垂直信号線４に接続され、転送スイッチ（転送トランジスタ）７を介してバッファ回路１０の入力端子に接続されている。
垂直信号線４には、垂直選択スイッチ３の拡散容量の行数分と垂直信号線の配線容量との和が浮遊容量ＣＶとして接続されている。
【００２４】
バッファ回路１０の入力部には、リセットスイッチ９が配置され、転送スイッチ７が飽和領域で動作するような電圧Ｖｒ２に転送スイッチ７のドレイン電位を設定する。
また、転送スイッチ７のソース端子を反転増幅器８の入力に接続し、反転増幅器８の出力を転送スイッチ７のゲート端子に接続することにより、転送スイッチ７に対して負帰還をかけている。
【００２５】
垂直選択スイッチ３をオン状態とするためにゲート電極に与えるクロックは、垂直走査回路６の出力をバイアス回路５を通すことで生成され、その振幅は、フォトダイオード２のリセットスイッチ１により設定されるフォトダイオード２のリセット電位Ｖｒ１よりも、ほぼ垂直スイッチ３の閾値分だけ高い電圧となる。
【００２６】
バッファ回路１０の後段には、雑音低減化回路１１を配置し、その出力が水平走査回路１４で駆動される水平選択スイッチ１２を介して水平信号線１３に読み出されるようになっている。
【００２７】
前記図１に示す回路構成において、電荷転送の原理を図２に示す電位分布図を用いて説明する。図２（ａ）は、フォトダイオード２に蓄積した信号電荷が垂直選択スイッチ３をオンすることで垂直信号線４に読み出される様子を示している。
【００２８】
図２（ａ）に示すように、垂直選択スイッチ３のゲート電極に与えるクロックの振幅を、フォトダイオード２のリセット電圧Ｖｒ１よりも垂直選択スイッチ３の閾値分だけ高く設定することにより、信号電荷のみを読み出すことができる。ここで、信号電荷の転送される方向が図２（ａ）に示すようになるためには、信号電荷転送前の垂直信号線４の電位が、図２（ａ）に示すようにフォトダイオード２のリセット電位Ｖｒ１よりも高くなければならない。
【００２９】
また、図２（ｂ）に示す電荷転送を実現するためには、反転増幅器８の動作入力電圧がリセット電位Ｖｒ１よりも高くなるように設定する必要がある。
図２（ｂ）は、垂直信号線４に読み出された信号電荷が転送スイッチ７により、バッファ回路１０の入力部寄生容量Ｃｉに読み出される様子を示している。垂直信号線４からバッファ回路１０の入力部寄生容量Ｃｉへの電荷転送が、図２（ｂ）に示す方向に行われるためには、バッファ回路１０の入力部のリセット電位Ｖｒ２が信号電荷転送前の垂直信号線４の電位よりも高くなければならない。したがって、反転増幅器８の動作入力電圧がリセット電位Ｖｒ２よりも低くなるように設定する必要がある。
【００３０】
信号電荷により反転増幅器８の入力電圧が低下すると、その変化分が増幅されて反転増幅器８の出力端子に出力され、しかもその出力電圧は上昇するので、転送スイッチ７のゲート電圧が大きくなる。したがって、転送スイッチ７には大きな電流が流れ、信号電荷の転送が高速に行われる。信号電荷が転送され垂直信号線４の電位が上昇してくると、今度は逆に転送スイッチ７のゲート電圧が小さくなり、信号電荷がすべて転送したところで図２（ａ）の状態に戻る。図２（ｂ）に示した電荷転送は動的過程であるので、実際には垂直信号線４の電位はほとんど変化しない。
【００３１】
このようにして、垂直信号線の浮遊容量ＣＶの影響を受けずにフォトダイオード２からバッファ回路１０の入力部寄生容量Ｃｉへ信号電荷が転送される。バッファ回路１０の入力部寄生容量Ｃｉはフォトダイオード２の等価容量に比べて十分小さくすることが可能なため、図２（ｃ）に示すように信号電圧を増幅することができる。
【００３２】
次に、図１に示した本実施形態におけるバイアス回路５、反転増幅器８及びバッファ回路１０の具体的な構成を図３に示す。図１に示されているバイアス回路５は、図３において点線で囲まれた回路になる。また、反転増幅器８は、図３に示すように、ｐＭＯＳトランジスタ２２とｎＭＯＳトランジスタ２３からなるＣＭＯＳインバータで構成している。同様に、バッファ回路１０は、ｎＭＯＳトランジスタ２４及び負荷として動作するゲートにバイアス電圧Ｖｂ２が与えられたｎＭＯＳトランジスタ２５からなるソースフォロワ回路で構成している。
【００３３】
図３に示したバイアス回路５において、ｐＭＯＳトランジスタ１５，１６はカレントミラー回路、ｎＭＯＳトランジスタ１８，１９は入力差動対であり、ｎＭＯＳトランジスタ２０はそのゲートにバイアス電圧Ｖｂ１を与えられた電流源として機能している。また、ｎＭＯＳトランジスタ２１は、バイアス回路５の出力をグランドに落とすためのリセットスイッチである。ｎＭＯＳトランジスタ１８のゲート、すなわちバイアス回路５の入力に垂直走査回路６からクロックΦｖを与えると、ｎＭＯＳトランジスタ１７のゲート、すなわちバイアス回路５の出力にはクロックΦｖよりもほぼｎＭＯＳトランジスタ１７の閾値分だけ振幅の大きなクロックΦｖ’が発生する。したがって、クロックΦｖの振幅をフォトダイオードのリセット電圧Ｖｒ１と等しく設定し、かつ、ｎＭＯＳトランジスタ１７のサイズを垂直選択スイッチ３と等しく設定すれば、クロックΦｖ’の振幅はリセット電圧Ｖｒ１より垂直選択スイッチ３の閾値分だけ高くなり、信号電荷のみを転送できる。
【００３４】
バイアス回路５の入力クロックΦｖの振幅をＶΦｖ、出力クロックΦｖ’の振幅をＶΦｖ’、ｎＭＯＳトランジスタ２０を流れる電流をＩｂ、ｎＭＯＳトランジスタ１７のゲート長、ゲート幅、ゲート酸化膜容量、閾値をそれぞれＬ，Ｗ，Ｃｏ，Ｖｔｈ、電子の移動度をμとすると、ＶΦｖとＶΦｖ’の関係は、数４の関係式で表すことができる。
【００３５】
【数４】
ここで、β＝μＣｏＷ／Ｌである。したがって、出力クロックΦｖ’の振幅は、ＶΦｖをＶｒ１と等しく設定し、ｎＭＯＳトランジスタ２０のサイズをｎＭＯＳトランジスタ１７と等しく設定すると、上記の値よりもさらに√Ｉｂ／βだけ大きくなる。したがって、信号電荷に加えて、若干のバイアス電荷も転送することになる。
【００３７】
照度が低く、発生する信号電荷が少ない場合、図２（ａ）に示した転送過程による垂直信号線４の電位変化が小さいため、転送トランジスタ７による電荷転送の速度が遅くなる。このような場合、上記のバイアス電荷を合わせて転送すると、垂直信号線４の電位変化が大きくなるため、反転増幅器８による転送スイッチ７への帰還がかかりやすくなり、転送速度が速くなる。
【００３８】
ｐＭＯＳトランジスタ２２とｎＭＯＳトランジスタ２３からなるＣＭＯＳインバータは、その出力がハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルに遷移するときの入力電圧がフォトダイオード２のリセット電圧Ｖｒ１よりも大きく、かつ、バッファ回路１０の入力部のリセット電位Ｖｒ２よりも小さくなるようにトランジスタサイズを設定する必要がある。
【００３９】
図１におけるバッファ回路１０の入力部の寄生容量を小さくするために、図３においてソースフォロワ回路を構成するｎＭＯＳトランジスタ２４のサイズは十分小さく設定する必要がある。同様に、転送スイッチ７及びリセットスイッチ９のサイズも十分小さく設定する必要がある。
【００４０】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、固体撮像素子の光電変換部で発生した信号電荷を出力部に転送する信号電荷転送部において、垂直信号線に付随する大きな寄生容量の影響を受けずに光電変換部から、より小さな容量が付随する出力部に信号電荷を効率的に転送することが可能となるので、信号電圧の増幅が可能となり、容易に高い信号対雑音比を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の一実施形態の１垂直信号線に対応する部分を示す回路構成図である。
【図２】本実施形態における信号電荷の転送の原理を説明するための電位分布図である。
【図３】本実施形態におけるバイアス回路、反転増幅器及びバッファ回路の具体的な構成を示す回路構成図である。
【図４】従来のＭＯＳ型固体撮像装置の構成例を示す回路構成図である。
【図５】図４に示した従来例の信号読み出し回路を示す回路構成図である。
【符号の説明】
１，９…リセットスイッチ ２，２６…フォトダイオード
３…垂直選択スイッチ ４…垂直信号線
５…バイアス回路 ６…垂直走査回路
７…転送スイッチ（転送トランジスタ）
８…反転増幅器 １０…バッファ回路
１１…雑音低減化回路 １２…水平選択スイッチ
１３…水平信号線 １４…水平走査回路
１５，１６，２２…ｐＭＯＳトランジスタ
１７，１８，１９，２０，２１，２３，２４，２５…ｎＭＯＳトランジスタ
２７…リセット用ＭＯＳスイッチ ２８…ダイナミックレンジ拡大用容量
２９…帰還容量 ３０…結合容量
３１…サンプルホールド容量 ３２…アンプ
３３…垂直選択スイッチ ３４…サンプルホールドスイッチ
４０…画素 ４０Ａ…フォトダイオード
４０Ｂ…垂直選択ＭＯＳスイッチ ４０Ｃ…垂直信号線
４１…増幅器 ４２…ＣＤＳ回路
Claims (1)
- 入射した光を電荷に変換する光電変換部と、該光電変換部で発生した電荷を読み出すための垂直選択スイッチと、前記光電変換部をリセットするリセットスイッチとを備え、画素が２次元アレイ状に配列し、各列の画素出力が垂直信号線を通して並列に読み出され、各列に配置されたバッファ回路を通して出力として取り出される固体撮像装置において、画素とバッファ回路入力部の間の垂直信号線に転送トランジスタを挿入し、前記バッファ回路入力部にリセットスイッチを配置して、前記転送トランジスタのドレイン電位を、前記転送トランジスタが飽和領域で動作するように設定することにより前記転送トランジスタのソース電位を固定し、前記転送トランジスタのソース端子を反転型増幅回路の入力に接続し、前記反転型増幅回路の出力を前記転送トランジスタのゲート端子に接続し、前記反転増幅回路は、その動作入力電圧が前記光電変換部のリセット電位よりも大きいものであり、前記垂直選択スイッチはＭＯＳ型トランジスタで構成され、そのゲート電極には、前記光電変換部のリセット電位より閾値電圧分だけ高い電圧が与えられることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000346284A JP4307704B2 (ja) | 2000-11-14 | 2000-11-14 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000346284A JP4307704B2 (ja) | 2000-11-14 | 2000-11-14 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002152595A JP2002152595A (ja) | 2002-05-24 |
| JP4307704B2 true JP4307704B2 (ja) | 2009-08-05 |
Family
ID=18820185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000346284A Expired - Fee Related JP4307704B2 (ja) | 2000-11-14 | 2000-11-14 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4307704B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0300056D0 (en) * | 2003-01-03 | 2003-02-05 | Koninkl Philips Electronics Nv | Image sensor |
| US7626622B2 (en) | 2004-01-13 | 2009-12-01 | Panasonic Corporation | Solid state image pickup device and camera using the same |
| JP4840992B2 (ja) * | 2006-10-04 | 2011-12-21 | キヤノン株式会社 | 光電変換装置及びその制御方法並びに撮像装置 |
| JP4840991B2 (ja) * | 2006-10-04 | 2011-12-21 | キヤノン株式会社 | 光電変換装置及びその制御方法並びに撮像装置 |
| EP3941033A4 (en) * | 2019-03-13 | 2022-04-06 | Sony Semiconductor Solutions Corporation | SOLID STATE IMAGING DEVICE, ELECTRONIC DEVICE AND METHOD FOR CONTROLLING A SOLID STATE IMAGING DEVICE |
| CN111665268B (zh) * | 2020-06-12 | 2023-04-28 | 上海天马微电子有限公司 | 光信号检测电路、方法及x光探测器 |
-
2000
- 2000-11-14 JP JP2000346284A patent/JP4307704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002152595A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275579B2 (ja) | イメージセンサ | |
| US9807323B2 (en) | Pixel circuit with constant voltage biased photodiode and related imaging method | |
| US7345269B2 (en) | Method and apparatus providing configurable current source device for image sensors with a selective current at an output node | |
| JP4185771B2 (ja) | 固体撮像装置 | |
| JP2011166792A (ja) | 小型低雑音信号読み出し回路及びその作動方法 | |
| JP2010063096A (ja) | 単一光子画像形成素子 | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| JP4307704B2 (ja) | 固体撮像装置 | |
| JPH0730714A (ja) | 固体撮像素子 | |
| JP2004266597A (ja) | 全画素同時電子シャッタ機能つきイメージセンサ | |
| JPH01154678A (ja) | 固体撮像装置 | |
| JP3069373B2 (ja) | 固体撮像装置の駆動方法 | |
| US6423961B1 (en) | Pixel readout switched capacitor buffer circuit and method therefor | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| CN116033276A (zh) | 图像传感器 | |
| US20030183891A1 (en) | Column readout circuit with increased signal range for CMOS image sensor | |
| US8269870B2 (en) | Imaging device for suppressing variations in electric potentials | |
| JPH1023336A (ja) | 固体撮像装置 | |
| US9641775B2 (en) | Imaging apparatus, imaging system, and driving method of imaging apparatus | |
| US20130070134A1 (en) | Low Noise CMOS Pixel Array | |
| JP4708583B2 (ja) | 撮像装置 | |
| US7920024B2 (en) | Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| US20030001079A1 (en) | Current mode pixel amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |