JP4234959B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4234959B2 JP4234959B2 JP2002204188A JP2002204188A JP4234959B2 JP 4234959 B2 JP4234959 B2 JP 4234959B2 JP 2002204188 A JP2002204188 A JP 2002204188A JP 2002204188 A JP2002204188 A JP 2002204188A JP 4234959 B2 JP4234959 B2 JP 4234959B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- solid
- switch
- imaging device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に関し、より詳細には、固体撮像装置の画素信号読み出し時に読み出しスイッチを駆動する走査クロックの制御に関する。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いにより、ＣＣＤ型とＣＭＯＳ型に大別できる。
【０００３】
後者のＣＭＯＳ型固体撮像装置は、前者のＣＣＤ型固体撮像装置に比べて消費電力量が小さい点に優位性がある。近年、ＣＭＯＳ型固体撮像装置が数多く提案されている。
【０００４】
ＣＭＯＳ型固体撮像装置は、ＡＰＳ（Active Pixel Sensor）と呼ばれる、画素内で信号を増幅するタイプのものが大半を占める。この場合、１画素は複数個のＭＯＳトランジスタで構成されており、ＭＯＳトランジスタのスイッチング動作により信号を読み出すため、スイッチング雑音等によりＣＣＤ型固体撮像装置に比べると高いＳ／Ｎを得ることが困難である。
【０００５】
そこで、なるべく光電変換部に近いところで信号を増幅してＳ／Ｎを高める方法の１つとして、光電変換部で発生した電荷を、光電変換部の等価容量よりも小さな容量に転送することで信号電圧を増幅する方法が検討されている。
【０００６】
その一例として、固体ＨＡＲＰ用高Ｓ／Ｎ信号読み出し回路の検討結果が報告されている（映像情報メディア学会技術報告：ITE Technical Report Vol.25,No.54,P.P.81〜86,IPU2001-63）。
【０００７】
上記の回路の１列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図１に示す。なお、図１では、１列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【０００８】
図１に示すように、回路は、垂直走査器（垂直走査回路）２および水平走査器（水平走査回路）３からのクロック信号によって駆動、制御される。
【０００９】
画素１は、光を受光して電荷を生成する光電変換部１ａ、フォトダイオード１ａをリセットするための画素リセットスイッチ１ｂ、光電変換部１ａに蓄積された電荷の垂直信号線への取り出しを制御するための読み出しスイッチ（垂直選択スイッチ）１ｃとで構成され、読み出しスイッチ１ｃは垂直信号線６に接続されている。
【００１０】
読み出しスイッチ１ｃをオンするためにゲート（ゲート電極）に印加するクロックは、垂直走査器２の出力を振幅制御クロック生成部７を通すことで生成される。振幅制御クロック生成部７は、クロック振幅制御回路７ａ、インバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃより構成される。
【００１１】
電荷転送回路５は、垂直信号線６へ取り出した電荷の転送を制御するための転送トランジスタ５ａと、転送トランジスタ５ａに負帰還をかける反転型増幅器５ｂと、転送トランジスタ５ａを飽和領域で動作させる電圧に設定するための容量リセットスイッチ５ｃとで構成される。転送トランジスタ５ａは、垂直信号線６上に設けられている。反転型増幅器５ｂは、入力に転送トランジスタ５ａのソースが接続され、出力が転送トランジスタ５ａのゲートに接続されている。容量リセットスイッチ５ｃは、転送トランジスタ５ａのドレインに接続されている。さらに、転送トランジスタ５ａの後段にはバッファ回路８ａが設けられている。
【００１２】
ここで、図１中、記号Ｃｖは、読み出しスイッチ１ｃの拡散容量の１列の画素数分と垂直信号線６の配線容量の和である垂直信号線の浮遊容量を示し、記号Ｃｐはバッファ回路８ａの入力部寄生容量を示す。
【００１３】
さらに、バッファ回路８ａの後段には雑音低減化回路８ｂが設けられている。なお、参照符号３ａは、水平走査器（水平走査回路）３で駆動される水平選択スイッチを示し、参照符号３ｂは、電荷を読み出す水平信号線を示す。
【００１４】
上記の回路において、光電変換部１ａで発生した電荷は、電荷転送回路５を介してバッファ回路８ａの入力部寄生容量Ｃｐに転送される。この場合、入力部寄生容量Ｃｐは光電変換部１ａの等価容量に比べて十分小さくすることが可能なため、信号電圧を増幅することができる。
【００１５】
ここで、光電変換部１に埋め込みダイオードを使用しない場合、読み出しスイッチ１ｃを線形領域で動作させると信号電荷のほかにバイアス電荷も転送してしうため、転送先の入力部寄生容量Ｃｐがバイアス電荷で飽和してしまうおそれがある。このため、上記したように、クロック振幅制御回路７ａ、インバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃより構成される振幅制御クロック生成部７を垂直走査器２と読み出しスイッチ１ｃのゲートの間に設け、垂直走査クロックの振幅を画素リセットスイッチ１ｂにより設定される光電変換部１ａのリセット電位Ｖｒ１よりも、ほぼ読み出しスイッチ１ｃの閾値分だけ高い値に調整している。これにより、信号電荷のみを転送することができる。
【００１６】
クロック振幅制御回路７ａの具体的な構成例として、上記文献では、図２に示す回路が挙げられている。
【００１７】
図２に示すクロック振幅制御回路において、入力クロックの振幅を光電変換部１ａのリセット電位Ｖｒ１と等しく設定し、ｎＭＯＳトランジスタ９ａのサイズを読み出しスイッチ１ｃと等しくし、ｎＭＯＳトランジスタ９ｂに流れる電流Ｉｂを小さくとることにより、光電変換部１ａのリセット電位Ｖｒ１よりも読み出しスイッチ１ｃの閾値分だけ高い電圧の所望の出力クロックを得ることができるとされている。入力クロックの振幅は、図１に示したように、インバータ７ｄの電源電圧をＶｒ１と等しくすることにより設定される。なお、図２中、参照符号９ｃ、９ｄはｐＭＯＳトランジスタを、参照符号９ｅ、９ｆはｎＭＯＳトランジスタをそれぞれ示す。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記のクロック振幅制御回路において、上記の所望の出力クロックを得ることは必ずしも容易ではないものと思われる。
【００１９】
ｎＭＯＳトランジスタ９ａに着目すると、このｎＭＯＳトランジスタ９ａは飽和領域で動作するため、電流と電圧の関係は下記式で表される。
【００２０】
Ｉ＝（βｎ／２）×（Ｖｏｕｔ−Ｖｒｉ−Ｖｔｈ）２
ここで、βｎはｎＭＯＳトランジスタ９ａのコンダクタンス係数を、Ｖｏｕｔは出力クロックの振幅を、Ｖｒｉは入力クロックの振幅を、ＶｔｈはｎＭＯＳトランジスタ１５の閾値を、それぞれ示す。
【００２１】
上記式より、電流Ｉ＝０とすることで上記の所望の電圧値（Ｖｏｕｔ＝Ｖｒｉ＋Ｖｔｈ）が得られることになる。
【００２２】
ところが、実際には、ＭＯＳトランジスタのゲート−ソース電圧（Ｖｇｓ）とドレイン電流（Ｉｄｓ）の関係を表した図３に示すように、トランジスタのゲート−ソース間の電圧が閾値に等しいときの電流値は０ではない。このときの電流値をＩｍとすると、ｎＭＯＳトランジスタ９ａに電流Ｉｍを流したときの出力クロックが、所望の電圧値、すなわち求めるべき振幅値をもつクロックである。
【００２３】
上記の電流値Ｉｍは、ｎＭＯＳトランジスタ９ｂを流れる電流Ｉｂによって決定される。
【００２４】
しかしながら、ｎＭＯＳトランジスタ９ｂは弱反転領域で動作するため、電流値Ｉｂをゲート電圧で制御することは困難であり、また、ｎＭＯＳトランジスタ９ｂの特性が僅かに異なると電流値Ｉｂが大きくばらつくため、各行に設けられた制御回路の出力値がばらつき、画面上で横縞状の固定パターン雑音となる。
【００２５】
本発明は、上記の課題に鑑みてなされたものであり、読み出しスイッチのゲートに印加するクロックの振幅を適正な値に正確に設定することにより、良好なダイナミックレンジが得られ、かつ該クロックの振幅のばらつきを軽減することにより、固定パターン雑音を軽減することができる固体撮像装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入射した光を電荷に変換する光電変換部と、オン／オフ制御用のゲートを有し、該光電変換部で発生した電荷を読み出すための読み出しスイッチと、前記光電変換部をリセットするためのリセットスイッチとを備える画素が２次元アレイ状に配列された固体撮像装置であって、前記読み出しスイッチの前記ゲートに印加するクロックの振幅を制御する振幅制御クロック生成部をさらに備え、前記振幅制御クロック生成部は、カレントミラー回路及び電流源からなる２組の回路と、前記読み出しスイッチと同じサイズのトランジスタであって、ゲートとドレインが接続されるとともに、ドレイン電圧が前記読み出しスイッチの前記ゲートに印加するクロックの振幅として出力されるように構成されており、前記リセットスイッチによって設定されるリセット電圧と等しい第１電圧がソースに印加されるとともに、ゲート−ソース間電圧である第２電圧が前記読み出しスイッチの閾値と等しくなるように、前記ゲートと前記ドレインが接続された側の端子に接続された前記カレントミラー回路及び前記電流源より電流が供給され、前記ドレイン電圧を前記第１電圧と前記第２電圧との和で与えられる電圧に制御するトランジスタとを有する。
【００２７】
これにより、振幅制御クロック生成部の出力が所定値に調整されるため、振幅制御クロック生成部の特性ばらつきに起因する読み出しスイッチのゲートに印加するクロックの振幅のばらつきを生じることがなく、固定パターン雑音を軽減することができる。また、信号電荷のみを転送し、バイアス電荷を転送することがないため、良好なダイナミックレンジを得ることができる。
【００２８】
ここで、例えば、読み出しスイッチが垂直選択スイッチの場合、振幅制御クロック生成部は、各行ごとにそれぞれ設けてもよいが、全行で一個の共通の振幅制御クロック生成部を設けると、振幅制御クロック生成部を各行ごと設けた場合に生じうる振幅制御クロック生成部の行間の出力ばらつきの影響を回避することができ、より好適である。
【００２９】
また、前記第１電圧は、前記トランジスタのソースと垂直走査器の間に配設されるインバータから供給されてもよい。
また、これに代えて、前記第１電圧は、前記トランジスタのソースに接続された直流電源から供給される直流電圧であってもよい。
この場合に、前記トランジスタ及び前記直流電源は、２次元アレイ状に配列された画素の全行に共通して１個のみ設けられていてもよい。
【００３０】
【発明の実施の形態】
本発明に係る固体撮像装置の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００３１】
本実施の形態例に係る固体撮像装置は、基本的な装置構成は前記した従来例と同様であるため、図示及び説明を省略する。
【００３２】
本実施の形態例に係る固体撮像装置の振幅制御クロック生成部の主要部であるクロック振幅制御回路について、図４を参照して説明する。
【００３３】
クロック振幅制御回路１０は、図４に示すように、２個のカレントミラー回路１２、１４および電流源１６、１８からなる回路と１個のトランジスタ（ダミートランジスタ）２０とで構成されている。
【００３４】
カレントミラー回路１２は、ｐＭＯＳトランジスタ１２ａ、１２ｂにより構成された電流ソース型であり、カレントミラー回路１４は、ｎＭＯＳトランジスタ１４ａ、１４ｂにより構成された電流シンク型である。
【００３５】
カレントミラー回路１２のｐＭＯＳトランジスタ１２ｂのゲートとドレインが接続された側の端子に電流源１６が接続され、カレントミラー回路１４のｎＭＯＳトランジスタ１４ｂのゲートとドレインが接続された側の端子に電流源１８が接続されている。
【００３６】
カレントミラー回路１２のもう１つの端子およびカレントミラー回路１４のもう１つの端子は、トランジスタ２０のゲートおよびドレインの接続部分に接続されている。
【００３７】
トランジスタ２０は、読み出しスイッチ１ｃと同じサイズに設定されている。
【００３８】
カレントミラー回路１２を流れる電流値をＩ１、カレントミラー回路１４を流れる電流値をＩ２とし、Ｉ１＞Ｉ２と設定すると、トランジスタ２０に流れる電流値は、Ｉ１−Ｉ２となる。
【００３９】
したがって、カレントミラー回路１２、１４を構成するｐＭＯＳトランジスタ１２ａ、１２ｂおよびｎＭＯＳトランジスタ１４ａ、１４ｂのサイズを調整し、上記の電流値（Ｉ１−Ｉ２）をトランジスタ２０のゲート−ソース間の電圧が閾値に等しいときに流れる値、すなわち、従来例で説明した電流値Ｉｍと等しくなるように設定し、トランジスタ２０の入力に光電変換部１ａのリセット電位Ｖｒ１を印加することにより、トランジスタ２０のドレイン、すなわち、クロック振幅制御回路１０の出力として、光電変換部１ａのリセット電位Ｖｒ１および読み出しスイッチ１ｃの閾値の和に相当する電圧が得られる。
【００４０】
なお、クロック振幅制御回路１０は、上記の機能を満たす限り、上記とは異なる回路構成とすることができる。
【００４１】
以上説明したクロック振幅制御回路１０を含む振幅制御クロック生成部を有する本実施の形態例に係る固体撮像装置について、図５を参照して説明する。
【００４２】
振幅制御クロック生成部２２は、クロック振幅制御回路１０および従来例で説明したインバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃのほかにさらにバッファ回路２４を有する。クロック振幅制御回路１０の出力電流は非常に小さいため、バッファ回路２４で増幅して、読み出しスイッチ１ｃのゲートに供給される。
【００４３】
本実施の形態例に係る固体撮像装置は、クロック振幅制御回路１０の出力が所定値に調整されているため、読み出しスイッチのゲートに印加するクロックの振幅ばらつきをが小さくすることができる。また、このため、各行のクロック振幅制御回路１０間の出力のばらつきを小さくできるため、読み出しスイッチのゲートに印加するクロックの振幅ばらつきをが小さくすることができ、固定パターン雑音を軽減することができる。また、信号電荷のみを転送し、バイアス電荷を転送することがないため、良好なダイナミックレンジを得ることができる。
【００４４】
つぎに、本実施の形態例に係る固体撮像装置の第１の変形例について、図６を参照して説明する。
【００４５】
第１の変形例の振幅制御クロック生成部２６は、クロック振幅制御回路１０の入力としてＤＣ電源が用いられ、ＤＣ動作するクロック振幅制御回路１０およびバッファ回路２４により生成した所定のＤＣ電圧をバッファ回路２４および行選択線２５の間に設けた行選択スイッチ２８のスイッチングによりクロック化している点が、本実施の形態例に係る固体撮像装置と相違する。
【００４６】
これにより、クロック振幅制御回路１０の入力としてクロック信号を用いたときに、トランジスタ２０の特性によって起こり得る出力クロックの歪みを生じるおそれがなく、また、安定した入力をクロック振幅制御回路１０に供給することができる。
【００４７】
なお、行選択スイッチ２８のスイッチングを行うために行選択スイッチ２８のゲートに印加するクロックの振幅は、光電変換部１ａのリセット電位Ｖｒ１に等しく設定する必要がなく、図６に示すように垂直走査器２の電源電圧と同じでよいため、インバータ７ｄは不要となる。
【００４８】
つぎに、本実施の形態例に係る固体撮像装置の第２の変形例について、図７を参照して説明する。
【００４９】
第２の変形例の振幅制御クロック生成部３０は、第１の変形例の振幅制御クロック生成部２６のうち、クロック振幅制御回路１０およびバッファ回路２４を行外に出し、全行に共通して１個のみ設けている点が第１の変形例と相違する。
【００５０】
これにより、振幅制御クロック生成部を各行ごと設けた場合に生じうる振幅制御クロック生成部の出力ばらつき（行間ばらつき）の影響を回避することができる。
【００５１】
以上説明した本実施の形態例および各変形例の固体撮像装置の振幅制御クロック生成部は、光電変換部で発生した電荷を、光電変換部の等価容量よりも小さな容量に、読み出しスイッチのスイッチングにより転送させるような構成を有する他の装置に好適に適用することができる。
【００５２】
【発明の効果】
本発明に係る固体撮像装置によれば、入射した光を電荷に変換する光電変換部と、光電変換部で発生した該電荷を読み出すための読み出しスイッチを備えた画素が２次元アレイ状に配列された構成を有する固体撮像装置において、読み出しスイッチのゲートに印加するクロックの振幅を、光電変換部のリセット電圧および読み出しスイッチの閾値の和に制御する振幅制御クロック生成部を有するため、振幅制御クロック生成部の出力が所定値に調整され、振幅制御クロック生成部の特性ばらつきに起因する読み出しスイッチのゲートに印加するクロックの振幅のばらつきを生じることがなく、固定パターン雑音を軽減することができる。また、信号電荷のみを転送し、バイアス電荷を転送することがないため、良好なダイナミックレンジを得ることができる。
【図面の簡単な説明】
【図１】 従来の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図２】 図１の固体撮像装置に用いられるクロック振幅制御回路の回路構成を示した図である。
【図３】 ＭＯＳトランジスタのゲート−ソース電圧とドレイン電流の関係を示した図である。
【図４】 本実施の形態例に係る固体撮像装置のクロック振幅制御回路の構成を示した図である。
【図５】 図４のクロック振幅制御回路を含む固体撮像装置の概略構成を示した図である。
【図６】 図４のクロック振幅制御回路を含む第１の変形例の固体撮像装置の概略構成を示した図である。
【図７】 図４のクロック振幅制御回路を含む第２の変形例の固体撮像装置の概略構成を示した図である。
【符号の説明】
１ 画素
１ａ 光電変換部
１ｂ 画素リセットスイッチ
１ｃ 読み出しスイッチ
２ 垂直走査器
３ 水平走査器
３ａ 水平選択スイッチ
３ｂ 水平信号線
５ａ 転送トランジスタ
５ｂ 反転型増幅器
６ 垂直信号線
７ｂ、７ｄ インバータ
７ｃ ｎＭＯＳスイッチ
２４ バッファ回路
１０ クロック振幅制御回路
１２、１４ カレントミラー回路
１２ａ、１２ｂ ｐＭＯＳトランジスタ
１４ａ、１４ｂ ｎＭＯＳトランジスタ
１６、１８ 電流源
２０ トランジスタ
２２、２６、３０ 振幅制御クロック生成部
２５ 行選択線
２８ 行選択スイッチ
【発明の属する技術分野】
本発明は、固体撮像装置に関し、より詳細には、固体撮像装置の画素信号読み出し時に読み出しスイッチを駆動する走査クロックの制御に関する。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いにより、ＣＣＤ型とＣＭＯＳ型に大別できる。
【０００３】
後者のＣＭＯＳ型固体撮像装置は、前者のＣＣＤ型固体撮像装置に比べて消費電力量が小さい点に優位性がある。近年、ＣＭＯＳ型固体撮像装置が数多く提案されている。
【０００４】
ＣＭＯＳ型固体撮像装置は、ＡＰＳ（Active Pixel Sensor）と呼ばれる、画素内で信号を増幅するタイプのものが大半を占める。この場合、１画素は複数個のＭＯＳトランジスタで構成されており、ＭＯＳトランジスタのスイッチング動作により信号を読み出すため、スイッチング雑音等によりＣＣＤ型固体撮像装置に比べると高いＳ／Ｎを得ることが困難である。
【０００５】
そこで、なるべく光電変換部に近いところで信号を増幅してＳ／Ｎを高める方法の１つとして、光電変換部で発生した電荷を、光電変換部の等価容量よりも小さな容量に転送することで信号電圧を増幅する方法が検討されている。
【０００６】
その一例として、固体ＨＡＲＰ用高Ｓ／Ｎ信号読み出し回路の検討結果が報告されている（映像情報メディア学会技術報告：ITE Technical Report Vol.25,No.54,P.P.81〜86,IPU2001-63）。
【０００７】
上記の回路の１列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図１に示す。なお、図１では、１列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【０００８】
図１に示すように、回路は、垂直走査器（垂直走査回路）２および水平走査器（水平走査回路）３からのクロック信号によって駆動、制御される。
【０００９】
画素１は、光を受光して電荷を生成する光電変換部１ａ、フォトダイオード１ａをリセットするための画素リセットスイッチ１ｂ、光電変換部１ａに蓄積された電荷の垂直信号線への取り出しを制御するための読み出しスイッチ（垂直選択スイッチ）１ｃとで構成され、読み出しスイッチ１ｃは垂直信号線６に接続されている。
【００１０】
読み出しスイッチ１ｃをオンするためにゲート（ゲート電極）に印加するクロックは、垂直走査器２の出力を振幅制御クロック生成部７を通すことで生成される。振幅制御クロック生成部７は、クロック振幅制御回路７ａ、インバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃより構成される。
【００１１】
電荷転送回路５は、垂直信号線６へ取り出した電荷の転送を制御するための転送トランジスタ５ａと、転送トランジスタ５ａに負帰還をかける反転型増幅器５ｂと、転送トランジスタ５ａを飽和領域で動作させる電圧に設定するための容量リセットスイッチ５ｃとで構成される。転送トランジスタ５ａは、垂直信号線６上に設けられている。反転型増幅器５ｂは、入力に転送トランジスタ５ａのソースが接続され、出力が転送トランジスタ５ａのゲートに接続されている。容量リセットスイッチ５ｃは、転送トランジスタ５ａのドレインに接続されている。さらに、転送トランジスタ５ａの後段にはバッファ回路８ａが設けられている。
【００１２】
ここで、図１中、記号Ｃｖは、読み出しスイッチ１ｃの拡散容量の１列の画素数分と垂直信号線６の配線容量の和である垂直信号線の浮遊容量を示し、記号Ｃｐはバッファ回路８ａの入力部寄生容量を示す。
【００１３】
さらに、バッファ回路８ａの後段には雑音低減化回路８ｂが設けられている。なお、参照符号３ａは、水平走査器（水平走査回路）３で駆動される水平選択スイッチを示し、参照符号３ｂは、電荷を読み出す水平信号線を示す。
【００１４】
上記の回路において、光電変換部１ａで発生した電荷は、電荷転送回路５を介してバッファ回路８ａの入力部寄生容量Ｃｐに転送される。この場合、入力部寄生容量Ｃｐは光電変換部１ａの等価容量に比べて十分小さくすることが可能なため、信号電圧を増幅することができる。
【００１５】
ここで、光電変換部１に埋め込みダイオードを使用しない場合、読み出しスイッチ１ｃを線形領域で動作させると信号電荷のほかにバイアス電荷も転送してしうため、転送先の入力部寄生容量Ｃｐがバイアス電荷で飽和してしまうおそれがある。このため、上記したように、クロック振幅制御回路７ａ、インバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃより構成される振幅制御クロック生成部７を垂直走査器２と読み出しスイッチ１ｃのゲートの間に設け、垂直走査クロックの振幅を画素リセットスイッチ１ｂにより設定される光電変換部１ａのリセット電位Ｖｒ１よりも、ほぼ読み出しスイッチ１ｃの閾値分だけ高い値に調整している。これにより、信号電荷のみを転送することができる。
【００１６】
クロック振幅制御回路７ａの具体的な構成例として、上記文献では、図２に示す回路が挙げられている。
【００１７】
図２に示すクロック振幅制御回路において、入力クロックの振幅を光電変換部１ａのリセット電位Ｖｒ１と等しく設定し、ｎＭＯＳトランジスタ９ａのサイズを読み出しスイッチ１ｃと等しくし、ｎＭＯＳトランジスタ９ｂに流れる電流Ｉｂを小さくとることにより、光電変換部１ａのリセット電位Ｖｒ１よりも読み出しスイッチ１ｃの閾値分だけ高い電圧の所望の出力クロックを得ることができるとされている。入力クロックの振幅は、図１に示したように、インバータ７ｄの電源電圧をＶｒ１と等しくすることにより設定される。なお、図２中、参照符号９ｃ、９ｄはｐＭＯＳトランジスタを、参照符号９ｅ、９ｆはｎＭＯＳトランジスタをそれぞれ示す。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記のクロック振幅制御回路において、上記の所望の出力クロックを得ることは必ずしも容易ではないものと思われる。
【００１９】
ｎＭＯＳトランジスタ９ａに着目すると、このｎＭＯＳトランジスタ９ａは飽和領域で動作するため、電流と電圧の関係は下記式で表される。
【００２０】
Ｉ＝（βｎ／２）×（Ｖｏｕｔ−Ｖｒｉ−Ｖｔｈ）２
ここで、βｎはｎＭＯＳトランジスタ９ａのコンダクタンス係数を、Ｖｏｕｔは出力クロックの振幅を、Ｖｒｉは入力クロックの振幅を、ＶｔｈはｎＭＯＳトランジスタ１５の閾値を、それぞれ示す。
【００２１】
上記式より、電流Ｉ＝０とすることで上記の所望の電圧値（Ｖｏｕｔ＝Ｖｒｉ＋Ｖｔｈ）が得られることになる。
【００２２】
ところが、実際には、ＭＯＳトランジスタのゲート−ソース電圧（Ｖｇｓ）とドレイン電流（Ｉｄｓ）の関係を表した図３に示すように、トランジスタのゲート−ソース間の電圧が閾値に等しいときの電流値は０ではない。このときの電流値をＩｍとすると、ｎＭＯＳトランジスタ９ａに電流Ｉｍを流したときの出力クロックが、所望の電圧値、すなわち求めるべき振幅値をもつクロックである。
【００２３】
上記の電流値Ｉｍは、ｎＭＯＳトランジスタ９ｂを流れる電流Ｉｂによって決定される。
【００２４】
しかしながら、ｎＭＯＳトランジスタ９ｂは弱反転領域で動作するため、電流値Ｉｂをゲート電圧で制御することは困難であり、また、ｎＭＯＳトランジスタ９ｂの特性が僅かに異なると電流値Ｉｂが大きくばらつくため、各行に設けられた制御回路の出力値がばらつき、画面上で横縞状の固定パターン雑音となる。
【００２５】
本発明は、上記の課題に鑑みてなされたものであり、読み出しスイッチのゲートに印加するクロックの振幅を適正な値に正確に設定することにより、良好なダイナミックレンジが得られ、かつ該クロックの振幅のばらつきを軽減することにより、固定パターン雑音を軽減することができる固体撮像装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入射した光を電荷に変換する光電変換部と、オン／オフ制御用のゲートを有し、該光電変換部で発生した電荷を読み出すための読み出しスイッチと、前記光電変換部をリセットするためのリセットスイッチとを備える画素が２次元アレイ状に配列された固体撮像装置であって、前記読み出しスイッチの前記ゲートに印加するクロックの振幅を制御する振幅制御クロック生成部をさらに備え、前記振幅制御クロック生成部は、カレントミラー回路及び電流源からなる２組の回路と、前記読み出しスイッチと同じサイズのトランジスタであって、ゲートとドレインが接続されるとともに、ドレイン電圧が前記読み出しスイッチの前記ゲートに印加するクロックの振幅として出力されるように構成されており、前記リセットスイッチによって設定されるリセット電圧と等しい第１電圧がソースに印加されるとともに、ゲート−ソース間電圧である第２電圧が前記読み出しスイッチの閾値と等しくなるように、前記ゲートと前記ドレインが接続された側の端子に接続された前記カレントミラー回路及び前記電流源より電流が供給され、前記ドレイン電圧を前記第１電圧と前記第２電圧との和で与えられる電圧に制御するトランジスタとを有する。
【００２７】
これにより、振幅制御クロック生成部の出力が所定値に調整されるため、振幅制御クロック生成部の特性ばらつきに起因する読み出しスイッチのゲートに印加するクロックの振幅のばらつきを生じることがなく、固定パターン雑音を軽減することができる。また、信号電荷のみを転送し、バイアス電荷を転送することがないため、良好なダイナミックレンジを得ることができる。
【００２８】
ここで、例えば、読み出しスイッチが垂直選択スイッチの場合、振幅制御クロック生成部は、各行ごとにそれぞれ設けてもよいが、全行で一個の共通の振幅制御クロック生成部を設けると、振幅制御クロック生成部を各行ごと設けた場合に生じうる振幅制御クロック生成部の行間の出力ばらつきの影響を回避することができ、より好適である。
【００２９】
また、前記第１電圧は、前記トランジスタのソースと垂直走査器の間に配設されるインバータから供給されてもよい。
また、これに代えて、前記第１電圧は、前記トランジスタのソースに接続された直流電源から供給される直流電圧であってもよい。
この場合に、前記トランジスタ及び前記直流電源は、２次元アレイ状に配列された画素の全行に共通して１個のみ設けられていてもよい。
【００３０】
【発明の実施の形態】
本発明に係る固体撮像装置の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００３１】
本実施の形態例に係る固体撮像装置は、基本的な装置構成は前記した従来例と同様であるため、図示及び説明を省略する。
【００３２】
本実施の形態例に係る固体撮像装置の振幅制御クロック生成部の主要部であるクロック振幅制御回路について、図４を参照して説明する。
【００３３】
クロック振幅制御回路１０は、図４に示すように、２個のカレントミラー回路１２、１４および電流源１６、１８からなる回路と１個のトランジスタ（ダミートランジスタ）２０とで構成されている。
【００３４】
カレントミラー回路１２は、ｐＭＯＳトランジスタ１２ａ、１２ｂにより構成された電流ソース型であり、カレントミラー回路１４は、ｎＭＯＳトランジスタ１４ａ、１４ｂにより構成された電流シンク型である。
【００３５】
カレントミラー回路１２のｐＭＯＳトランジスタ１２ｂのゲートとドレインが接続された側の端子に電流源１６が接続され、カレントミラー回路１４のｎＭＯＳトランジスタ１４ｂのゲートとドレインが接続された側の端子に電流源１８が接続されている。
【００３６】
カレントミラー回路１２のもう１つの端子およびカレントミラー回路１４のもう１つの端子は、トランジスタ２０のゲートおよびドレインの接続部分に接続されている。
【００３７】
トランジスタ２０は、読み出しスイッチ１ｃと同じサイズに設定されている。
【００３８】
カレントミラー回路１２を流れる電流値をＩ１、カレントミラー回路１４を流れる電流値をＩ２とし、Ｉ１＞Ｉ２と設定すると、トランジスタ２０に流れる電流値は、Ｉ１−Ｉ２となる。
【００３９】
したがって、カレントミラー回路１２、１４を構成するｐＭＯＳトランジスタ１２ａ、１２ｂおよびｎＭＯＳトランジスタ１４ａ、１４ｂのサイズを調整し、上記の電流値（Ｉ１−Ｉ２）をトランジスタ２０のゲート−ソース間の電圧が閾値に等しいときに流れる値、すなわち、従来例で説明した電流値Ｉｍと等しくなるように設定し、トランジスタ２０の入力に光電変換部１ａのリセット電位Ｖｒ１を印加することにより、トランジスタ２０のドレイン、すなわち、クロック振幅制御回路１０の出力として、光電変換部１ａのリセット電位Ｖｒ１および読み出しスイッチ１ｃの閾値の和に相当する電圧が得られる。
【００４０】
なお、クロック振幅制御回路１０は、上記の機能を満たす限り、上記とは異なる回路構成とすることができる。
【００４１】
以上説明したクロック振幅制御回路１０を含む振幅制御クロック生成部を有する本実施の形態例に係る固体撮像装置について、図５を参照して説明する。
【００４２】
振幅制御クロック生成部２２は、クロック振幅制御回路１０および従来例で説明したインバータ７ｂ、７ｄおよびｎＭＯＳスイッチ７ｃのほかにさらにバッファ回路２４を有する。クロック振幅制御回路１０の出力電流は非常に小さいため、バッファ回路２４で増幅して、読み出しスイッチ１ｃのゲートに供給される。
【００４３】
本実施の形態例に係る固体撮像装置は、クロック振幅制御回路１０の出力が所定値に調整されているため、読み出しスイッチのゲートに印加するクロックの振幅ばらつきをが小さくすることができる。また、このため、各行のクロック振幅制御回路１０間の出力のばらつきを小さくできるため、読み出しスイッチのゲートに印加するクロックの振幅ばらつきをが小さくすることができ、固定パターン雑音を軽減することができる。また、信号電荷のみを転送し、バイアス電荷を転送することがないため、良好なダイナミックレンジを得ることができる。
【００４４】
つぎに、本実施の形態例に係る固体撮像装置の第１の変形例について、図６を参照して説明する。
【００４５】
第１の変形例の振幅制御クロック生成部２６は、クロック振幅制御回路１０の入力としてＤＣ電源が用いられ、ＤＣ動作するクロック振幅制御回路１０およびバッファ回路２４により生成した所定のＤＣ電圧をバッファ回路２４および行選択線２５の間に設けた行選択スイッチ２８のスイッチングによりクロック化している点が、本実施の形態例に係る固体撮像装置と相違する。
【００４６】
これにより、クロック振幅制御回路１０の入力としてクロック信号を用いたときに、トランジスタ２０の特性によって起こり得る出力クロックの歪みを生じるおそれがなく、また、安定した入力をクロック振幅制御回路１０に供給することができる。
【００４７】
なお、行選択スイッチ２８のスイッチングを行うために行選択スイッチ２８のゲートに印加するクロックの振幅は、光電変換部１ａのリセット電位Ｖｒ１に等しく設定する必要がなく、図６に示すように垂直走査器２の電源電圧と同じでよいため、インバータ７ｄは不要となる。
【００４８】
つぎに、本実施の形態例に係る固体撮像装置の第２の変形例について、図７を参照して説明する。
【００４９】
第２の変形例の振幅制御クロック生成部３０は、第１の変形例の振幅制御クロック生成部２６のうち、クロック振幅制御回路１０およびバッファ回路２４を行外に出し、全行に共通して１個のみ設けている点が第１の変形例と相違する。
【００５０】
これにより、振幅制御クロック生成部を各行ごと設けた場合に生じうる振幅制御クロック生成部の出力ばらつき（行間ばらつき）の影響を回避することができる。
【００５１】
以上説明した本実施の形態例および各変形例の固体撮像装置の振幅制御クロック生成部は、光電変換部で発生した電荷を、光電変換部の等価容量よりも小さな容量に、読み出しスイッチのスイッチングにより転送させるような構成を有する他の装置に好適に適用することができる。
【００５２】
【発明の効果】
本発明に係る固体撮像装置によれば、入射した光を電荷に変換する光電変換部と、光電変換部で発生した該電荷を読み出すための読み出しスイッチを備えた画素が２次元アレイ状に配列された構成を有する固体撮像装置において、読み出しスイッチのゲートに印加するクロックの振幅を、光電変換部のリセット電圧および読み出しスイッチの閾値の和に制御する振幅制御クロック生成部を有するため、振幅制御クロック生成部の出力が所定値に調整され、振幅制御クロック生成部の特性ばらつきに起因する読み出しスイッチのゲートに印加するクロックの振幅のばらつきを生じることがなく、固定パターン雑音を軽減することができる。また、信号電荷のみを転送し、バイアス電荷を転送することがないため、良好なダイナミックレンジを得ることができる。
【図面の簡単な説明】
【図１】 従来の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図２】 図１の固体撮像装置に用いられるクロック振幅制御回路の回路構成を示した図である。
【図３】 ＭＯＳトランジスタのゲート−ソース電圧とドレイン電流の関係を示した図である。
【図４】 本実施の形態例に係る固体撮像装置のクロック振幅制御回路の構成を示した図である。
【図５】 図４のクロック振幅制御回路を含む固体撮像装置の概略構成を示した図である。
【図６】 図４のクロック振幅制御回路を含む第１の変形例の固体撮像装置の概略構成を示した図である。
【図７】 図４のクロック振幅制御回路を含む第２の変形例の固体撮像装置の概略構成を示した図である。
【符号の説明】
１ 画素
１ａ 光電変換部
１ｂ 画素リセットスイッチ
１ｃ 読み出しスイッチ
２ 垂直走査器
３ 水平走査器
３ａ 水平選択スイッチ
３ｂ 水平信号線
５ａ 転送トランジスタ
５ｂ 反転型増幅器
６ 垂直信号線
７ｂ、７ｄ インバータ
７ｃ ｎＭＯＳスイッチ
２４ バッファ回路
１０ クロック振幅制御回路
１２、１４ カレントミラー回路
１２ａ、１２ｂ ｐＭＯＳトランジスタ
１４ａ、１４ｂ ｎＭＯＳトランジスタ
１６、１８ 電流源
２０ トランジスタ
２２、２６、３０ 振幅制御クロック生成部
２５ 行選択線
２８ 行選択スイッチ
Claims (4)
- 入射した光を電荷に変換する光電変換部と、オン／オフ制御用のゲートを有し、該光電変換部で発生した電荷を読み出すための読み出しスイッチと、前記光電変換部をリセットするためのリセットスイッチとを備える画素が２次元アレイ状に配列された固体撮像装置であって、
前記読み出しスイッチの前記ゲートに印加するクロックの振幅を制御する振幅制御クロック生成部をさらに備え、
前記振幅制御クロック生成部は、
カレントミラー回路及び電流源からなる２組の回路と、
前記読み出しスイッチと同じサイズのトランジスタであって、ゲートとドレインが接続されるとともに、ドレイン電圧が前記読み出しスイッチの前記ゲートに印加するクロックの振幅として出力されるように構成されており、前記リセットスイッチによって設定されるリセット電圧と等しい第１電圧がソースに印加されるとともに、ゲート−ソース間電圧である第２電圧が前記読み出しスイッチの閾値と等しくなるように、前記ゲートと前記ドレインが接続された側の端子に接続された前記カレントミラー回路及び前記電流源より電流が供給され、前記ドレイン電圧を前記第１電圧と前記第２電圧との和で与えられる電圧に制御するトランジスタと
を有する、固体撮像装置。 - 前記第１電圧は、前記トランジスタのソースと垂直走査器の間に配設されるインバータから供給される、請求項１に記載の固体撮像装置。
- 前記第１電圧は、前記トランジスタのソースに接続された直流電源から供給される直流電圧である、請求項１に記載の固体撮像装置。
- 前記トランジスタ及び前記直流電源は、２次元アレイ状に配列された画素の全行に共通して１個のみ設けられている、請求項３に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204188A JP4234959B2 (ja) | 2002-07-12 | 2002-07-12 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204188A JP4234959B2 (ja) | 2002-07-12 | 2002-07-12 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004048457A JP2004048457A (ja) | 2004-02-12 |
| JP4234959B2 true JP4234959B2 (ja) | 2009-03-04 |
Family
ID=31709854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204188A Expired - Fee Related JP4234959B2 (ja) | 2002-07-12 | 2002-07-12 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4234959B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107389203B (zh) * | 2017-08-23 | 2019-08-02 | 京东方科技集团股份有限公司 | 一种像素读取电路、阵列读取电路和像素读取方法 |
-
2002
- 2002-07-12 JP JP2002204188A patent/JP4234959B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004048457A (ja) | 2004-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493030B1 (en) | Low-noise active pixel sensor for imaging arrays with global reset | |
| CN102164252B (zh) | 固态图像拾取设备及其驱动方法 | |
| JP2000244818A (ja) | 増幅型固体撮像装置 | |
| US20110279720A1 (en) | Solid-state imaging device and camera | |
| JP3601052B2 (ja) | 固体撮像装置 | |
| JP2013051527A (ja) | 固体撮像装置及び撮像装置 | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| US7119840B2 (en) | Solid-state image pickup device having lower power consumption | |
| JP5106596B2 (ja) | 撮像装置 | |
| JP3601053B2 (ja) | 固体撮像装置 | |
| US20090283663A1 (en) | Solid-state imaging device and driving method thereof | |
| JP4234959B2 (ja) | 固体撮像装置 | |
| JP4025586B2 (ja) | 固体撮像装置 | |
| JP7330124B2 (ja) | 固体撮像装置 | |
| JPH1023336A (ja) | 固体撮像装置 | |
| JP4307704B2 (ja) | 固体撮像装置 | |
| JP4264621B2 (ja) | 電流−電圧変換回路および固体撮像素子 | |
| JP4055683B2 (ja) | 固体撮像素子 | |
| US7920024B2 (en) | Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers | |
| JP3697164B2 (ja) | 走査回路とそれを用いた撮像装置 | |
| JP4054624B2 (ja) | 固体撮像装置およびその信号読み出し方法 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP4797600B2 (ja) | 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 | |
| JP4309639B2 (ja) | 固体撮像装置およびその画素信号の読み出し方法 | |
| JP4466339B2 (ja) | 撮像デバイス回路及び固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |