JP4309639B2 - 固体撮像装置およびその画素信号の読み出し方法 - Google Patents
固体撮像装置およびその画素信号の読み出し方法 Download PDFInfo
- Publication number
- JP4309639B2 JP4309639B2 JP2002331228A JP2002331228A JP4309639B2 JP 4309639 B2 JP4309639 B2 JP 4309639B2 JP 2002331228 A JP2002331228 A JP 2002331228A JP 2002331228 A JP2002331228 A JP 2002331228A JP 4309639 B2 JP4309639 B2 JP 4309639B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- vertical
- circuit
- reset
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 title description 29
- 238000010586 diagram Methods 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000010351 charge transfer process Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその画素信号の読み出し方法に関し、より詳細には、ＭＯＳ型固体撮像装置およびその画素信号の読み出し方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いにより、ＣＣＤ型とＣＭＯＳ型に大別される。
【０００３】
後者のＣＭＯＳ型固体撮像装置は、前者のＣＣＤ型固体撮像装置に比べて消費電力量が小さい点に優位性がある。近年、ＣＭＯＳ型固体撮像装置が数多く提案されている。
【０００４】
ＣＭＯＳ型固体撮像装置は、ＡＰＳ（Active Pixel Sensor）と呼ばれる、画素内で信号を増幅するタイプのものが大半を占める。この場合、１画素は複数個のトランジスタで構成されているため、高精細な画像を得るために画素サイズを小さくすると、開口率が低くなって１画素の受光量が低下する。
【０００５】
一方、ＭＯＳ型と呼ばれる、画素をトランジスタ1個で構成するＰＰＳ（Passive Pixel Sensor）タイプの固体撮像装置があり、この場合は、上記したＡＰＳタイプのものの不具合がない。ところが、このＰＰＳタイプのものは、信号電荷を垂直信号線に読み出す方式を採用しており、この場合、垂直信号線には大きな寄生容量が接続しているため、信号電位が非常に小さくなり、信号対雑音比が悪くなる。
【０００６】
上記ＭＯＳ型固体撮像装置の欠点を補う信号読み出し方法として、固体ＨＡＲＰ用高Ｓ／Ｎ信号読み出し回路の検討結果が報告されている（非特許文献１参照。）。
【０００７】
上記の回路の全体構成を図１に示し、そのうちの1列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図２に示す。なお、図２では、1列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【０００８】
図１に示すように、回路は、画素１が２次元アレイ状に配列され、垂直走査器（垂直走査回路）２および水平走査器（水平走査回路）３からのクロック信号によって駆動、制御される。なお、垂直走査器２および水平走査器３には、コントローラ４より所定の制御信号が送られる。
【０００９】
図２に示す１垂直信号線分の回路は、複数列の画素１および電荷転送回路５を備える。なお、図２中、１列分の画素１のみ表示し、他の列の画素は表示を省略している。
【００１０】
画素１は、光を受光して電荷を生成するフォトダイオード１ａ、フォトダイオード１ａをリセットするための画素リセットスイッチ１ｂ、フォトダイオード１ａに蓄積された電荷の垂直信号線への取り出しを制御するための垂直選択スイッチ１ｃとで構成され、それぞれ垂直信号線６に接続されている。なお、参照符号７は各行ごとにそれぞれ１個配列される電圧制御回路を示す。垂直選択スイッチ１ｃをオンするためにゲート（ゲート電極）に印加するクロックは、垂直走査器２の出力を電圧制御回路７を通すことで生成される。
【００１１】
電荷転送回路５は、垂直信号線６へ取り出した電荷の転送を制御するための転送トランジスタ５ａと、転送トランジスタ５ａに負帰還をかける反転型増幅器５ｂと、転送トランジスタ５ａを飽和領域で動作させる電位に設定するための容量リセットスイッチ５ｃとで構成される。転送トランジスタ５ａは、垂直信号線６上に設けられている。反転型増幅器５ｂは、入力に転送トランジスタ５ａのソースが接続され、出力が転送トランジスタ５ａのゲートに接続されている。容量リセットスイッチ５ｃは、転送トランジスタ５ａのドレインに接続されている。
【００１２】
さらに、転送トランジスタ５ａの後段にはバッファ回路８ａが設けられている。
【００１３】
ここで、図２中、記号Ｃｖは、垂直選択スイッチの拡散容量の１行の画素数分と垂直信号線６の配線容量の和である垂直信号線の浮遊容量を示し、記号Ｃｐはバッファ回路８ａの入力側の寄生容量を示す。
【００１４】
さらに、バッファ回路８ａの後段には雑音低減化回路８ｂが設けられている。なお、参照符号３ａは、水平走査器（水平走査回路）３で駆動される水平選択スイッチを示し、参照符号３ｂは、電荷を読み出す水平信号線を示す。
【００１５】
上記のように構成された１垂直信号線分の回路の電荷読み出し動作について、さらに図３に示す電位分布図を参照して、以下説明する。
【００１６】
図３（ａ）は、フォトダイオード１ａに蓄積した信号電荷が垂直選択スイッチ１ｃをオンすることで垂直信号線６に読み出される様子を示す。
【００１７】
信号電荷をフォトダイオード１ａに蓄積するに先立ち、画素リセットスイッチ１ｂにより、フォトダイオード１ａは、リセット電位Ｖｒ１に設定されている。これにより、前フレーム分の信号電荷が仮に残留していてもリセットされるため、画面の残像の生成が抑制されている。
【００１８】
フォトダイオード１ａに信号電荷が蓄積した状態で、電圧制御回路７を通して、垂直選択スイッチ１ｃのゲートにフォトダイオード１ａのリセット電位Ｖｒ１よりも閾値分高く設定した電位のクロックを印加し垂直選択スイッチ１ｃをオンすることで、信号電荷のみを読み出すことができる。
【００１９】
ここで、信号電荷を電荷転送回路５に読み出すためには、信号電荷転送前の垂直信号線６がフォトダイオードのリセット電位Ｖｒ１よりも高い電位Ｖｖでなければならない。この垂直信号線６の電位Ｖｖは、反転型増幅器５ｂの動作領域における入力電位がリセット電位Ｖｒ１よりも高くなるように設定されることで実現される。
【００２０】
図３（ｂ）は、垂直信号線６上を信号電荷が転送され、さらに、転送トランジスタ５ａにより寄生容量Ｃｐに読み出される様子を示す。
【００２１】
ここで、信号電荷を垂直信号線６から寄生容量Ｃｐに読み出すためには、バファ回路８ａの入力のリセット電位Ｖｒ２が信号電荷転送直前の垂直信号線６の電位Ｖｖよりも高くなければならない。そのためには、反転型増幅器５ｂの動作領域における入力電位をリセット電位Ｖｒ２よりも低く設定する必要がある。
【００２２】
信号電荷が読み出されることにより反転型増幅器５ｂの動作領域における入力電位が低下する。そして、その電位変化分が増幅されて反転型増幅器５ｂから出力され、しかもその出力電位が上昇するため、転送トランジスタ５ａのゲート電位が大きくなる。したがって、転送トランジスタ５ａには大きな電流が流れ、垂直信号線６上の信号電荷の転送が高速で行われる。電荷転送過程が、このように高速で行われる動的過程であるため、実際には、垂直信号線６の電位は殆ど変化しない。
【００２３】
図３（ｃ）は、寄生容量Ｃｐに信号電荷が全て転送された状態を示す。
【００２４】
図３（ｂ）の状態で信号電荷が転送される過程において、垂直信号線６の電位が信号電荷が転送されるに従い徐々に上昇すると、今度は転送トランジスタ５ａのゲート電位が小さくなる。そして、図３（ｃ）に示すように、寄生容量Ｃｐに信号電荷が全て転送されると、図３（ａ）の状態に戻る。
【００２５】
以上説明した信号電荷の読み出し方法は、上記したように垂直選択スイッチ１ｃのゲートに印加するクロックの電位をフォトダイオードのリセット電位Ｖｒ１よりも垂直選択スイッチ１ｃの閾値分だけ高くなるように制御することで、信号電荷のみの読み出しを可能としている。したがって、信号電荷以外のバイアス電荷を転送したときに生じ得るダイナミックレンジの低下を招くことがない。
【００２６】
また、以上説明した信号電荷の読み出し方法は、上記したように電荷転送過程において垂直信号線６の電位が殆ど変化しないため、垂直信号線５の浮遊容量Ｃｖの影響を受けることなく、フォトダイオード１ａからバッファ回路８ａの寄生容量Ｃｐに信号電荷が転送される。
【００２７】
また、このとき、バッファ回路の寄生容量Ｃｐはフォトダイオードの等価容量に比べて十分小さくすることができるため、図３（ｃ）に示したように、小さい寄生容量Ｃｐに信号電荷を転送することで信号電位を増幅することができる。
【００２８】
したがって、信号レベルをＡＰＳタイプと同様に大きくすることができ、これにより、高いＳ／Ｎ比を実現することができる。
【００２９】
【非特許文献１】
映像情報メディア学会技術報告
：ITE Technical Report Vol.25,No.54,P.P.81〜86,IPU2001-63
【００３０】
【発明が解決しようとする課題】
しかしながら、上記の信号電荷の読み出し方法は、各画素ごとに設けた垂直選択スイッチ１ｃの閾値にバラツキがあると、固定パターン雑音となって現われてしまう。
【００３１】
また、各行に設けた電圧制御回路７の特性バラツキが読み出される信号電荷量のバラツキとなるため、画面上に横縞状の固定パターン雑音となって現われてしまう。
【００３２】
本発明は、上記の課題に鑑みてなされたものであり、固定パターン雑音を低減することができる固体撮像装置およびその画素信号の読み出し方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチとで構成された画素が２次元アレイ状に配列され、水平走査回路と垂直走査回路によって駆動される固体撮像装置において、垂直信号線を介して前記垂直選択スイッチの出力側に接続される電荷転送回路であって、前記垂直信号線を介して前記垂直選択スイッチの出力側にソースが接続される転送トランジスタと、当該転送トランジスタのゲート−ソース間に挿入される反転型増幅器と、前記転送トランジスタのドレインに接続される容量リセットスイッチとを備え、列毎に配設される電荷転送回路と、
画素外に配設され、前記垂直選択スイッチと前記電荷転送回路との間の垂直信号線に第１端子が接続されるとともに第２端子にリセット電位が印加され、前記フォトダイオードをリセットする画素リセットスイッチとを含み、前記垂直走査回路により、１水平走査期間中に３個のクロックが生成され、前記３個のクロックの１個目は前記フォトダイオードから信号を読み出すためのクロックであり、３個目のクロックは前記１個目のクロックと同一レベルのクロックであって前記フォトダイオードをリセットするためのクロックであり、各行の前記垂直選択スイッチのゲートに該クロックが印加され、前記電荷転送回路を通して画素信号が並列に読み出される。
【００３４】
これにより、従来のように各行に設けた電圧制御回路を介して各行の垂直選択スイッチのゲートにクロックを印加する必要がないため、各行に電圧制御回路を設けた場合に起こり得る電圧制御回路の特性バラツキの影響を受けることがなく、画面上に横縞状の固定パターン雑音が現われることを軽減することができる。
【００４２】
【発明の実施の形態】
本発明に係る固体撮像装置および画素信号の読み出し方法の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００４３】
本実施の形態例に係る固体撮像装置の回路の全体構成を図４に示し、そのうちの1列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図５に示す。なお、図５では、1列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【００４４】
本実施の形態例に係る固体撮像装置の回路において、図１および図２に示した従来の回路と同一の構成要素については同一の参照符号を付すとともに重複する説明を省略する。
【００４５】
本実施の形態例に係る固体撮像装置の回路は、画素リセットスイッチの配置が従来の回路と相違する。
【００４６】
すなわち、画素１０は、フォトダイオード１ａおよび垂直選択スイッチ１ｃで構成されている。そして、垂直信号線６の画素１の列の端部と電荷転送回路５との間に画素リセットスイッチ１２が１個のみ接続されている。但し、これに限定することなく、従来例のように各画素ごとに画素リセットスイッチを設けてもよい。
【００４７】
また、前記した従来の回路において各列に設けられていた電圧制御回路７は本実施の形態例に係る固体撮像装置の回路には設けられておらず、各列の垂直選択スイッチ１ｃは、垂直走査器２によって直接駆動される。
【００４８】
上記のように回路が構成される本実施の形態例に係る固体撮像装置の画素信号の読み出し方法について、さらに図６の工程図、図７のクロックパターン図および図８ならびに図９の電位分布図を参照して説明する。
【００４９】
実際には、１水平期間では信号電荷読み出し、画素リセットの順で動作するが、ここでは説明の都合上、画素リセット動作から先に述べる。
【００５０】
以下の各番号▲１▼〜▲６▼は、図７のクロックパターン図に付した各工程の番号と対応している。
【００５１】
▲１▼ まず、画素リセットスイッチ１２および垂直選択スイッチ１ｃのそれぞれのゲートに印加するクロックΦＲＳ１およびΦＶをそれぞれＨレベルにしてオンし、フォトダイオード１ａを電位Ｖｒ１にリセットする（図６中、Ｓ１）。このとき、各ゲートに与えるクロックのレベル電位をＶｄｄとする。図８（ａ）には、この状態の垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。但し、クロックΦＲＳ１およびΦＶのレベルは、垂直選択スイッチ１ｃおよび画素リセットスイッチ１２のそれぞれが線形領域で動作するレベル、すなわち、リセット電位Ｖｒ１にスイッチの閾値分を加えた値よりも大きなものであれば、適宜のレベルに設定することができ、レベル電位をＶｄｄに限定するものではない。
【００５２】
▲２▼ つぎに、画素リセットスイッチ１２および垂直選択スイッチ１ｃのそれぞれのゲートに印加するクロックΦＲＳ１およびクロックΦＶをそれぞれＬ（Ｌｏｗ）レベルにしてオフする（図６中、Ｓ２）。図８（ｂ）には、このときの垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。
【００５３】
▲３▼ つぎに、垂直選択スイッチ１ｃのゲートに印加するクロックΦＶを▲１▼のときのＨレベル（電位Ｖｄｄ）よりも低いレベル（電位Ｖａ）にするとともに、容量リセットスイッチ５ｃのゲートに印加するクロックΦＲＳ２をＨレベルにしてオンする（図６中、Ｓ３）。なお、クロックΦＲＳ２の電位は、容量リセットスイッチ５ｃを構成するトランジスタの極性により、０またはＶｄｄのいずれもとりうる。
【００５４】
このとき、クロックΦＶの電位Ｖａをフォトダイオード１ａのリセット電位Ｖｒ１に閾値分を加えた値よりもさらに大きな値とすることにより、フォトダイオード１ａの電位がリセット電位Ｖｒ１よりも大きな値の電位Ｖｒａ、すなわち、電位Ｖａから閾値分を減じた値にリセットされる。また、容量リセットスイッチ５ｃをオンすることで、垂直信号線６の電位が反転型増幅器５ｂの入出力特性によって定まる、電位Ｖｒａよりも大きな定常値の電位Ｖｒｃにリセットされる（図６中、Ｓ３）。なお、この動作をさせるためには、図８（ｂ）の段階で垂直信号線６の電位Ｖｒ１が電位Ｖｒｃよりも小さいことが必要である。図８（ｃ）には、このときの垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。
【００５５】
▲４▼ つぎに、垂直選択スイッチ１ｃおよび容量リセットスイッチ５ｃをオフし、光電変換された信号電荷をフォトダイオード１ａに蓄積する（図６中、Ｓ４）。図８（ｄ）には、このときの垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。
【００５６】
▲５▼ 上記リセット、信号電荷蓄積動作から１フレーム後、容量リセットスイッチ５ｃをオンし、信号電荷の転送先である寄生容量Ｃｐ端を電位Ｖｒ２にリセットする（図６中、Ｓ５）。図９（ａ）には、このときの垂直選択スイッチ１ｃおよび転送トランジスタ５ａの電位分布を示す。
【００５７】
▲６▼ つぎに、垂直選択スイッチ１ｃのクロックΦＶを▲３▼のフォトダイード１ａリセット時と同じ電位Ｖａで印加し、信号電荷を垂直信号線６に読み出す（図６中、Ｓ６）。その後は、電荷転送回路５の動作原理に従い、信号電荷が寄生容量Ｃｐに転送される。図９（ｂ）には、このときの垂直選択スイッチ１ｃおよび転送トランジスタ５ａの電位分布を示す。
【００５８】
なお、▲３▼および▲６▼において、垂直選択スイッチ１ｃのクロックΦＶを、同一の電位Ｖａにすることなく、それぞれ、リセット電位Ｖｒ１にスイッチの閾値分を加えた値よりも大きなものであれば、個別に適宜のレベルに設定してもよい。
【００５９】
また、記述を省略したが、上記▲５▼、▲６▼の動作に合わせて雑音低減化回路８ｂを動作させ、容量リセットスイッチ５ｃに起因するリセット雑音を低減する。雑音低減化回路８ｂによる雑音と信号のサンプルホールドが完了した後、再び▲１▼に戻って、フォトダイオード１ａのリセット動作を行う。
【００６０】
ここで、従来例の電圧制御回路７を介することなく、垂直選択スイッチ１ｃのゲートに直接印加するクロックを生成する垂直走査器（垂直走査回路）２の具体的な構成例を２例示す。
【００６１】
垂直走査器２の第１の例について、図１０の回路構成および図１１のクロックパターン図を参照して説明する。
【００６２】
垂直走査器２は、前記したように、１水平走査期間中に、振幅の異なる２種類のクロックを３個出力し、垂直選択スイッチ１ｃに供給する。以下、動作を順を追って説明する。
【００６３】
走査クロック発生回路１４は、各段当たり１個のクロックΦｇを１段目から順に出力し、ゲートスイッチ１６、１８のゲートに供給する。
【００６４】
ゲートスイッチ１６、１８のドレインからクロックΦｐ１、Φｐ２を入力する。クロックΦｐ１は、図７のクロックΦｖのクロックパターンのうち電位Ｖａのクロックに同期したクロックであり、クロックΦｐ２は、図７のクロックΦｖのクロックパターンのうち電位Ｖｄｄのクロックに同期したクロックである。クロックΦｇ、Φｐ１、Φｐ２の振幅（電位）はＶｄｄである。
【００６５】
ゲートスイッチ１６のソースはＮＯＲ回路２０の入力端子およびｎＭＯＳトランジスタ２２に接続されている。なお、ゲートスイッチ１６からｎＭＯＳトランジスタ２２に至るラインには、波形整形、タイミング調整のための偶数個のインバータを挿入してもよい。
【００６６】
ゲートスイッチ１８のソースはＮＯＲ回路２０の他方の入力端子およびインバータ２４を介してｐＭＯＳトランジスタ２６のゲートに接続されている。なお、ゲートスイッチ１８からｐＭＯＳトランジスタ２６に至るラインには、波形整形、タイミング調整のための奇数個のインバータを挿入してもよい。図１０では、インバータ１個を挿入した例を示している。
【００６７】
ＮＯＲ回路２０の出力は、ＣＭＯＳインバータ２８に入力されている。ｎＭＯＳトランジスタ２２およびｐＭＯＳトランジスタ２６は、ＣＭＯＳインバータ２８の電源電位Ｖａ、Ｖｄｄを選択するスイッチとなっている。
【００６８】
クロックΦｐ１またはクロックΦｐ２がＨレベルのとき、ＣＭＯＳインバータ２８が振幅Ｖａまたは振幅Ｖｄｄのクロックを出力する。この出力クロックが垂直選択スイッチ１ｃに入力される。図１１に垂直走査器２のクロックパターンを示す。
【００６９】
つぎに、垂直走査器２の第２の例について、図１２の回路構成を参照して説明する。第２の例の回路の機能は第１の例と同じである。なお、第１の例と同じ構成要素については同一の参照符号を付し、説明を省略する。
【００７０】
垂直走査器２の第２の例の回路は、走査クロック発生回路１４と、各行に配置されたゲート回路３０と、行外に１個単独に配置されたクロックパターン生成回路３２とで構成されている。
【００７１】
クロックパターン生成回路３２は、第１の例の回路からゲートスイッチ１６、１８を除いた構成となっている。このクロックパターン生成回路３２の出力は、クロックΦｐ１に同期した振幅Ｖａのクロックと、クロックΦｐ２に同期した振幅Ｖｄｄのクロックとから生成されるクロックとなる。
【００７２】
ゲート回路３０は、インバータ３４と、ｐＭＯＳトランジスタ３６およびｎＭＯＳトランジスタ３８で構成された転送ゲート４０と、ｎＭＯＳトランジスタ４２を有する。
【００７３】
走査クロック発生回路１４の１段目から順次出力されるクロックΦｇは、インバータ３４を介してｐＭＯＳトランジスタ３６およびｎＭＯＳトランジスタ４２に、また、直接ｎＭＯＳトランジスタ３８に入力される。なお、走査クロック発生回路１４からインバータ３４に至るラインには、波形整形、タイミング調整のための偶数個のインバータを挿入してもよい。
【００７４】
ゲート回路３０は、第１の例のゲートスイッチ１６、１８と同じ役割を担っており、クロックパターン生成回路３２で生成したクロックを走査クロック発生回路１４の出力クロックΦｇに同期して、１行目から順に走査するクロックパターンに変換する。クロックパターンは、第１の例について示した図１１と同じものである。
【００７５】
垂直走査器２の第２の例は、クロックパターン生成回路３２を行外に出しているため、第１の例に比べて回路規模が小さくなり、また、クロックパターンの生成を１つの回路で行うため、特性バラツキが抑制される。
【００７６】
なお、ここでは、振幅の異なる２種類のクロック３個を各ライン（垂直信号線）に順番に出力するための回路を示したが、これに限定するものではなく、振幅の異なる数種類のクロック数個を各ラインに順番に出力する構成としてもよいことは勿論である。
【００７７】
以上説明した本実施の形態例に係る固体撮像装置および画素信号の読み出し方法は、垂直選択スイッチ１ｃの閾値にバラツキがあったとしても、信号電荷蓄積開始時と信号電荷読み出し終了時のフォトダイード１ａの電位が同じＶａより閾値分だけ低い電位に設定されているため、垂直選択スイッチ１ｃの閾値のバラツキの影響を受けることなく、信号電荷のみを読み出すことができる。このため、垂直選択スイッチ１ｃの閾値のバラツキに起因する固定パターン雑音が抑制される。
【００７８】
また、垂直走査器２から、振幅の異なる２種類のクロックを３個出力し、各行の垂直選択スイッチ１ｃの列に順次供給するため、従来例のように電圧制御回路を各列に設ける必要がなく、電圧制御回路を各列に設けたときに生じ得る画面上の横縞状の固定パターン雑音が軽減される。
【００７９】
また、フォトダイオード１ａのリセット電位を画素リセットスイッチ１２で設定される電位とは異なる値に設定するため、従来例のように画素リセットスイッチを各画素ごとに設けたときに生じ得る固定パターン雑音が軽減される。
【００８０】
なお、本発明の画素信号読み出し方法は、本実施の形態例の構成に限らず、本発明のリセット方法を他の適宜の信号電荷読み出し方法と組み合わせて用いてもよく、また、本発明の信号電荷読み出し方法を他の適宜のリセット方法と組み合わせて用いてもよい。
【００８１】
また、本発明の垂直走査器のクロック生成回路は、本実施の形態例の第１および第２の例に限らず、レベルの異なる複数種類のクロックよりなる垂直走査クロックを生成する場合に適用することができる。また、本構成を水平走査器に適用して、レベルの異なる複数種類のクロックよりなる水平走査クロックを生成することもできる。
【００８２】
【発明の効果】
本発明に係る固体撮像装置によれば、入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチとで構成された画素が２次元アレイ状に配列され、水平走査回路と垂直走査回路によって駆動される固体撮像装置において、垂直信号線を介して前記垂直選択スイッチの出力側に接続される電荷転送回路であって、前記垂直信号線を介して前記垂直選択スイッチの出力側にソースが接続される転送トランジスタと、当該転送トランジスタのゲート−ソース間に挿入される反転型増幅器と、前記転送トランジスタのドレインに接続される容量リセットスイッチとを備え、列毎に配設される電荷転送回路と、
画素外に配設され、前記垂直選択スイッチと前記電荷転送回路との間の垂直信号線に第１端子が接続されるとともに第２端子にリセット電位が印加され、前記フォトダイオードをリセットする画素リセットスイッチとを含み、前記垂直走査回路により、１水平走査期間中に３個のクロックが生成され、前記３個のクロックの１個目は前記フォトダイオードから信号を読み出すためのクロックであり、３個目のクロックは前記１個目のクロックと同一レベルのクロックであって前記フォトダイオードをリセットするためのクロックであり、各行の前記垂直選択スイッチのゲートに該クロックが印加され、前記電荷転送回路を通して画素信号が並列に読み出されるため、各行に電圧制御回路を設けた場合に起こり得る電圧制御回路の特性バラツキの影響を受けることがなく、画面上に横縞状の固定パターン雑音が現われることを軽減することができる。
【図面の簡単な説明】
【図１】 従来の固体撮像装置の回路の全体構成について、一部省略して示した図である。
【図２】 図１の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図３】 図１の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図である。
【図４】 本実施の形態例に係る固体撮像装置の回路の全体構成について、一部省略して示した図である。
【図５】 図４の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図６】 図４の固体撮像装置の信号電荷読み出し方法を説明するための工程図である。
【図７】 図４の固体撮像装置の信号電荷読み出し方法を説明するためのクロックパターン図である。
【図８】 図４の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図であり、リセット段階について説明したものである。
【図９】 図４の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図であり、信号電荷読み出し段階について説明したものである。
【図１０】 図４の固体撮像装置の垂直走査器の第１の例の回路を示した図である。
【図１１】 図１０の垂直走査器のクロック生成方法を説明するためのクロックパターン図である。
【図１２】 図４の固体撮像装置の垂直走査器の第２の例の回路を示した図である。
【符号の説明】
１ａ フォトダイオード
１ｃ 垂直選択スイッチ
２ 垂直走査器
３ 水平走査器
５ 電荷転送回路
５ａ 転送トランジスタ
５ｂ 反転型増幅器
５ｃ 容量リセットスイッチ
６ 垂直信号線
１０ 画素
１２ 画素リセットスイッチ
１４ 走査クロック発生回路
１６、１８ ゲートスイッチ
２０ ＮＯＲ回路
２２、３８、４２ ｎＭＯＳトランジスタ
２４、３４ インバータ
２６、３６ ｐＭＯＳトランジスタ
２８ ＣＭＯＳインバータ
３０ ゲート回路
３２ クロックパターン生成回路
４０ 転送ゲート
【発明の属する技術分野】
本発明は、固体撮像装置およびその画素信号の読み出し方法に関し、より詳細には、ＭＯＳ型固体撮像装置およびその画素信号の読み出し方法に関する。
【０００２】
【従来の技術】
固体撮像装置は、信号電荷の読み出し方式の違いにより、ＣＣＤ型とＣＭＯＳ型に大別される。
【０００３】
後者のＣＭＯＳ型固体撮像装置は、前者のＣＣＤ型固体撮像装置に比べて消費電力量が小さい点に優位性がある。近年、ＣＭＯＳ型固体撮像装置が数多く提案されている。
【０００４】
ＣＭＯＳ型固体撮像装置は、ＡＰＳ（Active Pixel Sensor）と呼ばれる、画素内で信号を増幅するタイプのものが大半を占める。この場合、１画素は複数個のトランジスタで構成されているため、高精細な画像を得るために画素サイズを小さくすると、開口率が低くなって１画素の受光量が低下する。
【０００５】
一方、ＭＯＳ型と呼ばれる、画素をトランジスタ1個で構成するＰＰＳ（Passive Pixel Sensor）タイプの固体撮像装置があり、この場合は、上記したＡＰＳタイプのものの不具合がない。ところが、このＰＰＳタイプのものは、信号電荷を垂直信号線に読み出す方式を採用しており、この場合、垂直信号線には大きな寄生容量が接続しているため、信号電位が非常に小さくなり、信号対雑音比が悪くなる。
【０００６】
上記ＭＯＳ型固体撮像装置の欠点を補う信号読み出し方法として、固体ＨＡＲＰ用高Ｓ／Ｎ信号読み出し回路の検討結果が報告されている（非特許文献１参照。）。
【０００７】
上記の回路の全体構成を図１に示し、そのうちの1列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図２に示す。なお、図２では、1列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【０００８】
図１に示すように、回路は、画素１が２次元アレイ状に配列され、垂直走査器（垂直走査回路）２および水平走査器（水平走査回路）３からのクロック信号によって駆動、制御される。なお、垂直走査器２および水平走査器３には、コントローラ４より所定の制御信号が送られる。
【０００９】
図２に示す１垂直信号線分の回路は、複数列の画素１および電荷転送回路５を備える。なお、図２中、１列分の画素１のみ表示し、他の列の画素は表示を省略している。
【００１０】
画素１は、光を受光して電荷を生成するフォトダイオード１ａ、フォトダイオード１ａをリセットするための画素リセットスイッチ１ｂ、フォトダイオード１ａに蓄積された電荷の垂直信号線への取り出しを制御するための垂直選択スイッチ１ｃとで構成され、それぞれ垂直信号線６に接続されている。なお、参照符号７は各行ごとにそれぞれ１個配列される電圧制御回路を示す。垂直選択スイッチ１ｃをオンするためにゲート（ゲート電極）に印加するクロックは、垂直走査器２の出力を電圧制御回路７を通すことで生成される。
【００１１】
電荷転送回路５は、垂直信号線６へ取り出した電荷の転送を制御するための転送トランジスタ５ａと、転送トランジスタ５ａに負帰還をかける反転型増幅器５ｂと、転送トランジスタ５ａを飽和領域で動作させる電位に設定するための容量リセットスイッチ５ｃとで構成される。転送トランジスタ５ａは、垂直信号線６上に設けられている。反転型増幅器５ｂは、入力に転送トランジスタ５ａのソースが接続され、出力が転送トランジスタ５ａのゲートに接続されている。容量リセットスイッチ５ｃは、転送トランジスタ５ａのドレインに接続されている。
【００１２】
さらに、転送トランジスタ５ａの後段にはバッファ回路８ａが設けられている。
【００１３】
ここで、図２中、記号Ｃｖは、垂直選択スイッチの拡散容量の１行の画素数分と垂直信号線６の配線容量の和である垂直信号線の浮遊容量を示し、記号Ｃｐはバッファ回路８ａの入力側の寄生容量を示す。
【００１４】
さらに、バッファ回路８ａの後段には雑音低減化回路８ｂが設けられている。なお、参照符号３ａは、水平走査器（水平走査回路）３で駆動される水平選択スイッチを示し、参照符号３ｂは、電荷を読み出す水平信号線を示す。
【００１５】
上記のように構成された１垂直信号線分の回路の電荷読み出し動作について、さらに図３に示す電位分布図を参照して、以下説明する。
【００１６】
図３（ａ）は、フォトダイオード１ａに蓄積した信号電荷が垂直選択スイッチ１ｃをオンすることで垂直信号線６に読み出される様子を示す。
【００１７】
信号電荷をフォトダイオード１ａに蓄積するに先立ち、画素リセットスイッチ１ｂにより、フォトダイオード１ａは、リセット電位Ｖｒ１に設定されている。これにより、前フレーム分の信号電荷が仮に残留していてもリセットされるため、画面の残像の生成が抑制されている。
【００１８】
フォトダイオード１ａに信号電荷が蓄積した状態で、電圧制御回路７を通して、垂直選択スイッチ１ｃのゲートにフォトダイオード１ａのリセット電位Ｖｒ１よりも閾値分高く設定した電位のクロックを印加し垂直選択スイッチ１ｃをオンすることで、信号電荷のみを読み出すことができる。
【００１９】
ここで、信号電荷を電荷転送回路５に読み出すためには、信号電荷転送前の垂直信号線６がフォトダイオードのリセット電位Ｖｒ１よりも高い電位Ｖｖでなければならない。この垂直信号線６の電位Ｖｖは、反転型増幅器５ｂの動作領域における入力電位がリセット電位Ｖｒ１よりも高くなるように設定されることで実現される。
【００２０】
図３（ｂ）は、垂直信号線６上を信号電荷が転送され、さらに、転送トランジスタ５ａにより寄生容量Ｃｐに読み出される様子を示す。
【００２１】
ここで、信号電荷を垂直信号線６から寄生容量Ｃｐに読み出すためには、バファ回路８ａの入力のリセット電位Ｖｒ２が信号電荷転送直前の垂直信号線６の電位Ｖｖよりも高くなければならない。そのためには、反転型増幅器５ｂの動作領域における入力電位をリセット電位Ｖｒ２よりも低く設定する必要がある。
【００２２】
信号電荷が読み出されることにより反転型増幅器５ｂの動作領域における入力電位が低下する。そして、その電位変化分が増幅されて反転型増幅器５ｂから出力され、しかもその出力電位が上昇するため、転送トランジスタ５ａのゲート電位が大きくなる。したがって、転送トランジスタ５ａには大きな電流が流れ、垂直信号線６上の信号電荷の転送が高速で行われる。電荷転送過程が、このように高速で行われる動的過程であるため、実際には、垂直信号線６の電位は殆ど変化しない。
【００２３】
図３（ｃ）は、寄生容量Ｃｐに信号電荷が全て転送された状態を示す。
【００２４】
図３（ｂ）の状態で信号電荷が転送される過程において、垂直信号線６の電位が信号電荷が転送されるに従い徐々に上昇すると、今度は転送トランジスタ５ａのゲート電位が小さくなる。そして、図３（ｃ）に示すように、寄生容量Ｃｐに信号電荷が全て転送されると、図３（ａ）の状態に戻る。
【００２５】
以上説明した信号電荷の読み出し方法は、上記したように垂直選択スイッチ１ｃのゲートに印加するクロックの電位をフォトダイオードのリセット電位Ｖｒ１よりも垂直選択スイッチ１ｃの閾値分だけ高くなるように制御することで、信号電荷のみの読み出しを可能としている。したがって、信号電荷以外のバイアス電荷を転送したときに生じ得るダイナミックレンジの低下を招くことがない。
【００２６】
また、以上説明した信号電荷の読み出し方法は、上記したように電荷転送過程において垂直信号線６の電位が殆ど変化しないため、垂直信号線５の浮遊容量Ｃｖの影響を受けることなく、フォトダイオード１ａからバッファ回路８ａの寄生容量Ｃｐに信号電荷が転送される。
【００２７】
また、このとき、バッファ回路の寄生容量Ｃｐはフォトダイオードの等価容量に比べて十分小さくすることができるため、図３（ｃ）に示したように、小さい寄生容量Ｃｐに信号電荷を転送することで信号電位を増幅することができる。
【００２８】
したがって、信号レベルをＡＰＳタイプと同様に大きくすることができ、これにより、高いＳ／Ｎ比を実現することができる。
【００２９】
【非特許文献１】
映像情報メディア学会技術報告
：ITE Technical Report Vol.25,No.54,P.P.81〜86,IPU2001-63
【００３０】
【発明が解決しようとする課題】
しかしながら、上記の信号電荷の読み出し方法は、各画素ごとに設けた垂直選択スイッチ１ｃの閾値にバラツキがあると、固定パターン雑音となって現われてしまう。
【００３１】
また、各行に設けた電圧制御回路７の特性バラツキが読み出される信号電荷量のバラツキとなるため、画面上に横縞状の固定パターン雑音となって現われてしまう。
【００３２】
本発明は、上記の課題に鑑みてなされたものであり、固定パターン雑音を低減することができる固体撮像装置およびその画素信号の読み出し方法を提供することを目的とする。
【００３３】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチとで構成された画素が２次元アレイ状に配列され、水平走査回路と垂直走査回路によって駆動される固体撮像装置において、垂直信号線を介して前記垂直選択スイッチの出力側に接続される電荷転送回路であって、前記垂直信号線を介して前記垂直選択スイッチの出力側にソースが接続される転送トランジスタと、当該転送トランジスタのゲート−ソース間に挿入される反転型増幅器と、前記転送トランジスタのドレインに接続される容量リセットスイッチとを備え、列毎に配設される電荷転送回路と、
画素外に配設され、前記垂直選択スイッチと前記電荷転送回路との間の垂直信号線に第１端子が接続されるとともに第２端子にリセット電位が印加され、前記フォトダイオードをリセットする画素リセットスイッチとを含み、前記垂直走査回路により、１水平走査期間中に３個のクロックが生成され、前記３個のクロックの１個目は前記フォトダイオードから信号を読み出すためのクロックであり、３個目のクロックは前記１個目のクロックと同一レベルのクロックであって前記フォトダイオードをリセットするためのクロックであり、各行の前記垂直選択スイッチのゲートに該クロックが印加され、前記電荷転送回路を通して画素信号が並列に読み出される。
【００３４】
これにより、従来のように各行に設けた電圧制御回路を介して各行の垂直選択スイッチのゲートにクロックを印加する必要がないため、各行に電圧制御回路を設けた場合に起こり得る電圧制御回路の特性バラツキの影響を受けることがなく、画面上に横縞状の固定パターン雑音が現われることを軽減することができる。
【００４２】
【発明の実施の形態】
本発明に係る固体撮像装置および画素信号の読み出し方法の好適な実施の形態（以下、本実施の形態例という。）について、図を参照して、以下に説明する。
【００４３】
本実施の形態例に係る固体撮像装置の回路の全体構成を図４に示し、そのうちの1列分の画素の信号電荷が出力に至るまでの、１垂直信号線分の回路構成を図５に示す。なお、図５では、1列に配列される複数の画素のうち１つの画素のみを示し、他の画素は省略している。
【００４４】
本実施の形態例に係る固体撮像装置の回路において、図１および図２に示した従来の回路と同一の構成要素については同一の参照符号を付すとともに重複する説明を省略する。
【００４５】
本実施の形態例に係る固体撮像装置の回路は、画素リセットスイッチの配置が従来の回路と相違する。
【００４６】
すなわち、画素１０は、フォトダイオード１ａおよび垂直選択スイッチ１ｃで構成されている。そして、垂直信号線６の画素１の列の端部と電荷転送回路５との間に画素リセットスイッチ１２が１個のみ接続されている。但し、これに限定することなく、従来例のように各画素ごとに画素リセットスイッチを設けてもよい。
【００４７】
また、前記した従来の回路において各列に設けられていた電圧制御回路７は本実施の形態例に係る固体撮像装置の回路には設けられておらず、各列の垂直選択スイッチ１ｃは、垂直走査器２によって直接駆動される。
【００４８】
上記のように回路が構成される本実施の形態例に係る固体撮像装置の画素信号の読み出し方法について、さらに図６の工程図、図７のクロックパターン図および図８ならびに図９の電位分布図を参照して説明する。
【００４９】
実際には、１水平期間では信号電荷読み出し、画素リセットの順で動作するが、ここでは説明の都合上、画素リセット動作から先に述べる。
【００５０】
以下の各番号▲１▼〜▲６▼は、図７のクロックパターン図に付した各工程の番号と対応している。
【００５１】
▲１▼ まず、画素リセットスイッチ１２および垂直選択スイッチ１ｃのそれぞれのゲートに印加するクロックΦＲＳ１およびΦＶをそれぞれＨレベルにしてオンし、フォトダイオード１ａを電位Ｖｒ１にリセットする（図６中、Ｓ１）。このとき、各ゲートに与えるクロックのレベル電位をＶｄｄとする。図８（ａ）には、この状態の垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。但し、クロックΦＲＳ１およびΦＶのレベルは、垂直選択スイッチ１ｃおよび画素リセットスイッチ１２のそれぞれが線形領域で動作するレベル、すなわち、リセット電位Ｖｒ１にスイッチの閾値分を加えた値よりも大きなものであれば、適宜のレベルに設定することができ、レベル電位をＶｄｄに限定するものではない。
【００５２】
▲２▼ つぎに、画素リセットスイッチ１２および垂直選択スイッチ１ｃのそれぞれのゲートに印加するクロックΦＲＳ１およびクロックΦＶをそれぞれＬ（Ｌｏｗ）レベルにしてオフする（図６中、Ｓ２）。図８（ｂ）には、このときの垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。
【００５３】
▲３▼ つぎに、垂直選択スイッチ１ｃのゲートに印加するクロックΦＶを▲１▼のときのＨレベル（電位Ｖｄｄ）よりも低いレベル（電位Ｖａ）にするとともに、容量リセットスイッチ５ｃのゲートに印加するクロックΦＲＳ２をＨレベルにしてオンする（図６中、Ｓ３）。なお、クロックΦＲＳ２の電位は、容量リセットスイッチ５ｃを構成するトランジスタの極性により、０またはＶｄｄのいずれもとりうる。
【００５４】
このとき、クロックΦＶの電位Ｖａをフォトダイオード１ａのリセット電位Ｖｒ１に閾値分を加えた値よりもさらに大きな値とすることにより、フォトダイオード１ａの電位がリセット電位Ｖｒ１よりも大きな値の電位Ｖｒａ、すなわち、電位Ｖａから閾値分を減じた値にリセットされる。また、容量リセットスイッチ５ｃをオンすることで、垂直信号線６の電位が反転型増幅器５ｂの入出力特性によって定まる、電位Ｖｒａよりも大きな定常値の電位Ｖｒｃにリセットされる（図６中、Ｓ３）。なお、この動作をさせるためには、図８（ｂ）の段階で垂直信号線６の電位Ｖｒ１が電位Ｖｒｃよりも小さいことが必要である。図８（ｃ）には、このときの垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。
【００５５】
▲４▼ つぎに、垂直選択スイッチ１ｃおよび容量リセットスイッチ５ｃをオフし、光電変換された信号電荷をフォトダイオード１ａに蓄積する（図６中、Ｓ４）。図８（ｄ）には、このときの垂直選択スイッチ１ｃおよび画素リセットスイッチ１２の電位分布を示す。
【００５６】
▲５▼ 上記リセット、信号電荷蓄積動作から１フレーム後、容量リセットスイッチ５ｃをオンし、信号電荷の転送先である寄生容量Ｃｐ端を電位Ｖｒ２にリセットする（図６中、Ｓ５）。図９（ａ）には、このときの垂直選択スイッチ１ｃおよび転送トランジスタ５ａの電位分布を示す。
【００５７】
▲６▼ つぎに、垂直選択スイッチ１ｃのクロックΦＶを▲３▼のフォトダイード１ａリセット時と同じ電位Ｖａで印加し、信号電荷を垂直信号線６に読み出す（図６中、Ｓ６）。その後は、電荷転送回路５の動作原理に従い、信号電荷が寄生容量Ｃｐに転送される。図９（ｂ）には、このときの垂直選択スイッチ１ｃおよび転送トランジスタ５ａの電位分布を示す。
【００５８】
なお、▲３▼および▲６▼において、垂直選択スイッチ１ｃのクロックΦＶを、同一の電位Ｖａにすることなく、それぞれ、リセット電位Ｖｒ１にスイッチの閾値分を加えた値よりも大きなものであれば、個別に適宜のレベルに設定してもよい。
【００５９】
また、記述を省略したが、上記▲５▼、▲６▼の動作に合わせて雑音低減化回路８ｂを動作させ、容量リセットスイッチ５ｃに起因するリセット雑音を低減する。雑音低減化回路８ｂによる雑音と信号のサンプルホールドが完了した後、再び▲１▼に戻って、フォトダイオード１ａのリセット動作を行う。
【００６０】
ここで、従来例の電圧制御回路７を介することなく、垂直選択スイッチ１ｃのゲートに直接印加するクロックを生成する垂直走査器（垂直走査回路）２の具体的な構成例を２例示す。
【００６１】
垂直走査器２の第１の例について、図１０の回路構成および図１１のクロックパターン図を参照して説明する。
【００６２】
垂直走査器２は、前記したように、１水平走査期間中に、振幅の異なる２種類のクロックを３個出力し、垂直選択スイッチ１ｃに供給する。以下、動作を順を追って説明する。
【００６３】
走査クロック発生回路１４は、各段当たり１個のクロックΦｇを１段目から順に出力し、ゲートスイッチ１６、１８のゲートに供給する。
【００６４】
ゲートスイッチ１６、１８のドレインからクロックΦｐ１、Φｐ２を入力する。クロックΦｐ１は、図７のクロックΦｖのクロックパターンのうち電位Ｖａのクロックに同期したクロックであり、クロックΦｐ２は、図７のクロックΦｖのクロックパターンのうち電位Ｖｄｄのクロックに同期したクロックである。クロックΦｇ、Φｐ１、Φｐ２の振幅（電位）はＶｄｄである。
【００６５】
ゲートスイッチ１６のソースはＮＯＲ回路２０の入力端子およびｎＭＯＳトランジスタ２２に接続されている。なお、ゲートスイッチ１６からｎＭＯＳトランジスタ２２に至るラインには、波形整形、タイミング調整のための偶数個のインバータを挿入してもよい。
【００６６】
ゲートスイッチ１８のソースはＮＯＲ回路２０の他方の入力端子およびインバータ２４を介してｐＭＯＳトランジスタ２６のゲートに接続されている。なお、ゲートスイッチ１８からｐＭＯＳトランジスタ２６に至るラインには、波形整形、タイミング調整のための奇数個のインバータを挿入してもよい。図１０では、インバータ１個を挿入した例を示している。
【００６７】
ＮＯＲ回路２０の出力は、ＣＭＯＳインバータ２８に入力されている。ｎＭＯＳトランジスタ２２およびｐＭＯＳトランジスタ２６は、ＣＭＯＳインバータ２８の電源電位Ｖａ、Ｖｄｄを選択するスイッチとなっている。
【００６８】
クロックΦｐ１またはクロックΦｐ２がＨレベルのとき、ＣＭＯＳインバータ２８が振幅Ｖａまたは振幅Ｖｄｄのクロックを出力する。この出力クロックが垂直選択スイッチ１ｃに入力される。図１１に垂直走査器２のクロックパターンを示す。
【００６９】
つぎに、垂直走査器２の第２の例について、図１２の回路構成を参照して説明する。第２の例の回路の機能は第１の例と同じである。なお、第１の例と同じ構成要素については同一の参照符号を付し、説明を省略する。
【００７０】
垂直走査器２の第２の例の回路は、走査クロック発生回路１４と、各行に配置されたゲート回路３０と、行外に１個単独に配置されたクロックパターン生成回路３２とで構成されている。
【００７１】
クロックパターン生成回路３２は、第１の例の回路からゲートスイッチ１６、１８を除いた構成となっている。このクロックパターン生成回路３２の出力は、クロックΦｐ１に同期した振幅Ｖａのクロックと、クロックΦｐ２に同期した振幅Ｖｄｄのクロックとから生成されるクロックとなる。
【００７２】
ゲート回路３０は、インバータ３４と、ｐＭＯＳトランジスタ３６およびｎＭＯＳトランジスタ３８で構成された転送ゲート４０と、ｎＭＯＳトランジスタ４２を有する。
【００７３】
走査クロック発生回路１４の１段目から順次出力されるクロックΦｇは、インバータ３４を介してｐＭＯＳトランジスタ３６およびｎＭＯＳトランジスタ４２に、また、直接ｎＭＯＳトランジスタ３８に入力される。なお、走査クロック発生回路１４からインバータ３４に至るラインには、波形整形、タイミング調整のための偶数個のインバータを挿入してもよい。
【００７４】
ゲート回路３０は、第１の例のゲートスイッチ１６、１８と同じ役割を担っており、クロックパターン生成回路３２で生成したクロックを走査クロック発生回路１４の出力クロックΦｇに同期して、１行目から順に走査するクロックパターンに変換する。クロックパターンは、第１の例について示した図１１と同じものである。
【００７５】
垂直走査器２の第２の例は、クロックパターン生成回路３２を行外に出しているため、第１の例に比べて回路規模が小さくなり、また、クロックパターンの生成を１つの回路で行うため、特性バラツキが抑制される。
【００７６】
なお、ここでは、振幅の異なる２種類のクロック３個を各ライン（垂直信号線）に順番に出力するための回路を示したが、これに限定するものではなく、振幅の異なる数種類のクロック数個を各ラインに順番に出力する構成としてもよいことは勿論である。
【００７７】
以上説明した本実施の形態例に係る固体撮像装置および画素信号の読み出し方法は、垂直選択スイッチ１ｃの閾値にバラツキがあったとしても、信号電荷蓄積開始時と信号電荷読み出し終了時のフォトダイード１ａの電位が同じＶａより閾値分だけ低い電位に設定されているため、垂直選択スイッチ１ｃの閾値のバラツキの影響を受けることなく、信号電荷のみを読み出すことができる。このため、垂直選択スイッチ１ｃの閾値のバラツキに起因する固定パターン雑音が抑制される。
【００７８】
また、垂直走査器２から、振幅の異なる２種類のクロックを３個出力し、各行の垂直選択スイッチ１ｃの列に順次供給するため、従来例のように電圧制御回路を各列に設ける必要がなく、電圧制御回路を各列に設けたときに生じ得る画面上の横縞状の固定パターン雑音が軽減される。
【００７９】
また、フォトダイオード１ａのリセット電位を画素リセットスイッチ１２で設定される電位とは異なる値に設定するため、従来例のように画素リセットスイッチを各画素ごとに設けたときに生じ得る固定パターン雑音が軽減される。
【００８０】
なお、本発明の画素信号読み出し方法は、本実施の形態例の構成に限らず、本発明のリセット方法を他の適宜の信号電荷読み出し方法と組み合わせて用いてもよく、また、本発明の信号電荷読み出し方法を他の適宜のリセット方法と組み合わせて用いてもよい。
【００８１】
また、本発明の垂直走査器のクロック生成回路は、本実施の形態例の第１および第２の例に限らず、レベルの異なる複数種類のクロックよりなる垂直走査クロックを生成する場合に適用することができる。また、本構成を水平走査器に適用して、レベルの異なる複数種類のクロックよりなる水平走査クロックを生成することもできる。
【００８２】
【発明の効果】
本発明に係る固体撮像装置によれば、入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチとで構成された画素が２次元アレイ状に配列され、水平走査回路と垂直走査回路によって駆動される固体撮像装置において、垂直信号線を介して前記垂直選択スイッチの出力側に接続される電荷転送回路であって、前記垂直信号線を介して前記垂直選択スイッチの出力側にソースが接続される転送トランジスタと、当該転送トランジスタのゲート−ソース間に挿入される反転型増幅器と、前記転送トランジスタのドレインに接続される容量リセットスイッチとを備え、列毎に配設される電荷転送回路と、
画素外に配設され、前記垂直選択スイッチと前記電荷転送回路との間の垂直信号線に第１端子が接続されるとともに第２端子にリセット電位が印加され、前記フォトダイオードをリセットする画素リセットスイッチとを含み、前記垂直走査回路により、１水平走査期間中に３個のクロックが生成され、前記３個のクロックの１個目は前記フォトダイオードから信号を読み出すためのクロックであり、３個目のクロックは前記１個目のクロックと同一レベルのクロックであって前記フォトダイオードをリセットするためのクロックであり、各行の前記垂直選択スイッチのゲートに該クロックが印加され、前記電荷転送回路を通して画素信号が並列に読み出されるため、各行に電圧制御回路を設けた場合に起こり得る電圧制御回路の特性バラツキの影響を受けることがなく、画面上に横縞状の固定パターン雑音が現われることを軽減することができる。
【図面の簡単な説明】
【図１】 従来の固体撮像装置の回路の全体構成について、一部省略して示した図である。
【図２】 図１の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図３】 図１の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図である。
【図４】 本実施の形態例に係る固体撮像装置の回路の全体構成について、一部省略して示した図である。
【図５】 図４の固体撮像装置の回路のうち１垂直信号線を取り出して示した図である。
【図６】 図４の固体撮像装置の信号電荷読み出し方法を説明するための工程図である。
【図７】 図４の固体撮像装置の信号電荷読み出し方法を説明するためのクロックパターン図である。
【図８】 図４の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図であり、リセット段階について説明したものである。
【図９】 図４の固体撮像装置の信号電荷読み出し方法を説明するための電位分布図であり、信号電荷読み出し段階について説明したものである。
【図１０】 図４の固体撮像装置の垂直走査器の第１の例の回路を示した図である。
【図１１】 図１０の垂直走査器のクロック生成方法を説明するためのクロックパターン図である。
【図１２】 図４の固体撮像装置の垂直走査器の第２の例の回路を示した図である。
【符号の説明】
１ａ フォトダイオード
１ｃ 垂直選択スイッチ
２ 垂直走査器
３ 水平走査器
５ 電荷転送回路
５ａ 転送トランジスタ
５ｂ 反転型増幅器
５ｃ 容量リセットスイッチ
６ 垂直信号線
１０ 画素
１２ 画素リセットスイッチ
１４ 走査クロック発生回路
１６、１８ ゲートスイッチ
２０ ＮＯＲ回路
２２、３８、４２ ｎＭＯＳトランジスタ
２４、３４ インバータ
２６、３６ ｐＭＯＳトランジスタ
２８ ＣＭＯＳインバータ
３０ ゲート回路
３２ クロックパターン生成回路
４０ 転送ゲート
Claims (2)
- 入射した光を電荷に変換するフォトダイオードと、該フォトダイオードで発生した該電荷を読み出す垂直選択スイッチとで構成された画素が２次元アレイ状に配列され、水平走査回路と垂直走査回路によって駆動される固体撮像装置において、
垂直信号線を介して前記垂直選択スイッチの出力側に接続される電荷転送回路であって、前記垂直信号線を介して前記垂直選択スイッチの出力側にソースが接続される転送トランジスタと、当該転送トランジスタのゲート−ソース間に挿入される反転型増幅器と、前記転送トランジスタのドレインに接続される容量リセットスイッチとを備え、列毎に配設される電荷転送回路と、
画素外に配設され、前記垂直選択スイッチと前記電荷転送回路との間の垂直信号線に第１端子が接続されるとともに第２端子にリセット電位が印加され、前記フォトダイオードをリセットする画素リセットスイッチと
を含み、
前記垂直走査回路により、１水平走査期間中に３個のクロックが生成され、前記３個のクロックの１個目は前記フォトダイオードから信号を読み出すためのクロックであり、３個目のクロックは前記１個目のクロックと同一レベルのクロックであって前記フォトダイオードをリセットするためのクロックであり、各行の前記垂直選択スイッチのゲートに該クロックが印加され、前記電荷転送回路を通して画素信号が並列に読み出される、固体撮像装置。 - 前記３個のクロックの２番目のクロックは、前記１番目と前記３番目のクロックよりもレベルの高いクロックである、請求項１に記載の固体雑像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002331228A JP4309639B2 (ja) | 2002-02-01 | 2002-11-14 | 固体撮像装置およびその画素信号の読み出し方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-25291 | 2002-02-01 | ||
| JP2002025291 | 2002-02-01 | ||
| JP2002331228A JP4309639B2 (ja) | 2002-02-01 | 2002-11-14 | 固体撮像装置およびその画素信号の読み出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298942A JP2003298942A (ja) | 2003-10-17 |
| JP4309639B2 true JP4309639B2 (ja) | 2009-08-05 |
Family
ID=29404804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002331228A Expired - Fee Related JP4309639B2 (ja) | 2002-02-01 | 2002-11-14 | 固体撮像装置およびその画素信号の読み出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4309639B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4229884B2 (ja) | 2004-07-29 | 2009-02-25 | シャープ株式会社 | 増幅型固体撮像装置 |
-
2002
- 2002-11-14 JP JP2002331228A patent/JP4309639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003298942A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4529834B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP4979375B2 (ja) | 固体撮像装置及び撮像システム | |
| US9490291B2 (en) | Solid state imaging device and camera system | |
| KR100681986B1 (ko) | 고체 이미지 센서 | |
| US8274590B2 (en) | Solid-state imaging device driving method | |
| US7499091B2 (en) | Solid-state imaging device and method for driving same | |
| US8817143B2 (en) | Solid-state imaging device comprising a holding circuit and driving method thereof | |
| US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
| KR20020012134A (ko) | 고체 촬상 장치 및 카메라 시스템 | |
| JP6580069B2 (ja) | 撮像装置の駆動方法、撮像装置、撮像システム | |
| JP4309639B2 (ja) | 固体撮像装置およびその画素信号の読み出し方法 | |
| US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
| JP2000295533A (ja) | 固体撮像素子およびその駆動方法、並びに固体撮像素子の信号処理方法 | |
| JP4025586B2 (ja) | 固体撮像装置 | |
| JP4238377B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JP4054624B2 (ja) | 固体撮像装置およびその信号読み出し方法 | |
| JP2011139350A (ja) | 固体撮像装置及びその駆動方法 | |
| JP4229770B2 (ja) | 増幅型固体撮像装置 | |
| JP2007150720A (ja) | 固体撮像装置 | |
| JP4234959B2 (ja) | 固体撮像装置 | |
| JP2002247456A (ja) | 走査回路とそれを用いた撮像装置 | |
| JP2007019580A (ja) | 固体撮像装置の駆動方法 | |
| JP2000152094A (ja) | 固体撮像装置 | |
| JP2005123950A (ja) | 増幅型固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4309639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |