JP4229770B2 - 増幅型固体撮像装置 - Google Patents
増幅型固体撮像装置 Download PDFInfo
- Publication number
- JP4229770B2 JP4229770B2 JP2003190171A JP2003190171A JP4229770B2 JP 4229770 B2 JP4229770 B2 JP 4229770B2 JP 2003190171 A JP2003190171 A JP 2003190171A JP 2003190171 A JP2003190171 A JP 2003190171A JP 4229770 B2 JP4229770 B2 JP 4229770B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- effect transistor
- drain
- field effect
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims description 57
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 57
- 238000003384 imaging method Methods 0.000 title claims description 35
- 230000005669 field effect Effects 0.000 claims description 53
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000002596 correlated effect Effects 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims 1
- 206010047571 Visual impairment Diseases 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000003446 memory effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の属する技術分野】
この発明は増幅型固体撮像装置に関し、より詳しくは、増幅機能を持つ画素が複数配列された増幅型固体撮像装置に関する。
【0002】
【従来の技術】
各画素毎に増幅機能を持つ画素部とその画素部の周辺に配置された走査回路とを有し、その走査回路によって画素部を走査して各画素のデータを読み出す増幅型固体撮像装置が提案されている。特に画素構成を周辺の駆動回路および信号処理回路との一体化に有利なCMOSにより構成した、APS(Active Pixel Sensor)型イメージセンサが知られている。
【0003】
一般に、APS型イメージセンサは、1画素内に光電変換部、増幅部、画素選択部、リセット部を備える。ここで通常、光電変換部はフォトダイオード(PD)から形成され、増幅部、画素選択部、リセット部は3個〜4個のMOS型トランジスタ(Tr)から形成されている。
【0004】
図5に1個のフォトダイオード(PD)と3個のMOS型トランジスタ(Tr)を用いて、PD+3Tr方式としたAPS型イメージセンサの構成を示す(簡単のため、画素部としては2行2列(4画素)のみを図示している。)。図5において、201は増幅用MOSトランジスタ、202はリセット用MOSトランジスタ、203は画素選択用MOSトランジスタ、204は光電変換用フォトダイオード、205は信号線、206は電源線、207は画素選択ライン、280はリセットゲートラインである。MOSトランジスタ203および202はそれぞれ画素選択ライン207およびリセットゲートライン280を介して、垂直走査回路(I)221および垂直走査回路(IIo)222により駆動される。また信号線205には定電流負荷となるMOSトランジスタ230(ゲートバイアス電圧としてVL1が印加されている)が接続されると共に、その出力電圧はアンプ(増幅用MOSトランジスタ)231およびMOSトランジスタ232を介して水平信号線236に読み出される。MOSトランジスタ232は水平クロックライン235を介して水平走査回路234により駆動される。水平信号線236には定電流負荷となるMOSトランジスタ233(ゲートバイアス電圧としてVL2が印加されている)が接続されると共に、その出力電圧はアンプ237を介して出力OSに導かれる。
【0005】
図6に示すように、上記構成の画素でリセットトランジスタ202のゲート(リセットゲート)がオン時のリセットゲート下チャネル電位をφRH、リセットドレイン電圧をVDDとし、VDD<φRHすると、そのリセットゲートがオン時にはフォトダイオード204はVDDにリセットされる。しかしながら、リセットゲートがオフ後のフォトダイオードには、電子数で表して次式のようなリセットノイズΔNrnが発生する。
【0006】
ΔNrn=(kTCp)1/2/q …(式1)
ここで、kはボルツマン定数、Tは絶対温度、Cpはフォトダイオードおよびそれに接続する領域の容量、qは素電荷である。式1より明らかなように、リセットノイズは容量Cpに依存し、Cpが大きい程大きくなる。
【0007】
図5より明らかなように、Cpにはフォトダイオード自体の容量に増幅用MOSトランジスタ201のゲート容量、およびこれらの相互結線容量も加わる。このため、上記構成の画素では、リセットノイズΔNrnを低減することが要請されている。
【0008】
リセットノイズを低減するために、次に述べるようなソフトリセット動作が提案されている(例えば、非特許文献1参照。)。即ち、図7に示すように、リセットトランジスタ202のゲート(リセットゲート)がオン時、VDD>φRHすると、フォトダイオード204の電位はφRH付近のサブスレッショルド領域にリセットされる。この場合、リセットゲートがオフ後のフォトダイオードには、電子数で表して次式のようなソフトリセットノイズΔNsrが発生する。
【0009】
ΔNsr=(kTCp/2)1/2/q …(式2)
この場合、式1の場合に比べ、電子数で(1/2)1/2=0.71倍にノイズが低減される。
【0010】
しかしながら、このソフトリセット動作でリセットドレイン206の電位をVDDに固定した場合には、リセットゲートでのサブスレショルド電流によるリークのせいでフォトダイオードの電位が固定されず、実際のところ10フレーム以上に及ぶ非常に長い期間にわたって残像が生じる。
【0011】
この残像が生じる現象を避けるため、ソフトリセット動作の前にハードリセット動作を行う方式が提案されている。図8にその回路構成、図9にその動作タイミングを示す。この方式では、ソフトリセット動作の前に、一度リセットドレイン電位をφRHより低い電位(VDD−Δφm)にセットする。これにより、フォトダイオード電位は(VDD−Δφm)に固定されるから、サブスレショルド電流によるリークによってずれたフォトダイオードの電位が蓄積期間毎に固定され、残像が生じなくなる。
【0012】
図8に示すように、この場合の回路構成では、図5に示した回路構成に比べ、電源線310にDC(直流)ではなく、パルス状の電位VP(i)が印加される点が異なる。即ち、電位VP(i)は、トランジスタ311,312およびパルスVPo(i)により、2値の間で変化する。即ち、VPo(i)がローレベルの時、トランジスタ311がオンとなって、VP(i)=VDDとなる。VPo(i)がハイレベルの時は、トランジスタ311がオフとなって、トランジスタ312の電位降下分ΔφmだけVDDから低下した、
VP(i)=VDD−Δφm
が電源線310に印加される。
【0013】
図9に示すように、RS(i)がハイレベルとなることでリセット期間(T11+T12)が設定される。その前半期間T11では、VP(i)=VDD−Δφmとなり、VDD−Δφm<φRHとすることにより、フォトダイオードの電位が(VDD−Δφm)に固定される。即ち、ハードリセット動作が行われる。次いで後半期間T12では、VP(i)=VDDとなり、VDD>φRHとすることにより、フォトダイオードのソフトリセット動作が行われる。ここで、信号レベルの読み出しは、リセット期間(T11+T12)の前に行われ、リセットレベルの読み出しは、リセット期間(T11+T12)の後に行われる。
【0014】
しかしながら、図8、図9を用いて説明したソフトリセット動作の前にハードリセット動作を行う方式では、残像は回避されるものの、リセットノイズは式2に示すように、通常のリセット動作に比べ、電子数で高々0.71倍に低減されるのみであり、高画質のイメージセンサには不十分なレベルである。
【0015】
【非特許文献1】
(ベダブレータ・ペイン(Bedabrata Pain)ら著,「サブスレッショルド・リセットで動作されるフォトダイオード型CMOSアクティブ画素イメージャの低光レベル性能の解析と向上(Analysis and enhancement of low-light level performance of photodiode-type CMOS active pixel imagers operated with sub-threshold reset)」,電荷結合素子および次世代イメージセンサについてのアイ・トリプルイー・ワークショップ(IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors),1999年6月,p.140−143)
【0016】
【発明が解決しようとする課題】
そこで、この発明の課題は、簡単な構成でリセットノイズと残像の両方を低減できる増幅型固体撮像装置を提供することにある。
【0017】
【課題を解決するための手段】
上記課題を解決するため、この発明の増幅型固体撮像装置は、
画素が複数配列され、上記各画素は少なくとも光電変換領域、この光電変換領域の電位が表す信号を増幅する信号増幅用電界効果トランジスタ、上記光電変換領域の電荷をドレインへ排出するためのリセット用電界効果トランジスタ、および画素選択用電界効果トランジスタを有する増幅型固体撮像装置であって、
各画素においてフレーム毎に、
上記光電変換領域の電位レベルを上記信号増幅用電界効果トランジスタを通して読み出す信号レベル読出期間と、
上記リセット用電界効果トランジスタにサブスレショルド電流によるソフトリセット動作を行わせる第1のリセット期間と、
上記第1のリセット期間のソフトリセット動作によって上記光電変換領域が達した電位レベルを上記信号増幅用電界効果トランジスタを通して読み出すリセットレベル読出期間と、
上記リセット用電界効果トランジスタに上記光電変換領域の電位をドレイン電位に固定するハードリセット動作を行わせる第2のリセット期間と、
上記リセット用電界効果トランジスタにサブスレショルド電流によるソフトリセット動作を行わせる第3のリセット期間と、
をこの順に繰り返す制御を行う制御手段を備え、さらに、
上記信号レベル読出期間に読み出された信号と上記リセットレベル読出期間に読み出された信号との間で相関2重サンプリング動作を行う相関2重サンプリング手段を備えたことを特徴とする。
【0018】
ここで「フレーム」とはこの固体撮像装置の周期的動作の基本となる期間を指し、2次元イメージセンサの場合は1画面を走査する期間に相当する。
【0019】
この発明の増幅型固体撮像装置では、先行フレーム(注目しているフレームの直前のフレームを指す。)において最後に行われるリセット動作は第3のリセット期間のソフトリセット動作である。したがって、次フレーム(注目しているフレームを指す。)の信号レベル読出期間では、先行フレームでソフトリセット動作が行われた後に上記光電変換領域に蓄積された電荷による電位レベルが読み出される(このとき読み出された信号を「信号レベル」と呼ぶ。)。
【0020】
次に、第1のリセット期間では、上記リセット用電界効果トランジスタにサブスレショルド電流によるソフトリセット動作を行わせる。
【0021】
次に、リセットレベル読出期間では、上記第1のリセット期間のソフトリセット動作によって上記光電変換領域が達した電位レベルを上記信号増幅用電界効果トランジスタを通して読み出す(このとき読み出された信号を「リセットレベル」と呼ぶ。)。ソフトリセット動作ではメモリ効果のため、先行フレームでの最後のソフトリセット動作後のリセットノイズと、次フレームでの最初のソフトリセット動作後のリセットノイズとは相関が生じる。このため、例えば上記信号レベルとリセットレベルとの間で相関2重サンプリング(CDS)動作を行えば、リセットノイズが低減される。
【0022】
次に、第2のリセット期間では、上記リセット用電界効果トランジスタに上記光電変換領域の電位をドレイン電位に固定するハードリセット動作を行わせる。上記光電変換領域の電位フォトダイオードの電位がドレイン電位に固定されるから、この段階で残像が解消される。
【0023】
この後、第3のリセット期間では、上記リセット用電界効果トランジスタにサブスレショルド電流によるソフトリセット動作を行わせる。このソフトリセット動作が行われた後に上記光電変換領域に蓄積された電荷は、さらに続くフレーム(注目しているフレームの直後のフレームを指す。)で読み出される。
【0024】
このようにした場合、第2のリセット期間で残像を解消しているので、残像は1フレームのみに限定される。したがって、残像が低減されて、実用上問題にならなくなる。
【0025】
また、この発明の特徴は、制御手段が上記信号レベル読出期間、第1のリセット期間、リセットレベル読出期間、第2のリセット期間および第3のリセット期間をこの順に繰り返す制御を行う点にある。このような制御は、例えばCPU(中央演算処理装置)によって容易に実現される。したがって、この発明の増幅型固体撮像装置は、特別な部品等を用いることなく、簡単に構成される。
【0026】
このように、この発明の増幅型固体撮像装置によれば、簡単な構成でリセットノイズと残像の両方を低減できる。
【0027】
また、この発明の増幅型固体撮像装置では、相関2重サンプリング手段は、上記信号レベル読出期間に読み出された信号(信号レベル)と上記リセットレベル読出期間に読み出された信号(リセットレベル)との間で相関2重サンプリング動作を行うので、さらにリセットノイズを低減できる。
【0028】
なお、第1のリセット期間及び第3のリセット期間で、例えばNチャネル型のリセット用電界効果トランジスタにソフトリセット動作を行わせるためには、リセット用電界効果トランジスタのゲート電位がハイ、ドレイン電位がハイであり、かつ上記リセット用電界効果トランジスタにおいてゲートがハイの時のチャネル電位はドレインがハイレベルの時のドレイン電位より低いのが望ましい。
【0029】
また、第2のリセット期間で、例えばNチャネル型のリセット用電界効果トランジスタにハードリセット動作を行わせるためには、上記リセット用電界効果トランジスタのゲート電位がハイのままドレイン電位がローレベルとなり、かつ上記リセット用電界効果トランジスタにおいてゲートがハイレベルの時のチャネル電位はドレインがローレベルの時のドレイン電位より高いのが望ましい。
【0030】
また、リセットレベル読出期間は、例えばNチャネル型のリセット用電界効果トランジスタのドレイン電位をハイ状態とし、上記リセット用電界効果トランジスタのゲート電位がローとなるのが望ましい。
【0031】
また、Nチャネル型のリセット用電界効果トランジスタのゲート電位に関して、ハイの状態が第1のハイ状態と第2のハイ状態との2種類ある場合は、第1のリセット期間では第1のハイ状態に設定し、第2のリセット期間と第3のリセット期間では第2のハイ状態に設定するのが望ましい。
【0032】
一実施形態の増幅型固体撮像装置は、
複数の上記画素がマトリクス状に配列され、
上記リセット用電界効果トランジスタのゲートは行単位でそれぞれ行方向に延びるリセットゲート線に接続され、
上記リセットゲート線を介して上記リセット用電界効果トランジスタのゲートに行単位で2値のパルス状の駆動電圧を順次印加する第1の走査回路を備えたことを特徴とする。
【0033】
この一実施形態の増幅型固体撮像装置によれば、上記リセット用電界効果トランジスタのゲート電位が上記第1の走査回路によって行単位で制御される。
【0034】
一実施形態の増幅型固体撮像装置は、
上記画素選択用電界効果トランジスタの一方の端子は列単位でそれぞれ列方向に延びる信号線に接続され、
上記画素選択用電界効果トランジスタのゲートは行単位でそれぞれ行方向に延びる画素選択線に接続され、
上記画素選択線を介して上記画素選択用電界効果トランジスタのゲートに行単位で2値のパルス状の駆動電圧を順次印加する第2の走査回路を備えたことを特徴とする。
【0035】
この一実施形態の増幅型固体撮像装置では、上記画素選択用電界効果トランジスタのゲート電位が上記第2の走査回路によって行単位で制御される。選択された画素からの信号は、信号線を通して出力される。
【0036】
一実施形態の増幅型固体撮像装置は、
上記リセット用電界効果トランジスタのドレインは列単位でそれぞれ列方向に延びるドレイン線に接続され、
上記ドレイン線を介して上記リセット用電界効果トランジスタのドレインに2値のパルス状の駆動電圧を印加する電圧印加手段を備えたことを特徴とする。
【0037】
この一実施形態の増幅型固体撮像装置では、上記リセット用電界効果トランジスタのドレイン電位が上記電圧印加手段によって制御される。
【0038】
一実施形態の増幅型固体撮像装置は、上記増幅用電界効果トランジスタのドレインは列単位でそれぞれ上記ドレイン線に接続されていることを特徴とする。
【0039】
この一実施形態の増幅型固体撮像装置では、上記増幅用電界効果トランジスタのドレイン電位が上記電圧印加手段によって制御される。
【0040】
一実施形態の増幅型固体撮像装置は、
上記リセット用電界効果トランジスタのドレインは行単位でそれぞれ行方向に延びるリセットドレイン線に接続され、
上記リセットドレイン線を介して上記リセット用電界効果トランジスタのドレインに行単位で2値のパルス状の駆動電圧を順次印加する第3の走査回路を備えたことを特徴とする。
【0041】
この一実施形態の増幅型固体撮像装置では、上記リセット用電界効果トランジスタのドレイン電位が上記第3の走査回路によって行単位で制御される。
【0042】
【発明の実施の形態】
以下、この発明の増幅型固体撮像装置を図示の実施の形態により詳細に説明する。
【0043】
図4(a)は、本発明の一実施形態のAPS(Active Pixel Sensor)型2次元イメージセンサの回路構成を示している。なお、このイメージセンサでは複数の画素がマトリクス状に配列されているが、簡単のため、2行1列の2個の画素10のみを図示している。行方向が水平方向、列方向が垂直方向に相当する。
【0044】
図1に示すように、各画素10は、光電変換領域としての1個のフォトダイオード(PD)4と、3個のNチャネル型MOS型トランジスタ(Tr)1,2,3を備えている(PD+3Tr方式)。1は信号増幅用MOSトランジスタ、2はリセット用MOSトランジスタ、3は画素選択用MOSトランジスタである。
【0045】
フォトダイオード4のアノードは接地され、カソードは信号増幅用MOSトランジスタ1のゲートに接続されている。信号増幅用MOSトランジスタ1は、フォトダイオード4の電位(カソード電位。以下同様。)が表す信号を増幅する。画素選択用MOSトランジスタ3は、信号増幅用MOSトランジスタ1と信号線5との間に介挿されており、この画素を選択するために働く。リセット用MOSトランジスタ2は、フォトダイオード4のカソードとドレイン線6との間に介挿されており、フォトダイオード4の電荷(カソード領域の電荷、つまり電子。以下同様。)をドレインへ排出するために働く。
【0046】
図4(a)に示すように、リセット用MOSトランジスタ2のゲートは行単位でそれぞれ行方向に延びるリセットゲート線8に接続されている。図示しない第1の走査回路によって、リセットゲート線8を介してリセット用MOSトランジスタ2のゲートに行単位で2値のパルス状の駆動電圧φRGが順次印加される。これにより、リセット用MOSトランジスタ2のゲート電位が行単位で制御される。なお、図中の(i),(i+1),…は行番号を表す。リセット用MOSトランジスタ2のドレインは列単位でそれぞれ列方向に延びるドレイン線6に接続されている。図示しない電圧印加手段によって、ドレイン線6を介してリセット用MOSトランジスタ2のドレインに2値のパルス状の駆動電圧VP(後述する図2(c)に示す信号φRD)が印加される。これにより、リセット用MOSトランジスタ2のドレイン電位が制御される。
【0047】
また、この例では、増幅用MOSトランジスタ1のドレインも列単位でそれぞれ、リセット用MOSトランジスタ2のドレインと共通に上記ドレイン線6に接続されている(後述するように別々でもよい。)。これにより、上記駆動電圧VPによって、増幅用MOSトランジスタ1のドレイン電位が制御される。
【0048】
また、画素選択用MOSトランジスタ3のゲートは行単位でそれぞれ行方向に延びる画素選択線7に接続されている。図示しない第2の走査回路によって、画素選択線7を介して画素選択用MOSトランジスタ3のゲートに行単位で2値のパルス状の駆動電圧φSELが順次印加される。これにより、画素選択用MOSトランジスタ3のゲート電位が行単位で制御される。画素選択用MOSトランジスタ3の一方の端子(信号増幅用MOSトランジスタ1とは反対側の端子)は列単位でそれぞれ列方向に延びる垂直信号線5に接続されている。選択された画素からの信号は、垂直信号線5を通して出力される。
【0049】
垂直信号線5には定電流負荷となるMOSトランジスタ30(図1中に示すように、ゲートバイアス電圧としてVL1が印加されている。)が接続されている。
【0050】
垂直信号線5を通して出力される信号Voutは、相関2重サンプリング回路500へ導かれる。相関2重サンプリング回路500では、後述する信号レベルとリセットレベルとの間で差をとるようになっている。
【0051】
この2次元イメージセンサの全体の動作は、制御手段としてのCPU(中央演算処理回路)90によって制御される。2次元マトリクス配列の場合、通常下記動作は1行毎に1水平走査期間ずつずれて順次行なわれるため、画素を区別しない表現では1水平走査期間毎の動作になる。しかし特定の画素で見れば常に1フレーム毎である。
【0052】
図2は、CPU90の制御による或る画素の動作タイミングを示している。ここで、図2(a)は画素選択線7に印加される信号φSEL、図2(b)はリセットゲート線8に印加される信号φRG、図2(c)はドレイン線6に印加される信号φRD、図2(d)はフォトダイオード4の電位ΨPD、図2(e)は垂直信号線5の電位Voutを示している。1画面を走査する期間はフレームFで表されている。なお、図中の(n),(n+1),…はフレーム番号に相当し、先行フレーム(注目しているフレームの直前のフレームを指す。)はF(n)、次フレーム(注目しているフレームを指す。)はF(n+1)で表されている。
【0053】
この2次元イメージセンサでは、フレームF毎に、信号レベル読出期間TS1と、第1のリセット期間TR1と、リセットレベル読出期間TS2と、第2のリセット期間TR2と、第3のリセット期間TR3とをこの順に繰り返すようになっている。第1のリセット期間TR1及び第3のリセット期間TR3では、リセット用MOSトランジスタ2にソフトリセット動作を行わせる一方、第2のリセット期間TS2では、リセット用MOSトランジスタ2にハードリセット動作を行わせるようになっている(バイアス設定については後述する。)。
【0054】
以下では、次フレームF(n+1)に注目して説明する。
【0055】
i) まず、信号レベル読出期間TS1には、信号φSELがハイになって画素選択用トランジスタ3がオンになる。これにより、フォトダイオード4の電位レベルが信号増幅用MOSトランジスタ1、画素選択用トランジスタ3を通して信号線5に信号Voutとして読み出される。
【0056】
ここで、先行フレームF(n)において最後に行われたリセット動作は、第3のリセット期間TR3のソフトリセット動作である。したがって、次フレームF(n+1)の信号レベル読出期間TS1では、先行フレームF(n)でソフトリセット動作が行われた後にフォトダイオード4に蓄積された電荷による電位レベルが読み出される(このとき読み出された信号を「信号レベル」と呼ぶ。)。
【0057】
ii) 次に、第1のリセット期間TR1には、信号φSELがローになって画素選択用トランジスタ3がオフになる。そして、リセット用MOSトランジスタ2にサブスレショルド電流によるソフトリセット動作を行わせる。
【0058】
iii) 次に、リセットレベル読出期間TS2には、信号φSELがハイになって画素選択用トランジスタ3がオンになる。これにより、フォトダイオード4の電位レベルが信号増幅用MOSトランジスタ1、画素選択用トランジスタ3を通して信号線5に信号Voutとして読み出される。
【0059】
ここで、信号レベル読出期間TS1後に比して、第1のリセット期間TR1のソフトリセット動作によってフォトダイオード4の電位レベルが上昇している。したがって、フォトダイオード4の上昇した電位レベルが読み出される(このとき読み出された信号を「リセットレベル」と呼ぶ。)。ソフトリセット動作ではメモリ効果のため、先行フレームF(n)での最後のソフトリセット動作後のリセットノイズと、次フレームF(n+1)での最初のソフトリセット動作後のリセットノイズとは相関が生じる。このため、相関2重サンプリング(CDS)動作を行って、上記信号レベルとリセットレベルとの間で差Veffをとれば、リセットノイズが大幅に低減される。
【0060】
iv) 次に、第2のリセット期間TR2には、信号φSELがローになって画素選択用トランジスタ3がオフになる。そして、リセット用MOSトランジスタ2にフォトダイオード4の電位をドレイン電位に固定するハードリセット動作を行わせる。フォトダイオード4の電位フォトダイオードの電位がドレイン電位に固定されるから、この段階で残像が解消される。
【0061】
v) この後、第3のリセット期間TR3では、リセット用MOSトランジスタ2にサブスレショルド電流によるソフトリセット動作を行わせる。このソフトリセット動作が行われた後にフォトダイオード4に蓄積された電荷は、さらにフレーム(n+1)の直後のフレームで読み出される。
【0062】
このようにした場合、第2のリセット期間TR2で残像を解消しているので、残像は1フレームのみに限定される。したがって、残像が低減されて、実用上問題にならなくなる。
【0063】
また、フレームF毎に、信号レベル読出期間TS1と、第1のリセット期間TR1と、リセットレベル読出期間TS2と、第2のリセット期間TR2と、第3のリセット期間TR3とをこの順に繰り返すような制御は、CPU90によって容易に実現される。したがって、この2次元イメージセンサは、特別な部品等を用いることなく、簡単に構成される。
【0064】
第1のリセット期間TR1及び第3のリセット期間TR3に、Nチャネル型のリセット用MOSトランジスタ2にソフトリセット動作を行わせるためには、リセット用MOSトランジスタのゲート電位がハイ、ドレイン電位がハイであり、かつリセット用MOSトランジスタ2においてゲートがハイの時のチャネル電位ΨRG(H)はドレイン線6がハイレベルの時のドレイン電位ΨRD(H)より低いのが望ましい。なお、(L)はローレベル、(H)はハイレベルを表す(以下同様。)。
【0065】
また、第2のリセット期間TS2で、Nチャネル型のリセット用MOSトランジスタにハードリセット動作を行わせるためには、上記リセット用MOSトランジスタのゲート電位がハイのままドレイン電位がローレベルとなり、かつリセット用MOSトランジスタにおいてゲートがハイレベルの時のチャネル電位ΨRG(H)はドレイン線6がローレベルの時のドレイン電位ΨRD(L)より高いのが望ましい。
【0066】
つまり、次式の関係が満たされれば良い。
ΨRD(L)<ΨRG(H)<ΨRD(H) …(式3)
【0067】
また、リセットレベル読出期間TS2には、Nチャネル型のリセット用MOSトランジスタ2のドレイン電位をハイ状態とし、リセット用MOSトランジスタ2のゲート電位がローとなるのが望ましい。
【0068】
図3は、図2に示した動作に従う画素のフォトダイオード4の電位の変化を模式的に示している。なお、図3中、下になるほど電位が高くなっている。
【0069】
図示のように、先行フレームF(n)における最後のソフトリセッ動作時(第3のリセット期間TR3)のフォトダイオード4の電位はレベルSR2(n)であるものとする。光入力に応じた電荷の蓄積によって、次フレームF(n+1)の信号読み出し時(信号レベル読出期間TS1)には、フォトダイオード4の電位はレベルSig(n+1)となる。その後の最初のソフトリセット動作時(第1のリセット期間TR1)に、フォトダイオード4の電位はレベルSR1(n+1)となる。SR1(n)とSR1(n+1)とはノイズ相関があるため、
Sig(n+1)−SR1(n+1)
というように差をとれば、リセットノイズを大幅に低減できる。その後、ハードリセット動作時(第2のリセット期間TR2)にフォトダイオード4の電位はHR(n+1)となって、1フレーム分の残像は消去され、それ以降に持ち越されない。即ち、残像は1フレームに限定される。最後のソフトリセット動作時(第3のリセット期間TR3)にフォトダイオード4の電位はSR2(n+1)となる。これは、後続のフレームのためのリセット動作である。
【0070】
上の例では、増幅用MOSトランジスタ1のドレインとリセット用MOSトランジスタ2のドレインとが共通に列単位でそれぞれドレイン線6に接続されていたが、これに限られるものではなく、図4(b)に示すように両者が別々になっていても良い。図4(b)の例では、リセット用MOSトランジスタ2のドレインは行単位でそれぞれ行方向に延びるリセットドレイン線61に接続されている。図示しない第3の走査回路によって、リセットドレイン線61を介してリセット用MOSトランジスタ2のドレインに行単位で2値のパルス状の駆動電圧φRDが順次印加される。これにより、リセット用MOSトランジスタ2のドレイン電位が行単位で制御される。一方、増幅用MOSトランジスタ1のドレインは列単位でそれぞれ列方向に延びるドレイン線62に接続されている。ドレイン線62を介して増幅用MOSトランジスタ1のドレインにDC電位VDが印加される。この図4(b)の回路は、増幅用MOSトランジスタ1のドレイン電位がVDに固定されている以外は、図2、図3を用いて説明したのと同様に動作する。
【0071】
また、当然ながら、トランジスタ1,2,3としては、Nチャネル型MOSトランジスタ以外の電界効果トランジスタを用いることもできる。
【図面の簡単な説明】
【図1】 本発明の一実施形態のAPS型イメージセンサにおける画素の回路構成を示す図である。
【図2】 上記イメージセンサの或る画素の動作タイミングを示す図である。
【図3】 図2に示した動作に従う画素のフォトダイオードの電位の変化を模式的に示す図である。
【図4】 図4(a)は2次元イメージセンサの回路構成を例示する図、図4(b)は同図(a)に示したものの変形例を示す図である。
【図5】 従来のAPS型イメージセンサの、4画素を含む回路構成を示す図である。
【図6】 上記イメージセンサの画素のハードリセット動作によるポテンシャル電位を示す図である。
【図7】 上記イメージセンサの画素のソフトリセット動作によるポテンシャル電位を示す図である。
【図8】 従来のAPS型イメージセンサの、回路構成の変形例を示す図である。
【図9】 上記イメージセンサの動作タイミングを示す図である。
【符号の説明】
1 信号増幅用MOSトランジスタ
2 リセット用MOSトランジスタ
3 画素選択用MOSトランジスタ
10 画素
Claims (6)
- 画素が複数配列され、上記各画素は少なくとも光電変換領域、この光電変換領域の電位が表す信号を増幅する信号増幅用電界効果トランジスタ、上記光電変換領域の電荷をドレインへ排出するためのリセット用電界効果トランジスタ、および画素選択用電界効果トランジスタを有する増幅型固体撮像装置であって、
各画素においてフレーム毎に、
上記光電変換領域の電位レベルを上記信号増幅用電界効果トランジスタを通して読み出す信号レベル読出期間と、
上記リセット用電界効果トランジスタにサブスレショルド電流によるソフトリセット動作を行わせる第1のリセット期間と、
上記第1のリセット期間のソフトリセット動作によって上記光電変換領域が達した電位レベルを上記信号増幅用電界効果トランジスタを通して読み出すリセットレベル読出期間と、
上記リセット用電界効果トランジスタに上記光電変換領域の電位をドレイン電位に固定するハードリセット動作を行わせる第2のリセット期間と、
上記リセット用電界効果トランジスタにサブスレショルド電流によるソフトリセット動作を行わせる第3のリセット期間と、
をこの順に繰り返す制御を行う制御手段を備え、さらに、
上記信号レベル読出期間に読み出された信号と上記リセットレベル読出期間に読み出された信号との間で相関2重サンプリング動作を行う相関2重サンプリング手段を備えたことを特徴とする増幅型固体撮像装置。 - 請求項1に記載の増幅型固体撮像装置において、
複数の上記画素がマトリクス状に配列され、
上記リセット用電界効果トランジスタのゲートは行単位でそれぞれ行方向に延びるリセットゲート線に接続され、
上記リセットゲート線を介して上記リセット用電界効果トランジスタのゲートに行単位で2値のパルス状の駆動電圧を順次印加する第1の走査回路を備えたことを特徴とする増幅型固体撮像装置。 - 請求項2に記載の増幅型固体撮像装置において、
上記画素選択用電界効果トランジスタの一方の端子は列単位でそれぞれ列方向に延びる信号線に接続され、
上記画素選択用電界効果トランジスタのゲートは行単位でそれぞれ行方向に延びる画素選択線に接続され、
上記画素選択線を介して上記画素選択用電界効果トランジスタのゲートに行単位で2値のパルス状の駆動電圧を順次印加する第2の走査回路を備えたことを特徴とする増幅型固体撮像装置。 - 請求項2に記載の増幅型固体撮像装置において、
上記リセット用電界効果トランジスタのドレインは列単位でそれぞれ列方向に延びるドレイン線に接続され、
上記ドレイン線を介して上記リセット用電界効果トランジスタのドレインに2値のパルス状の駆動電圧を印加する電圧印加手段を備えたことを特徴とする増幅型固体撮像装置。 - 請求項4に記載の増幅型固体撮像装置において、
上記増幅用電界効果トランジスタのドレインは列単位でそれぞれ上記ドレイン線に接続されていることを特徴とする増幅型固体撮像装置。 - 請求項2に記載の増幅型固体撮像装置において、
上記リセット用電界効果トランジスタのドレインは行単位でそれぞれ行方向に延びるリセットドレイン線に接続され、
上記リセットドレイン線を介して上記リセット用電界効果トランジスタのドレインに行単位で2値のパルス状の駆動電圧を順次印加する第3の走査回路を備えたことを特徴とする増幅型固体撮像装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003190171A JP4229770B2 (ja) | 2003-07-02 | 2003-07-02 | 増幅型固体撮像装置 |
US10/866,707 US7012238B2 (en) | 2003-07-02 | 2004-06-15 | Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function |
TW093119604A TWI244863B (en) | 2003-07-02 | 2004-06-30 | Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function |
KR1020040051414A KR100610581B1 (ko) | 2003-07-02 | 2004-07-02 | 증폭 기능을 갖는 화소가 복수 배열된 증폭형 고체 촬상장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003190171A JP4229770B2 (ja) | 2003-07-02 | 2003-07-02 | 増幅型固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005027013A JP2005027013A (ja) | 2005-01-27 |
JP4229770B2 true JP4229770B2 (ja) | 2009-02-25 |
Family
ID=34188139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003190171A Expired - Fee Related JP4229770B2 (ja) | 2003-07-02 | 2003-07-02 | 増幅型固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4229770B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7282685B2 (en) * | 2005-04-14 | 2007-10-16 | Micron Technology, Inc. | Multi-point correlated sampling for image sensors |
JP2014239266A (ja) * | 2011-09-29 | 2014-12-18 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
-
2003
- 2003-07-02 JP JP2003190171A patent/JP4229770B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005027013A (ja) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609428B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US7256382B2 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
JP4797567B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US8274590B2 (en) | Solid-state imaging device driving method | |
US20060102827A1 (en) | Solid-state imaging device | |
KR20080012129A (ko) | 고체촬상장치 및 촬상장치 | |
JP2001045375A (ja) | 撮像装置とその読み出し方法 | |
JP3921093B2 (ja) | 増幅型固体撮像装置 | |
JP4692262B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP2001069408A (ja) | 固体撮像素子およびその駆動方法ならびにカメラシステム | |
JP2001024946A (ja) | 固体撮像素子およびその駆動方法 | |
JP5058090B2 (ja) | 固体撮像装置 | |
JP4069670B2 (ja) | 固体撮像装置とその駆動方法 | |
US7012238B2 (en) | Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function | |
JP4229770B2 (ja) | 増幅型固体撮像装置 | |
JPH09284658A (ja) | 固体撮像素子 | |
JPH1093868A (ja) | 固体撮像素子及びその駆動方法 | |
JP4156424B2 (ja) | 固体撮像装置の駆動方法 | |
JPH11313256A (ja) | 増幅型固体撮像装置 | |
JP2005123950A (ja) | 増幅型固体撮像装置 | |
JP2002077732A (ja) | 固体撮像装置 | |
JP2003046869A (ja) | 固体撮像装置およびそれを用いた固体撮像システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |