JP4692262B2 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特にＭＯＳ型固体撮像装置に代表されるＸ−Ｙアドレス型固体撮像装置、当型固体撮像装置の駆動方法およびＸ−Ｙアドレス型固体撮像装置を撮像デバイスとして用いた撮像装置に関する。

Ｘ−Ｙアドレス型固体撮像装置、例えばＭＯＳ型固体撮像装置は、光電変換素子であるフォトダイオードに加えて、フォトダイオードからＦＤ(Floating Diffusion)部へ信号電荷を転送する転送トランジスタ、ＦＤ部をリセットするリセットトランジスタおよびＦＤ部の電荷を電気信号に変換して出力する増幅トランジスタの例えば３個のトランジスタを有する画素が、行列状に多数配置された構成となっている（例えば、特許文献１参照）。

この種の固体撮像装置においては、リセットトランジスタを通してＦＤ部の容量を充電するスイッチング動作（リセット動作）に起因するｋＴＣノイズ（リセットノイズ）の低減を図るために、画素から順次出力されるリセットレベルと信号レベルとの差分をとるＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理が行われることが知られている。

また、暗電流、白傷欠陥を抑制するために、転送トランジスタのゲート電圧は、露光時にはゲート下が蓄積状態になるような電位、例えば信号電荷がエレクトロンの場合はホールがゲート下に蓄積状態となるような負電位を与えるようにしている。以下、信号電荷がエレクトロンの場合について説明する。

特開２００５−９４２４０号公報

ところで、近年、デバイスの微細化に伴い、ＦＤ部となるＮ⁺ 層をより濃く、浅く形成し、さらに熱処理を行わなくなることから、ＰウェルとＮ⁺ 層との境界にかかる電界が強くなるために、ＧＩＤＬ(Gate Induced Leakage)が問題となっている。このＧＩＤＬにより、転送トランジスタのオフ状態において、ゲート電極下のドレイン端に高い電界がかかることによってＦＤ部との境界でリーク電流が発生する。

このリーク電流は、転送トランジスタのゲート電位がウェル電位よりも負電位になる場合に特に顕著となる。そして、転送トランジスタのゲートとＦＤ部の境界で発生するＧＩＤＬによるエレクトロン（リーク電流）がＦＤ部に流れ込み、光電変換によって発生した信号電荷とＦＤ部内で混ざってノイズ源となる。

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、転送トランジスタのゲートとＦＤ部の境界で発生するＧＩＤＬによるリーク電流の画素信号への影響を抑えることが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明では、光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなる固体撮像装置において、前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットトランジスタを駆動するリセットパルスの立下がりと同時もしくはそれよりも前に（ＣＤＳ回路を持ち場合は、前記リセットレベルをクランプするパルスの立下がりと同時もしくはそれよりも前であっても良い）、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する構成を採っている。

上記の構成において、転送トランジスタを転送パルスによる３値駆動とし、リセットパルスの立下がりと同時もしくはそれよりも前に、即ちフローティングノードのリセット動作の終了時もしくはそれよりも前に、転送トランジスタを負電位の中間電位で駆動することで、転送トランジスタのゲートとフローティングノードとの間がＧＩＤＬに対して有利な電位状態、即ち電界強度が低い状態になる。

本発明によれば、フローティングノードのリセット動作の終了時もしくはそれよりも前に、転送トランジスタを負電位の中間電位で駆動することで、転送トランジスタのゲートとフローティングノードとの間の電界強度が低い状態になるために、ＧＩＤＬによるリーク電流の画素信号への影響を抑えることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る固体撮像装置、例えばＭＯＳ型固体撮像装置の構成を示すシステム構成図である。

図１に示すように、本実施形態に係るＭＯＳ型固体撮像装置１０は、光電変換素子を含む単位画素（以下、単に「画素」と記述する場合もある）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部１１に加えて、その周辺回路として、駆動手段としての垂直選択回路１２、電源回路１３、差分手段としてのＣＤＳ回路１４、水平選択回路１５、水平選択スイッチ１６、水平信号線１７およびタイミング発生回路（ＴＧ）１８等を有する構成となっている。

画素アレイ部１１には、単位画素２０の行列状配列に対して、列ごとに垂直信号線１１１が配線され、行ごとに駆動制御線、例えば転送制御線１１２、リセット制御線１１３および選択制御線１１４が配線されている。垂直信号線１１１の各一端側には、定電流源１１５が接続されている。

（単位画素）
図２は、単位画素２０の回路構成の一例を示す回路図である。本回路例に係る単位画素２０は、光電変換素子、例えばフォトダイオード２１に加えて、例えば転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。

転送トランジスタ２２は、フォトダイオード２１のカソード電極とフローティングノードであるＦＤ（フローティングディフュージョン）部２６との間に接続されるとともに、ゲート電極が転送制御線１１２に接続され、フォトダイオード２１で光電変換され、ここに蓄積された信号電荷（ここでは、エレクトロン）を、ゲート電極に転送制御線１１２を介して転送パルスＴＲが与えられることでオン状態となってＦＤ部２６に転送する。

リセットトランジスタ２３は、リセット制御線１１３にゲート電極が、画素電源Ｖｄｄにドレイン電極が、ＦＤ部２６にソース電極がそれぞれ接続され、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ゲート電極にリセット制御線１１３を介してリセットパルスＲＳＴが与えられることでオン状態となってＦＤ部２６の電位を電源電位Ｖｄｄにリセットする。

増幅トランジスタ２４は、ＦＤ部２６にゲート電極が、画素電源Ｖｄｄにドレイン電極がそれぞれ接続され、リセットトランジスタ２３によってリセットされた後のＦＤ部２６の電位をリセットレベルとして出力し（いわゆるＰ(Precharge)相）、さらに転送トランジスタ２２によって信号電荷が転送された後のＦＤ部２６の電位を信号レベルとして出力する（いわゆるＤ(Data)相）。

選択トランジスタ２５は、選択制御線１１４にゲート電極が、増幅トランジスタ２４のソース電極にドレイン電極が、垂直信号線１１１にソース電極がそれぞれ接続され、ゲート電極に選択制御線１１４を介して選択パルスＳＥＬが与えられることによってオン状態となり、単位画素２０を選択状態として増幅トランジスタ２４で増幅された信号を垂直信号線１１１に出力する。

なお、選択トランジスタ２５については、画素電源Ｖｄｄと増幅トランジスタ２４のドレイン電極との間に接続した構成を採ることも可能である。また、ここでは、単位画素２０として、４トランジスタ構成のものを用いるとしたが、これに限られるものではなく、増幅トランジスタ２４を選択トランジスタとして兼用した３トランジスタ構成のものや、増幅トランジスタ２４や選択トランジスタ２５を複数の画素間で共用したものなどを用いることも可能である。

図１に説明を戻す。垂直選択回路１２は、シフトレジスタあるいはアドレスデコーダ等によって構成され、リセットパルスＲＳＴ、転送パルスＴＲおよび選択パルスＳＥＬ等の駆動パルスを適宜発生することで、画素アレイ部１１の各画素２０を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、電子シャッタ行に対してはその行の画素２０の信号掃き捨てを行うための電子シャッタ動作を行うとともに、読み出し行に対してはその行の画素２０の信号読み出しを行うための読み出し動作を行う。

ここでは、図示を省略するが、垂直選択回路１２は、画素２０を行単位で順に選択しつつ、読み出し行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行（電子シャッタ行）に対して電子シャッタ動作を行うための電子シャッタ走査系とを有する構成となっている。

そして、電子シャッタ走査系によるシャッタ走査によってフォトダイオード２１の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の蓄積期間（露光期間）となる。すなわち、電子シャッタ動作とは、フォトダイオード２１に蓄積された信号電荷のリセットを行い、そのリセット後から新たに信号電荷の蓄積を開始する動作である。

電源回路１３は、ある電圧値の電源電圧を電圧値の異なる他の電源電圧に変換する例えばチャージポンプ回路によって構成され、単一の電源電圧からリセットパルスＲＳＴ、転送パルスＴＲおよび選択パルスＳＥＬ等の各電圧値を決める正負の複数の電源電圧を生成し、これら複数の電源電圧を垂直選択回路１２の出力段（ドライバ）に供給する。

ＣＤＳ回路１４は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置され、垂直選択回路１２によって選択された読み出し行の各画素２０から垂直信号線１１１を通して出力される信号に対して、後述するＣＤＳ（相関二重サンプリング）処理により、リセットノイズや増幅トランジスタ２４の閾値ばらつき等の画素固有の固定パターンノイズを除去する信号処理を行うとともに、信号処理後の画素信号Ｖｓｉｇを一時的に保持する。

水平選択回路１５は、シフトレジスタあるいはアドレスデコーダ等によって構成され、ＣＤＳ回路１５の出力端に接続された水平選択スイッチ１６を順に水平走査する。水平選択スイッチ１６は、水平選択回路１５によって選択されることで、ＣＤＳ回路１４に一時的に保持されている画素信号Ｖｓｉｇを水平信号線１７に読み出す。タイミング制御回路１８は、垂直選択回路１２、ＣＤＳ回路１４および水平選択回路１５等の動作の基準となるタイミング信号や制御信号を生成し、これら回路部に適宜与える。

図３は、単位画素の断面構造の一例を示す断面図（Ａ）およびポテンシャル図（Ｂ）である。図３において、フォトダイオード２１は、半導体基板（図示せず）上のＰウェル３１と当該Ｐウェル３１内に形成されたＮ型層３２とのＰＮ接合によって形成されており、Ｎ型層３２の基板表面側にＰ型層、即ち正孔蓄積層３３を有する構成となっている。

転送トランジスタ２２は、ＦＤ部２６となるＮ型層３４をドレイン領域とし、フォトダイオード２１のＮ型層３２とＮ型層３４との間のチャネル上方に絶縁膜（図示せず）を介してゲート電極３５が形成された構成となっている。リセットトランジスタ２３は、Ｎ型層３６をドレイン領域とし、ＦＤ部２６のＮ型層３４とＮ型層３６との間のチャネル上方に絶縁膜（図示せず）を介してゲート電極３７が形成された構成となっている。

ここで、ＦＤ部２６のＮ型層３４は、配線へのコンタクトをとるためにフォトダイオード２１のＮ型層３２よりも濃度が濃く（Ｎ⁺ 層）なるように形成されている。また、暗電流、白傷欠陥を抑制するために、転送トランジスタ２２のゲート電極３５には、本例のように信号電荷がエレクトロンの場合は、露光時にゲート電極３５下がホール蓄積状態となるような負電位を与えるようにしている。

このように、ＦＤ部２６となるＮ型層３４の濃度が濃く、しかも転送トランジスタ２２のゲート電極３５に負電位が印加されることで、Ｐウェル３１とＮ型層３４との間にかかる電界が強くなる。その結果、転送トランジスタ２２のゲート電極３５に印加される負電位に加速され、「発明が解決しようとする課題」の項でも述べたように、Ｐウェル３１とＮ型層（Ｎ⁺ 層）３４との間で発生するＧＩＤＬによるリーク電流が増加する。

このリーク電流は、特にデバイスの微細化が進むにつれて問題になる。何故ならば、デバイスの微細化が進むと、Ｎ⁺ 層３４をより濃く、浅く形成し、さらに熱処理を行わなくなり、Ｐウェル３１とＮ⁺ 層３４との境界にかかる電界が強くなるためである。

そこで、本発明では、単位画素２０を駆動するために垂直選択回路１２から出力される各種駆動パルス、即ちリセットパルスＲＳＴ、転送パルスＴＲおよび選択パルスＳＥＬのうち、転送パルスＴＲについては３値をとるパルス信号とし、この３値をとる転送パルスＴＲによって転送トランジスタ２２を駆動（３値駆動）する構成を採ることを特徴としている。

すなわち、転送パルスＴＲは、フォトダイオード２１の露光（電荷蓄積）期間に負電位の第１の電位を、フォトダイオード２１からＦＤ部２６への信号電荷の転送時に正電位の第２の電位をとるのに加えて、リセットトランジスタ２３を駆動するリセットパルスＲＳＴの立下がりと同時もしくはそれよりも前に、第１の電位よりも高い（絶対値が小さい）負電位の中間電位をとる。

より具体的には、図４に示すように、フォトダイオード２１の露光期間に転送トランジスタ２２のゲート電極３５に印加する電圧値については、暗電流や白点欠陥を抑制するために、ホール蓄積状態にするのに十分な負電位（例えば、−２Ｖ程度）とする。また、水平ブランキング期間Ｈ−ＢＬＫのＣＤＳ処理を行う期間では−０．１Ｖ〜−１．５Ｖ程度の中間電位（例えば、−１Ｖ）とし、フォトダイオード２１からＦＤ部２６に信号電荷を転送するときの電圧値については例えば３Ｖ程度とする。

続いて、転送パルスＴＲが−２Ｖと３Ｖの２値をとる従来例に係る駆動方法と、転送パルスＴＲが−２Ｖ、−１Ｖおよび３Ｖの３値をとる本発明に係る駆動方法について、図５のタイミングチャートを用いて説明する。

（従来の駆動例）
先ず、従来例に係る駆動方法について説明する。ある行の選択パルスＳＥＬが“Ｈ”レベル（アクティブ）になることで、当該行の各画素２０が読み出し行として選択される。この選択された読み出し行において、リセットパルスＲＳＴが“Ｈ”レベルになると、リセットトランジスタ２３がオン状態となるために、ＦＤ部２６の信号電荷（本例では、エレクトロン）がリセットトランジスタ２３を介して電源Ｖｄｄに捨てられ、ＦＤ部２６がリセットされる。

このリセット時のＦＤ部２６の電位は、リセットレベルとして垂直信号線１１１に出力されＰ相となる。このＰ相のリセットレベルは、ＣＤＳ回路１４において、クランプパルスＣＤＳ（Ｐ）によってクランプされる。

リセット動作後、転送パルスＴＲが“Ｈ”レベル（３Ｖ）になることで、転送トランジスタ２２がオン状態となるために、フォトダイオード２１で光電変換され、蓄積された信号電荷が転送トランジスタ２２によってＦＤ部２６に転送される。この転送時のＦＤ部２６の電位は、信号レベルとして垂直信号線１１１に出力されＤ相となる。

このＤ相の信号レベルは、ＣＤＳ回路１４において、クランプパルスＣＤＳ（Ｄ）によってクランプされる。そして、ＣＤＳ回路１４において、Ｐ相とＤ相で差分をとることにより、増幅トランジスタ２４等で発生する画素固有の固定パターンノイズを抑圧するＣＤＳ処理が行われる。その後、水平選択回路１５から順に出力される水平選択パルスＨ１，Ｈ２，…によって各列の水平選択スイッチ１６が駆動されることで、ＣＤＳ回路１４でのＣＤＳ処理後の各信号が画素信号Ｖｓｉｇとして水平信号線１７に出力される。

暗時は、光電変換された信号電荷が無いために、図５に示す「Ｖｓｉｇ・暗時」の波形のように、Ｐ相とＤ相は同電位となる。しかし、先述したように、ＧＩＤＬによるリーク電流があると、図３のＦＤ部２６のＮ⁺ 層３４とＰウェル３１との間で発生したエレクトロンがＦＤ部２６に入り込みＦＤ部２６の変位を変動させてしまう。このときの波形は、「Ｖｓｉｇ・暗時リークあり」の波形のようになり、Ｐ相とＤ相の電位が変わり、あたかも信号電荷があるような出力となってしまう。

（本発明の駆動例）
次に、本発明に係る駆動方法について説明する。水平有効期間中は、転送トランジスタ２２のゲート電極３５にホール蓄積に十分な負電位（例えば、−２Ｖ）を与えているために、ＧＩＤＬによりＦＤ部２６にエレクトロンが入り込む。ＦＤ部２６にエレクトロンが入ると、ＦＤ部２６の電位がマイナス側に動くので、ＰＮ間の電位差が小さくなり、リーク電流は減少する。

その後、水平ブランキング期間Ｈ−ＢＬＫに入り、ある行の選択パルスＳＥＬが“Ｈ”レベルになることで、当該行の各画素２０が読み出し行として選択される。この選択された読み出し行において、リセットパルスＲＳＴが“Ｈ”レベルになると、リセットトランジスタ２３がオン状態となるために、ＦＤ部２６のエレクトロンがリセットトランジスタ２３を介して電源Ｖｄｄに捨てられ、ＦＤ部２６がリセットされる。

このリセットパルスＲＳＴの立下がりと同時、もしくはそれよりも前に転送パルスＴＲが中間電位（例えば、−１Ｖ）になることで、ＦＤ部２６のＮ⁺ 層３４と転送トランジスタ２２のゲート電極３５との間の電位差が、転送パルスＴＲが−２Ｖのときよりも小さくなるために、Ｎ⁺ 層３４とＰウェル３１との間がＧＩＤＬに対して有利な電位状態、即ち電界強度が低い状態になる。この時点よりも前にリークによってＦＤ部２６に入ったエレクトロンは、リセットパルスＲＳＴによるリセット動作によって電源Ｖｄｄに捨てられるために、Ｐ相、Ｄ相の電位に影響を与えることはない。

転送パルスＴＲが中間電位になった時点以降、Ｎ⁺ 層３４とＰウェル３１との間がＧＩＤＬに対して有利な電位状態（電界強度が低い状態）になっているためにリーク電流は抑えられている。そのときのＦＤ部２６の電位は、リセットレベルとして垂直信号線１１１に出力されＰ相となる。このＰ相のリセットレベルは、ＣＤＳ回路１４において、クランプパルスＣＤＳ（Ｐ）によってクランプされる。

リセット動作後、転送パルスＴＲが“Ｈ”レベル（３Ｖ）になることで、転送トランジスタ２２がオン状態となるために、フォトダイオード２１で光電変換され、蓄積された信号電荷が転送トランジスタ２２によってＦＤ部２６に転送される。この転送時のＦＤ部２６の電位は、信号レベルとして垂直信号線１１１に出力されＤ相となる。

このＤ相の信号レベルは、ＣＤＳ回路１４において、クランプパルスＣＤＳ（Ｄ）によってクランプされる。そして、ＣＤＳ回路１４において、Ｐ相とＤ相で差分をとることで、増幅トランジスタ２４等で発生する画素固有の固定パターンノイズを抑圧するＣＤＳ処理が行われる。

その後、水平有効期間に入る前に転送パルスＴＲがホール蓄積に十分な電位（例えば、−２Ｖ）になる。これにより、露光期間に発生する暗電流と、転送時（読み出し時）に発生するＧＩＤＬによるリーク電流に起因するノイズの両方を抑えることができる。また、中間電位にする期間は露光時間に比較して桁で短く、また蓄積状態不足による暗電流はＧＩＤＬに比較して数桁下のリーク電流量であるために無視できる。

そして、水平選択回路１５から順に出力される水平選択パルスＨ１，Ｈ２，…によって各列の水平選択スイッチ１６が駆動されることで、ＣＤＳ回路１４でのＣＤＳ処理後の各信号が画素信号Ｖｓｉｇとして水平信号線１７に出力される。

上述したように、ＭＯＳ型固体撮像装置１０において、転送トランジスタ２２のゲート電極３５を３値（本例では、−２Ｖ／−１Ｖ／３Ｖ）駆動とし、リセットパルスＲＳＴの立下がりと同時もしくはそれよりも前に、即ちＦＤ部２６のリセット動作の終了時もしくはそれよりも前に、転送トランジスタ２２を負電位の中間電位で駆動することにより、ＣＤＳ処理時にＦＤ部２６のＮ⁺ 層３４とＰウェル３１との間がＧＩＤＬに対して有利な電位状態、即ち電界強度が低い状態になるために、ＧＩＤＬによるリーク電流の画素信号Ｖｓｉｇへの影響を抑えることができる。

また、ＧＩＤＬによるリーク電流の画素信号Ｖｓｉｇへの影響を抑えることができることにより、フォトダイオード２１の露光期間中に、転送トランジスタ２２のゲート電極３５下へのホール蓄積に十分な負電位（本例では、−２Ｖ）を当該ゲート電極３５に与えることができることになる、換言すれば負電位の絶対値をより大きくすることができることになるために、暗電流、白傷欠陥をより確実に抑えることができる。

さらに、転送パルスＴＲの中間電位を、０Ｖ未満の負電位、例えば−０．１Ｖ〜−１．５Ｖ程度、本例では−１Ｖに設定したことで、転送トランジスタ２２のゲート電極３５下のポテンシャルが極端に深くなることがないために、フォトダイオード２１の飽和信号電荷量を十分に確保できる利点もある。

なお、上記実施形態では、図４から明らかなように、リセットパルスＲＳＴの立下がりの少し前に、転送パルスＴＲを負電位の中間電位にするとしたが、図６に示すように、自分の行が選択される１Ｈ（Ｈは水平走査期間）乃至数Ｈ程度以前に、転送パルスＴＲを負電位の中間電位にする構成を採ることも可能である。これにより、転送トランジスタ２２のゲート電位の変動とＰ相のクランプとの時間を十分確保できるために、系の時定数による影響を軽減できる。

また、上記実施形態では、リセットパルスＲＳＴの立下がりと同時もしくはそれよりも前に、転送パルスＴＲを負電位の中間電位にするとしたが、本ＭＯＳ型固体撮像装置１０のように、水平出力段の前にＣＤＳ回路１４を有する場合には、転送パルスＴＲを負電位の中間電位にするタイミングは、リセットパルスＲＳＴの立下がりと同時もしくはそれよりも前に限られるものではない。

すなわち、Ｐ相のリセットレベルをクランプするクランプパルスＣＤＳ（Ｐ）の立下がりと同時もしくはそれよりも前に、転送パルスＴＲを負電位の中間電位にすることによっても、所期の目的を達成することができる、即ちＦＤ部２６のＮ⁺ 層３４とＰウェル３１との間をＧＩＤＬに対して有利な電位状態（電界強度が低い状態）にして、ＧＩＤＬによるリーク電流の画素信号Ｖｓｉｇへの影響を抑えることができる。

ただし、水平出力段の前にＣＤＳ回路１４を持たない固体撮像装置の場合は、所期の目的を達成するためにはは、リセットパルスＲＳＴの立下がりと同時もしくはそれよりも前に、転送パルスＴＲを負電位の中間電位にする必要がある。

また、上記実施形態では、転送パルスＴＲが３値をとるとしたが、３値に限られるものではなく、４値以上をとることも可能である。上記の例で、例えば４値をとる場合には、−２Ｖ／−１Ｖ／０Ｖ／３Ｖの４値とする。ただし、このときの０Ｖは転送トランジスタ２２の駆動に直接用いられるものではない。グランド電位である０Ｖを加えることで、電源回路１３において−２Ｖ／−１Ｖの負電位を発生するチャージポンプ回路等の負電源発生回路の負担を軽減することができる。

その理由については次の通りである。すなわち、転送パルスＴＲを電源電位（本例では、３Ｖ）から−２Ｖ／−１Ｖの負電位に変化させる場合に、電源電位から一度グランド電位に保持し、グランド電位で一度充放電を行った後、負電位に変化させることで、一度に変動するパルスの振幅が小さくなり、消費電力を低減できるために、負電源発生回路の負担を軽減できる。

［適用例］
上記実施形態に係るＭＯＳ型固体撮像装置１０は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイスとして用いて好適なものである。

ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。

図７は、本発明に係る撮像装置の構成の一例を示すブロック図である。図７に示すように、本例に係る撮像装置は、レンズ３１を含む光学系、撮像デバイス３２、カメラ信号処理回路３３等によって構成されている。

レンズ３１は、被写体像を撮像デバイス３２の撮像面上に結像する。撮像デバイス３２は、レンズ３１によって撮像面に結像された被写体像を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス３２として、先述した実施形態に係るＭＯＳ型固体撮像装置１０が用いられる。カメラ信号処理部３３は、撮像デバイス３２から出力される画像信号に対して種々の信号処理を行う。

上述したように、ビデオカメラや電子スチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュールなどの撮像装置において、その撮像デバイス３２として先述した実施形態に係るＭＯＳ型固体撮像装置１０を用いることで、当該固体撮像装置１０ではＧＩＤＬによるリーク電流の画素信号Ｖｓｉｇへの影響を抑えることができるために、撮像画像の画質をより向上できる利点がある。

本発明の一実施形態に係るＭＯＳ型固体撮像装置の構成を示すシステム構成図である。 単位画素の回路構成の一例を示す回路図である。 単位画素の断面構造の一例を示す断面図（Ａ）およびポテンシャル図（Ｂ）である。 リセットパルスと転送パルスとのタイミング関係を示す波形図である。 本発明に係る駆動方法の動作説明に供するタイミングチャートである。 転送パルスの他のタイミングを示す波形図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。

符号の説明

１０…ＭＯＳ型固体撮像装置、１１…画素アレイ部、１２…垂直選択回路、１３…電源回路、１４…ＣＤＳ回路、１５…水平選択回路、１６…水平選択スイッチ、１７…水平信号線、１８…タイミング発生回路（ＴＧ）、２０…単位画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…ＦＤ（フローティングディフュージョン）部

Claims (6)

1. 光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなる画素アレイ部と、
   前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットトランジスタを駆動するリセットパルスの立下がりと同時もしくはそれよりも前に、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する駆動手段と
   を備えたことを特徴とする固体撮像装置。
2. 光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなる固体撮像装置の駆動方法であって、
   前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットトランジスタを駆動するリセットパルスの立下がりと同時もしくはそれよりも前に、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する
   ことを特徴とする固体撮像装置の駆動方法。
3. 光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなる画素アレイ部を有する固体撮像装置と、
   前記固体撮像装置の撮像面上に被写体像を結像する光学系とを具備し、
   前記固体撮像装置は、
   前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットトランジスタを駆動するリセットパルスの立下がりと同時もしくはそれよりも前に、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する駆動手段を有する
   ことを特徴とする撮像装置。
4. 光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなる画素アレイ部と、
   前記リセットトランジスタによるリセット時の前記フローティングノードの電位に応じたリセットレベルと前記転送トランジスタによる転送時の前記フローティングノードの電位に応じた信号レベルとをクランプして前記リセットレベルと前記信号レベルとの差分をとる差分手段と、
   前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットレベルをクランプするパルスの立下がりと同時もしくはそれよりも前に、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する駆動手段と
   を備えたことを特徴とする固体撮像装置。
5. 光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなり、前記リセットトランジスタによるリセット時の前記フローティングノードの電位に応じたリセットレベルと前記転送トランジスタによる転送時の前記フローティングノードの電位に応じた信号レベルとをクランプして前記リセットレベルと前記信号レベルとの差分をとる差分手段を有する固体撮像装置の駆動方法であって、
   前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットレベルをクランプするパルスの立下がりと同時もしくはそれよりも前に、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する
   ことを特徴とする固体撮像装置の駆動方法。
6. 光電変換素子と、当該光電変換素子で光電変換された信号電荷をフローティングノードに転送する転送トランジスタと、前記フローティングノードをリセットするリセットトランジスタとを含む単位画素が行列状に配置されてなり、前記リセットトランジスタによるリセット時の前記フローティングノードの電位に応じたリセットレベルと前記転送トランジスタによる転送時の前記フローティングノードの電位に応じた信号レベルとをクランプして前記リセットレベルと前記信号レベルとの差分をとる差分手段を有する固体撮像装置と、
   前記固体撮像装置の撮像面上に被写体像を結像する光学系を具備し、
   前記固体撮像装置は、
   前記光電変換素子の露光期間に負電位の第１の電位を、前記光電変換素子から前記フローティングノードへの信号電荷の転送時に正電位の第２の電位を、前記リセットレベルをクランプするパルスの立下がりと同時もしくはそれよりも前に、前記第１の電位よりも高い負電位の中間電位の少なくとも３値をとる転送パルスによって前記転送トランジスタを駆動する駆動手段を有する
   ことを特徴とする撮像装置。
   

Images