JP2008092254A - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2008092254A JP2008092254A JP2006270451A JP2006270451A JP2008092254A JP 2008092254 A JP2008092254 A JP 2008092254A JP 2006270451 A JP2006270451 A JP 2006270451A JP 2006270451 A JP2006270451 A JP 2006270451A JP 2008092254 A JP2008092254 A JP 2008092254A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- period
- solid
- reset
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】撮像素子のダイナミックレンジを広げる。
【解決手段】受光ダイオード及び画像信号検出用FETを備えた単位画素をn行×m列配列した受光部と、垂直走査回路と、リセット回路と、第1のラインメモリと、第2のラインメモリと、を有する固体撮像素子と、フレームメモリと、を有する固体撮像装置の駆動方法であって、すべての単位画素に対し、リセット動作を行い、リセット動作を行った直後の単位画素の画像信号をノイズ成分としてフレームメモリに記憶させる工程を行い、各行毎に、リセット動作を行った後、p周期後(1≦p≦n−1)の単位画素の画像信号をフレームメモリに転送し、画像信号とノイズ成分の差を第1の画像信号としてフレームメモリに記憶させる工程と、リセット動作を行った後、n周期後の単位画素の画像信号をフレームメモリに転送し、画像信号とノイズ成分の差を第2の画像信号としてフレームメモリに記憶させる工程と、を順次行う。
【選択図】図7
【解決手段】受光ダイオード及び画像信号検出用FETを備えた単位画素をn行×m列配列した受光部と、垂直走査回路と、リセット回路と、第1のラインメモリと、第2のラインメモリと、を有する固体撮像素子と、フレームメモリと、を有する固体撮像装置の駆動方法であって、すべての単位画素に対し、リセット動作を行い、リセット動作を行った直後の単位画素の画像信号をノイズ成分としてフレームメモリに記憶させる工程を行い、各行毎に、リセット動作を行った後、p周期後(1≦p≦n−1)の単位画素の画像信号をフレームメモリに転送し、画像信号とノイズ成分の差を第1の画像信号としてフレームメモリに記憶させる工程と、リセット動作を行った後、n周期後の単位画素の画像信号をフレームメモリに転送し、画像信号とノイズ成分の差を第2の画像信号としてフレームメモリに記憶させる工程と、を順次行う。
【選択図】図7
Description
本発明は、閾値電圧変調方式のMOS型イメージセンサを用いた固体撮像装置及びその駆動方法に関する。
CCD型イメージセンサやMOS型イメージセンサなどの半導体イメージセンサは量産性に優れているため、パターンの微細化技術の進展に伴いほとんどの画像入力デバイス装置に適用されている。特に近年、CCD型イメージセンサと比べて消費電力が小さく、かつセンサ素子と周辺回路素子とを同じCMOS技術によって作成できるという利点を生かして、MOS型イメージセンサが見直されている。
従来のMOS型イメージセンサは、例えば特許文献1に示すように受光によって発生した電荷によってMOSトランジスタの閾値を変化させ、この閾値の変化を画像信号として出力させる閾値変調型撮像素子(VMIS:Threshold Voltage Modulation Image Sensor)が使われており、駆動回路は、1つの露光時間のみ設定可能な構成であった。
しかしながら、特許文献1の場合、単位画素に蓄積できる信号電荷量には限界があり、低照度の被写体に露光条件を合わせると被写体の高輝度部が飽和してしまい、高輝度部に露光条件を合わせると低輝度部の信号がノイズに埋もれてしまう。
この問題を解決するために、例えば特許文献2〜4には、2種類の露光時間の画像信号を読み出すために、動作周波数を高くしたり、読み出し回路をそれぞれの露光時間用に複数設ける方法が記載されている。
しかしながら、特許文献2及び4では、2種類の露光時間の画像信号を読み出すためにラインメモリ回路を2倍用意する必要があり回路規模が大きくなる問題がある。また特許文献3では、2倍の動作周波数で動かさなければならないので消費電流が大きくなるという問題がある。
本発明は、このような事情に鑑みてなされたものであり、回路を追加することなく低コストで高いダイナミックレンジと高画質を実現できる固体撮像装置及びその駆動方法を提供することを目的とするものである。
上記課題を解決するために、本発明の固体撮像装置の駆動方法では、受光ダイオード及び前記受光ダイオードに隣接する画像信号検出用絶縁ゲート型電界効果トランジスタを備え、前記画像信号検出用絶縁ゲート型電界効果トランジスタの部分はソース領域の近傍であってゲート電極下のウエル領域内に設けられた前記受光ダイオードで光照射により発生した光発生電荷を蓄積する高濃度埋込層を有し、前記光発生電荷を前記高濃度埋込層に蓄積して閾値電圧を変調させて画像信号を検出する単位画素をn行×m列(n、mは2以上の自然数)配列した受光部と、前記画像信号検出用絶縁ゲート型電界効果トランジスタのゲート電極をオン状態にする走査信号を行毎に出力する垂直走査回路と、前記高濃度埋込層に蓄積された前記光発生電荷を放出するリセット動作を行うために前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極に所定の電位のリセット信号を出力するリセット回路と、前記リセット動作に必要な期間をリセット期間とすると、前記リセット期間の直前の所定の期間である第1の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するm個の記憶素子を有する第1のラインメモリと、前記リセット期間の直後の所定の期間である第2の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するm個の記憶素子を有する第2のラインメモリと、を有する固体撮像素子と、前記第2の期間の直後の所定の期間である第3の期間に前記第1のラインメモリ及び前記第2のラインメモリから順次出力される前記画像信号を記憶するフレームメモリと、を有する固体撮像装置の駆動方法であって、n行×m列のすべての前記単位画素に対し、前記リセット動作を行い、前記リセット動作を行った直後の前記単位画素の前記画像信号をノイズ成分として前記第2のラインメモリを介して前記フレームメモリの第1の記憶域に記憶させるノイズ成分読み出し工程を行い、前記第1の期間と前記リセット期間と前記第2の期間と前記第3の期間の合計を1周期とすると、前記受光部の各行毎に、前記リセット動作を行った後、p周期後(1≦p≦n−1)の前記単位画素の前記画像信号を前記第2のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第1の画像信号として前記フレームメモリの第2の記憶域に記憶させる第1の読み出し工程と、前記リセット動作を行った後、n周期後の前記単位画素の前記画像信号を前記第1のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第2の画像信号として前記フレームメモリの第3の記憶域に記憶させる第2の読み出し工程と、を順次行うことを要旨とする。
この構成によれば、従来の回路構成のまま駆動方法を変更することにより、2種類の異なる露光時間の画像信号を読み出すことができるので、高輝度の被写体に対しては短い露光時間の画像信号を、低輝度の被写体に対しては長い露光時間の画像信号をそれぞれ選択的に使うことが可能になり、低コストで高いダイナミックレンジを実現することができる。また、本発明の固体撮像素子は、kTCノイズが無く、温度変化やバイアス電圧の変化が無い限りリセット直後のノイズ成分は変わらないので、予め全単位画素のノイズ成分を抽出しておき、抽出した画像信号との差分を求めることでノイズの無い高画質な画像信号を得ることができる。
また、本発明の固体撮像装置の駆動方法では、前記垂直走査回路は、デコーダで構成され、任意の行に対し前記第1の読み出し工程を1つ以上の周期の組み合わせで行う。
この構成によれば、所定の範囲の行のみ複数の露光時間の画像信号を得られるように制御できるので、必要な画像部分のみを高いダイナミックレンジで出力することが可能になる。
また、本発明の固体撮像装置のは、上述した固体撮像装置の駆動方法で駆動される。
以下、本発明を具体化した実施形態について図面に従って説明する。
(第1実施形態)
(第1実施形態)
<固体撮像装置の構成>
まず、第1実施形態に係る固体撮像装置の構成について、図1を参照して説明する。図1は、本発明の第1実施形態に係る固体撮像装置の構成を示すブロック図である。
まず、第1実施形態に係る固体撮像装置の構成について、図1を参照して説明する。図1は、本発明の第1実施形態に係る固体撮像装置の構成を示すブロック図である。
図1に示すように、固体撮像装置1は、MOS型イメージセンサである固体撮像素子1000と、デジタル信号処理回路(DSP:Digital Signal Processor)2000と、2つのアナログ・フロントエンド(AFE:Analog Front End)2100と、フレームメモリ3000と、から構成されている。
DSP2000は、固体撮像素子1000に各種制御信号Cntlや各種同期信号Clkなどを送信し、固体撮像素子1000の動作を制御する。固体撮像素子1000は、画像信号を出力端子Vout1、Vout2から順次出力し、AFE2100を介してDSP2000に出力する。DSP2000は、固体撮像素子1000からAFE2100を介して送られてきた画像信号の情報をフレームメモリ3000に書き出し、保持する。
次に、固体撮像素子の構成について、図2を参照して説明する。図2は、固体撮像素子の構成を示す回路図である。
図2に示すように、固体撮像素子1000は、n行×m列(n、mは2以上の自然数)の単位画素101を配列した受光部1100と、垂直走査回路1200と、リセット回路1300と、駆動回路1400と、第1のラインメモリ1510と、第2のラインメモリ1520と、水平走査回路1600と、2つのバッファ回路1610、1620と、から構成されている。
単位画素101は、受光ダイオード111と、画像信号検出用絶縁ゲート型電界効果トランジスタ(MOSFET:Metal-Oxide-Semiconductor Field-Effect Transistor)112と、から構成されている。受光ダイオード111のアノード側は、画像信号検出用MOSFET112のバックゲートと接続され、受光ダイオード111のカソード側は、画像信号検出用MOSFET112のドレイン電極と接続されている。
垂直走査回路1200は、i行目(1≦i≦n)に行方向に並ぶm個の単位画素101を構成する画像信号検出用MOSFET112のゲート電極を結ぶ垂直走査信号供給線Gi(G1〜Gn)に走査信号Vpgi(Vpg1〜Vpgn)を出力する。
駆動回路1400は、i行目(1≦i≦n)に行方向に並ぶm個の単位画素101を構成する画像信号検出用MOSFET112のドレイン電極を結ぶドレイン電圧供給線Di(D1〜Dn)に駆動信号Vpdi(Vpd1〜Vpdn)を出力する。
リセット回路1300は、j列目(1≦j≦m)に列方向に並ぶn個の単位画素101を構成する画像信号検出用MOSFET112のソース電極を結ぶ垂直出力線Si(S1〜Sm)にリセット信号Vpsj(Vps1〜Vpsm)を出力する。
第1のラインメモリ1510は、垂直出力線Si(S1〜Sm)と切換素子St1−i(St1−1〜St1−m)を介して接地電位の間に接続されたm個の記憶素子であるコンデンサC1−i(C1−1〜C1−m)から構成されている。切換素子St1−i(St1−1〜St1−m)は、垂直走査回路1200に接続された信号線St1の電位がHレベルのときに導通状態となる。
コンデンサC1−i(C1−1〜C1−m)の接地電位と接続されていない側は、切換素子St2−i(St2−1〜St2−m)を介して信号線Dt1と接続されている。切換素子St2−i(St2−1〜St2−m)は、水平走査回路1600から出力される水平走査線Hi(H1〜Hm)の電位がHレベルのときに導通状態となる。信号線Dt1は、バッファ回路1610を介して出力端子Vout1に接続されている。
第2のラインメモリ1520は、垂直出力線Si(S1〜Sm)と切換素子St3−i(St3−1〜St3−m)を介して接地電位の間に接続されたm個の記憶素子であるコンデンサC2−i(C2−1〜C2−m)から構成されている。切換素子St3−i(St3−1〜St3−m)は、垂直走査回路1200に接続された信号線St3の電位がHレベルのときに導通状態となる。
コンデンサC2−i(C2−1〜C2−m)の接地電位と接続されていない側は、切換素子St4−i(St4−1〜St4−m)を介して信号線Dt2と接続されている。切換素子St4−i(St4−1〜St4−m)は、水平走査回路1600から出力される水平走査線Hi(H1〜Hm)の電位がHレベルのときに導通状態となる。信号線Dt2は、バッファ回路1620を介して出力端子Vout2に接続されている。
<固体撮像素子の単位画素の構成>
次に、単位画素のより詳細な構成について、図3及び図4を参照して説明する。図3は、固体撮像素子の単位画素内における素子レイアウトについて示す平面図である。
図3に示すように、単位画素101内に、受光ダイオード111と画像信号検出用MOSFET112とが隣接して設けられている。MOSFET112として、低濃度ドレイン構造(LDD構造)を有するnチャネルMOS(nMOS)を用いている。
これら受光ダイオード111とMOSFET112は、それぞれ異なるウエル領域、即ち第1のウエル領域15aと第2のウエル領域15bに形成され、それらのウエル領域15a、15bは互いに接続されている。受光ダイオード111の部分の第1のウエル領域15aは、光照射による電荷の発生領域の一部を構成している。MOSFET112の部分の第2のウエル領域15bは、第2のウエル領域15bに付与するポテンシャルによってチャネルの閾値電圧を変化させることができるゲート領域を構成している。
MOSFET112の部分は、低濃度ドレイン(LDD)構造を有している。ドレイン領域17a、17bは、リング状のゲート電極19の外周部を取り囲むように形成され、ソース領域16は、リング状のゲート電極19の内周に囲まれるように形成されている。受光ダイオード111の不純物領域17は、低濃度のドレイン領域17aから延在して形成され、低濃度のドレイン領域17aとほぼ同じ不純物濃度を有する。即ち、不純物領域17と低濃度のドレイン領域17aとは、互いに接続した第1及び第2のウエル領域15a,15bの表層に大部分の領域がかかるように一体的に形成されている。また、不純物領域17と低濃度のドレイン領域17aの外側周辺部には、低濃度ドレイン領域17aに接続するようにコンタクト層としての高濃度のドレイン領域17bが形成されている。
さらに、このMOS型イメージセンサで構成された固体撮像素子1000の特徴であるキャリアポケット(高濃度埋込層)25は、ゲート電極19の下の第2のウエル領域15b内であって、ソース領域16の周辺部に、ソース領域16を取り囲むように形成されている。ドレイン領域17a、17bは、低抵抗のコンタクト層を通してドレイン電圧供給線22(図2のD1〜Dn)と接続され、ゲート電極19は、垂直走査信号供給線21(図2のG1〜Gn)に接続され、ソース領域16は、垂直出力線20(図2のS1〜Sm)に接続されている。
また、受光ダイオード111の受光窓24以外の領域は、金属層(遮光膜)23(図4(a)に図示)により遮光されている。上記のMOS型イメージセンサにおける画像信号検出のための素子動作においては、水平走査期間−読み出し期間−リセット期間(初期化期間)−水平走査期間−・・というように、水平走査期間−読み出し期間−リセット期間(初期化期間)という一連の過程が繰り返される。なお、この実施の形態ではブランキング期間を設けている。
第3の期間である水平走査期間では、光照射によりキャリアを発生させ、キャリアのうち正孔(ホール)を第1及び第2のウエル領域15a,15b内を移動させてキャリアポケット25に蓄積させる。ドレイン領域17a、17bにおよそ+2〜3Vの正のバイアス電圧を印加するとともに、ゲート電極19にMOSFET112がカットオフ状態を維持するような低い正或いは負のバイアス電圧を印加する。この水平走査期間は、第1のラインメモリ1510及び第2のラインメモリ1520にそれぞれ記憶させた画像信号により変調した第1のソース電位と画像信号が入る前の第2のソース電位との差の電圧を出力させる期間でもある。
第1の期間である読み出し期間では、キャリアポケット25に蓄積された光発生電荷によるMOSFET112の閾値電圧の変化をソース電位の変化として読み取り、第1のラインメモリ1510に記憶させる。MOSFET112が飽和状態で動作するように、ドレイン領域17a、17bにおよそ+2〜3Vの正のバイアス電圧を印加するとともに、ゲート電極19におよそ+2〜3Vの正のバイアス電圧を印加する。
リセット期間であるリセット期間では、光発生電荷(光発生キャリア)を蓄積する前に、読み出しが終わって残留する光発生電荷や、アクセプタやドナー等を中性化し、或いは表面準位に捕獲されている正孔や電子等、画像信号の読み出し前の残留電荷を半導体内から排出して、キャリアポケット25を空にする。ソース領域16やドレイン領域17a、17bやゲート電極19に約+5V以上、通常7〜8V程度の正の高バイアス電圧を印加する。
第2の期間であるブランキング期間では、リセット期間と水平走査期間の間に水平走査の折返しに必要な期間であり、この期間を利用してキャリアポケット25から光発生電荷を掃き出した状態での第2のソース電位を第2のラインメモリ1520に記憶させる。
次に、MOS型イメージセンサで構成された固体撮像素子1000のデバイス構造を断面図を用いて説明する。
図4(a)は、図3のA−A線に沿う断面図に相当する、MOS型イメージセンサで構成された固体撮像素子1000のデバイス構造について示す断面図である。図4(b)は、半導体基板表面に沿うポテンシャルの様子を示す図である。図4(a)に示すように、不純物濃度1×1018cm-3以上のp型シリコンからなる基板11上に不純物濃度1×1015cm-3程度のn型シリコンをエピタキシャル成長し、エピタキシャル層12を形成する。
このエピタキシャル層12に、受光ダイオード111と画像信号検出用MOSFET112とを含む単位画素101が複数形成されている。そして、各単位画素101を分離するように、隣接する単位画素101間のエピタキシャル層12表面に、選択酸化(LOCOS)によりフィールド絶縁膜(素子分離絶縁膜)14が形成されている。さらに、フィールド絶縁膜14の下部であって基板11上部に、エピタキシャル層12とフィールド絶縁膜14との界面全体を含み、かつn型のエピタキシャル層12を分離するようにp型の素子分離領域13が形成されている。
次に、受光ダイオード111の詳細について図4(a)により説明する。受光ダイオード111は、エピタキシャル層12と、エピタキシャル層12の表層に形成されたp型の第1のウエル領域15aと、第1のウエル領域15aの表層からエピタキシャル層12の表層に延在するn型の不純物領域17とで構成されている。
不純物領域17は、低濃度ドレイン(LDD)構造を有する画像信号検出用MOSFET112の低濃度のドレイン領域17aから延在するように形成されている。上記説明した水平走査期間において、不純物領域17は、ドレイン電圧供給線22に接続されて正の電位にバイアスされる。このとき、不純物領域17と第1のウエル領域15aとの境界面から空乏層が第1のウエル領域15a全体に広がり、n型のエピタキシャル層12に達する。一方、基板11とエピタキシャル層12との境界面から空乏層がエピタキシャル層12に広がり、第1のウエル領域15aに達する。
第1のウエル領域15aやエピタキシャル層12は、MOSFET112の第2のウエル領域15bと繋がっているため、光により発生したこれらのホールをMOSFET112の閾値電圧変調用の電荷として有効に用いることができる。言い換えれば、第1のウエル領域15a及びエピタキシャル層12全体が光によるキャリア発生領域となる。
また、上記の受光ダイオード111においては、不純物領域17の下に光によるキャリア発生領域が配置されているという点で、受光ダイオード111は、光により発生した正孔(ホール)に対する埋め込み構造を有している。従って、捕獲準位の多い半導体層表面に影響されず、雑音の低減を図ることができる。次に、画像信号検出用MOSFET112の詳細について図4(a)により説明する。
MOSFET112部分は、下から順に、p型の基板11と、この基板11上に形成されたn型のエピタキシャル層12と、このエピタキシャル層12内に形成されたp型の第2のウエル領域15bとを有している。このMOSFET112は、リング状のゲート電極19の外周をn型の低濃度のドレイン領域17aが囲むような構造を有する。n型の低濃度のドレイン領域17aは、n型の不純物領域17と一体的に形成されている。低濃度のドレイン領域17aから延在する不純物領域17の外側周辺部には、この不純物領域17と接続し、素子分離領域13及び素子分離絶縁膜14にまで延びる高濃度のドレイン領域17bが形成されている。高濃度のドレイン領域17bは、電圧供給線22のコンタクト層となる。
また、リング状のゲート電極19によって囲まれるようにn型のソース領域16が形成されている。ソース領域16は、中央部が高濃度となっており、周辺部が低濃度となっている。垂直出力線20は、ソース領域16に接続している。ゲート電極19は、ドレイン領域17aとソース領域16の間の第2のウエル領域15b上にゲート絶縁膜18を介して形成されている。ゲート電極19下の第2のウエル領域15bの表層がチャネル領域となる。さらに、通常の動作電圧において、チャネル領域を反転状態或いはデプレーション状態に保持するため、チャネル領域に適当な濃度のn型不純物を導入してチャネルドープ層15cを形成している。
そのチャネル領域の下の第2のウエル領域15b内であってチャネル長方向の一部領域に、即ちソース領域16の周辺部であって、ソース領域16を囲むように、p+型のキャリアポケット(高濃度埋込層)25が形成されている。このp+型のキャリアポケット25は、例えばイオン注入法により形成することができる。キャリアポケット25は表面に生じるチャネル領域よりも下側の第2のウエル領域15b内に形成される。キャリアポケット25はチャネル領域にかからないように形成することが望ましい。
上記したp+型のキャリアポケット25では、光発生電荷のうち光発生ホールに対するポテンシャルが低くなるため、ドレイン領域17a、17bにゲート電圧よりも高いバイアス電圧を印加したときに光発生ホールをこのキャリアポケット25に集めることができる。図4(b)に光発生ホールがキャリアポケット25に蓄積し、チャネル領域に電子が誘起されて反転領域が生じている状態のポテンシャル図を示す。この蓄積電荷により、MOSFET112の閾値電圧が変化する。従って、画像信号の検出は、この閾値電圧の変化を検出することにより行うことができる。
ところで、上記したキャリアのリセット期間においては、ゲート電極19に高いバイアス電圧を印加し、それによって生じる電界によって第2のウエル領域15bに残るキャリアを基板11側に掃き出している。この場合、印加したバイアス電圧によって、チャネル領域のチャネルドープ層15cと第2のウエル領域15bとの境界面から空乏層が第2のウエル領域15bに広がり、また、p型の基板11とエピタキシャル層12との境界面から空乏層が第2のウエル領域15bの下のエピタキシャル層12に広がる。従って、ゲート電極19に印加したバイアス電圧による電界の及ぶ範囲は、主として第2のウエル領域15b及び第2のウエル領域15bの下のエピタキシャル層12にわたる。
<従来の固体撮像素子の動作>
次に、従来の固体撮像素子の動作について図11を参照して説明する。図11は、従来の固体撮像素子の動作を説明するタイミング図である。
次に、従来の固体撮像素子の動作について図11を参照して説明する。図11は、従来の固体撮像素子の動作を説明するタイミング図である。
図11において、第1の期間である読み出し期間をT1、リセット期間をT2、第2の期間であるブランキング期間をT3、第3の期間である水平走査期間をT4とする。
読み出し期間T1は、単位画素101の画像信号を読み出す期間であり、光量に応じた画像信号を読み出す。読み出し行の垂直走査信号供給線Giに出力するバイアス電圧Vpgiを2.5V、ドレイン電圧供給線Diに出力するバイアス電圧Vpdiを3.3Vにすることで、垂直出力線S1〜Smに光量に応じた画像信号が出力される。垂直出力線S1〜Smには垂直方向の単位画素101のソース電極が共通に接続されているが、非選択行の垂直走査信号供給線Giには、1.3Vという低いバイアス電圧Vpgiに設定されているため、最も高いバイアス電圧Vpgi=2.5Vを与えられた読み出し行の画像信号が垂直出力線S1〜Smに出力される。
垂直走査回路1200は、読み出し期間T1に信号線St1にHレベルの電位を与えるので、切換素子St1−1〜St1−mが導通状態となり、第1のラインメモリ1510のコンデンサC1−1〜C1−mに読み出し行の単位画素101の画像信号がそれぞれ蓄積される。
リセット期間T2は、単位画素101のリセット動作を行う期間である。リセット行と読み出し行の垂直走査信号供給線GiにVpgi=7V、ドレイン電圧供給線DiにVpdi=5V、垂直出力線S1〜SmにVpsj=5Vのバイアス電圧を出力することで、単位画素101の画像信号がリセットされる。
ブランキング期間T3は、2回目の読み出し期間であり、リセット直後の単位画素101に残ったノイズ成分を読み出す期間である。読み出し期間T1と同様に、読み出し行の垂直走査信号供給線Giに出力するバイアス電圧Vpgiを2.5V、ドレイン電圧供給線Diに出力するバイアス電圧Vpdiを3.3Vにすることで、垂直出力線S1〜Smにノイズ成分が出力される。
垂直走査回路1200は、ブランキング期間T3に信号線St3にHレベルの電位を与えるので、切換素子St3−1〜St3−mが導通状態となり、第2のラインメモリ1520のコンデンサC2−1〜C2−mに読み出し行の単位画素101のノイズ成分がそれぞれ蓄積される。
水平走査期間T4は、第1のラインメモリ1510に蓄積された画像信号と、第2のラインメモリ1520に蓄積されたノイズ成分を出力する期間で、水平走査回路1600により水平走査線H1〜Hmが順次選択され、第1のラインメモリ1510に蓄積された画像信号をバッファ回路1610を介して出力端子Vout1に、第2のラインメモリ1520に蓄積されたノイズ成分をバッファ回路1620を介して出力端子Vout2に出力する。
次に、従来の固体撮像素子の全体の動作について図12を参照して説明する。図12は、従来の固体撮像素子の全体の動作を説明するタイミング図である。
図12において、水平同期信号がHレベルの期間は水平走査期間T4であり、水平同期信号がLレベルの期間は読み出し期間T1+リセット期間T2+ブランキング期間T3である。
時点t1で、垂直走査信号供給線G1に接続されたm個の単位画素101に対してリセット動作が行われ、時点t2で、垂直走査信号供給線G2に接続されたm個の単位画素101に対してリセット動作が行われ、以降同様に順次、垂直走査信号供給線G3〜Gnに接続されたm個の単位画素101に対してリセット動作が行われる。
時点t1からn周期後の時点t6で再び垂直走査信号供給線G1に戻り、時点t1から時点t6までに単位画素101が受けた画像信号を読み出す読み出し動作が行われる。このn周期の期間が露光時間となる。読み出し動作では、出力端子Vout1から画像信号が順次出力され、出力端子Vout2からノイズ成分が順次出力されていく。単位画素101に蓄積できる画像信号の電荷量は限界があり、低照度の被写体に露光条件を合わせると被写体の高輝度部が飽和してしまい、高輝度部に露光条件を合わせると低輝度部の信号がノイズに埋もれてしまう。
<本発明の固体撮像素子の動作>
次に、本発明の固体撮像素子の動作の概念について図5を参照して説明する。図5は、本発明の固体撮像素子の動作の概念の動作を説明する概念図である。
次に、本発明の固体撮像素子の動作の概念について図5を参照して説明する。図5は、本発明の固体撮像素子の動作の概念の動作を説明する概念図である。
本発明の固体撮像素子1000の動作では、2種類の露光時間を読み出す。図5(A)に示すように、最初にリセット直後のノイズ成分をn行×m列の全単位画素101について読み出し、フレームメモリ3000の第1の記憶域に記憶させておく。次に、図5(B)に示すように、リセット行、読み出し行2、読み出し行1を走査させる。本発明で使われる固体撮像素子1000は、非破壊読み出しが可能であるから、リセット行から読み出し行1までの時間が第1の露光時間である露光時間1、リセット行から読み出し行2までの時間が第2の露光時間である露光時間2となる。
フレームメモリ3000の第1の記憶域に記憶させておいたノイズ成分と、各々の単位画素101の画像信号の差分を求めることで、ノイズの無い2種類の露光時間の画像信号を得られる。また、本発明で使われる固体撮像素子1000は、kTCノイズ(k:ボルツマン定数、T:温度、C:容量)が無く、温度変化やバイアス電圧の変化が無い限り、単位画素101のリセット直後のノイズ成分は同じであるから、ノイズ読み出しは、最初に1回行い、温度変化やバイアス電圧変化があった場合など、必要に応じて行えばよい。
次に、本発明の固体撮像素子の動作について図6及び図7を参照して説明する。図6は、本発明の固体撮像素子のリセット直後のノイズ成分読み出しの動作を説明するタイミング図である。
まず、画像信号を読み出す前にリセット直後のノイズ成分を全単位画素101について読み出す(ノイズ成分読み出し工程)。図6のノイズ読み出し行Vpgは、ノイズ読み出し行の垂直走査信号供給線Giに出力するバイアス電圧である。
読み出し期間T1は、単位画素101の画像信号を読み出す期間であるが、ノイズ読み出しには不要なので、垂直走査信号供給線Giに出力するバイアス電圧を1.3V、ドレイン電圧供給線Diに出力するバイアス電圧を3.3Vにする。
リセット期間T2は、単位画素101のリセット動作を行う期間である。リセット行と読み出し行の垂直走査信号供給線Giに7Vのバイアス電圧、ドレイン電圧供給線Diに5Vのバイアス電圧、垂直出力線S1〜Smに5Vのバイアス電圧を出力することで、単位画素101の画像信号がリセットされる。
ブランキング期間T3は、2回目の読み出し期間であり、リセット直後の単位画素101に残ったノイズ成分を読み出す期間である。読み出し行の垂直走査信号供給線Giに出力するバイアス電圧を2.5V、ドレイン電圧供給線Diに出力するバイアス電圧を3.3Vにすることで、垂直出力線S1〜Smにノイズ成分が出力される。
垂直走査回路1200は、ブランキング期間T3に信号線St3にHレベルの電位を与えるので、切換素子St3−1〜St3−mが導通状態となり、第2のラインメモリ1520のコンデンサC2−1〜C2−mに読み出し行の単位画素101のノイズ成分がそれぞれ蓄積される。
水平走査期間T4は、第2のラインメモリ1520に蓄積されたノイズ成分を出力する期間で、水平走査回路1600により水平走査線H1〜Hmが順次選択され、第2のラインメモリ1520に蓄積されたノイズ成分をバッファ回路1620を介して出力端子Vout2に出力し、AFE2100とDSP2000を介してフレームメモリ3000の第1の記憶域に蓄積される。
次に、光量に応じた画像信号の読み出しを行う。読み出し動作時には、リセット行、露光時間1の読み出し行1、露光時間2の読み出し行2、の3種類の行が走査される。
図7は、リセット行と読み出し行1と読み出し行2の走査について説明するタイミング図である。
読み出し期間T1は、単位画素101の画像信号を読み出す期間であり、露光時間1の読み出し行1の光量に応じた画像信号を読み出す(第2の読み出し工程)。読み出し行1の垂直走査信号供給線Giに出力するバイアス電圧を2.5V、ドレイン電圧供給線Diに出力するバイアス電圧を3.3Vにすることで、垂直出力線S1〜Smに光量に応じた画像信号が出力される。垂直出力線S1〜Smには垂直方向の単位画素101のソース電極が共通に接続されているが、非選択行の垂直走査信号供給線Giには、1.3Vという低いバイアス電圧に設定されているため、最も高いバイアス電圧2.5Vを与えられた読み出し行の画像信号が垂直出力線S1〜Smに出力される。
垂直走査回路1200は、読み出し期間T1に信号線St1にHレベルの電位を与えるので、切換素子St1−1〜St1−mが導通状態となり、第1のラインメモリ1510のコンデンサC1−1〜C1−mに読み出し行1の単位画素101の画像信号がそれぞれ蓄積される。
リセット期間T2は、単位画素101のリセット動作を行う期間である。リセット行と読み出し行1の垂直走査信号供給線Giに7V、その他の行の垂直走査信号供給線Giに1.3V、ドレイン電圧供給線Diに5V、垂直出力線S1〜Smに5Vのバイアス電圧を出力することで、リセット行と読み出し行1の単位画素101の画像信号がリセットされる。
ブランキング期間T3は、露光時間2の読み出し行2の読み出し期間であり、露光時間2で蓄積した単位画素101の画像信号を読み出す期間である(第1の読み出し工程)。読み出し行2の垂直走査信号供給線Giに出力するバイアス電圧を2.5V、ドレイン電圧供給線Diに出力するバイアス電圧を3.3Vにすることで、垂直出力線S1〜Smに読み出し行2の単位画素101の画像信号が出力される。
垂直走査回路1200は、ブランキング期間T3に信号線St3にHレベルの電位を与えるので、切換素子St3−1〜St3−mが導通状態となり、第2のラインメモリ1520のコンデンサC2−1〜C2−mに読み出し行2の単位画素101の画像信号がそれぞれ蓄積される。
水平走査期間T4は、第1のラインメモリ1510に蓄積された読み出し行1の単位画素101の画像信号と、第2のラインメモリ1520に蓄積された読み出し行2の単位画素101の画像信号を出力する期間で、水平走査回路1600により水平走査線H1〜Hmが順次選択され、第1のラインメモリ1510に蓄積された読み出し行1の単位画素101の画像信号をバッファ回路1610を介して出力端子Vout1に、第2のラインメモリ1520に蓄積された読み出し行2の単位画素101の画像信号をバッファ回路1620を介して出力端子Vout2に出力する。
次に、本発明の固体撮像素子の全体の動作について図8を参照して説明する。図8は、本発明の固体撮像素子の全体の動作を説明するタイミング図である。本実施形態では、p=2周期を露光時間2とする。
図8において、水平同期信号がHレベルの期間は水平走査期間T4であり、水平同期信号がLレベルの期間は読み出し期間T1+リセット期間T2+ブランキング期間T3である。
時点t1から時点t5で、垂直走査信号供給線G1〜Gnに接続された単位画素101に対してリセット直後のノイズ成分の読み出し動作が行われる。ノイズ成分の読み出し動作では、時点t1から時点t6まで出力端子Vout2からリセット直後のノイズ成分が順次出力されていく。
時点t6で、垂直走査信号供給線G1に接続された単位画素101に対してリセット動作が行われ、時点t7で、垂直走査信号供給線G2に接続された単位画素101に対してリセット動作が行われる。
時点t6から2周期後の時点t8では、垂直走査信号供給線G3に接続された単位画素101に対してリセット動作が行われるのと同時に、時点t6から時点t8までに垂直走査信号供給線G1に接続された単位画素101が受けた画像信号を読み出す読み出し行2の読み出し動作が行われる。
時点t7から2周期後の時点t9では、垂直走査信号供給線G4に接続された単位画素101に対してリセット動作が行われるのと同時に、時点t7から時点t9までに垂直走査信号供給線G2に接続された単位画素101が受けた画像信号を読み出す読み出し行2の読み出し動作が行われる。
以下同様にリセット行が垂直走査信号供給線Gnに達する時点t12まで繰り返され、時点t10から2周期後の時点t12では、垂直走査信号供給線Gnに接続された単位画素101に対してリセット動作が行われるのと同時に、時点t10から時点t12までに垂直走査信号供給線Gn−2に接続された単位画素101が受けた画像信号を読み出す読み出し行2の読み出し動作が行われる。
時点t6からn周期後の時点t13では、垂直走査信号供給線Gn−1に接続された単位画素101が受けた画像信号を読み出す読み出し行2の読み出し動作が行われるのと同時に、時点t6から時点t13までに垂直走査信号供給線G1に接続された単位画素101が受けた画像信号を読み出す読み出し行1の読み出し動作が行われる。
時点t7からn周期後の時点t14では、垂直走査信号供給線Gnに接続された単位画素101が受けた画像信号を読み出す読み出し行2の読み出し動作が行われるのと同時に、時点t7から時点t14までに垂直走査信号供給線G2に接続された単位画素101が受けた画像信号を読み出す読み出し行1の読み出し動作が行われる。
時点t8からn周期後の時点t15では、時点t8から時点t15までに垂直走査信号供給線G3に接続された単位画素101が受けた画像信号を読み出す読み出し行1の読み出し動作が行われる。
以降同様に、時点t12からn周期後の時点t17では、時点t12から時点t17までに垂直走査信号供給線Gnに接続された単位画素101が受けた画像信号を読み出す読み出し行1の読み出し動作が行われる。
読み出し行2の読み出し動作では、時点t8から時点t15まで出力端子Vout2から読み出し行2の露光時間2の画像信号が順次出力され、AFE2100を介してDSP2000に送られ、フレームメモリ3000の第1の記憶域に蓄積されたノイズ成分との差分を第1の画像信号としてフレームメモリ3000の第2の記憶域に蓄積する。また、読み出し行1の読み出し動作では、時点t13から時点t18まで出力端子Vout1から読み出し行1の露光時間1の画像信号が順次出力され、AFE2100を介してDSP2000に送られ、フレームメモリ3000の第1の記憶域に蓄積されたノイズ成分との差分を第2の画像信号としてフレームメモリ3000の第3の記憶域に蓄積する。
以上に述べた前記実施形態によれば、以下の効果が得られる。
本実施形態では、従来の露光時間である露光時間1の画像信号と、露光時間1よりも短い露光時間2の画像信号を取得できるので、低輝度の被写体については露光時間の長い露光時間1の画像信号によりSN比の高い高画質の画像を、高輝度の被写体については露光時間の短い露光時間2の画像信号により飽和しない画像を、それぞれ得ることができるので、これら2つの画像を合成することにより高ダイナミックレンジの画像を得ることができる。また、2つの露光時間に時間的なずれが無いため、動きのある被写体の場合でも高画質な画像を得ることができる。また、従来の回路構成でタイミングジェネレータを変更するだけで実現することができ、同じチップサイズとコストで実現できる。
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
(変形例1)本発明に係る固体撮像装置の第1変形例について説明する。前記第1実施形態で説明した固体撮像素子1000の垂直走査回路1200を、図9に示すようにデコーダ1210に置き換える。基本的な駆動方法は、第1実施形態と同じであるが、デコーダ1210を使うことにより読み出し行2を任意の行に設定することができる。図10は、第1行目と第2行目だけ読み出し行2の走査する方法を示すタイミング図である。リセット行から読み出し行1までの間に複数回の読み出し行2を走査することが可能であるため、第3の露光時間である露光時間3の画像信号を読み出すことが可能になる。第3行目以降は、読み出し行2の走査はなく、露光時間1だけの画像信号を読み出す。
例えば、道路を監視するカメラを想定すると、道路などの動きの無い背景は、露光時間の長い露光時間1で良く、自動車などの動きの速い被写体部分に読み出し行2を走査させることで、被写体ぶれの無い画像を得ることができる。読み出し行2を増やすことにより、第4、第5の露光時間の読み出しもできる。
1…固体撮像装置、101…単位画素、111…受光ダイオード、112…MOSFET、1000…固体撮像素子、1100…受光部、1200…垂直走査回路、1210…デコーダ、1300…リセット回路、1400…駆動回路、1510…第1のラインメモリ、1520…第2のラインメモリ、1600…水平走査回路、1610、1620…バッファ回路、2000…DSP、2100…AFE、3000…フレームメモリ。
Claims (3)
- 受光ダイオード及び前記受光ダイオードに隣接する画像信号検出用絶縁ゲート型電界効果トランジスタを備え、前記画像信号検出用絶縁ゲート型電界効果トランジスタの部分はソース領域の近傍であってゲート電極下のウエル領域内に設けられた前記受光ダイオードで光照射により発生した光発生電荷を蓄積する高濃度埋込層を有し、前記光発生電荷を前記高濃度埋込層に蓄積して閾値電圧を変調させて画像信号を検出する単位画素をn行×m列(n、mは2以上の自然数)配列した受光部と、
前記画像信号検出用絶縁ゲート型電界効果トランジスタのゲート電極をオン状態にする走査信号を行毎に出力する垂直走査回路と、
前記高濃度埋込層に蓄積された前記光発生電荷を放出するリセット動作を行うために前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極に所定の電位のリセット信号を出力するリセット回路と、
前記リセット動作に必要な期間をリセット期間とすると、
前記リセット期間の直前の所定の期間である第1の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するm個の記憶素子を有する第1のラインメモリと、
前記リセット期間の直後の所定の期間である第2の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するm個の記憶素子を有する第2のラインメモリと、
を有する固体撮像素子と、
前記第2の期間の直後の所定の期間である第3の期間に前記第1のラインメモリ及び前記第2のラインメモリから順次出力される前記画像信号を記憶するフレームメモリと、
を有する固体撮像装置の駆動方法であって、
n行×m列のすべての前記単位画素に対し、前記リセット動作を行い、前記リセット動作を行った直後の前記単位画素の前記画像信号をノイズ成分として前記第2のラインメモリを介して前記フレームメモリの第1の記憶域に記憶させるノイズ成分読み出し工程を行い、
前記第1の期間と前記リセット期間と前記第2の期間と前記第3の期間の合計を1周期とすると、
前記受光部の各行毎に、
前記リセット動作を行った後、p周期後(1≦p≦n−1)の前記単位画素の前記画像信号を前記第2のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第1の画像信号として前記フレームメモリの第2の記憶域に記憶させる第1の読み出し工程と、
前記リセット動作を行った後、n周期後の前記単位画素の前記画像信号を前記第1のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第2の画像信号として前記フレームメモリの第3の記憶域に記憶させる第2の読み出し工程と、
を順次行う、
ことを特徴とする固体撮像装置の駆動方法。 - 請求項1に記載の固体撮像装置の駆動方法において、前記垂直走査回路は、デコーダで構成され、任意の行に対し前記第1の読み出し工程を1つ以上の周期の組み合わせで行う、ことを特徴とする固体撮像装置の駆動方法。
- 請求項1または2に記載の固体撮像装置の駆動方法で駆動されることを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270451A JP2008092254A (ja) | 2006-10-02 | 2006-10-02 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270451A JP2008092254A (ja) | 2006-10-02 | 2006-10-02 | 固体撮像装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008092254A true JP2008092254A (ja) | 2008-04-17 |
Family
ID=39375917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006270451A Withdrawn JP2008092254A (ja) | 2006-10-02 | 2006-10-02 | 固体撮像装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008092254A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143412A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 撮像装置 |
-
2006
- 2006-10-02 JP JP2006270451A patent/JP2008092254A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010143412A1 (ja) * | 2009-06-08 | 2010-12-16 | パナソニック株式会社 | 撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9479715B2 (en) | Solid-state imaging device, method of driving the same, and electronic system including the device | |
US9054009B2 (en) | Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same | |
US9088726B2 (en) | Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus | |
US8314376B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP5568880B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
US8031250B2 (en) | Solid-state imaging device and method of driving the same | |
US7612819B2 (en) | CMOS image sensor and method of operating the same | |
WO2011058684A1 (ja) | 固体撮像装置 | |
KR20150016232A (ko) | 촬상 소자, 구동 방법 및 전자 장치 | |
KR101031982B1 (ko) | 고상 촬상 디바이스 및 그 구동 방법 | |
WO2016092762A2 (en) | Imaging apparatus, drive method, and electronic apparatus | |
JP2011216969A (ja) | 固体撮像素子および駆動方法、並びに電子機器 | |
US8823069B2 (en) | Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus | |
JP2015023250A (ja) | 固体撮像素子及びその駆動方法、並びに電子機器 | |
US20120320245A1 (en) | Solid-state imaging device and method of driving the same | |
JP2008021925A (ja) | 固体撮像装置及びその駆動方法 | |
JP4692262B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
US20150077612A1 (en) | Imaging apparatus, imaging method, manufacturing apparatus, manufacturing method, and electronic apparatus | |
JP2005057189A (ja) | 固体撮像装置及びカメラ | |
US20090127437A1 (en) | Method and apparatus for reducing dark current and hot pixels in cmos image sensors | |
WO2015170533A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
JP2008092254A (ja) | 固体撮像装置及びその駆動方法 | |
JP2007088309A (ja) | 固体撮像装置 | |
JP2002057316A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |