本発明に係る単位画素及び該単位画素を有する固体撮像装置について、好適な実施の形態を掲げて添付の図面を参照しながら以下詳細に説明する。
初めに、図1を用いてTOFの原理の一例を簡単に説明する。光(例えば、レーザー光)を被写体に照射する図示しない照射装置が光を照射しない状態で、且つ、環境光のみを一定時間(Tsense)蓄積する第1蓄積期間および、第2蓄積期間のときに、各単位画素が有する受光部は、入射光に応じた光電変換により光電子を生成し、各単位画素が有する複数の光電子保持部は、各蓄積期間に発生した光電子を取り込む。第1蓄積期間に前記受光部に入射し、光電子保持部に取り込まれた光電子の電荷量をQCBとし、第2蓄積期間に受光部に入射し、光電子保持部に取り込まれた光電子の電荷量をQCAとする。
また、前記照射装置から照射された光の反射光が入射するタイミングと全体あるいは一部でオーバラップするように設けた第3蓄積期間、および第4蓄積期間をもち、各単位画素が有する複数の光電子保持部は、各蓄積期間に発生した光電子を取り込む。ここでは、前記単位画素は、照射装置が光を照射した光の反射光を常に受光するタイミングで、反射光及び環境光を一定時間(Tsense)蓄積する第3蓄積期間と、前記照射装置の光の照射後のタイミングから一定時間(Tsense)光を蓄積する第4蓄積期間で発生した光電子を各光電子保持部に取り込む。第3蓄積期間に受光部に入射し、光電子保持部に取り込まれた光電子の電荷量をQBとし、第4蓄積期間に受光部に入射し、光電子保持部に取り込まれた光電子の電荷量をQAとする。なお、Ilaserは、前記照射された光の反射光の強度を示し、Ibackは、環境光の強度を示す。
したがって、QA−QCA∝Ilaser×Tdelay,QB−QCB∝Ilaser×Tsense,の関係式が成り立つ。Tdelayは、照射した光が被写体に反射して戻ってくるまでの時間である。
上述した式から、Tdelay=Tsense×(QA−QCA)/(QB−QCB)の関係式が導き出せ、被写体までの距離Zは、Z=c×Tdelay/2=c×Tsense×(QA−QCA)/2(QB−QCB)、の関係式によって求めることができる。なお、cは、光速を示す。
図2は、実施の形態にかかる固体撮像装置を有する測距システム10の概略構成を示す図である。図2に示すように、測距システム10は、照射装置12、撮像部14、演算部16、制御部18、及び電源20を備える。
電源20は、測距システム10の各部に所定の電源電圧を供給するものであり、図2においては、簡単のため、電源20から各装置への電源線の表示を省略する。
照射装置12は、測距対象Wに対してパルス光Lpを照射するものであり、照射装置12は、制御部18の制御下で、パルス光Lpを出力する発光部24を有する。この測距システム10において、照射装置12の発光部24は、発光点(エミッタ)を直線状に持つ半導体レーザバーを積層(直列接続)して、面発光が可能とされたものでもよい。
発光部24は、赤外光を発光する。例えば、波長が870ナノメートル(nm)の赤外光を100ワット(W)の出力で照射可能である。発光部24は、パルス光Lpを100(ナノ秒)の出力時間(パルス幅)で出力する。
なお、発光部24は、リニアアレイ状の複数の発光点を有していてもよく、あるいは、マトリックス状に並べられた複数の発光点を有するものであってもよい。発光素子としてレーザダイオードや発光ダイオード(LED)等のその他の発光素子を用いてもよい。
この測距システム10では、照射装置12から照射されたパルス光Lpが測距対象Wで反射し、撮像部14に入射する。なお、説明の便宜のため、照射装置12から測距対象Wまでのパルス光Lpを照射光Leと、測距対象Wから撮像部14までのパルス光Lpを反射光Lrと呼ぶ。
撮像部14は、レンズ26と、固体撮像装置28とを有する。レンズ26を透過した反射光Lr及び環境光Lsは、固体撮像装置28に集光され、固体撮像装置28によって受光される。固体撮像装置28は、照射装置12が照射するパルス光Lp及び環境光Lsに対して感度を有する。演算部16は、固体撮像装置28が前記各蓄積期間で取り込んだ光電子の電荷量情報に基づいて測距対象Wまでの距離を、図1で説明した手法によって算出する。
図3は、固体撮像装置28の構成を示す図である。固体撮像装置28は、マトリックス状に単位画素30が配置された画素アレイ32と、画素駆動回路(画素駆動部)34と、画素出力信号を読み出すためのサンプルホールド回路36と、水平選択回路38と、出力バッファ40と、A/D変換器42とを有する。
電源20は、画素アレイ32に対して正の電源電圧Vddを印加するとともに、リセット電圧Vrefを印加する。画素駆動回路34は、ゲート駆動回路44と、垂直選択回路46を有し、ゲート駆動回路44は、各種ゲート駆動信号電圧(画素駆動信号電圧)を出力することにより画素アレイ32の各単位画素30の光電子の発生(蓄積)、保持、転送、及び排出等を行う。垂直選択回路46は、マルチプレクサ(図示略)を有し、読み出しを行う単位画素30が属する行に対して選択的に、該単位画素30が保持した光電子に対応する電圧信号(画素信号)を出力させる。水平選択回路38は、別のマルチプレクサ(図示略)を有し、読み出しを行う単位画素30が属する列を選択する。読み出された画素信号は、サンプルホールド回路36で一端保持された後、水平選択回路38を介して出力される。そして、出力バッファ40及びA/D変換器42を介して演算部16に出力される。なお、制御部18及び演算部16は、固体撮像装置28の中に実装してもよい。
図4は、図3に示す固体撮像装置28を構成する単位画素30の一部を示す一部平面図である。単位画素30は、複数の受光装置100を有する。本実施の形態では、単位画素30は、4つの受光装置100を有し、行列状に配置されている。図5及び図6は、図4に示す受光装置100の断面図であり、詳しくは、図5は、図4のV−V線矢視断面図であり、図6は、図4のVI−VI線矢視断面図である。
単位画素30は、行列状に配置された4つの受光装置100を有する。受光装置100は、p型(第1導電型)半導体基板102上に形成された光電変換素子104と、4つの光電子振分部106と、2つの光電子排出部108とを有する。光電変換素子104は、p型(第1導電型)半導体基板102上に絶縁体(図示略)を介して形成された電極(以下、フォトゲートと呼ぶ)110を有するフォトゲート構造を有している。光電変換素子104は、光を検知して、光電子(負電荷)を発生する(検知した光を光電子に変換する)フォトダイオードである。フォトゲート110には、光電変換素子104を駆動するゲート信号Saがゲート駆動回路44から印加される。
光電子振分部106は、第1転送部112、光電子保持部114、第2転送部116、及び浮遊拡散層118を有する。第1転送部112は、光電変換素子104で発生した光電子を光電子保持部114に振り分け、転送するためのものであり、p型半導体基板102上に前記絶縁体を介して形成された電極(第1転送ゲート)120を有するMOSダイオード構造を有している(図5参照)。第1転送ゲート120には、ゲート駆動回路44から第1転送部112を駆動するゲート信号Sbが入力される。光電子保持部114は、光電変換素子104に対して第1転送部112を挟んで反対側に配置され、光電変換素子104で発生した光電子を一時的に保持するものであり、p型半導体基板102上に前記絶縁体を介して形成された電極(保持ゲート)122を有するMOSダイオード構造を有している(図5参照)。保持ゲート122には、ゲート駆動回路44から光電子保持部114を駆動するゲート信号Scが入力される。
第2転送部116は、第1転送部112に対して、光電子保持部114を挟んで反対側に配置され、光電子保持部114で集積された光電子を転送するものであり、p型半導体基板102上に前記絶縁体を介して形成された電極(第2転送ゲート)124を有するMOSダイオード構造を有している(図5参照)。第2転送ゲート124には、ゲート駆動回路44から第2転送部116を駆動するゲート信号Sdが印加される。浮遊拡散層(FD;フローティングディフュージョン)118は、光電子保持部114に対して第2転送部116を挟んで反対側に配置され、光電子保持部114から転送されてくる光電子を取り込み、電圧に変換させるためのものであり、p型半導体基板102上にn型(第2導電型)不純物が形成されたものである。
図4に示すように、4つの光電子振分部106は、光電変換素子104を挟んで水平方向(左右方向)に対称に2つずつ設けられており、左右にそれぞれ上下に1つずつ設けられている。また、互いに水平方向に隣り合う単位画素30の受光装置100は、その間に設けられている2つの浮遊拡散層118を共有している。つまり、受光装置100は、受光装置100の浮遊拡散層118の一部を互いに共有している。
図5に示すように、浮遊拡散層118には、浮遊拡散層118の電位を基準電位にリセットするリセット用トランジスタ(リセット部)126が接続されている。リセット用トランジスタ126のソースは浮遊拡散層118に接続され、ドレインには電源20からのリセット電圧Vrefが印加され、リセット用トランジスタ126のゲート(リセット用ゲート)127には、ゲート駆動回路44からリセット信号Rが供給される。ハイのリセット信号Rがリセット用ゲート127に供給されると、リセット用トランジスタ126がオンとなり、浮遊拡散層118の電位が基準電位にリセットされる。
また、浮遊拡散層118には、浮遊拡散層118が保持した光電子に応じた電圧信号を読み出すための信号読出用トランジスタ130が接続される。信号読出用トランジスタ130には、該信号読出用トランジスタ130によって読み出された電圧信号を信号読出線132に出力するかを選択するための選択用トランジスタ134が接続されている。信号読出用トランジスタ130のドレインは、電源20からの電源電圧Vddが印加され、信号読出用トランジスタ130のゲート(信号読出用ゲート)131は、浮遊拡散層118に接続され、ソースは、選択用トランジスタ134のドレインに接続される。選択用トランジスタ134のゲート(選択用ゲート)135に垂直選択回路46からハイの選択信号Ssが供給されると、選択用トランジスタ134がオンになり、浮遊拡散層118が保持した光電子に対応する電圧が信号読出線132から読み出される。選択用トランジスタ134のソースは、信号読出線132が接続されている。
光電子排出部108は、第3転送部140と、拡散層142とを有する。第3転送部140は、光電変換素子104が発生した光電子を拡散層142に転送するためのものであり、p型半導体基板102上に前記絶縁体を介して形成された電極(第3転送ゲート)144を有するMOSダイオード構造を有している(図6参照)。
拡散層142は、光電変換素子104に対して第3転送部140を挟んで反対側に配置され、拡散層142には、電源20からの電源電圧Vddが印加されている。ゲート駆動回路44から第3転送ゲート144に排出信号Seが入力されると、光電変換素子104が発生した光電子は、第3転送部140を介して拡散層142から排出される。
図4に示すように、2つの光電子排出部108は、光電変換素子104を挟んで垂直方向(上下方向)に対称的に1つずつ設けられている。また、互いに上下方向に隣り合う単位画素30の受光装置100は、その間に設けられている拡散層142を共有している。つまり、受光装置100は、受光装置100の拡散層142の一部を互いに共有している。
図7は、光電変換素子104、第1転送部112、光電子保持部114、及び第2転送部116により光電子を転送するためのゲート制御の遷移を示す基板表面のポテンシャル図である。
図7Aは、光電変換素子104によって光電子が発生しているときのポテンシャル図を示すものであり、図7B、Cは、光電変換素子104で発生した光電子を光電子保持部114に転送するときのポテンシャル図を示すものであり、図7Dは、光電子保持部114で光電子を保持しているときのポテンシャル図であり、図7Eは、光電子保持部114が保持した光電子を浮遊拡散層118に転送するときのポテンシャル図を示すものである。
図7Aに示すように、フォトゲート110にハイ(High)のゲート駆動信号電圧Saを入力することで、光電変換素子104の表面ポテンシャル位置が低下し、光電子e−が光電変換素子104の基板表面に蓄積される。そして、図7Bに示すように、第1転送ゲート120にハイのゲート駆動信号電圧Sbを入力することで、光電変換素子104の基板表面の光電子e−を光電子保持部114に転送する。なお、このとき、保持ゲート122にハイのゲート駆動信号電圧Scが入力されている。さらに、フォトゲート110にロー(Low)のゲート駆動信号電圧Saを入力することで、光電変換素子104表面のポテンシャル位置がが高くなり(図7C参照)、光電変換素子104の光電子e−は、光電子保持部114に転送される。その後、第1転送ゲート120にローのゲート駆動信号電圧Sbを入力して、図7Dに示すように光電変換素子104が発生した光電子を光電子保持部114に保持させる。この図7A〜図7Cの状態を繰り返すことで、複数回の蓄積期間に光電変換素子104で発生した光電子を光電子保持部114に集積することができる。
その後、図7Eに示すように、第2転送ゲート124にハイのゲート駆動信号電圧Sdを入力することで、第2転送部116のポテンシャル障壁が低下し、保持ゲート122にローのゲート駆動信号電圧Scを入力することで、光電子保持部114のポテンシャルが高くなり、光電子保持部114が保持した光電子e−が浮遊拡散層118に転送される。
なお、図8に示すように、蓄積期間中も第1転送ゲート120にハイのゲート駆動信号電圧Sbを入力することで、受光及び光電変換素子104で発生した光電子の転送を同時に行ってもよい。
図9は、単位画素30の回路構成の一例を示す図である。受光装置100の光電変換素子104が保持した光電子は、転送経路146a、146b、146c、146dを介して光電子振分部106a、106b、106c、106dの浮遊拡散層118に転送される。転送経路146a、146b、146c、146dは、図4及び図5で示した光電子振分部106a、106b、106c、106dの第1転送部112、光電子保持部114、第2転送部116により構成される。光電子振分部106a、106b、106c、106dの浮遊拡散層118には、1つのリセット用トランジスタ126のソースが接続されるとともに、1つの信号読出用ゲート131が接続される。
各浮遊拡散層118に、光電子振分部106a、106b、106c、106dの各光電子保持部114が保持した光電子が転送される前に、リセット用トランジスタ126がオンになることによって各浮遊拡散層118が基準電位にリセットされ、そのときの各浮遊拡散層118の電圧(以下、黒レベル)が読み出される。その後、光電子振分部106a、106b、106c、106dの光電子保持部114が保持した光電子が順次浮遊拡散層118に転送される。各浮遊拡散層118に転送された光電子が順次信号読出用トランジスタ130によって電圧信号(信号レベル)に変換されて、選択用トランジスタ134を介して信号読出線132から読み出される。
詳しくは、リセット用トランジスタ126をオンにすることで、各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部106aの光電子保持部114が保持している光電子が浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。次に、リセット用トランジスタ126をオンにすることで、各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部106bの光電子保持部114が保持している光電子が浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。そして、リセット用トランジスタ126をオンにすることで、各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部106cの光電子保持部114が保持している光電子が浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。最後に、リセット用トランジスタ126をオンにすることで、各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、光電子振分部106dの光電子保持部114が保持している光電子が浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。
このように、受光装置100の光電子振分部106a、106b、106c、106dの光電子保持部114が保持した光電子に応じた電圧信号は、同一の信号読出線132から読み出されることになる。なお、図9では、光電子排出部108の図示を省略している。
図10は、図4の光電変換素子104に対応して単位画素30を構成したときの回路図である。単位画素30は、4つの受光装置100を有し、受光装置100は、図4で示したように、1つの光電変換素子104と、4つの光電子振分部106a、106b、106c、106dと、2つの光電子排出部108とを有する。全受光装置100の光電子振分部106a、106b、106c、106dの各浮遊拡散層118は、リセット用トランジスタ126のソース、及び、信号読出用ゲート131に接続されている。
リセット用トランジスタ126をオンにすることで、各光電子振分部106a、106b、106c、106dの各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、単位画素30の各光電子振分部106aの光電子保持部114が保持している光電子が各光電子振分部106aの浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。つまり、単位画素30の各受光装置100の光電子振分部106aの浮遊拡散層118に転送された光電子を合算(加算)した光電子の電荷量に応じた電圧信号が信号読出線132から読み出される。
次に、リセット用トランジスタ126をオンにすることで、各光電子振分部106a、106b、106c、106dの各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、単位画素30の各光電子振分部106bの光電子保持部114が保持している光電子が各光電子振分部106bの浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。つまり、単位画素30の各受光装置100の光電子振分部106bの浮遊拡散層118に転送された光電子を合算した光電子の電荷量に応じた電圧信号が信号読出線132から読み出される。
そして、リセット用トランジスタ126をオンにすることで、各光電子振分部106a、106b、106c、106dの各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、単位画素30の各光電子振分部106cの光電子保持部114が保持している光電子が各光電子振分部106cの浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。つまり、単位画素30の各受光装置100の光電子振分部106cの浮遊拡散層118に転送された光電子を合算した光電子の電荷量に応じた電圧信号が信号読出線132から読み出される。
最後に、リセット用トランジスタ126をオンにすることで、各光電子振分部106a、106b、106c、106dの各浮遊拡散層118の電位がリセットされ、黒レベルが読み出される。その後、単位画素30の各光電子振分部106dの光電子保持部114が保持している光電子が各光電子振分部106dの浮遊拡散層118に転送され、該転送された光電子に応じた電圧信号(信号レベル)が信号読出線132から読み出される。つまり、単位画素30の各受光装置100の光電子振分部106dの浮遊拡散層118に転送された光電子を合算した光電子の電荷量に応じた電圧信号が信号読出線132から読み出される。このように、単位画素30の受光装置100の光電子保持部114が保持した光電子に応じた電圧信号は、全て同一の信号読出線132から読み出される。
ここで、図4、10に示すように、単位画素30の各受光装置100の光電子振分部106a、106b、106c、106dの転送方向は異なる。例えば、右上の受光装置100の光電子振分部106aの転送方向は右上となり、右下の受光装置100の光電子振分部106aの転送方向は右下となり、左上の受光装置100の光電子振分部106aの転送方向は左上となり、左下の受光装置100の光電子振分部106aの転送方向は、左下となる。
また、右上の受光装置100の光電子振分部106c、光電子振分部106dと、左上の受光装置100の光電子振分部106b、光電子振分部106dとは互いに浮遊拡散層118を共有しており、右下の受光装置100の光電子振分部106d、106bと、左下の受光装置100の光電子振分部106d、106cとは互いに浮遊拡散層118を共有している。
なお、図11に示すように受光装置100は、2つの信号読出線132a、132bを有してもよい。この場合は、例えば、光電子振分部106a、106bの浮遊拡散層118に転送された光電子に応じた電圧信号が信号読出線132aから、光電子振分部106c、106dの浮遊拡散層118に転送された光電子に応じた電圧信号が信号読出線132bからそれぞれ読み出される。図11に示す受光装置100では、リセット用トランジスタ126a、126b、126c、126dのソースが光電子振分部106a、106b、106c、106dの浮遊拡散層118に接続され、ドレインには電源20からのリセット電圧Vrefが印加される。また、リセット用トランジスタ126a、126b、126c、126dのリセット用ゲート127a、127b、127c、127dには、リセット信号R1、R2、R3、R4が供給される。また、光電子振分部106a、106b、106c、106dの浮遊拡散層118には、信号読出用トランジスタ130a、130b、130c、130dの信号読出用ゲート131a、131b、131c、131dが接続されており、選択用トランジスタ134a、134b、134c、134dの選択用ゲート135a、135b、136c、136dには、選択信号Ss1、Ss2、Ss3、Ss4が供給される。要は、信号読出線132が受光装置100の複数の浮遊拡散層118に接続されていればよい。
このように、図11に示す受光装置100を用いて、光電子保持部114が保持している光電子を独立した信号読出用トランジスタ130を介して読み出してもよい。
受光装置100は、このように光電子保持部114を有する4つの光電子振分部106a、106b、106c、106dを有するので、測距システム10は、測距対象Wまでの距離を求めることができる。詳しく説明すると、第1蓄積期間で光電変換素子104が発生した光電子を光電子振分部106aの光電子保持部114に転送し、第2蓄積期間で光電変換素子104が発生した光電子を光電子振分部106bの光電子保持部114に転送し、第3蓄積期間で光電変換素子104が発生した光電子を光電子振分部106cの光電子保持部114に転送し、第4蓄積期間で光電変換素子104が発生した光電子を光電子振分部106dの光電子保持部114に転送する。これにより、QCB、QCA、QB、QAに対応する光電子を得ることができ、光電子振分部106a、106b、106c、106dの浮遊拡散層118から得られた光電子に対応する電圧信号を読み出すことで、測距対象Wまでの距離を得ることができる。なお、図1に示すような照射装置12の発光と固体撮像装置28のシャッター(光電子の蓄積)動作を複数回(例えば、100回)行うとともに、各蓄積期間(第1蓄積期間、第2蓄積期間、第3蓄積期間、第4蓄積期間)の終了毎に、光電子振分部106a、106b、106c、106dによって、光電変換素子104に発生した光電子が振り分けられて、光電子振分部106a、106b、106c、106dの光電子保持部114に光電子が順次保持された後、光電子振分部106a、106b、106c、106dの光電子保持部114が保持した光電子が読み出される。
なお、蓄積期間以外の期間に、光電変換素子104に入射した光により発生した光電子は、ゲート駆動回路44から第3転送ゲート144に排出信号Seが入力され、第3転送部140を介して拡散層142から排出される。
図4の各受光装置100の光電変換素子104に図示した矢印は、図1に記載の4つの蓄積期間の内1つの期間における光電子の転送方向を示したものである。例えば、第1蓄積期間では、左上の光電変換素子104に発生した光電子は左上の光電子振分部106に転送され、左下の光電変換素子104は、左下の光電子振分部106に転送され、右上の光電変換素子104は、右上の光電子振分部106に転送され、右上の光電変換素子104は、右上の光電子振分部106に転送され、右下の光電変換素子104は、右下の光電子振分部106に転送される。
本実施の形態では、単位画素30は、複数の受光装置100を有し、単位画素30の各受光装置100の転送方向の異なる光電子振分部106により振り分けられた光電子を加算して出力するので、振分方向に依存せず、振分方向毎に転送される光電子数のバラツキを抑えることができる。
詳しくは、光電子振分部106に転送された光電子は、複数回の受光と転送とが繰り返された後、浮遊拡散層118に転送されるが、上下左右に転送保持された光電子が浮遊拡散層118で接続されているため、光電変換素子104及び第1転送部112に転送速度の左右上下のバラツキに関して平均化することができる。これにより、図1に記載の4つの蓄積期間のうち、何れの期間においても同様に、4つの光電変換素子104の転送方向を上下左右に設定することで、単位画素30の光電子の転送速度が振分方向に依存せず、精度良く光電子の取得が可能となる。
単位画素30が1つの受光装置100のみを有する場合は、該受光装置100の製造起因や結晶方向起因によって転送速度が遅くなる方向が生じ、振分方向によっては、正確な光電子情報(光電子に応じた電圧信号)を得ることができない。つまり、光電変換素子104に発生した光電子の振分時間(第1転送部112、光電子保持部114、第2転送部116にゲート駆動信号電圧Sb、Sc、Sdを供給するタイミング)は決まっているので、転送速度が遅い振り分け方向に光電子を転送すると、光電変換素子104が発生した光電子の全てを転送することができない。
このように、上記実施の形態においては、単位画素30の受光装置100は、光電変換素子104に発生した光電子を転送するための第1転送部112と、光電子を一時的に保持する光電子保持部114と、光電子保持部114が保持した光電子を転送するための第2転送部116と、転送された光電子を保持して該転送された光電子を電圧に変換させるための浮遊拡散層118とを含む光電子振分部106とを有するので、光電変換素子が発生した光電子を複数方向に振り分けて転送することで、製造起因や結晶方向起因で生じる特性差を平均化することができる。
単位画素30は、複数の受光装置100を有するので、受光装置100の製造起因や結晶方向起因による振分方向の転送速度のバラツキによって生じる、振分方向毎に転送される光電子数のバラツキを抑えることができ、受光精度を向上させることができる。また、単位画素30の複数の前記受光装置100は、少なくとも、複数の受光装置100の浮遊拡散層118の一部を互いに共有しているので、単位画素30が小さくなり、画素アレイのチップ占有面積が小さくなるので製造コストが下がるか、もしくは縮小した分、単位画素30を小型化して、解像度を増やすことができる。
単位画素30は、行列状に配置された4つの受光装置100を有し、受光装置100は、光電子振分部106を4つ有し、4つの光電子振分部106は、光電変換素子104を挟んで水平方向に対称的に2つずつ設けられ、互いに水平方向に隣り合う受光装置100は、その間に設けられている浮遊拡散層118を共有しているので、単位画素30が小さくなり、画素アレイのチップ占有面積が小さくなるので製造コストが下がるか、もしくは縮小した分解像度を増やすことができる。
単位画素30が1次元又は2次元に配列された画素アレイ32を有する固体撮像装置28は、複数の浮遊拡散層118の電位を読み出すための信号読出用トランジスタ130と信号読出用トランジスタ130を介して信号を読み出す信号読出線132とを備え、単位画素30の浮遊拡散層118の各々の電位は1つの信号読出用トランジスタ130を介して読み出されるので、信号読み出し回路の共通化が可能であり、読み出し回路の製造バラツキに起因する出力バ信号のラツキを抑制することができるとともに、固体撮像装置28を小型化して、解像度を増やすことができる。
なお、測距対象Wまでの距離を得るために、環境光Lsのみを受光する期間における第1蓄積期間及び2回目の第2蓄積期間と、環境光Lsと反射光Lrを受光する期間である第3蓄積期間及び第4蓄積期間との蓄積期間のタイミング幅が一定の場合は、第1蓄積期間と第2蓄積期間における受光量は同一であるから第2蓄積期間を第1蓄積期間に置き換えてもよい。このとき、前記QCAと前記QCBは、QCA=QCBとして取り扱うことで、被写体までの距離を求めることができる。したがって、単位画素30は、図12に示す構成であってもよい。
図12は、図4に示す単位画素と別の例を示す単位画素の一部平面図である。なお、図4に示す構成と同様の構成については同一の符号を付している。単位画素30は、4つの受光装置100を有し、行列状に配置されている。受光装置100は、光電変換素子104と、3つの光電子振分部106と、1つの光電子排出部108を有する。3つの光電子振分部106は、光電変換素子104を挟んで水平方向に対称的に1つずつ設けられ、光電変換素子104の上側、又は下側に1つ設けられている。また、光電子排出部108は、光電変換素子104の下側、又は上側に設けられ、光電子振分部106が設けられていない側に設けられる。単位画素30の上側2つの受光装置100は、光電変換素子104の上側に光電子振分部106が設けられ、下側に光電子排出部108が設けられる。単位画素30の下側2つの受光装置100は、光電変換素子104の下側に光電子振分部106が設けられ、上側に光電子排出部108が設けられる。このような構成を有することで、互いに上下方向で隣り合う単位画素30の受光装置100は、その間に設けられている拡散層142を共有する。また、互いに水平方向に隣り合う単位画素30の受光装置100は、その間に設けられている浮遊拡散層118を共有している。
単位画素30は、行列状に配置された4つの前記受光装置100を有し、受光装置100は、光電子振分部106を3つ有し、3つの光電子振分部106は、光電変換素子104に対して水平方向に対称的に1つずつ設けられるとともに、光電変換素子104の上側、又は下側に1つ設けられており、互いに水平方向に隣り合う受光装置100は、その間に設けられている浮遊拡散層118を共有しているので、単位画素30が小さくなり、画素アレイのチップ占有面積が小さくなるので製造コストが下がるか、もしくは縮小した分解像度を増やすことができる。
次に、本実施の形態における、単位画素30にゲート駆動信号電圧を供給するゲート駆動回路44について説明する。図13は、従来のゲート駆動回路44の要部構成図である。なお、ゲート駆動回路44は、画素アレイ32の全ての単位画素30を一斉に駆動するので、光電子の発生(蓄積)、転送、保持、排出、リセット等の動作が一斉に行う(グローバルシャッタ動作を行う)ように画素を制御する。
図13の参照符号150は、画素負荷容量を示す。この画素負荷容量150は、p型半導体基板102とp型半導体基板102上に積層された電極との間の絶縁体によって生じる容量のことである。この画素負荷容量150は、本実施の形態で言うところのフォトゲート110、第1転送ゲート120、保持ゲート122、第2転送ゲート124、第3転送ゲート144、リセット用ゲート127の等のいずれかによって生じる負荷容量を抽象化したものである。
第1電圧源152は、第1電圧(第1信号電圧)を画素アレイ32に供給する電圧源であり、第2電圧源154は、第2電圧(第2信号電圧)を画素アレイ32に供給する電圧源である。ゲート駆動回路44は、単位画素30に印加する電圧(信号電圧)を選択的に切り換える切換スイッチ156を有する。
図13を詳細に説明すると、ゲート駆動回路44は、画素負荷容量150のゲート(電極)に第1電圧(第1信号電圧)を供給する第1電圧源152側に設けられた第1接点158と、画素負荷容量150のゲートに第2電圧(第2信号電圧)を供給する第2電圧源154側に設けられた第2接点160とをさらに有し、切換スイッチ156は、第1接点158と第2接点160とのどちらか一方に接続することで、画素負荷容量のゲートに印加する電圧を第1電圧又は第2電圧のいずれかに切り換える。
第1電圧源152は、基準電圧を画素負荷容量150に供給するものであり、本実施の形態では、グランドである。第2電圧源154は、第1電圧より高い第2電圧を画素負荷容量150に供給するためのものであり、本実施の形態では、第1電圧源152、第2電圧源154ともに電源20に内蔵されている。なお、図13において、第1電圧源152と第1接点158との間に示す抵抗R1、及び、第2電圧源154と第2接点160との間に示すR2は、それぞれ第1電圧源152と第1接点158の間の配線抵抗値と第2電圧源154と第2接点160の間の配線抵抗値を表している。
画素アレイ32を一斉に駆動する際、画素負荷容量150のゲートに第1電圧と第2電圧とを交互に印加する。例えば、各単位画素30の光電変換素子104を駆動して光電変換を制御する場合、各単位画素30の第1転送部112を駆動して光電子の転送を制御する場合、各単位画素30の光電子保持部114を駆動して光電子の保持を制御する場合、各単位画素30の第2転送部116を駆動して光電子の転送を制御する場合、各単位画素30の第3転送部140を駆動して光電子の転送を制御する場合、リセット用ゲート127を駆動して各単位画素30の浮遊拡散層118に存在する光電子をリセットする場合は、ゲート駆動回路44は、フォトゲート110、第1転送ゲート120、保持ゲート122、第2転送ゲート124、第3転送ゲート144、及びリセット用ゲート127に第1電圧と第2電圧とを交互に供給する。この駆動によって、光電子の蓄積、転送、保持、排出、リセットが行われる。
図14は、図13のゲート駆動回路44で、画素負荷容量150のゲートに印加される電圧の理想波形を示す図である。図14で、切換スイッチ156の状態がaのときは、切換スイッチ156が第1接点158に接続されていることを表し、状態がbのときは、切換スイッチ156が第2接点160に接続されていることを表している。ゲート駆動回路44が、切換スイッチ156を第1接点158に接続させることで、画素負荷容量150のゲートに印加される電圧VCは、第1電圧となり、その後、切換スイッチ156を第2接点160に接続させることで、画素負荷容量150のゲートに印加される電圧VCが第2電圧となり、その後、切換スイッチ156を再び第1接点158に接続させることで、画素負荷容量150のゲートに印加される電圧VCは第1電圧となる。このように、ゲート駆動回路44は、画素アレイ32の全単位画素30の画素負荷容量150のゲートに第1電圧と第2電圧とを交互に印加させることで、光電子の蓄積、転送、保持、排出、リセット等を一斉に行う。
しかしながら、切換スイッチ156の接続を第1接点158から第2接点160に切り換えた瞬間(画素負荷容量150のゲートに印加させる電圧を第1電圧から第2電圧に切り換えた瞬間)においては、図15に示す第2接点160の電圧V2は、第2電圧源154が印加している第2電圧にはならない。したがって、画素負荷容量150のゲートに印加される電圧VCも直ぐに第2電圧とならない。
切換スイッチ156の接続を第1接点158から第2接点160に切り換えた瞬間に、第2接点160の電圧V2が、第2電圧源154が印加している第2電圧にならない理由としては、切換スイッチ156の接続が第2接点160に切り換えられると、第2電圧源154から画素負荷容量150に向かって瞬時電流が流れるので、配線抵抗R2によって電圧降下が起こり、第2接点160の電圧V2が低下する。その後、画素負荷容量150が充電されるに従い、画素負荷容量150に流れる電流が減少し、それに伴い電圧降下の度合いが減少するため第2接点160の電圧V2と画素負荷容量150に印加される電圧VCとが第2電圧源が印加している第2電圧に近づく。
また、切換スイッチ156の接続を第2接点160から第1接点158に切り換えた瞬間(画素負荷容量150のゲートに印加させる電圧を第2電圧から第1電圧に切り換えた瞬間)においては、図15に示す第1接点158の電圧V1は、第1電圧源152が印加している第1電圧とならない。したがって、画素負荷容量150のゲートに印加される電圧VCも直ぐに第1電圧とならない。
切換スイッチ156の接続を第2接点160から第1接点158に切り換えた瞬間に、第1接点158の電圧V1が、第1電圧源が印加している第1電圧とならない理由としては、切換スイッチ156の接続が第1接点158に切り換えられると、画素負荷容量150の電圧VCによって第1接点158の電圧V1は上昇する。その後、画素負荷容量150から配線抵抗R1を介して第1電圧源(グランド)152に電流が流れ、画素負荷容量150が放電されるに従い、第1電圧源152に流れる電流が減少するため第1接点158の電圧V1と画素負荷容量150に印加される電圧VCとが、第1電圧源が印加している第1電圧に近づく。
このように、画素負荷容量150を瞬時に充放電できないため、画素負荷容量150に印加される電圧が、瞬時に第1電圧源152、第2電圧源154が印加している第2電圧、第1電圧とならず、瞬時に所望の振幅(電圧差)を有するゲート駆動信号を画素負荷容量150のゲートに印加することができない。つまり、画素負荷容量150に供給するゲート駆動信号の振幅(電圧V2−電圧V1)が瞬間的に狭くなり、画素駆動に影響を及ぼしてしまう。
また、図16に示すように、切換スイッチ156の接続を第1接点158から第2接点160に切り換えると、第2接点160の電圧V2は、瞬間的に電圧降下しその後徐々に第2電圧に近づいていくが、高速に切換スイッチ156の切り換えを繰り返す場合(高速に連続してグローバルシャッタ動作を行う場合)は、第2接点160の電圧V2が第2電圧に復帰する前に、次の第1接点158から第2接点160への切り換えが行われるので、電圧降下の累積により第2接点160の電圧V2はさらに低下してしまう。したがって、第1接点158から第2接点160への切換スイッチ156の切り換えが行われる度に、第2接点160の電圧V2は累積的に降下していく。
同様に、切換スイッチ156の接続を第2接点160から第1接点158に切り換える際も、高速に切換スイッチ156の切り換えを繰り返す場合は、第1接点の電圧V1が第1電圧に復帰する前に、次の第2接点160から第1接点158への切り換えが行われるので、電圧浮きの累積により第1接点158の電圧V1は上昇してしまう。したがって、第2接点160から第1接点158への切換スイッチ156の切り換えが行われる度に、累積的に第1接点158の電圧V1は上昇していく。これにより、画素負荷容量150に供給するゲート駆動信号電圧の振幅が徐々に狭くなり、画素の出力特性に影響を及ぼしてしまう。
そこで、本実施の形態のゲート駆動回路44は、図17に示すように、画素負荷容量150のゲートに第3電圧(第3信号電圧)を供給する第3電圧源162側に設けられた第3接点164をさらに有し、切換スイッチ156は、第1接点158、第2接点160、及び第3接点164のうち、いずれか1つに接続することで、画素負荷容量150に印加する電圧を第1電圧、第2電圧、及び第3電圧のいずれかに切り換える。第3電圧は、第1電圧より高く第2電圧より低い電圧である。第3電圧源162は、電源20に内蔵されている。なお、第3電圧源162と第3接点164との間に示すR3は、配線抵抗を表しており、図13と同様の構成について同一の符号を付している。
図18は、図17のゲート駆動回路44で、画素負荷容量150のゲートに印加する理想電圧の波形を示す図である。図18で、切換スイッチ156の状態がcのときは、切換スイッチ156が第3接点164に接続されていることを表している。本実施の形態では、ゲート駆動回路44によって、切換スイッチ156を第1接点158に接続することで、画素負荷容量150のゲートに印加する電圧VCが第1電圧となり、その後、切換スイッチ156を第3接点164に接続することで、画素負荷容量150のゲートに印加する電圧VCが第3電圧となり、そして、切換スイッチ156を第2接点160に接続することで、画素負荷容量150のゲートに印加する電圧VCは、第2電圧となる。そして、再び、切換スイッチ156を第1接点158に接続することで、画素負荷容量150のゲートに印加する電圧VCは、第1電圧となる。このように、ゲート駆動回路44は、画素アレイ32の全単位画素30の画素負荷容量150に第1電圧と第2電圧とを交互に印加するとともに、印加させる電圧が第1電圧から第2電圧に切り換わる際及び第2電圧から第1電圧に切り換わる際に、第3電圧を印加することで、光電子の蓄積、転送、保持、排出、リセット等を一斉に行う。
ここで、切換スイッチ156の接続を切り換えるときは、上述したように、画素負荷容量150の充放電を瞬時にできないため、実際に画素負荷容量150のゲートに印加される電圧は、図18に示す理想波形とは異なるが、切換スイッチ156の接続を、第1接点158から第2接点160に切り換える際に切換スイッチ156を第3接点164に経由して接続させるので、図19に示すように、切換スイッチ156の接続を第2接点160に切り換えた場合であっても、配線抵抗R2による第2接点160の電圧V2の電圧降下が図15の場合に比べ小さくなる。
つまり、切換スイッチ156の接続を第1接点158から第2接点160に切り換える際には、第3接点164を経由するので、第3電圧源162から画素負荷容量150に電流(電荷)を供給するため、画素負荷容量150が第3電圧源162によりある程度充電され、その後、切換スイッチ156が第2接点160に接続されるので、第2電圧源154から画素負荷容量150に流れる瞬時電流(電荷量)が、図15に比べ少なくなる。したがって、第2接点160に切換スイッチ156を接続した際に、配線抵抗R2による第2接点160の電圧V2の電圧降下を抑制することができる。
また、切換スイッチ156の接続を、第2接点160から第1接点158に切り換える際に第3接点164を経由するので、図19に示すように、切換スイッチ156の接続を第1接点158に切り換えた場合であっても、第1接点158の電圧V1の電圧上昇が図15の場合に比べ小さくなる。
つまり、切換スイッチ156の接続を第2接点160から第1接点158に切り換える際には、まず第3接点164を経由するので、画素負荷容量150が第3電圧源162により程度放電され、その後、切換スイッチ156が第1接点158に接続されるので、第1接点の電圧V1の電圧上昇を抑えることができる。
なお、切換スイッチ156の接続が、第1接点158から第3接点164に切り換わると、第3電圧源162から画素負荷容量150に電流(電荷)が流れるので、配線抵抗R3によって電圧降下が起こり、第3接点164の電圧V3は低下し、その後、第3接点164の電圧V3は、第3電圧まで徐々に復帰する。また、切換スイッチ156の接続が第2接点160から第3接点164に切り換わると、第3接点164の電圧V3が上昇し、画素負荷容量150から配線抵抗R3を介して第3電圧源162に電流(電荷)が流れるので、第3接点164の電圧V3が低下し第3電圧まで復帰する。
このように、画素負荷容量150を2段階に分けて充放電するため、第2電圧源154から画素負荷容量150に供給する電荷量を少なくすることができるので、第2接点160の電圧V2の電圧降下を抑えることができるとともに、画素負荷容量150から第1電圧源152に供給する電荷量を少なくすることができるので、第1接点158の電圧V1の電圧上昇を抑えることができる。したがって、所望の電圧に近い電圧のゲート駆動信号電圧を画素負荷容量150のゲートに印加させることができる。また、画素負荷容量150に供給されるゲート駆動信号電圧の振幅が確保されるため、画素駆動の能力が向上する。
つまり、切換スイッチ156を駆動させて第1電圧と第2電圧とを交互に画素負荷容量150のゲートに印加するとともに、画素負荷容量150のゲートに印加させる電圧を、第1電圧から第2電圧に切り換える際、及び、第2電圧から第1電圧に切り換える際に、第3電圧を印加させるので、第2接点160の電圧降下、第1接点158の電圧上昇を抑制することができる。また、第2接点160の電圧降下、第1接点158の電圧上昇を抑制することができるので、高速に切換スイッチ156の切り換えを行う場合であっても、電圧降下の累積による第2接点160の電圧V2の低下、電圧上昇の累積による第1接点158の電圧V1の上昇を抑えることができる。これにより、所望する電圧に近い電圧のゲート駆動信号電圧を供給することができ、画素駆動能力が向上し、高速に連続してグローバルシャッタ動作を行うことができる。
ここで、第3電圧と第1電圧との電位差が、第2電圧と第3電圧との電位差と等しくなるように、第3電圧を設定すると、第3電圧源162が供給する必要のある電荷量が、a⇒cとb⇒cに遷移時で相殺されるので、第3接点164に寄生容量があり、寄生容量が第3電圧に復帰するのに時間が掛かる場合でも第3接点164の電圧は累積的な電圧降下や電圧上昇の影響を受け難く一定の電圧変動範囲内で安定する。そのため、R3はR1やR2よりも大きい抵抗値(細い配線)でもよい。したがって、ゲート駆動回路44の第1電圧と第2電圧の配線領域(=配線幅、配線の太さ)を大きく逼迫することなしに、第3電圧の配線を追加することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。