JP2009296451A - 固体撮像装置 - Google Patents

Abstract

【課題】高解像度撮像および低解像度撮像を高速に行うことができる固体撮像装置を提供する。
【解決手段】固体撮像装置１は、受光部１０、第一信号出力回路２１、第二信号出力回路２２、第一制御回路３１および第二制御回路３２を備える。受光部１０の受光面は、Ｉ行Ｊ列に２次元配列されるＩ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊからなるとともに、Ｍ行Ｎ列に２次元配列されるＭ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎからなり、各単位領域Ａ_ｉ,ｊ内の各画素領域ａ_ｍ,ｎが第一群および第二群の何れかに区分される。各単位領域Ａ_ｉ,ｊ内の第一群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成される。各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Ｑ_ｉ,ｊが構成される。
【選択図】図１

Description

本発明は、固体撮像装置に関するものである。

固体撮像装置は、フォトダイオードを各々含む複数の画素部が２次元配列された受光部と、各画素部のフォトダイオードで発生する電荷の量に応じた値の電気信号を出力する信号出力部と、各画素部について信号出力部による電気信号の出力を制御する制御部と、を備える。固体撮像装置は、信号出力部から出力される電気信号に基づいて、受光部に入力される光の強度分布を求め撮像することができる。

特許文献１には、高解像度の撮像を行うとともに低解像度の撮像を行うことができる固体撮像装置が開示されている。特許文献１に開示されている固体撮像装置は、受光部に含まれる複数の画素部それぞれについて個別に電気信号を出力することで高解像度の撮像を行う。また、この固体撮像装置は、受光部に含まれる複数の画素部のうちの一定数の画素部についての電気信号を加算することで低解像度の撮像を行う。このような低解像度撮像の動作はビニング動作と呼ばれる。
特開２００５−２７７７０９号公報

特許文献１に開示されている固体撮像装置は、例えば高解像度撮像と低解像度撮像とを切り替えて行う場合に高速な撮像を行うことができない。本発明は、上記問題点を解消する為になされたものであり、高解像度撮像および低解像度撮像を高速に行うことができる固体撮像装置を提供することを目的とする。

本発明に係る固体撮像装置は、(1) 受光面がＩ行Ｊ列に２次元配列されるＩ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊからなるとともに、受光面がＭ行Ｎ列に２次元配列されるＭ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎからなり、各単位領域Ａ_ｉ,ｊ内の各画素領域ａ_ｍ,ｎが第一群および第二群の何れかに区分され、各単位領域Ａ_ｉ,ｊ内の第一群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成され、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Ｑ_ｉ,ｊが構成される受光部と、(2)各第一画素部Ｐ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Ｑ_ｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部と、(3)各第一画素部Ｐ_ｍ,ｎについて信号出力部による第一電気信号の出力を制御するとともに、各第二画素部Ｑ_ｉ,ｊについて信号出力部による第二電気信号の出力を制御する制御部と、を備えることを特徴とする。

ただし、Ｍ，Ｎは２以上の整数であり、Ｉは２以上Ｍ未満の整数であり、Ｊは２以上Ｎ未満の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数であり、ｉは１以上Ｉ以下の各整数であり、ｊは１以上Ｊ以下の各整数である。なお、Ｍ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎについての行および列と、Ｉ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊについての行および列とは、相違する。

本発明に係る固体撮像装置では、受光部の受光面は、Ｉ行Ｊ列に２次元配列されるＩ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊからなるとともに、Ｍ行Ｎ列に２次元配列されるＭ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎからなる。各単位領域Ａ_ｉ,ｊ内の各画素領域ａ_ｍ,ｎが第一群および第二群の何れかに区分され、各単位領域Ａ_ｉ,ｊ内の第一群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成され、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Ｑ_ｉ,ｊが構成される。信号出力部から、各第一画素部Ｐ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号が出力され、また、各第二画素部Ｑ_ｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号が出力される。制御部により、各第一画素部Ｐ_ｍ,ｎについて信号出力部による第一電気信号の出力が制御され、また、各第二画素部Ｑ_ｉ,ｊについて信号出力部による第二電気信号の出力が制御される。第一画素部Ｐ_ｍ,ｎを用いて高速の高解像度撮像を行うことが可能であり、また、第二画素部Ｑ_ｉ,ｊを用いて高速の低解像度撮像を行うことが可能である。

本発明に係る固体撮像装置では、各第二画素部Ｑ_ｉ,ｊのフォトダイオードの光感応領域の各所にコンタクトホールが設けられて、これらがメタル配線で接続されているのが好適である。この場合には、各第二画素部Ｑ_ｉ,ｊのフォトダイオードの光感応領域が広くても、その抵抗を小さくすることができる。

本発明に係る固体撮像装置では、各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊは、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。このように各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊがＡＰＳ方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。

本発明に係る固体撮像装置では、信号出力部は、各第一画素部Ｐ_ｍ,ｎについて第一電気信号を出力する第一信号出力回路と、各第二画素部Ｑ_ｉ,ｊについて第二電気信号を出力する第二信号出力回路と、を別個に有するのが好適である。この場合には、第一画素部Ｐ_ｍ,ｎを用いた高解像度撮像と第二画素部Ｑ_ｉ,ｊを用いた低解像度撮像とを並列的に行うことができるので、更に高速撮像が可能である。

本発明に係る固体撮像装置では、制御部は、各第一画素部Ｐ_ｍ,ｎについて信号出力部による第一電気信号の出力を制御する第一制御回路と、各第二画素部Ｑ_ｉ,ｊについて信号出力部による第二電気信号の出力を制御する第二制御回路と、を別個に有するのが好適である。この場合には、第一画素部Ｐ_ｍ,ｎを用いた高解像度撮像と第二画素部Ｑ_ｉ,ｊを用いた低解像度撮像とを互いに独立に行うことが容易となる。

本発明に係る固体撮像装置では、各第一画素部Ｐ_ｍ,ｎのフォトダイオードにカラーフィルタが設けられているのが好適である。この場合には、高解像度のカラー撮像をすることができる。

本発明に係る固体撮像装置では、(1) 各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第三画素部Ｒ_ｍ,ｎが構成され、(2) 信号出力部が、各第三画素部Ｒ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第三電気信号を出力し、(3) 制御部が、各第三画素部Ｒ_ｍ,ｎについて信号出力部による第三電気信号の出力を制御するのが好適である。この場合には、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎには、第二画素部Ｑ_ｉ,ｊのフォトダイオードの一部に加えて、個別に形成されたフォトダイオードを含む第三画素部Ｒ_ｍ,ｎが構成される。信号出力部から、各第三画素部Ｒ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第三電気信号が出力される。制御部により、各第三画素部Ｒ_ｍ,ｎについて信号出力部による第三電気信号の出力が制御される。第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎの何れかを用いて撮像することで、様々な感度または解像度の撮像をすることができる。

この場合に、各第一画素部Ｐ_ｍ,ｎ，各第二画素部Ｑ_ｉ,ｊおよび各第三画素部Ｒ_ｍ,ｎは、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。このように各第一画素部Ｐ_ｍ,ｎ，各第二画素部Ｑ_ｉ,ｊおよび各第三画素部Ｒ_ｍ,ｎがＡＰＳ方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。

本発明に係る固体撮像装置は、高解像度撮像および低解像度撮像を高速に行うことができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係る固体撮像装置１の概略構成を示す図である。この図に示される固体撮像装置１は、受光部１０、第一信号出力回路２１、第二信号出力回路２２、第一制御回路３１および第二制御回路３２を備える。

受光部１０の受光面は、Ｉ行Ｊ列に２次元配列されるＩ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊからなるとともに、Ｍ行Ｎ列に２次元配列されるＭ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎからなる。受光部１０の受光面において、単位領域Ａ_ｉ,ｊは第ｉ行第ｊ列に位置し、画素領域ａ_ｍ,ｎは第ｍ行第ｎ列に位置する。各単位領域Ａ_ｉ,ｊ内の各画素領域ａ_ｍ,ｎが第一群および第二群の何れかに区分され、各単位領域Ａ_ｉ,ｊ内の第一群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成され、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Ｑ_ｉ,ｊが構成される。各第一画素部Ｐ_ｍ,ｎは、共通の構成を有していて、入射光量に応じた量の電荷を発生するフォトダイオードを含む。また、各第二画素部Ｑ_ｉ,ｊは、共通の構成を有しているのが好適であり、入射光量に応じた量の電荷を発生するフォトダイオードを含む。受光部１０の詳細については後に説明する。

ここで、Ｍ，Ｎは２以上の整数である。Ｉは２以上Ｍ未満の整数であり、Ｊは２以上Ｎ未満の整数である。ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。また、ｉは１以上Ｉ以下の各整数であり、ｊは１以上Ｊ以下の各整数である。ＩはＭの約数であるのが好ましく、ＪはＮの約数であるのが好ましい。例えば、Ｍ，Ｎは１０２４であって、Ｉ，Ｊは１２８である。この例の場合、８×８個の第一画素部Ｐに対して１個の第二画素部Ｑが設けられる。なお、Ｍ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎについての行および列と、Ｉ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊについての行および列とは、相違する。

各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊは、ＰＰＳ（Passive Pixel Sensor）方式のものであってもよいが、ＡＰＳ（ActivePixel Sensor）方式のものであるのが好ましい。すなわち、各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊは、フォトダイオードで発生した電荷を入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を出力するのが好ましい。

受光部１０に含まれる各第一画素部Ｐ_ｍ,ｎは第一信号出力回路２１と接続されている。第一信号出力回路２１は、各第一画素部Ｐ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力する。より具体的には、第ｎ列の各第一画素部Ｐ_ｍ,ｎの出力端は、共通の読出用配線により第一信号出力回路２１と接続されている。第一信号出力回路２１は、第１行〜第Ｍ行について順次に、第ｍ行の各第一画素部Ｐ_ｍ,ｎからのデータをパラレルに入力して、これらのデータをシリアルに第一電気信号として出力する。

第一制御回路３１は、各第一画素部Ｐ_ｍ,ｎについて第一信号出力回路２１による第一電気信号の出力を制御するものであって、第一タイミング制御回路４１，第一行選択回路５１および第一列選択回路６１を含む。第一タイミング制御回路４１は、第一信号出力回路２１，第一行選択回路５１および第一列選択回路６１それぞれの動作タイミングを制御する。

第一行選択回路５１は、第一タイミング制御回路４１によるタイミング制御の下に、受光部１０の第一画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎの２次元配列における各行を順次に指定し、その指定した第ｍ行の各第一画素部Ｐ_ｍ,ｎに所定の制御信号を与えて、第ｍ行の各第一画素部Ｐ_ｍ,ｎからデータを第一信号出力回路２１へ出力させる。第一行選択回路５１は、Ｍ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各行を順次に指定することができる。

第一列選択回路６１は、第一タイミング制御回路４１によるタイミング制御の下に、受光部１０の第一画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎの２次元配列における各列を順次に指定し、その指定した第ｎ列を指示する制御信号を第一信号出力回路２１に与えて、第ｍ行の各第一画素部Ｐ_ｍ,ｎからのデータを順次に第一信号出力回路２１から第一電気信号として出力させる。第一列選択回路６１は、Ｎ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各列を順次に指定することができる。

受光部１０に含まれる各第二画素部Ｑ_ｉ,ｊは第二信号出力回路２２と接続されている。第二信号出力回路２２は、各第二画素部Ｑ_ｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する。より具体的には、第ｊ列の各第二画素部Ｑ_ｉ,ｊの出力端は、共通の読出用配線により第二信号出力回路２２と接続されている。第二信号出力回路２２は、第１行〜第Ｉ行について順次に、第ｉ行の各第二画素部Ｑ_ｉ,ｊからのデータをパラレルに入力して、これらのデータをシリアルに第二電気信号として出力する。

第二制御回路３２は、各第二画素部Ｑ_ｉ,ｊについて第二信号出力回路２２による第二電気信号の出力を制御するものであって、第二タイミング制御回路４２，第二行選択回路５２および第二列選択回路６２を含む。第二タイミング制御回路４２は、第二信号出力回路２２，第二行選択回路５２および第二列選択回路６２それぞれの動作タイミングを制御する。

第二行選択回路５２は、第二タイミング制御回路４２によるタイミング制御の下に、受光部１０の第二画素部Ｑ_１,１〜Ｑ_Ｉ,Ｊの２次元配列における各行を順次に指定し、その指定した第ｉ行の各第二画素部Ｑ_ｉ,ｊに所定の制御信号を与えて、第ｉ行の各第二画素部Ｑ_ｉ,ｊからデータを第二信号出力回路２２へ出力させる。第二行選択回路５２は、Ｉ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各行を順次に指定することができる。

第二列選択回路６２は、第二タイミング制御回路４２によるタイミング制御の下に、受光部１０の第二画素部Ｑ_１,１〜Ｑ_Ｉ,Ｊの２次元配列における各列を順次に指定し、その指定した第ｊ列を指示する制御信号を第二信号出力回路２２に与えて、第ｉ行の各第二画素部Ｑ_ｉ,ｊからのデータを順次に第二信号出力回路２２から第二電気信号として出力させる。第二列選択回路６２は、Ｊ段のシフトレジスタ回路を含み、このシフトレジスタ回路の各段の出力ビットにより各列を順次に指定することができる。

第一信号出力回路２１および第二信号出力回路２２は、各第一画素部Ｐ_ｍ,ｎのフォトダイオードＰＤで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Ｑ_ｉ,ｊのフォトダイオードＰＤで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部を構成している。第一制御回路３１および第二制御回路３２は、各第一画素部Ｐ_ｍ,ｎについて信号出力部による第一電気信号の出力を制御するとともに、各第二画素部Ｑ_ｉ,ｊについて信号出力部による第二電気信号の出力を制御する制御部を構成している。

なお、第一信号出力回路２１と第二信号出力回路２２とは、各行につきパラレルに入力してシリアルに出力するデータの個数の相違に関する点を除いて、同様の構成を有していてもよい。第一行選択回路５１と第二行選択回路５２とは、指定する行の個数の相違に関する点を除いて、同様の構成を有していてもよい。また、第一列選択回路６１と第二列選択回路６２とは、指定する列の個数の相違に関する点を除いて、同様の構成を有していてもよい。

図２は、本実施形態に係る固体撮像装置１の構成を示す図である。この図では、受光部１０については、第ｍ行第ｎ列に位置する第一画素部Ｐ_ｍ,ｎが代表して示されており、また、第ｉ行第ｊ列に位置する第二画素部Ｑ_ｉ,ｊが代表して示されている。受光部１０と第一信号出力回路２１との間の接続関係、および、受光部１０と第一行選択回路５１との間の接続関係については、第一画素部Ｐ_ｍ,ｎに関連するものが示されている。受光部１０と第二信号出力回路２２との間の接続関係、および、受光部１０と第二行選択回路５２との間の接続関係については、第二画素部Ｑ_ｉ,ｊに関連するものが示されている。第一信号出力回路２１については第一画素部Ｐ_ｍ,ｎに関連する構成要素が示されている。また、第二信号出力回路２２については第二画素部Ｑ_ｉ,ｊに関連する構成要素が示されている。

第一信号出力回路２１は、Ｎ個の保持回路２３_１〜２３_Ｎ、差演算回路２５およびＡＤ変換回路２７を含む。Ｎ個の保持回路２３_１〜２３_Ｎは共通の構成を有する。各保持回路２３_ｎは、第ｎ列の各第一画素部Ｐ_ｍ,ｎの出力端と共通の読出用配線Ｖline1(n)により接続されていて、これらのうちの何れかの第一画素部Ｐ_ｍ,ｎから出力されて読出用配線Ｖline1(n)を経て入力されたデータを保持し、その保持したデータを配線Ｈline_s1，Ｈline_n1へ出力する。差演算回路２５は、配線Ｈline_s1，Ｈline_n1を経て到達する２つのデータを入力して、これら２つのデータの差に応じたデータをＡＤ変換回路２７へ出力する。ＡＤ変換回路２７は、差演算回路２５から出力されたアナログデータを入力して、このアナログデータに応じたデジタルデータを第一電気信号として出力する。

第二信号出力回路２２は、Ｊ個の保持回路２４_１〜２４_Ｊ、差演算回路２６およびＡＤ変換回路２８を含む。Ｊ個の保持回路２４_１〜２４_Ｊは共通の構成を有する。各保持回路２４_ｊは、第ｊ列の各第二画素部Ｑ_ｉ,ｊの出力端と共通の読出用配線Ｖline2(j)により接続されていて、これらのうちの何れかの第二画素部Ｑ_ｉ,ｊから出力されて読出用配線Ｖline2(j)を経て入力されたデータを保持し、その保持したデータを配線Ｈline_s2，Ｈline_n2へ出力する。差演算回路２６は、配線Ｈline_s2，Ｈline_n2を経て到達する２つのデータを入力して、これら２つのデータの差に応じたデータをＡＤ変換回路２８へ出力する。ＡＤ変換回路２８は、差演算回路２６から出力されたアナログデータを入力して、このアナログデータに応じたデジタルデータを第二電気信号として出力する。

図３は、本実施形態に係る固体撮像装置１に含まれる第一画素部Ｐ_ｍ,ｎおよび保持回路２３_ｎそれぞれの回路構成を示す図である。この図では、代表して第一画素部Ｐ_ｍ,ｎが示され、また、代表して保持回路２３_ｎが示されている。

各第一画素部Ｐ_ｍ,ｎは、ＡＰＳ方式のものであって、フォトダイオードＰＤおよび５個のＭＯＳトランジスタＴ１〜Ｔ５を含む。この図に示されるように、トランジスタＴ１，トランジスタＴ２およびフォトダイオードＰＤは順に直列的に接続されていて、基準電圧Ｖb1がトランジスタＴ１のドレイン端子に入力され、フォトダイオードＰＤのアノ−ド端子が接地されている。

トランジスタＴ３およびトランジスタＴ４は直列的に接続されていて、基準電圧Ｖb2がトランジスタＴ３のドレイン端子に入力され、トランジスタＴ４のソース端子が配線Ｖline1(n)に接続されている。トランジスタＴ１とトランジスタＴ２との接続点は、トランジスタＴ５を介してトランジスタＴ３のゲート端子に接続されている。また、配線Ｖline1(n)には定電流源が接続されている。増幅用トランジスタＴ３は、ゲート端子に入力される電荷の量に応じた値の電気信号を出力する。

Reset1(m)信号がリセット用のトランジスタＴ１のゲート端子に入力され、Trans1(m)信号が転送用のトランジスタＴ２のゲート端子に入力され、Address1(m)信号が出力選択用のトランジスタＴ４のゲート端子に入力され、また、Hold1(m)信号がトランジスタＴ５のゲート端子に入力される。これらReset1(m)信号，Trans1(m)信号，Address1(m)信号およびHold1(m)信号は、第一タイミング制御回路４１による制御の下に第一行選択回路５１から出力され、第ｍ行の各第一画素部Ｐ_ｍ,ｎに対して共通に入力される。

Reset1(m)信号およびTrans1(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部（電荷蓄積部）が放電され、さらに、Hold1(m)信号もハイレベルであると、トランジスタＴ３のゲート端子の電位がリセットされる。その後に、Reset1(m)信号，Trans1(m)信号およびHold1(m)信号がローレベルになると、フォトダイオードで発生した電荷は接合容量部に蓄積されていく。Hold1(m)信号がローレベルであって、Address1(m)信号がハイレベルであると、第一画素部Ｐ_ｍ,ｎから配線Ｖline1(n)へノイズ成分が出力される。そして、Trans1(m)信号，Hold1(m)信号およびAddress1(m)信号がハイレベルになると、フォトダイオードＰＤの接合容量部に蓄積されている電荷の量に応じた電圧値が配線Ｖline1(n)へ信号成分として出力される。

各保持回路２３_ｎは、２つの容量素子Ｃ_１，Ｃ_２、および、４つのスイッチＳＷ_１１，ＳＷ_１２，ＳＷ_２１，ＳＷ_２２を含む。この保持回路２３_ｎでは、スイッチＳＷ_１１およびスイッチＳＷ_１２は、直列的に接続されて配線Ｖline1(n)と配線Ｈline_s1との間に設けられ、容量素子Ｃ_１の一端は、スイッチＳＷ_１１とスイッチＳＷ_１２との間の接続点に接続され、容量素子Ｃ_１の他端は接地されている。また、スイッチＳＷ_２１およびスイッチＳＷ_２２は、直列的に接続されて配線Ｖline1(n)と配線Ｈline_n1との間に設けられ、容量素子Ｃ_２の一端は、スイッチＳＷ_２１とスイッチＳＷ_２２との間の接続点に接続され、容量素子Ｃ_２の他端は接地されている。

この保持回路２３_ｎでは、スイッチＳＷ_１１は、第一列選択回路６１から供給されるset_s1信号のレベルに応じて開閉する。スイッチＳＷ_２１は、第一列選択回路６１から供給されるset_n1信号のレベルに応じて開閉する。set_s1信号およびset_n1信号は、Ｎ個の保持回路２３_１〜２３_Ｎに対して共通に入力される。スイッチＳＷ_１２，ＳＷ_２２は、第一列選択回路６１から供給されるhshift1(n)信号のレベルに応じて開閉する。

この保持回路２３_ｎでは、set_n1信号がハイレベルからローレベルに転じてスイッチＳＷ_２１が開くときに第一画素部Ｐ_ｍ,ｎから配線Ｖline1(n)へ出力されていたノイズ成分が、それ以降、容量素子Ｃ_２により電圧値out_n1(n)として保持される。set_s1信号がハイレベルからローレベルに転じてスイッチＳＷ_１１が開くときに第一画素部Ｐ_ｍ,ｎから配線Ｖline1(n)へ出力されていた信号成分が、それ以降、容量素子Ｃ_１により電圧値out_s1(n)として保持される。そして、hshift1(n)信号がハイレベルになると、スイッチＳＷ_１２が閉じて、容量素子Ｃ_１により保持されていた電圧値out_s1(n)が配線Ｈline_s1へ出力され、また、スイッチＳＷ_２２が閉じて、容量素子Ｃ_２により保持されていた電圧値out_n1(n)が配線Ｈline_n1へ出力される。これら電圧値out_s1(n)と電圧値out_n1(n)との差が、第一画素部Ｐ_ｍ,ｎのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を表す。

図４は、本実施形態に係る固体撮像装置１に含まれる差演算回路２５の回路構成を示す図である。この図に示されるように、差演算回路２５は、アンプＡ_１〜Ａ_３、スイッチＳＷ_１，ＳＷ_２、および、抵抗器Ｒ_１〜Ｒ_４を含む。アンプＡ_３の反転入力端子は、抵抗器Ｒ_１を介してバッファアンプＡ_１の出力端子と接続され、抵抗器Ｒ_３を介して自己の出力端子と接続されている。アンプＡ_３の非反転入力端子は、抵抗器Ｒ_２を介してバッファアンプＡ_２の出力端子と接続され、抵抗器Ｒ_４を介して接地電位と接続されている。アンプＡ_３の出力端子はＡＤ変換回路２７の入力端子と接続されている。バッファアンプＡ_１の入力端子は、配線Ｈline_s1を介してＮ個の保持回路２３_１〜２３_Ｎと接続され、スイッチＳＷ_１を介して接地電位と接続されている。バッファアンプＡ_２の入力端子は、配線Ｈline_n1を介してＮ個の保持回路２３_１〜２３_Ｎと接続され、スイッチＳＷ_２を介して接地電位と接続されている。

差演算回路２５のスイッチＳＷ_１，ＳＷ_２は、第一列選択回路６１から供給されるhreset1信号により制御されて開閉動作する。スイッチＳＷ_１が閉じることで、バッファアンプＡ_１の入力端子に入力される電圧値がリセットされる。スイッチＳＷ_２が閉じることで、バッファアンプＡ_２の入力端子に入力される電圧値がリセットされる。スイッチＳＷ_１，ＳＷ_２が開いているときに、Ｎ個の保持回路２３_１〜２３_Ｎのうちの何れかの保持回路２３_ｎから配線Ｈline_s1，Ｈline_n1へ出力された電圧値out_s1(n)，out_n1(n)が、バッファアンプＡ_１，Ａ_２の入力端子に入力される。バッファアンプＡ_１，Ａ_２それぞれの増幅率を１とし、４個の抵抗器Ｒ_１〜Ｒ_４それぞれの抵抗値が互いに等しいとすると、差演算回路２５の出力端子から出力される電圧値は、配線Ｈline_s1および配線Ｈline_n1それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。

図５は、本実施形態に係る固体撮像装置１に含まれる第二画素部Ｑ_ｉ,ｊおよび保持回路２４_ｊそれぞれの回路構成を示す図である。この図では、代表して第二画素部Ｑ_ｉ,ｊが示され、また、代表して保持回路２４_ｊが示されている。

各第二画素部Ｑ_ｉ,ｊは、第一画素部Ｐ_ｍ,ｎと同様の構成であり、ＡＰＳ方式のものであって、フォトダイオードＰＤおよび５個のＭＯＳトランジスタＴ１〜Ｔ５を含む。第二画素部Ｑ_ｉ,ｊにおけるこれらの要素の間の接続関係は、第一画素部Ｐ_ｍ,ｎにおける接続関係と同様である。トランジスタＴ４のソース端子が配線Ｖline2(j)に接続されている。また、配線Ｖline2(j)には定電流源が接続されている。増幅用トランジスタＴ３は、ゲート端子に入力される電荷の量に応じた値の電気信号を出力する。

Reset2(i)信号がリセット用のトランジスタＴ１のゲート端子に入力され、Trans2(i)信号が転送用のトランジスタＴ２のゲート端子に入力され、Address2(i)信号が出力選択用のトランジスタＴ４のゲート端子に入力され、また、Hold2(i)信号がトランジスタＴ５のゲート端子に入力される。これらReset2(i)信号，Trans2(i)信号，Address2(i)信号およびHold2(i)信号は、第二タイミング制御回路４２による制御の下に第二行選択回路５２から出力され、第ｉ行の各第二画素部Ｑ_ｉ,ｊに対して共通に入力される。第二画素部Ｑ_ｉ,ｊの動作は、第一画素部Ｐ_ｍ,ｎの動作と同様である。

各保持回路２４_ｊは、保持回路２３_ｎと同様の構成であり、２つの容量素子Ｃ_１，Ｃ_２、および、４つのスイッチＳＷ_１１，ＳＷ_１２，ＳＷ_２１，ＳＷ_２２を含む。保持回路２４_ｊにおけるこれらの要素の間の接続関係は、保持回路２３_ｎにおける接続関係と同様である。スイッチＳＷ_１１，ＳＷ_２１は配線Ｖline2(j)と接続されている。スイッチＳＷ_１２は配線Ｈline_s2と接続されている。スイッチＳＷ_２２は配線Ｈline_n2と接続されている。

この保持回路２４_ｊでは、スイッチＳＷ_１１は、第二列選択回路６２から供給されるset_s2信号のレベルに応じて開閉する。スイッチＳＷ_２１は、第二列選択回路６２から供給されるset_n2信号のレベルに応じて開閉する。set_s2信号およびset_n2信号は、Ｊ個の保持回路２４_１〜２４_Ｊに対して共通に入力される。スイッチＳＷ_１２，ＳＷ_２２は、第二列選択回路６２から供給されるhshift2(j)信号のレベルに応じて開閉する。

保持回路２４_ｊの動作は、保持回路２３_ｎの動作と同様である。hshift2(j)信号がハイレベルになると、スイッチＳＷ_１２が閉じて、容量素子Ｃ_１により保持されていた電圧値out_s2(j)が配線Ｈline_s2へ出力され、また、スイッチＳＷ_２２が閉じて、容量素子Ｃ_２により保持されていた電圧値out_n2(j)が配線Ｈline_n2へ出力される。これら電圧値out_s2(j)と電圧値out_n2(j)との差が、第二画素部Ｑ_ｉ,ｊのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を表す。

図６は、本実施形態に係る固体撮像装置１に含まれる差演算回路２６の回路構成を示す図である。差演算回路２６は、差演算回路２５と同様の構成であり、アンプＡ_１〜Ａ_３、スイッチＳＷ_１，ＳＷ_２、および、抵抗器Ｒ_１〜Ｒ_４を含む。差演算回路２６におけるこれらの要素の間の接続関係は、差演算回路２５における接続関係と同様である。バッファアンプＡ_１の入力端子は、配線Ｈline_s2を介してＪ個の保持回路２４_１〜２４_Ｊと接続され、スイッチＳＷ_１を介して接地電位と接続されている。バッファアンプＡ_２の入力端子は、配線Ｈline_n2を介してＪ個の保持回路２４_１〜２４_Ｊと接続され、スイッチＳＷ_２を介して接地電位と接続されている。

差演算回路２６のスイッチＳＷ_１，ＳＷ_２は、第二列選択回路６２から供給されるhreset2信号により制御されて開閉動作する。スイッチＳＷ_１が閉じることで、バッファアンプＡ_１の入力端子に入力される電圧値がリセットされる。スイッチＳＷ_２が閉じることで、バッファアンプＡ_２の入力端子に入力される電圧値がリセットされる。スイッチＳＷ_１，ＳＷ_２が開いているときに、Ｊ個の保持回路２４_１〜２４_Ｊのうちの何れかの保持回路２４_ｊから配線Ｈline_s2，Ｈline_n2へ出力された電圧値out_s2(j)，out_n2(j)が、バッファアンプＡ_１，Ａ_２の入力端子に入力される。バッファアンプＡ_１，Ａ_２それぞれの増幅率を１とし、４個の抵抗器Ｒ_１〜Ｒ_４それぞれの抵抗値が互いに等しいとすると、差演算回路２６の出力端子から出力される電圧値は、配線Ｈline_s2および配線Ｈline_n2それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。

図７は、本実施形態に係る固体撮像装置１の受光部１０の構成例を説明する図である。この図は、受光部１０の受光面における各単位領域Ａ_ｉ,ｊおよび各画素領域ａ_ｍ,ｎの配置関係説明するものである。なお、この図は、各単位領域Ａ_ｉ,ｊおよび各画素領域ａ_ｍ,ｎの形状を説明するものではない。各領域の形状は、共通であるのが好ましいが、必ずしも矩形である必要はない。下から順に第１行，第２行，第３行，・・・とし、左から順に第１列，第２列，第３列，・・・とする。

受光部１０の受光面は、Ｉ行Ｊ列に２次元配列されるＩ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊからなるとともに、Ｍ行Ｎ列に２次元配列されるＭ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎからなる。この図において、各単位領域Ａ_ｉ,ｊは太線で囲われた領域であり、各画素領域ａ_ｍ,ｎは太線または細線で囲われた領域である。単位領域Ａ_ｉ,ｊは第ｉ行第ｊ列に位置し、画素領域ａ_ｍ,ｎは第ｍ行第ｎ列に位置する。各単位領域には８×８個の画素領域が含まれるとする。すなわち、各単位領域Ａ_ｉ,ｊには８×８個の画素領域ａ_{８ｉ−７,８ｊ−７}〜ａ_{８ｉ,８ｊ}が含まれる。

各単位領域Ａ_ｉ,ｊ内の各画素領域ａ_ｍ,ｎが第一群および第二群の何れかに区分される。この図では、第二群に含まれる画素領域ａ_ｍ,ｎはハッチングで示されている。ｍが奇数であってｎが偶数である画素領域ａ_ｍ,ｎは第二群に含まれる。その他の画素領域ａ_ｍ,ｎは第一群に含まれる。第一画素部Ｐ_ｍ,ｎは、第一群に含まれる画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含んで構成される。第二画素部Ｑ_ｉ,ｊは、単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎ（この例では１６個の画素領域）に形成されたフォトダイオードが並列的に互いに接続されて構成される。

なお、単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて第二画素部Ｑ_ｉ,ｊが構成されるとは、これらの画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードがメタル配線等により並列的に互いに接続されて実質的に１つのフォトダイオードとして扱われ得る場合と、これら画素領域ａ_ｍ,ｎに形成されたフォトダイオードが１つの連続したフォトダイオードの一部である場合と、これら２つの場合の双方を含む場合とを含む。各単位領域Ａ_ｉ,ｊ内の構成は共通であるのが好ましい。各第一画素部Ｐ_ｍ,ｎは共通の構成を有しているのが好ましい。また、各第二画素部Ｑ_ｉ,ｊは共通の構成を有しているのが好ましい。

図８〜図１０それぞれは、受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの配置例を示す図である。これらの図では、図７と同様に各単位領域Ａ_ｉ,ｊには８×８個の画素領域ａ_{８ｉ−７,８ｊ−７}〜ａ_{８ｉ,８ｊ}が含まれるとして、２×２個の単位領域の範囲を示し、その範囲における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊそれぞれのフォトダイオードＰＤの配置を示している。

図８は、本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの第一配置例を示す図である。この図に示される第一配置例では、各第二画素部Ｑ_ｉ,ｊのフォトダイオードは、単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎ（ｍが奇数かつｎが偶数。図中のハッチング領域）に個別に形成されたフォトダイオードがメタル配線Ｌ_ｉ,ｊにより並列的に互いに接続されて実質的に１つのフォトダイオードとして構成される。その他の第一群に含まれる画素領域ａ_ｍ,ｎ（ｍが偶数またはｎが奇数）には、個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成される。

図９は、本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの第二配置例を示す図である。この図に示される第二配置例では、各第二画素部Ｑ_ｉ,ｊのフォトダイオードは、単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎ（図中のハッチング領域）に個別に形成されたフォトダイオードがメタル配線Ｌ_ｉ,ｊにより並列的に互いに接続されて実質的に１つのフォトダイオードとして構成される。その他の第一群に含まれる画素領域ａ_ｍ,ｎには、個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成される。第二配置例では、第二画素部Ｑ_ｉ,ｊを構成する第二群に含まれる各画素領域ａ_ｍ,ｎは、各行で２個ずつであり、各列で２個ずつである。

図１０は、本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの第三配置例を示す図である。この図に示される第三配置例では、各第二画素部Ｑ_ｉ,ｊのフォトダイオードは、単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎ（ｍが奇数かつｎが偶数。図中のハッチング領域）に個別に形成されたフォトダイオードがメタル配線Ｌ_ｉ,ｊにより並列的に互いに接続されて実質的に１つのフォトダイオードとして構成される。その他の第一群に含まれる画素領域ａ_ｍ,ｎ（ｍが偶数またはｎが奇数）には、個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成される。この点までは、図８に示された第一配置例と同様である。

図１０に示される第三配置例では特に、第一群に含まれる画素領域ａ_ｍ,ｎ（ｍが偶数またはｎが奇数）のフォトダイオードＰＤにはカラーフィルタが貼り付けられている。より具体的には、画素領域ａ_ｍ,ｎ（ｍが偶数かつｎが奇数）のフォトダイオードＰＤには、透過帯域の中心波長が赤色の波長帯域にある赤色フィルタが設けられている。画素領域ａ_ｍ,ｎ（ｍが偶数かつｎが偶数）のフォトダイオードＰＤには、透過帯域の中心波長が緑色の波長帯域にある緑色フィルタが設けられている。また、画素領域ａ_ｍ,ｎ（ｍが奇数かつｎが奇数）のフォトダイオードＰＤには、透過帯域の中心波長が青色の波長帯域にある青色フィルタが設けられている。このようにすることで、第一群に含まれる画素領域ａ_ｍ,ｎに構成される第一画素部Ｐ_ｍ,ｎを用いて高解像度のカラー撮像をすることができる。

受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの配置は、これらの設計例に限られるものではない。各第二画素部Ｑ_ｉ,ｊのフォトダイオードは、単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて構成されればよい。これにより、本実施形態に係る固体撮像装置１は、第一画素部Ｐ_ｍ,ｎを用いて高解像度撮像を高速に行うことができるとともに、第二画素部Ｑ_ｉ,ｊを用いて低解像度撮像を高速に行うことができる。

また、各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊがＡＰＳ方式のものである場合には、高感度かつ低ノイズで高速撮像を行なうことができる。

また、各第一画素部Ｐ_ｍ,ｎについて第一電気信号を出力する第一信号出力回路２１と、各第二画素部Ｑ_ｉ,ｊについて第二電気信号を出力する第二信号出力回路２２と、を別個に設けることにより、第一画素部Ｐ_ｍ,ｎを用いた高解像度撮像と第二画素部Ｑ_ｉ,ｊを用いた低解像度撮像とを並列的に行うことができるので、更に高速撮像が可能である。

また、各第一画素部Ｐ_ｍ,ｎについて第一信号出力回路２１による第一電気信号の出力を制御する第一制御回路３１と、各第二画素部Ｑ_ｉ,ｊについて第二信号出力回路２２による第二電気信号の出力を制御する第二制御回路３２と、を別個に設けることにより、第一画素部Ｐ_ｍ,ｎを用いた高解像度撮像と第二画素部Ｑ_ｉ,ｊを用いた低解像度撮像とを互いに独立に行うことが容易となる。

図１１および図１２は、本実施形態に係る固体撮像装置１に含まれる受光部１０のレイアウト例を示す図である。本実施形態に係る固体撮像装置１は、半導体基板上に集積化されているのが好適であり、その場合に例えば図１１および図１２に示されるような構造を有する。図１１は、本実施形態に係る固体撮像装置１に含まれる受光部１０のレイアウト例を示す図である。図１２は、図１１に示したレイアウト例におけるＡ-Ａ'断面図である。

これらの図に示されるレイアウト例では、拡散層１は、各第一画素部Ｐ_ｍ,ｎのフォトダイオードＰＤの領域ならびに各第二画素部Ｑ_ｉ,ｊのフォトダイオードＰＤの領域である。拡散層２は、各第一画素部Ｐ_ｍ,ｎのトランジスタＴ１〜Ｔ５のソースおよびドレインの領域ならびに各第二画素部Ｑ_ｉ,ｊのトランジスタＴ１〜Ｔ５のソースおよびドレインの領域である。ポリシリコンは、各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊそれぞれのトランジスタＴ１〜Ｔ５のゲートである。また、メタル配線は、読出用配線Ｖline1(n)および読出用配線Ｖline2(j)、ならびに、トランジスタＴ３とトランジスタＴ５とを接続する配線である。上層メタルは、各第二画素部Ｑ_ｉ,ｊにおいて複数の光感応領域を相互に接続する配線Ｌ_ｉ,ｊである。

なお、図１１では、その他のメタル配線は図示が省略されている。また、図１１に示したレイアウト例におけるＡ-Ａ'断面を示す図１２では、絶縁層等の図示が省略されている。

上記実施形態では、第一信号出力回路２１と第二信号出力回路２２とが別個に設けられ、また、第一列選択回路６１と第二列選択回路６２とが別個に設けられた。しかし、図１３に示される構成のように、第一信号出力回路２１および第二信号出力回路２２に替えて信号出力部２０が設けられてもよいし、第一列選択回路６１および第二列選択回路６２に替えて列選択回路６０が設けられてもよい。

図１３は、他の実施形態に係る固体撮像装置２の構成図である。この図に示される固体撮像装置２は、受光部１０、信号出力部２０および制御部３０を備える。受光部１０は、これまで説明したものと同様のものである。信号出力部２０は、第一信号出力回路２１と同様の構成を有するが、高解像度撮像を行う場合と低解像度撮像を行う場合とで動作が相違する。制御部３０は、タイミング制御回路４０、第一行選択回路５１、第二行選択回路５２および列選択回路６０を含む。タイミング制御回路４０は、信号出力部２０、第一行選択回路５１、第二行選択回路５２および列選択回路６０それぞれの動作タイミングを制御する。

第一画素部Ｐ_ｍ,ｎを用いて高解像度撮像を行う場合には、列選択回路６０は第一列選択回路６１と同様の動作をし、信号出力部２０は第一信号出力回路２１と同様の動作をする。一方、第二画素部Ｑ_ｉ,ｊを用いて低解像度撮像を行う場合には、信号出力部２０は、Ｎ個の保持回路のうちのＪ個の保持回路を用いて第二電気信号を出力し、列選択回路６０は、信号出力部２０がそのような動作をするよう制御する。

また、受光部１０において、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第三画素部Ｒ_ｍ,ｎが構成されてもよい。この場合、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎには、第二画素部Ｑ_ｉ,ｊのフォトダイオードの一部が形成されるとともに、第三画素部Ｒ_ｍ,ｎのフォトダイオードが形成される。そして、各第三画素部Ｒ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第三電気信号が信号出力部により出力される。また、各第三画素部Ｒ_ｍ,ｎについて信号出力部による第三電気信号の出力が制御部により制御される。

第三電気信号の出力は、図１に示された第一信号出力回路２１および第二信号出力回路２２とは別に設けられた専用の第三信号出力回路により行われてもよいし、図１に示された第一信号出力回路２１により行われてもよいし、また、図１３に示された信号出力部２０により行われてもよい。第三電気信号の出力の制御は、図１に示された第一行選択回路５１および第二行選択回路５２とは別に設けられた専用の第三行選択回路により行われてもよいし、また、図１に示された第一行選択回路５１により行われてもよい。

各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊだけでなく各第三画素部Ｒ_ｍ,ｎも、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を信号出力部へ出力するのが好適である。

図１４および図１５それぞれは、図１０に示された第三配置例の変形例に相当する配置例を示す図であって、受光部１０において第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊに加えて第三画素部Ｒ_ｍ,ｎが設けられた配置例を示す。これらの図では、１つの基本領域Ａ_１,１についてのみ示し、その領域における第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎそれぞれのフォトダイオードＰＤの配置を示している。また、これらの図では、第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎそれぞれのトランジスタＴ１〜Ｔ５が形成されるＭＯＳ領域をも模式的に示している。

図１４は、変形例の固体撮像装置に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎの第四配置例を示す図である。また、図１５は、変形例の固体撮像装置に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎの第五配置例を示す図である。第四配置例（図１４）および第五配置例（図１５）の何れにおいても、第一画素部Ｐ_ｍ,ｎの配置およびカラーフィルタの設置については第三配置例（図１０）と同様である。

第四配置例（図１４）では、第二画素部Ｑ_１,１のフォトダイオードは、第二群に含まれる１６個の画素領域ａ_ｍ,ｎ（ｍが奇数かつｎが偶数）に個別に形成されたフォトダイオードがメタル配線Ｌ_ｉ,ｊにより並列的に互いに接続されて実質的に１つのフォトダイオードとして構成される。第二画素部Ｑ_１,１に含まれるトランジスタＴ１〜Ｔ５は、第二群に含まれる右下隅の画素領域ａ_１,８に設けられる。第二群に含まれる１６個の画素領域のうち右下隅の画素領域ａ_１,８を除く１５個の画素領域には、個別に形成されたフォトダイオードおよびトランジスタＴ１〜Ｔ５を含む第三画素部Ｒ_ｍ,ｎが構成されている。

すなわち、画素領域ａ_１,２には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_１,２が構成され、画素領域ａ_１,４には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_１,４が構成され、画素領域ａ_１,６には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_１,６が構成される。画素領域ａ_３,２には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_３,２が構成され、画素領域ａ_３,４には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_３,４が構成され、画素領域ａ_３,６には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_３,６が構成され、画素領域ａ_３,８には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_３,８が構成される。

また、画素領域ａ_５,２には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_５,２が構成され、画素領域ａ_５,４には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_５,４が構成され、画素領域ａ_５,６には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_５,６が構成され、画素領域ａ_５,８には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_５,８が構成される。画素領域ａ_７,２には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_７,２が構成され、画素領域ａ_７,４には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_７,４が構成され、画素領域ａ_７,６には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_７,６が構成され、画素領域ａ_７,８には第二画素部Ｑ_１,１のフォトダイオードの一部に加えて第三画素部Ｒ_７,８が構成される。

第五配置例（図１５）では、第二画素部Ｑ_１,１のフォトダイオードは、第二群に含まれる１６個の画素領域ａ_ｍ,ｎ（ｍが奇数かつｎが偶数）に形成されたフォトダイオードが列間領域で連続していて、さらにこれらがメタル配線Ｌ_ｉ,ｊにより並列的に互いに接続されて、実質的に１つのフォトダイオードとして構成される。第二画素部Ｑ_１,１に含まれるトランジスタＴ１〜Ｔ５は、第二群に含まれる右下隅の画素領域ａ_１,８に設けられる。第二群に含まれる１６個の画素領域のうち右下隅の画素領域ａ_１,８を除く１５個の画素領域には、個別に形成されたフォトダイオードおよびトランジスタＴ１〜Ｔ５を含む第三画素部Ｒ_ｍ,ｎが構成されている。第三画素部Ｒ_ｍ,ｎについては、第四配置例（図１４）と同様である。

このように、第四配置例（図１４）および第五配置例（図１５）それぞれでは、各基本領域Ａ_ｉ,ｊ内の全ての画素領域ａ_ｍ,ｎに、第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎの何れかのＭＯＳ領域（トランジスタＴ１〜Ｔ５）が設けられる。したがって、ＭＯＳ領域を規則正しく配置することが可能となり、フォトダイオードの感度のユニフォミティを改善することができる。なお、第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎそれぞれのフォトダイオードの光感応領域の面積を調整することで、第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎそれぞれの感度を調整することができる。

なお、第五配置例（図１５）では、各第二画素部Ｑ_ｉ,ｊにおいて複数の光感応領域を配線Ｌ_ｉ,ｊで相互に接続するものであるが、各第二画素部Ｑ_ｉ,ｊが１つのフォトダイオードを有する場合にも、そのフォトダイオードの光感応領域（拡散層１の領域）が広いので、その抵抗を小さくするために、その光感応領域の各所にコンタクトホールを設けてメタル配線で接続するのが好適である。

本実施形態に係る固体撮像装置１の概略構成を示す図である。 本実施形態に係る固体撮像装置１の構成を示す図である。 本実施形態に係る固体撮像装置１に含まれる第一画素部Ｐ_ｍ,ｎおよび保持回路２３_ｎそれぞれの回路構成を示す図である。 本実施形態に係る固体撮像装置１に含まれる差演算回路２５の回路構成を示す図である。 本実施形態に係る固体撮像装置１に含まれる第二画素部Ｑ_ｉ,ｊおよび保持回路２４_ｊそれぞれの回路構成を示す図である。 本実施形態に係る固体撮像装置１に含まれる差演算回路２６の回路構成を示す図である。 本実施形態に係る固体撮像装置１の受光部１０の構成例を説明する図である。 本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの第一配置例を示す図である。 本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの第二配置例を示す図である。 本実施形態に係る固体撮像装置１に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎおよび第二画素部Ｑ_ｉ,ｊの第三配置例を示す図である。 本実施形態に係る固体撮像装置１に含まれる受光部１０のレイアウト例を示す図である。 図１１に示したレイアウト例におけるＡ-Ａ'断面図である。 他の実施形態に係る固体撮像装置２の構成図である。 変形例の固体撮像装置に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎの第四配置例を示す図である。 変形例の固体撮像装置に含まれる受光部１０における第一画素部Ｐ_ｍ,ｎ，第二画素部Ｑ_ｉ,ｊおよび第三画素部Ｒ_ｍ,ｎの第五配置例を示す図である。

符号の説明

１，２…固体撮像装置、１０…受光部、２０…信号出力部、２１…第一信号出力回路、２２…第二信号出力回路、２３_ｎ…保持回路、２４_ｊ…保持回路、２５，２６…差演算回路、２７，２８…ＡＤ変換回路、３０…制御部、３１…第一制御回路、３２…第二制御回路、４０…タイミング制御回路、４１…第一タイミング制御回路、４２…第二タイミング制御回路、５１…第一行選択回路、５２…第二行選択回路、６０…列選択回路、６１…第一列選択回路、６２…第二列選択回路、Ａ_ｉ,ｊ…単位領域、ａ_ｍ,ｎ…画素領域、Ｐ_ｍ,ｎ…第一画素部、Ｑ_ｉ,ｊ…第二画素部、Ｒ_ｍ,ｎ…第三画素部。

Claims (8)

1. 受光面がＩ行Ｊ列に２次元配列されるＩ×Ｊ個の単位領域Ａ_１,１〜Ａ_Ｉ,Ｊからなるとともに、前記受光面がＭ行Ｎ列に２次元配列されるＭ×Ｎ個の画素領域ａ_１,１〜ａ_Ｍ,Ｎからなり、各単位領域Ａ_ｉ,ｊ内の各画素領域ａ_ｍ,ｎが第一群および第二群の何れかに区分され、各単位領域Ａ_ｉ,ｊ内の第一群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第一画素部Ｐ_ｍ,ｎが構成され、各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに形成されたフォトダイオードが並列的に互いに接続されて実質的に第二画素部Ｑ_ｉ,ｊが構成される受光部と、
   各第一画素部Ｐ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第一電気信号を出力するとともに、各第二画素部Ｑ_ｉ,ｊのフォトダイオードで発生する電荷の量に応じた値の第二電気信号を出力する信号出力部と、
   各第一画素部Ｐ_ｍ,ｎについて前記信号出力部による前記第一電気信号の出力を制御するとともに、各第二画素部Ｑ_ｉ,ｊについて前記信号出力部による前記第二電気信号の出力を制御する制御部と、
   を備えることを特徴とする固体撮像装置（ただし、Ｍ，Ｎは２以上の整数、Ｉは２以上Ｍ未満の整数、Ｊは２以上Ｎ未満の整数、ｍは１以上Ｍ以下の各整数、ｎは１以上Ｎ以下の各整数、ｉは１以上Ｉ以下の各整数、ｊは１以上Ｊ以下の各整数）。
2. 各第二画素部Ｑ_ｉ,ｊのフォトダイオードの光感応領域の各所にコンタクトホールが設けられて、これらがメタル配線で接続されている、ことを特徴とする請求項１に記載の固体撮像装置。
3. 各第一画素部Ｐ_ｍ,ｎおよび各第二画素部Ｑ_ｉ,ｊが、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を前記信号出力部へ出力する、ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記信号出力部が、各第一画素部Ｐ_ｍ,ｎについて前記第一電気信号を出力する第一信号出力回路と、各第二画素部Ｑ_ｉ,ｊについて前記第二電気信号を出力する第二信号出力回路と、を別個に有する、ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記制御部が、各第一画素部Ｐ_ｍ,ｎについて前記信号出力部による前記第一電気信号の出力を制御する第一制御回路と、各第二画素部Ｑ_ｉ,ｊについて前記信号出力部による前記第二電気信号の出力を制御する第二制御回路と、を別個に有する、ことを特徴とする請求項１に記載の固体撮像装置。
6. 各第一画素部Ｐ_ｍ,ｎのフォトダイオードにカラーフィルタが設けられていることを特徴とする請求項１に記載の固体撮像装置。
7. 各単位領域Ａ_ｉ,ｊ内の第二群に含まれる各画素領域ａ_ｍ,ｎに個別に形成されたフォトダイオードを含む第三画素部Ｒ_ｍ,ｎが構成され、
   前記信号出力部が、各第三画素部Ｒ_ｍ,ｎのフォトダイオードで発生する電荷の量に応じた値の第三電気信号を出力し、
   前記制御部が、各第三画素部Ｒ_ｍ,ｎについて前記信号出力部による前記第三電気信号の出力を制御する、
   ことを特徴とする請求項１に記載の固体撮像装置。
8. 各第一画素部Ｐ_ｍ,ｎ，各第二画素部Ｑ_ｉ,ｊおよび各第三画素部Ｒ_ｍ,ｎが、フォトダイオードで発生した電荷をゲート端子に入力する増幅用ＭＯＳトランジスタを含み、この増幅用ＭＯＳトランジスタから入力電荷量に応じた電気信号を前記信号出力部へ出力する、ことを特徴とする請求項７に記載の固体撮像装置。
   

Images