JP6704677B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置の配線配置に関する。

特許文献１には、デジタルビデオカメラやデジタルスチルカメラなどで用いられている固体撮像素子において、同一列に複数の信号線が配された構成が開示されている。同一列に複数の信号線を設けることによって、複数行を同時に読み出すことができ、読み出し速度を向上させることができる。特許文献１では、複数の信号線同士の配線間距離が等しい形態が開示されている。

特開２００６−５０４０３号公報

しかしながら、複数の信号線同士の配線間距離が等しいと高速化が抑制される可能性がある。そこで、本発明は、高速化が抑制されない配線配置を有する固体撮像装置を提供することを目的とする。

本発明に係る固体撮像装置は、光電変換部と、前記光電変換部に蓄積された信号電荷に応じた画素信号を、第１の信号線と、前記第１の信号線とは異なる第２の信号線に出力する増幅部と、前記第１の信号線と、前記第２の信号線と、前記第１の信号線および前記第２の信号線とは異なる第１の配線と、前記第１の信号線および前記第２の信号線並びに前記第１の配線とは異なる第２の配線とが、同一方向かつ同一層に配された配線層とを有し、平面視において、前記第１の信号線は、前記第１の配線と前記第２の信号線との間に配されており、かつ、前記第２の信号線は、前記第１の信号線と前記第２の配線との間に配されており、前記第１の信号線と前記第２の信号線の配線間距離は、前記第１の信号線と前記第１の配線の配線間距離、または、前記第２の信号線と前記第２の配線の配線間距離よりも大きいことを特徴とする。

本発明によれば、高速化が抑制されない配線配置を有する固体撮像装置を提供することができる。

実施形態１に係るブロックの模式図。 実施形態１に係る画素の回路構成を説明する図。 実施形態１に係る画素配列を示す図。 比較例と実施形態１に係る固体撮像素子の断面図。 実施形態１に係る配線配置を説明する図。 実施形態２に係る画素配列を示す図。 実施形態２に係るブロックの模式図。 実施形態２に係る画素配列の一部を示す図。 比較例と実施形態２に係る固体撮像素子の断面図。 実施形態３に係るブロックの模式図。 実施形態３に係る画素配列を示す図。 実施形態４に係る画素配列を示す図。 実施形態４に係る画素配列を示す図。 実施形態５に係る画素配列を示す図。 実施形態５に係る画素配列を示す図。 実施形態６に係るブロックの模式図。

（実施形態１）
以下、本実施形態として、ＣＭＯＳ型の固体撮像装置の例を説明する。

図１は、固体撮像装置の構成を説明するブロック図である。固体撮像装置は、複数の画素３が行列状に配された画素部２を備えている。ここでは、説明の簡略化のため、４行×４列の画素３を備える例を示している。

画素部２から読み出された画素信号の情報を水平走査回路８Ａ及び８Ｂに伝達するため、第１列信号線４Ａ（第１の信号線）と、第２列信号線４Ｂ（第２の信号線）が配されている。

ここでは、画素部２の奇数行目（第１行目及び第３行目）の画素３の画素信号は第１列信号線４Ａに出力されている。また、偶数行目（第２行目及び第４行目）の画素３の画素信号は第２列信号線４Ｂに出力されている。

また、画素部２の各列には、電源配線５及び電源配線６が配されている。例えば、電源配線５はドレイン側電源（以下、ＶＤＤ）であり、電源配線６は接地電源（以下、ＧＮＤ）である。タイミング制御回路９Ａは、水平走査回路８Ａに制御信号を出力し、画素信号の処理のタイミングを制御する。同様に、タイミング制御回路９Ｂは、水平走査回路８Ｂに制御信号を出力する。

また、垂直走査回路７は、画素部２の各画素３に、画素信号を読み出すための制御信号（ＲＥＳ１、ＴＸ１、ＳＥＬ１等）をそれぞれ出力する。ここで、制御信号（ＲＥＳ１、ＴＸ１、ＳＥＬ１等）についての画素部２への結線は省略している。水平走査回路８Ａ及び８Ｂのそれぞれは、例えば、雑音除去回路、増幅回路、アナログデジタル変換回路等を含む。この構成により、画素部２から出力された画素信号の情報は、水平走査回路８Ａまたは８Ｂによって読み出される。

図２は、画素３の等価回路図である。画素３は、光電変換部１０（例えば、フォトダイオード）、転送トランジスタ１１、フローティングディフュージョン１３、リセットトランジスタ１５、増幅部としてのソースフォロワトランジスタ１７、選択トランジスタ１８を含む。選択トランジスタ１８は設けられない場合もある。

画素３は、電源端子２１が、電源配線５に相当するＶＤＤと接続され、電源端子２２が電源配線６に相当するＧＮＤと接続されている。

転送トランジスタ１１のゲート端子１２には、制御信号ＴＸ１が与えられる。制御信号ＴＸ１が活性化されると、光電変換部１０において受光によって発生し蓄積された電荷が、転送トランジスタ１１によって、フローティングディフュージョン１３に転送される。

フローティングディフュージョン１３に転送された電荷によって生じたノードの電位の変動に応じて、ソースフォロアトランジスタ１７が出力する電圧が変化しうる。

選択トランジスタ１８のゲート端子１９には、制御信号ＳＥＬ１が与えられる。制御信号ＳＥＬ１が活性化されると、選択トランジスタ１８は、ソースフォロワトランジスタ１７から出力された画素信号を出力端子２０に出力する。

図１に示すように、出力端子２０は、第１列信号線４Ａ又は第２列信号線４Ｂに接続されている。すなわち、増幅部としてのソースフォロワトランジスタ１７は、光電変換部１０に蓄積された信号電荷に応じた画素信号を、出力端子２０を介して、第１列信号線４Ａと第２列信号線４Ｂに出力するように構成されている。また、リセットトランジスタ１５のゲート端子には、制御信号ＲＥＳ１が与えられる。制御信号ＲＥＳ１が活性化されると、リセットトランジスタ１５はフローティング１３の電位をリセットする。図１に示すように、図２に示した画素３の等価回路図は行列状に配される。このため、本実施形態では、ｍ行の画素では、第１の増幅部が第１列信号線４に画素信号を出力し、ｍ＋１行の画素では、第２の増幅部が第２列信号線５に画素信号を出力することとなる。

本実施形態では、出力端子２０から出力された信号はアナログ信号であるが、画素３内にデジタル出力部を設けることで画素毎にデジタル信号を出力するようにしてもよい。

図３は、画素部２のうち、２行３列に配置された画素３の平面配置の模式図である。視認性を確保するために、制御信号（ＲＥＳ１、ＴＸ１、ＳＥＬ１等）の配線の記載を省略している。また、第３列目の画素３については、第１列信号線４Ａ、第２列信号線４Ｂ、電源配線５、電源配線６の記載を省略している。図３に示すように、本実施形態では、複数の配線からなるパターンが所定の方向に周期的に配列されている。ｎ列に配されている電源配線６と、ｎ＋１列に配されている電源配線５の配線間距離は、ｎ列に配されている電源配線６と電源配線５との配線間距離よりも大きくなっている。

図４（Ａ）は本実施形態を示すものであり、図３の平面配置図における線分ａ−ｂの断面構造の模式図である。各配線と光電変換部１０以外の部材については説明の簡略化のために省略している。他方、図４（Ｂ）は比較例を示す断面構造の模式図である。

図４（Ｂ）において、第１列信号線４Ａ（第１の信号線）、第２列信号線４Ｂ（第２の信号線）、電源配線５（第１の配線）、電源配線６（第２の配線）は、同一方向かつ同一層の配線層に配されている。例えばこれらの信号線および配線は列方向に配されており、３層目の配線層に設けられている。

また、平面視において、第１列信号線４Ａ（第１の信号線）は、電源配線５（第１の配線）と電源配線６（第２の配線）との間に配されている。第２列信号線４Ｂ（第２の信号線）は、第１列信号線４Ａ（第１の信号線）と電源配線６（第２の配線）との間に配されている。電源配線５及び電源配線６は、第１列信号線４Ａ及び第２列信号線４Ｂに対して、光電変換部１０の近くに配されている。電源配線５に隣接している配線は第１列信号線４Ａのみであり、また、電源配線６に隣接している配線は第２列信号線４Ｂのみである。

図４（Ｂ）においては、第１列信号線４Ａと第２列信号線４Ｂの配線間距離、電源配線５と第１列信号線４Ａの配線間距離、電源配線６と第２列信号線４Ｂの配線間距離は同じである。これらの配線間距離は、図４（Ｂ）でＷ１として表記している。

図４（Ｂ）の点線で囲われた枠内には、互いに隣接する配線の間に生じうる寄生容量成分を模式的に示している。ここでは、水平方向に隣接する配線同士の寄生容量成分について示しており、斜め方向に位置する配線や２層以上離れている配線等の寄生容量成分は相対的に小さいことから省略している。

配線層において互いに隣り合う配線の間に生じうる寄生容量成分をＣＬ１とする。列信号線同士の寄生容量成分と、列信号線と電源配線の寄生容量成分を同等として扱うと、列信号線４Ａ及び４Ｂに生じうる寄生容量成分は２×ＣＬ１となる。

他方、図４（Ａ）に示した本実施形態では、第１列信号線４Ａと第２列信号線４Ｂの間の配線間距離（Ｗ３）が、電源配線５と第１列信号線４Ａの配線間距離（Ｗ２）及び電源配線６と第２列信号線４Ｂの配線間距離（Ｗ２´）よりも大きい。Ｗ２とＷ２´の値は、Ｗ３よりも小さい値であれば、同じであっても異なっていてもよい。本実施形態では、列信号線を含む複数の配線が設けられている配線層において、配線間距離Ｗ２またはＷ２´が複数の配線間の距離の中で最も小さい距離となっている。

図４（Ａ）の点線で囲われた枠内には、互いに隣接する配線の間に生じうる寄生容量成分を模式的に示している。第１列信号線４Ａと第２列信号線４Ｂの配線間に生じうる寄生容量成分をＣＬ３、電源配線５と第１列信号線４Ａの配線間及び電源配線６と第２列信号線４Ｂの配線間に生じうる寄生容量成分をそれぞれＣＬ２とする。このとき、信号線４Ａ及び４Ｂに生じうる寄生容量成分はＣＬ２＋ＣＬ３である。

図５は、図４（Ｂ）の配線の断面構造の模式図である。説明を簡略化するために配線を点として表現している。また、列信号線４Ａが設けられた位置と列信号線４Ｂが設けられた位置との中間点を通る線（以下、中線４Ｍ）を軸として、列信号線４Ａと４Ｂ、及び電源配線５と６は線対称に配置されている。列信号線４Ａと中線４Ｍ間の距離、すなわち、列信号線４Ａと４Ｂの配線間距離を２で除した値をＸ、電源配線５と中線４Ｍ間の距離をＬとする。このとき、列信号線４Ａと列信号線４Ｂの配線間に生じうる寄生容量成分ＣＬ３は、列信号線４Ａと列信号線４Ｂ間の距離２Ｘに反比例する。また、列信号線４Ａと電源配線５の配線間に生じうる寄生容量成分ＣＬ２は、列信号線４Ａと電源配線５間の距離（Ｌ−Ｘ）に反比例する。これらの距離と寄生容量成分の関係をもとに検討した結果、距離Ｌの１／３よりも距離Ｘを大きくした方が、信号線４Ａに生じうる寄生容量成分を小さくすることができる。この条件を、以下の式で示す。

つまり、図４（Ａ）で示したように、Ｗ２およびＷ２´よりＷ３を大きくすることによって、信号線４Ａ及び信号線４Ｂに生じうる寄生容量成分（ＣＬ２＋ＣＬ３）を、図４（Ｂ）に示した両信号線に生じうる寄生容量成分（２×ＣＬ１）よりも小さくすることができる。

画素信号が出力される信号線に寄生容量が存在すると、信号線上の信号が変化しようとしても瞬時に変化することはできず、信号線の時定数に応じて、信号線上の信号が安定するまでに所定の時間を有する。この信号が安定するまでの時間を静定時間という。静定時間が短ければ短いほど、画像信号の伝搬遅延を抑制することができ、画素信号を高速に読み出すことが可能となるため、信号線の寄生容量は小さい方が好ましい。

本実施形態で説明した構成によれば、各信号線を等間隔に配置したものと比較して、第１列信号線４Ａ（第１の信号線）と第２列信号線４Ｂ（第２の信号線）に生じうる寄生容量成分を小さくすることができる。この結果、画素信号を高速に読み出すことができ、高速化が抑制されない固体撮像装置の実現が可能となる。ただし、列信号線４Ａを電源配線５に近づけすぎると列信号線４Ａと電源配線５の配線間に生じうる寄生容量成分ＣＬ２が大きくなり、列信号線４Ａに生じうる寄生容量成分の合計（ＣＬ２＋ＣＬ３）が大きくなってしまう。そのため、以下の式を満たすように各配線を配置して、列信号線４Ａ及び列信号線４Ｂに生じうる寄生容量成分を低減することが好ましい。

さらに、以下の式を満たすように各配線を配置して、列信号線４Ａ及び列信号線４Ｂに生じうる寄生容量成分を低減することがより好ましい。

また、図４（Ａ）における第１列信号線４Ａと第２列信号線４Ｂとの間の寄生容量成分はＣＬ３となり、図４（Ｂ）の寄生容量成分（ＣＬ１）よりも小さくなる。このため、列信号線同士のクロストークも抑制することも可能である。

Ｗ２およびＷ２´よりもＷ３が大きい関係を満たす領域は、図１で示す画素部２の全ての領域を占めているは必要なく、例えば画素部２の８０％以上の領域を満たしていればよい。

以上のように、列信号線同士の間隔をより大きくすることによって列信号線に生じうる寄生容量成分が低減するため、配線容量による画像信号の伝搬遅延を抑制することができる。

列信号線同士で寄生容量成分が異なる場合、各列信号線同士で伝搬遅延に差が生じるため、その後の信号処理は伝搬遅延の大きい列信号線に律速されることになる。図５に示すように列信号線及び電源配線を、中線４Ｍを軸として線対称に配置すれば、列信号線４Ａと列信号線４Ｂの寄生容量成分を略同じにすることができる。そのため、偶数行と奇数行の画像信号の伝搬遅延の差を低減することができる。

本実施形態では画素３ごとに選択トランジスタ１８を１個ずつ設けているが、画素３ごとに複数の選択トランジスタを設ける画素構造でもよい。選択トランジスタ１８によって列信号線を切り替えることによって複数行の信号を加算することが可能になる。例えば、画素３ごとに選択トランジスタ１８を２個ずつ設ける構造でもよい。この場合、第１の選択トランジスタをオンにすると、１つの増幅部から第１の信号線に画素信号が出力される。一方、第２の選択トランジスタをオンにすると、この増幅部から第２の信号線に画素信号が出力されることになる。このように、本願発明は、１つの画素から２つの信号線に出力する形態も包含する。

また、本実施形態では、光を基板の表面側から入射させる表面照射型構造（ＦＳＩ：Ｆｒｏｎｔ Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ）を採用している。この結果、電源配線５および電源配線６に隣接する配線は列信号線４Ａまたは４Ｂのみとなっており、電源配線５または電源配線６は光電変換部に最も近接して配置されている配線となっている。他方、光を基板の裏面側から入射させる、裏面照射型構造（ＢＳＩ：Ｂａｃｋ Ｓｉｄｅ Ｉｌｌｕｍｉｎａｔｉｏｎ）を採用することも可能である。

さらに、光電変換部と周辺回路部もしくは画素回路の一部とを別基板に分けて形成し、それらを電気的に接続する積層構造を採用することも可能である。

加えて、画素３で生成された電圧信号をデジタル信号に変換するＡＤ変換部を画素毎に設けることによってデジタル信号を列信号線に出力させる構造においても本実施形態を適用することも可能である。

加えて、本実施形態では、画素の列方向に対応して信号線を設けていたが、画素の行方向に対応するように信号線を配してもよい。この場合、第１の信号線は第１の行信号線となり、第２の信号線は第２の行信号線となる。

（実施形態２）
図６から９を参照しながら、第２実施形態の固体撮像装置を説明する。第２実施形態の固体撮像装置は、図６に例示されるベイヤ配列のカラーフィルタを採用するものである。ＲＤは赤色光を検知する画素（赤画素）、ＢＬは青色光を検知する画素（青画素）、ＧＲ及びＧＢは緑色光を検知する画素（緑画素）を示している。また、Ｈは列を示し、Ｌは行を示す。

図７は、本実施形態での固体撮像装置の構成を説明するブロック図であり、図８は、本実施形態での固体撮像装置の画素部２のうち、４行３列の画素の平面配置図を模式的に示したものである。

図７において、画素部２には、赤色光を検知する画素ＲＤ、青色光を検知する画素ＢＬ、緑色光を検知する画素ＧＲ及びＧＢが設けられている。画素部２から読み出された各画素の信号は第１列信号線４Ａ、第２列信号線４Ｂ、第３列信号線４Ｃ及び第４列信号線４Ｄに出力される。例えば、画素部２の奇数行目（第１行目及び第３行目）の画素３の画素信号は第１列信号線４Ａ及び第３列信号線４Ｃに出力されている。偶数行目（第２行目及び第４行目）の画素３の画素信号は第２列信号線４Ｂ及び第４列信号線４Ｄに出力されている。すなわち、画素ＧＲ及び画素ＲＤの画素信号は第１列信号線４Ａあるいは第３列信号線４Ｃに接続され、画素ＧＢ及び画素ＢＬの画素信号は第２列信号線４Ｂあるいは第４列信号線４Ｄに接続されている。

図９（Ａ）は本実施形態を示すものであり、図８の平面配置図における線分ｃ−ｄの箇所に対応する断面構造を模式的に表している。他方、図９（Ｂ）は、比較例である断面構造を模式的に表している。第１列信号線４Ａ、第２列信号線４Ｂ、第３列信号線４Ｃ、第４列信号線４Ｄが同一方向かつ同一層の配線層に配されている。

図９（Ｂ）において、第１列信号線４Ａと第２列信号線４Ｂとの配線間距離と、第１列信号線４Ａと第４列信号線４Ｃとの配線間距離と、第２列信号線４Ｂと第４列信号線４Ｄとの配線間距離は同じである。これらの配線間距離は図９（Ｂ）でＷ１として表記している。

配線層において互いに隣り合う配線の間に生じうる寄生容量成分をＣＬ４とする。このとき、列信号線４Ａ及び４Ｂに生じうる寄生容量成分は２×ＣＬ４である。一方、列信号線４Ｃ及び４Ｄに生じうる寄生容量成分はＣＬ４である。そのため、列信号線４Ｃ及び４Ｄの寄生容量成分に対して、列信号線４Ａ及び４Ｂの寄生容量成分が大きくなり、信号伝搬の遅延差を生じさせることになる。この結果、その後の信号処理が、遅延の大きい列信号線４Ａ及び４Ｂに律速されることになる。

図９（Ａ）においては、第１列信号線４Ａと第２列信号線４Ｂの配線間距離（Ｗ３）が、第３列信号線４Ｃと第１列信号線４Ａの配線間距離（Ｗ２）および第２列信号線４Ｂと第４列信号線４Ｄの配線間距離（Ｗ２´）よりも大きくなるように構成されている。Ｗ２とＷ２´の値は、Ｗ３よりも小さい値であれば、同じであっても異なっていてもよい。本実施形態では、列信号線を含む複数の配線が設けられている配線層において、配線間距離Ｗ２またはＷ２´が複数の配線間の距離の中で最も小さい距離となっている。

第１列信号線４Ａと第２列信号線４Ｂの配線間に生じうる寄生容量成分をＣＬ６、第１列信号線４Ａと第３列信号線４Ｃとの配線間と第２列信号線４Ｂと第４列信号線４Ｄの配線間に生じうる寄生容量成分をそれぞれＣＬ５とする。このとき、列信号線４Ａ及び４Ｂに生じうる寄生容量成分はＣＬ５＋ＣＬ６であり、列信号線４Ｃ及び４Ｄに生じうる寄生容量成分はＣＬ５である。つまり、図９（Ａ）で示したように、Ｗ２およびＷ２´よりＷ３を大きくすることによって、信号線４Ａ及び信号線４Ｂに生じうる寄生容量成分（ＣＬ５＋ＣＬ６）を寄生容量成分（２×ＣＬ４）よりも小さくすることができる。

列信号線４Ａ及び４Ｂの寄生容量成分が低減すると、列信号線４Ｃ及び４Ｄと、列信号線４Ａ及び４Ｂの寄生容量成分の差が小さくなるため、列信号線同士での信号伝搬の遅延差を低減させることができる。

ところで、図７に示した画素部２の１列目において、１行目の画素ＧＲは列信号線４Ａ、２行目の画素ＢＬは列信号線４Ｄ、３行目の画素ＧＲは列信号線４Ｃ、４行目の画素ＢＬは列信号線４Ｂに出力している。この結果、同色の信号を伝達する列信号線（列信号線４Ａおよび４Ｃ、列信号線４Ｂと４Ｄ）が、異色の信号を伝達する列信号線よりも近くに配置されている。すなわち、図９（Ａ）を参照すると、距離Ｗ３で配置されているのは、異色の信号を伝達する列信号線であり、距離Ｗ２またはＷ２´で配置されているのは同色の信号を伝達する列信号線である。このような構成によれば、列信号線が隣接することによって信号のクロストークが生じたとしても、近接する列信号線が同色の信号を伝達するため、列信号線における混色の影響を低減させることができる。

また、列信号線４Ａ及び４Ｂと、列信号線４Ｃ及び４Ｄの配線抵抗を異ならせる構成も可能である。列信号線同士で寄生容量成分が異なる場合、信号伝搬の遅延差をもたらし、その後の信号処理は遅延の大きい列信号線に律速されることになる。そのため、遅延の大きい列信号線の配線抵抗を小さくすることで列信号線同士の遅延差を低減でき、さらなる高速化が可能になる。例えば、列信号線４Ａ及び４Ｂの容量が大きい場合には、配線抵抗を小さくするために、列信号線４Ａ及び４Ｂの配線幅を、列信号線４Ｃ及び４Ｄの配線幅よりも大きくすればよい。

さらに、列信号線４Ａ及び４Ｂと、列信号線４Ｃ及び４Ｄの配線に流す定電流を異ならせる構成も可能である。電流を増加させることで列信号線の信号が静定するまでの時定数を小さくすることができる。このため、遅延の大きい列信号線に流す定電流を増加させることによって、列信号線同士の遅延差を低減でき、さらなる高速化が可能になる。この場合、一部の列信号線だけ定電流を増加させればいいので消費電力を抑制も可能になる。例えば、列信号線４Ａ及び４Ｂの容量が大きい場合には、列信号線４Ａ及び４Ｂに流す定電流を、列信号線４Ｃ及び４Ｄに流す定電流よりも大きくすればよい。

（実施形態３）
図１０および１１を参照しながら、本実施形態の固体撮像装置を説明する。図１０は本実施形態の構成を説明するブロック図である。図１１は画素部２のうち、４行３列の画素（ＲＤ、ＢＬ、ＧＲ及びＧＢ）の平面配置図を模式的に示したものである。

実施形態３との違いは、同じ色同士の列信号線の寄生容量成分を略同じにしている点である。具体的には、図１０に示した画素部２の１列目において、１行目の画素ＧＲは列信号線４Ａ、２行目の画素ＢＬは列信号線４Ｃ、３行目の画素ＧＲは列信号線４Ｂ、４行目の画素ＢＬは列信号線４Ｄに出力されている。この結果、図９（Ａ）を援用して説明すると、同色である画素ＧＲからの信号を伝達する列信号線（列信号線４Ａと４Ｂ）の寄生容量成分は両方ともＣＬ５＋ＣＬ６となっている。他方、同色である画素ＢＬからの信号を伝達する列信号線（列信号線４Ｃと４Ｄ）の寄生容量成分は両方ともＣＬ５となっている。このような構成によれば、同色の列信号線の寄生容量成分の差が小さくなるため、同色の列信号間でノイズレベルを揃えることが可能になり、その後の信号処理でノイズ処理の効果を高めることができる。

（実施形態４）
図１２および１３を参照しながら、本実施形態の固体撮像装置を説明する。図１２は固体撮像装置の画素部２のうち、４行３列の画素（ＲＤ、ＢＬ、ＧＲ及びＧＢ）の平面配置図を模式的に示したものである。出力端子２０と電源端子２１及び２２は図示を省略している。図１３は図１２の線分ｅ−ｆの箇所に対応する断面構造を模式的に表したものである。

実施形態１から３との違いは、列信号線が複数の配線層に配置されている点である。本実施形態では第１から第８の列信号線４Ａから４Ｈが設けられている。本実施形態では、別の配線層である第５列信号線４Ｅと第６列信号線４Ｆの配線間距離（Ｗ５）が、第５列信号線４Ｅと第６列信号線４Ｇの配線間距離（Ｗ４）、および、第６列信号線４Ｆと第８列信号線４Ｈの配線間距離（Ｗ４´）よりも大きい。Ｗ４とＷ４´の値は、Ｗ５よりも小さい値であれば、同じであっても異なっていてもよい。本実施形態によれば、列信号線が増加した分、画素部の読み出し速度をさらに向上させることが可能になる。

（実施形態５）
図１４および１５を参照しながら、本実施形態の固体撮像装置を説明する。図１４は本実施形態の画素部２のうち、２行３列の画素の平面配置図を模式的に示したものである。

図１５は図１４の平面配置図における線分ｇ−ｈの箇所に対応する断面構造を模式的に表したものである。

実施形態１から４との違いは、複数の列信号線が設けられている配線層とは異なる層に遮光部が配されており、かつ、平面視において遮光部と複数の列信号線とが重なるように配置されていることである。遮光層２３は光電変換部１０へ入射する光を遮光しない位置に配置するのが好ましく、フローティングディフュージョンや、画素３内のトランジスタの上部へ配置するのがより好ましい。遮光層２３を配置することによって、フローティングディフュージョンや画素３内のトランジスタに入射する光の量を低減することができるため、画素の信号に及ぼす影響を低減することができる。また、遮光層２３は、電源配線５及び電源配線６の機能を兼ねていてもよい。

（実施形態６）
図１６は本実施形態の構成を説明するブロック図である。本実施形態は画素３が２つの光電変換部を備えている点において、実施形態１から５とは異なる。本実施形態の断面構造の模式図として、図９（Ａ）を援用する。

図１６において第１の光電変換部（例えば、画素ＧＲ−Ａ）と第２の光電変換部（例えば、画素ＧＲ−Ｂ）には、これらの光電変換部に対して共通に設けられたマイクロレンズを通して、光が入射する。第１の光電変換部と第２の光電変換部は、レンズの射出瞳の互いに異なる領域を通過した光を受光するように構成されている。このため、第１の光電変換部と第２の光電変換部から個別に読みだされた信号は、焦点検出用の信号を含む。すなわち、第１の光電変換部と第２の光電変換部で検出された光の強度分布から焦点が合っているか否かの判断を行うことができる。

ここで、図１６に示した画素部２の１列目において、１行目の画素を構成するＧＲ−Ａは列信号線４Ａに出力され、同じく１行目の画素を構成するＧＲ−Ｂは列信号線４Ｂに出力される。また、２行目の画素を構成するＢＬ―Ａは列信号線４Ｃに出力され、ＢＬ−Ｂは列信号線４Ｄに出力される。これらの信号線４Ａから４Ｄを上記実施形態と同様に配置すれば、列信号線４Ａ及び４Ｂの寄生容量成分を低減することができる。この結果、列信号線４Ｃ及び４Ｄと、列信号線４Ａ及び４Ｂの寄生容量成分の差が小さくなるため、列信号線同士での信号伝搬の遅延差を低減させることができる。

ところで、本実施形態において、同色であるＧＲ−ＡおよびＧＲ−Ｂからの信号を伝達する列信号線同士（列信号線４Ａと４Ｂ）の寄生容量成分は両方ともＣＬ５＋ＣＬ６となっている。他方、同色であるＢＬ−ＡおよびＢＬ−Ｂからの信号を伝達する列信号線（列信号線４Ｃと４Ｄ）の寄生容量成分は両方ともＣＬ５となっている。このような構成によれば、同色の列信号線の寄生容量成分の差が小さくなるため、同色の列信号間でノイズレベルを揃えることが可能になり、その後の信号処理でノイズ処理の効果を高めることができる。

また、画素３に設けられている第１の光電変換部と第２の光電変換部はそれぞれフローティングディフュージョンを有していてもよく、また１つのフローティングディフュージョンを共有していてもよい。焦点検出用の画素において、１つのフローティングディフュージョンを２つの光電変換部で共有する場合、１つの画素あたりの信号線は１本となる。そのため、実施形態２の図７から９で説明した配線配置とすることも可能である。

（その他の実施形態等）
上記説明した実施形態は相互に組み合わせることが可能である。また、上記説明した実施形態は、ＣＭＯＳ型の固体撮像装置だけでなく、ＣＣＤ型の固体撮像装置にも適用することが可能である。さらに、上記ではカメラに含まれる固体撮像装置について述べたが、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、この固体撮像装置から出力される信号を処理する処理部とを含みうる。この処理部は、例えば、Ａ／Ｄ変換器、および、このＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

４Ａ、４Ｂ、４Ｃ、４Ｄ 列信号線
５、６ 電源配線

Claims (13)

1. 固体撮像装置であって、
   光電変換部と、
   前記光電変換部に蓄積された信号電荷に応じた画素信号を、第１の信号線と、前記第１の信号線とは異なる第２の信号線に出力する増幅部と、
   前記第１の信号線と、前記第２の信号線と、前記第１の信号線および前記第２の信号線とは異なる第１の配線と、前記第１の信号線および前記第２の信号線並びに前記第１の配線とは異なる第２の配線とが、同一方向かつ同一層に配された配線層とを有し、
   平面視において、前記第１の信号線は、前記第１の配線と前記第２の信号線との間に配されており、かつ、前記第２の信号線は、前記第１の信号線と前記第２の配線との間に配されており、
   前記第１の信号線と前記第２の信号線との間、前記第１の信号線と前記第１の配線との間、前記第２の信号線と前記第２の配線との間に、他の配線が設けられておらず、
   前記第１の信号線が設けられた位置と前記第２の信号線が設けられた位置との中間点を通る仮想線を軸として、前記第１の信号線と前記第２の信号線、および、前記第１の配線と前記第２の配線、が線対称に配置され、
   前記第１の信号線と前記第２の信号線との配線間距離を２で除した値をＸとし、前記第１の信号線が設けられた位置と前記第２の信号線が設けられた位置との中間点と、前記第１の配線が設けられた位置との距離をＬとした場合に、以下の式を満たすことを特徴とする固体撮像装置。
   
2. 前記第１の配線に隣接している配線は前記第１の信号線のみであり、前記第２の配線に隣接している配線は前記第２の信号線のみであることを特徴とする請求項１に記載の固体撮像装置。
3. 前記第１の信号線と前記第１の配線の配線間距離、または、前記第２の信号線と前記第２の配線の配線間距離は、前記配線層における複数の配線間の距離の中で最も小さいことを特徴とする請求項１または２に記載の固体撮像装置。
4. 前記第１の配線および前記第２の配線は、電源配線であることを特徴とする請求項１から３のいずれかに記載の固体撮像装置。
5. 前記第１の配線は、前記光電変換部に蓄積された信号電荷に応じた画素信号が出力される第３の信号線であり、
   前記第２の配線は、前記光電変換部に蓄積された信号電荷に応じた画素信号が出力される第４の信号線であることを特徴とする請求項１から３のいずれかに記載の固体撮像装置。
6. 前記第１の信号線と前記第３の信号線は同色の画素信号を伝搬するように構成されていることを特徴とする請求項５に記載の固体撮像装置。
7. 前記第１の信号線と前記第２の信号線は同色の画素信号を伝搬するように構成されていることを特徴とする請求項５に記載の固体撮像装置。
8. 前記第１の信号線と、前記第２の信号線と、前記第３の信号線と、前記第４の信号線が設けられている層とは異なる層の配線層に、電源配線が設けられていることを特徴とする請求項５から７のいずれかに記載の固体撮像装置。
9. 前記光電変換部は、第１の光電変換部と第２の光電変換部を有し、
   前記第１の光電変換部と前記第２の光電変換部に対して共通に設けられたマイクロレンズを更に有し、
   前記第１の光電変換部と前記第２の光電変換部から個別に信号が読み出し可能に構成されていることを特徴とする請求項５から７のいずれかに記載の固体撮像装置。
10. 前記第１の光電変換部に蓄積された信号電荷に応じた画素信号は前記第１の信号線に出力され、
    前記第２の光電変換部に蓄積された信号電荷に応じた画素信号は前記第２の信号線に出力されることを特徴とする請求項９に記載の固体撮像装置。
11. 前記第１の光電変換部と前記第２の光電変換部に蓄積された信号電荷に応じた画素信号は前記第１の信号線に出力されることを特徴とする請求項９に記載の固体撮像装置。
12. 前記増幅部は、第１の増幅部と第２の増幅部を有し、
    前記第１の増幅部は前記第１の信号線に前記画素信号を出力し、
    前記第２の増幅部は前記第２の信号線に前記画素信号を出力することを特徴とする請求項１から８のいずれかに記載の固体撮像装置。
13. 請求項１から１２のいずれかに記載の固体撮像装置と、
    前記固体撮像装置から出力される信号を処理する処理部と、を備えることを特徴とするカメラ。