JP2009218680A - 駆動回路、駆動方法、固体撮像装置および電子機器 - Google Patents
駆動回路、駆動方法、固体撮像装置および電子機器 Download PDFInfo
- Publication number
- JP2009218680A JP2009218680A JP2008057745A JP2008057745A JP2009218680A JP 2009218680 A JP2009218680 A JP 2009218680A JP 2008057745 A JP2008057745 A JP 2008057745A JP 2008057745 A JP2008057745 A JP 2008057745A JP 2009218680 A JP2009218680 A JP 2009218680A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- signal
- amplitude
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1,第2出力バッファ回路20,30Aを用いた駆動回路10において、当該駆動回路10を構成するトランジスタのゲート酸化膜にその耐圧ΔVlimを超える電圧を印加することなく、第1出力バッファ回路20の作用によって耐圧ΔVlimを超えた電圧振幅VL−VHで駆動する。これに加えて、第2出力バッファ回路30Aにおいて、出力端子35側のトランジスタMp32,Mn32を、バイアス電圧の定常印加でなく、耐圧範囲内の電圧(VL〜VD,VS〜VH)で駆動するとともに、ノードN31,N32側のトランジスタMp31,Mn31を、耐圧範囲内の電圧でなく、範囲外の電圧VL〜VHで駆動することで、中間電圧VMでの駆動を実現する。
【選択図】図4
Description
電源電圧の低電圧側の第1電圧VLおよび高電圧側の第2電圧VHに対してトランジスタの耐圧内となる中間電圧をVM、前記第2電圧VHまたは前記第1電圧VLに対してトランジスタの耐圧内となる第3電圧をVSまたはVDとするとき、
前記中間電圧VMのノードにソース電極が接続された第1トランジスタと、
前記第1トランジスタのドレイン電極にソース電極が接続され、出力端子にドレイン電極が接続された第2トランジスタとを備える駆動回路において、
前記ノード側の前記第1トランジスタを前記第1電圧VL〜前記第2電圧VHの範囲内の電圧で駆動し、
前記出力端子側の前記第2トランジスタを前記第1電圧VL〜前記第3電圧VDの範囲内または前記第3電圧VD〜前記第2電圧VHの範囲内の電圧で駆動する。
先ず、第1出力バッファ回路20について説明する。第1出力バッファ回路20は、基本的に、図21に示した従来例2に係る回路構成、即ち高耐圧プロセスを用いずにトランジスタの耐圧ΔVlimを超えた電圧振幅VL→VHで、出力端子22に接続される被駆動部を駆動可能な回路構成となっている(第1駆動部)。図2に、第1出力バッファ回路20の回路構成の一例を示す。
続いて、第2出力バッファ回路30について説明する。ここで、第2出力バッファ回路30で用いる電圧を次のように定義する。電圧の大小関係を図3に示す。
ΔVlim:トランジスタの耐圧[例:3.0V]
Vthn: NMOSトランジスタの閾値[例:0.8V]
Vthp: PMOSトランジスタの閾値[例:−1.0V]
VH: VLに対して耐圧ΔVlimを超える高電圧[例:3.0V]
VL: VHに対して耐圧ΔVlimを超える低電圧[例:−1.0V]
VD: VLかつVHに対して耐圧内の電圧(第3電圧)[例:1.8V]
(VD−VL≦ΔVlimかつVH−VD≦ΔVlim)
ただし、VD−VL>Vthn
VS:VLかつVHに対して耐圧内の電圧(第3電圧)[例:0V]
(VS−VL≦ΔVlimかつVH−VS≦ΔVlim)
ただし、VS−VH>Vthp
VM: VHかつVLに対して耐圧内の中間電圧[例:1.0V]
(VM−VL≦ΔVlimかつVH−VM≦ΔVlim)
図4は、実施例1に係る第2出力バッファ回路30Aの回路構成を示す回路図である。図4に示すように、本実施例1に係る第2出力バッファ回路30Aは、PMOSトランジスタからなる第1バッファ部31と、NMOSトランジスタからなる第2バッファ部32と、所定振幅の入力パルスINmidが入力端子34から第1バッファ部31に正相入力として与えられるのに対して、当該入力パルスINmidの極性を反転して第2バッファ部32に逆相入力として与えるインバータ部33とを有する構成となっている。
(1)中間電圧VM(VH−ΔVlim≦VM≦VL+ΔVlim)を出力端子35へ供給(転送)し、当該中間電圧VMで被駆動部を駆動する。
(2)出力端子35側のトランジスタMp32,Mn32を、バイアス電圧の定常印加でなく、耐圧範囲内の電圧(VL〜VD,VS〜VH)で駆動する。
(3)ノードN31,N32側のトランジスタMp31,Mn31を、耐圧範囲内の電圧でなく、耐圧範囲外の電圧VL〜VHで駆動する。
図8は、実施例2に係る第2出力バッファ回路30Bの回路構成を示す回路図であり、図中、図4と同等部分には同一符号を付して示している。
図10は、実施例3に係る第2出力バッファ回路30Cの回路構成を示す回路図であり、図中、図4と同等部分には同一符号を付して示している。
以上説明した実施例1,2,3に係る第2出力バッファ回路30A,30B,30Cにおいて用いられるレベルシフタ312,322については、一例として、図12(A),(B)に示す周知の回路構成のレベルシフタを用いることができる。
図13は、先述した実施形態に係る駆動回路10の変形例を示す回路図である。ここでは、第2出力バッファ回路30として実施例1に係る第2出力バッファ回路30Aを用いた場合を例に挙げて示している。
以上説明した、本発明の一実施形態に係る駆動回路10や、その変形例に係る駆動回路10´は、出力バッファ回路やレベルシフタなど、トランジスタのゲート酸化膜に耐圧ΔVlimを超える電圧を印加することなく、VH−ΔVlim≦VM≦VL+ΔVlimの範囲内の中間電圧VMで被駆動部を駆動する用途の駆動回路全般に対して適用することができる。
図15は、本発明による駆動回路が適用される固体撮像装置、例えばCMOSイメージセンサの構成を示すシステム構成図である。
図16は、単位画素50の回路構成の一例を示す回路図である。本回路例に係る単位画素50は、埋め込み型フォトダイオード等の光電変換素子(光電変換部)51と、例えば転送トランジスタ(転送素子)52、リセットトランジスタ53、増幅トランジスタ54および選択トランジスタ55の4つのトランジスタとを有する構成となっている。ここでは、これらトランジスタ52〜55として、例えばNチャネルのMOSトランジスタを用いているが、これに限られるものではない。
供給電圧制御回路43は、垂直走査回路42で選択走査された行を駆動するアドレス信号ADRを入力とし、電圧供給回路44から与えられる複数の電圧のうちの1つを選択して転送パルスTRGとして単位画素50内の転送トランジスタ52のゲート電極に供給する。
図17は、本発明に係る電子機器、例えば撮像装置の構成の一例を示すブロック図である。図15に示すように、本発明に係る撮像装置100は、レンズ群101等を含む光学系、撮像素子(撮像デバイス)102、カメラ信号処理回路であるDSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107および電源系108等を有し、DSP回路103、フレームメモリ104、表示装置105、記録装置106、操作系107および電源系108がバスライン109を介して相互に接続された構成となっている。
Claims (8)
- 電源電圧の低電圧側の第1電圧VLおよび高電圧側の第2電圧VHに対してトランジスタの耐圧内となる中間電圧をVM、前記第2電圧VHまたは前記第1電圧VLに対してトランジスタの耐圧内となる第3電圧をVSまたはVDとするとき、
前記中間電圧VMのノードにソース電極が接続された第1トランジスタと、
前記第1トランジスタのドレイン電極にソース電極が接続され、出力端子にドレイン電極が接続された第2トランジスタと、
前記第1トランジスタのゲート電極にVL−VHの振幅の信号を印加し、前記第2トランジスタのゲート電極にVS−VHの振幅またはVL−VDの振幅の信号を印加する制御部と
を備える駆動回路。 - 前記制御部は、
所定振幅の信号を前記VL−VHの振幅の信号にレベルシフトして前記第1トランジスタのゲート電極に与える第1レベルシフタと、
前記所定振幅の信号を前記VS−VHの振幅または前記VL−VDの振幅の信号にレベルシフトして前記第2トランジスタのゲート電極に与える第2レベルシフタとからなる
請求項1記載の駆動回路。 - 前記第1,第2トランジスタとしてP型トランジスタを用いた第1回路部と、
前記第1,第2トランジスタとしてN型トランジスタを用いた第2回路部と、
前記第1回路部に入力される所定振幅の信号を反転して前記第2回路部に入力するインバータ部と
を備える請求項1記載の駆動回路。 - 前記第1電圧VLおよび前記第2電圧VHは、VL−VHの電圧振幅が前記第1,第2トランジスタの耐圧を超える電圧である
請求項1記載の駆動回路。 - 電源電圧の低電圧側の第1電圧VLおよび高電圧側の第2電圧VHに対してトランジスタの耐圧内となる中間電圧をVM、前記第2電圧VHまたは前記第1電圧VLに対してトランジスタの耐圧内となる第3電圧をVSまたはVDとするとき、
前記第2電圧または前記第1電圧のノードにソース電極が接続され、ゲート電極にVS−VHの振幅またはVL−VDの振幅の信号が印加される第1トランジスタと、前記第1トランジスタのドレイン電極にソース電極が接続され、出力端子にドレイン電極が接続され、ゲート電極に前記第3電圧VSまたはVDのバイアス電圧が印加される第2トランジスタとを有し、電圧振幅VL−VHで被駆動部を駆動可能な第1駆動部と、
前記中間電圧VMのノードにソース電極が接続され、ゲート電極にVL−VHの振幅の信号が印加される第3トランジスタと、前記第3トランジスタのドレイン電極にソース電極が接続され、出力端子にドレイン電極が接続され、ゲート電極にVS−VHの振幅またはVL−VDの振幅の信号が印加される第4トランジスタとを有し、前記中間電圧VMで前記被駆動部を駆動する第2駆動部と
を備える駆動回路。 - 電源電圧の低電圧側の第1電圧VLおよび高電圧側の第2電圧VHに対してトランジスタの耐圧内となる中間電圧をVM、前記第2電圧VHまたは前記第1電圧VLに対してトランジスタの耐圧内となる第3電圧をVSまたはVDとするとき、
前記中間電圧VMのノードにソース電極を接続した第1トランジスタを前記第1電圧VL〜前記第2電圧VHの範囲内の電圧で駆動し、
前記第1トランジスタのドレイン電極にソース電極を接続し、出力端子にドレイン電極を接続した第2トランジスタを前記第1電圧VL〜前記第3電圧VDの範囲内または前記第3電圧VD〜前記第2電圧VHの範囲内の電圧で駆動する
駆動方法。 - 光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子とを含む単位画素が配置された画素アレイ部と、
一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する制御電圧を用いて前記転送素子を駆動する駆動部とを備え、
前記駆動部の前記制御電圧を出力する出力部として、
電源電圧の低電圧側の第1電圧VLおよび高電圧側の第2電圧VHに対してトランジスタの耐圧内となる中間電圧をVM、前記第2電圧VHまたは前記第1電圧VLに対してトランジスタの耐圧内となる第3電圧をVSまたはVDとするとき、
前記中間電圧VMのノードにソース電極が接続され、ゲート電極にVL−VHの振幅の信号が印加される第1トランジスタと、前記第1トランジスタのドレイン電極にソース電極が接続され、出力端子にドレイン電極が接続され、ゲート電極にVS−VHの振幅またはVL−VDの振幅の信号が印加される第2トランジスタとを有し、前記制御電圧として前記中間電圧VMを出力する駆動回路
を用いた固体撮像装置。 - 光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子とを含む単位画素が配置された画素アレイ部と、
一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する制御電圧を用いて前記転送素子を駆動する駆動部とを備え、
前記駆動部の前記制御電圧を出力する出力部は、
電源電圧の低電圧側の第1電圧VLおよび高電圧側の第2電圧VHに対してトランジスタの耐圧内となる中間電圧をVM、前記第2電圧VHまたは前記第1電圧VLに対してトランジスタの耐圧内となる第3電圧をVSまたはVDとするとき、
前記中間電圧VMのノードにソース電極が接続され、ゲート電極にVL−VHの振幅の信号が印加される第1トランジスタと、前記第1トランジスタのドレイン電極にソース電極が接続され、出力端子にドレイン電極が接続され、ゲート電極にVS−VHの振幅またはVL−VDの振幅の信号が印加される第2トランジスタとを有し、前記制御電圧として前記中間電圧VMを出力する固体撮像装置
を搭載した電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057745A JP5181737B2 (ja) | 2008-03-07 | 2008-03-07 | 駆動回路、駆動方法、固体撮像装置および電子機器 |
TW098104378A TWI389452B (zh) | 2008-03-07 | 2009-02-11 | 驅動電路,驅動方法,固體成像裝置及電子設備 |
US12/372,864 US8035713B2 (en) | 2008-03-07 | 2009-02-18 | Driving circuit, driving method, solid imaging device, and electronic apparatus |
KR1020090013827A KR20090096317A (ko) | 2008-03-07 | 2009-02-19 | 구동 회로, 구동 방법, 고체 촬상 장치 및 전자 기기 |
CN2009101178284A CN101527781B (zh) | 2008-03-07 | 2009-03-06 | 驱动电路、驱动方法、固态成像装置和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008057745A JP5181737B2 (ja) | 2008-03-07 | 2008-03-07 | 駆動回路、駆動方法、固体撮像装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009218680A true JP2009218680A (ja) | 2009-09-24 |
JP5181737B2 JP5181737B2 (ja) | 2013-04-10 |
Family
ID=41053200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008057745A Expired - Fee Related JP5181737B2 (ja) | 2008-03-07 | 2008-03-07 | 駆動回路、駆動方法、固体撮像装置および電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8035713B2 (ja) |
JP (1) | JP5181737B2 (ja) |
KR (1) | KR20090096317A (ja) |
CN (1) | CN101527781B (ja) |
TW (1) | TWI389452B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8947135B2 (en) | 2013-05-10 | 2015-02-03 | Fujitsu Semiconductor Limited | Output circuit and voltage signal output method |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103905028B (zh) * | 2012-12-25 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 信号接收器和信号传输设备 |
JP6001445B2 (ja) * | 2012-12-27 | 2016-10-05 | 株式会社東芝 | 駆動回路および半導体装置 |
US9966935B2 (en) * | 2015-02-25 | 2018-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Latch circuit and method of operating the latch circuit |
US10419252B2 (en) | 2015-06-22 | 2019-09-17 | Qualcomm Incorporated | Low power physical layer driver topologies |
US9998154B2 (en) * | 2015-06-22 | 2018-06-12 | Qualcomm Incorporated | Low power physical layer driver topologies |
JP6505624B2 (ja) | 2016-03-15 | 2019-04-24 | 株式会社東芝 | 降圧回路 |
WO2019033340A1 (zh) * | 2017-08-17 | 2019-02-21 | 深圳市汇顶科技股份有限公司 | 一种可输出正负电压的电平转换器 |
CN108270428B (zh) * | 2018-02-06 | 2022-04-22 | 上海艾为电子技术股份有限公司 | 缓冲器及缓冲方法 |
US11144493B1 (en) * | 2018-05-02 | 2021-10-12 | Ecosense Lighting Inc. | Composite interface circuit |
US10873716B2 (en) * | 2018-11-05 | 2020-12-22 | SmartSens Technology (HK) Co., Ltd. | Dual row control signal circuit for reduced image sensor shading |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111450A (ja) * | 1993-10-08 | 1995-04-25 | Nippon Telegr & Teleph Corp <Ntt> | ディープサブミクロンmosfet出力バッファ回路 |
JPH10294662A (ja) * | 1997-04-18 | 1998-11-04 | Nec Corp | 出力バッファ回路 |
JP2000049584A (ja) * | 1998-07-29 | 2000-02-18 | Matsushita Electric Ind Co Ltd | レベルシフト回路を備えた電圧出力回路 |
JP2001127615A (ja) * | 1999-10-28 | 2001-05-11 | Nippon Telegr & Teleph Corp <Ntt> | 分割レベル論理回路 |
JP2007074191A (ja) * | 2005-09-06 | 2007-03-22 | Fujitsu Ltd | 半導体装置 |
JP2007174311A (ja) * | 2005-12-22 | 2007-07-05 | Sanyo Electric Co Ltd | 電圧選択回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3871439B2 (ja) * | 1998-06-05 | 2007-01-24 | 松下電器産業株式会社 | 固体撮像装置およびその駆動方法 |
JP3657780B2 (ja) * | 1998-06-30 | 2005-06-08 | 株式会社東芝 | 撮像装置 |
JP2004172679A (ja) * | 2002-11-15 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 撮像装置 |
JP4027936B2 (ja) * | 2003-02-27 | 2007-12-26 | 富士通株式会社 | 半導体装置 |
JP2006042121A (ja) * | 2004-07-29 | 2006-02-09 | Sharp Corp | 増幅型固体撮像装置 |
JP2006086892A (ja) * | 2004-09-16 | 2006-03-30 | Seiko Instruments Inc | 半導体集積回路装置 |
-
2008
- 2008-03-07 JP JP2008057745A patent/JP5181737B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-11 TW TW098104378A patent/TWI389452B/zh not_active IP Right Cessation
- 2009-02-18 US US12/372,864 patent/US8035713B2/en not_active Expired - Fee Related
- 2009-02-19 KR KR1020090013827A patent/KR20090096317A/ko not_active Application Discontinuation
- 2009-03-06 CN CN2009101178284A patent/CN101527781B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111450A (ja) * | 1993-10-08 | 1995-04-25 | Nippon Telegr & Teleph Corp <Ntt> | ディープサブミクロンmosfet出力バッファ回路 |
JPH10294662A (ja) * | 1997-04-18 | 1998-11-04 | Nec Corp | 出力バッファ回路 |
JP2000049584A (ja) * | 1998-07-29 | 2000-02-18 | Matsushita Electric Ind Co Ltd | レベルシフト回路を備えた電圧出力回路 |
JP2001127615A (ja) * | 1999-10-28 | 2001-05-11 | Nippon Telegr & Teleph Corp <Ntt> | 分割レベル論理回路 |
JP2007074191A (ja) * | 2005-09-06 | 2007-03-22 | Fujitsu Ltd | 半導体装置 |
JP2007174311A (ja) * | 2005-12-22 | 2007-07-05 | Sanyo Electric Co Ltd | 電圧選択回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8947135B2 (en) | 2013-05-10 | 2015-02-03 | Fujitsu Semiconductor Limited | Output circuit and voltage signal output method |
Also Published As
Publication number | Publication date |
---|---|
JP5181737B2 (ja) | 2013-04-10 |
KR20090096317A (ko) | 2009-09-10 |
US8035713B2 (en) | 2011-10-11 |
CN101527781A (zh) | 2009-09-09 |
US20090225206A1 (en) | 2009-09-10 |
TW200952334A (en) | 2009-12-16 |
CN101527781B (zh) | 2011-07-06 |
TWI389452B (zh) | 2013-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5181737B2 (ja) | 駆動回路、駆動方法、固体撮像装置および電子機器 | |
JP5251736B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
JP6369696B2 (ja) | 固体撮像装置及び撮像装置 | |
US7616146B2 (en) | A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus | |
JP4529834B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP5552858B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
TWI386046B (zh) | 固態成像器件、驅動其之方法、用於其之信號處理方法以及成像裝置 | |
US7649561B2 (en) | Physical quantity detecting device and imaging apparatus | |
JP2010093641A (ja) | 固体撮像素子およびカメラシステム | |
JP2010259027A (ja) | 固体撮像装置 | |
US10645327B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP4807014B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP2012114838A (ja) | 固体撮像装置およびカメラシステム | |
WO2016098590A1 (ja) | 固体撮像装置および制御方法、並びに電子機器 | |
JP4692262B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP6580069B2 (ja) | 撮像装置の駆動方法、撮像装置、撮像システム | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
JP2009284015A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
JP2012065309A (ja) | 撮像装置 | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP6213596B2 (ja) | 撮像装置 | |
JP4336544B2 (ja) | 固体撮像装置 | |
JP4054624B2 (ja) | 固体撮像装置およびその信号読み出し方法 | |
JP2013229712A (ja) | 電源装置、固体撮像装置、及び、電子機器 | |
WO2014007107A1 (ja) | 固体撮像装置、駆動方法、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |