JP4212767B2 - 高速電流スイッチ回路および高周波電流源 - Google Patents
高速電流スイッチ回路および高周波電流源 Download PDFInfo
- Publication number
- JP4212767B2 JP4212767B2 JP2000388148A JP2000388148A JP4212767B2 JP 4212767 B2 JP4212767 B2 JP 4212767B2 JP 2000388148 A JP2000388148 A JP 2000388148A JP 2000388148 A JP2000388148 A JP 2000388148A JP 4212767 B2 JP4212767 B2 JP 4212767B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- current
- switch
- circuit
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005283 ground state Effects 0.000 claims description 2
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、トランジスタをスイッチングすることにより、そのトランジスタに流れる電流を高速にスイッチングする高速電流スイッチ回路、およびそれを利用した高周波電流源に関するものである。
また、本発明は、例えば、CD−R、CR−RW、DVD−RAMなどの記憶媒体のデータ読み書き装置において、光ディスクドライブの信号ピックアップ部のLD(レーザダイオード)駆動用回路などに利用されるものである。
【0002】
【従来の技術】
従来からの高速電流スイッチ回路の第1の例(以下、第1の従来回路)としては、図8に示すものが知られている。
この第1の従来回路は、出力用のMOSトランジスタQ1と、MOSトランジスタQ1のドレインに接続されるスイッチSW1と、MOSトランジスタQ1に所定のバイアス電圧を供給するMOSトランジスタQ2と、MOSトランジスタQ2に定電流を供給する定電流源I1とを備えている。
【0003】
スイッチSW1は、図9に示すようにスイッチング用のMOSトランジスタQ3から構成されている。MOSトランジスタQ3は、そのゲートにバッファBFを介してスイッチング信号が印加されるようになっている。
このような構成からなる第1の従来回路では、スイッチSW1を開閉制御することにより、MOSトランジスタQ1に流れる電流がスイッチングされる。
【0004】
一方、従来からの高速電流スイッチ回路の第2の例(以下、第2の従来回路)として、図10に示すものが知られている。
この第2の従来回路は、出力用のMOSトランジスタQ1と、MOSトランジスタQ1に所定のバイアス電圧を供給するMOSトランジスタQ2と、MOSトランジスタQ2に定電流を供給する定電流源I1とを備えている。そして、MOSトランジスタQ1のゲートとMOSトランジスタQ2のゲートとをスイッチSW2介して接続するとともに、MOSトランジスタQ1のゲートがスイッチSW3を介して接地されるようになっている。
【0005】
このような構成からなる第2の従来回路では、スイッチSW2とスイッチSW3とを交互に閉じることによりMOSトランジスタQ1のゲートの印加電圧を制御し、これによりMOSトランジスタQ1に吸入される電流Ioutがスイッチングされる。
すなわち、スイッチSW2を閉状態にするとともにスイッチSW3を開状態とすることにより、MOSトランジスタQ1のゲート電圧をMOSトランジスタQ2から供給されるバイアス供給電圧Vbとして、MOSトランジスタQ1をオンとしている。他方、スイッチSW2を開状態にするとともにスイッチSW3を閉状態に切り換えることにより、MOSトランジスタQ1のゲート電圧を接地電位Vssとして、MOSトランジスタQ1をオフとしている。
【0006】
【発明が解決しようとする課題】
ところで、第1の従来回路では、図8に示すように、MOSトランジスタQ1の電流経路にスイッチSW1が挿入されているので、スイッチSW1のオン抵抗により電圧降下が生じる。MOSトランジスタQ1のドレイン・ソース間の電圧Vdsを必要なだけ確保するには、スイッチSW1のオン抵抗を小さくする必要がある。
【0007】
そのためには、スイッチSW1として使用される図9に示すMOSトランジスタQ3のサイズ、すなわちチャネル幅(W)とチャネル長(L)の比(W/L)を大きくせざるを得ず、その結果、MOSトランジスタQ3のゲート容量Cgが大きくなってしまう。
従って、第1の従来回路では、スイッチSW1を高速にスイッチングするのが困難であるという不具合があった。また、スイッチSW1によるチャージインジェクションにより雑音が発生しやすいという不具合もあった。
【0008】
他方、第2の従来回路では、MOSトランジスタQ1のゲート電圧が、接地電位Vssからバイアス供給電圧Vbまで立ち上がる立ち上がり時間τは、次の(1)式により決まる。
τ=Ron×Cg …(1)
ここで、Ronは、スイッチSW2のオン抵抗である。Cgは、MOSトランジスタQ1のゲート容量である。
【0009】
これより、高速に電流をスイッチングさせるには、スイッチSW2のオン抵抗Ronを小さくする必要がある。
そのためには、スイッチSW2として使用される図9に示すMOSトランジスタQ3のサイズ、すなわちチャネル幅(W)とチャネル長(L)の比(W/L)を大きくせざるを得ず、その結果、MOSトランジスタQ3のゲート容量Cgが大きくなってしまう。
【0010】
従って、第2の従来回路でもスイッチSW2を高速にスイッチングするのが困難であるという不具合があった。また、スイッチSW2によるチャージインジェクションにより、雑音が発生しやすいという不具合もあった。
また、MOSトランジスタQ1に大電流を流す必要がある場合には、MOSトランジスタQ1のトランジスタサイズ(W/L)を大きくせざるを得ず、その結果、MOSトランジスタQ1のゲート容量Cgが大きくなってしまう。その結果、立ち上がり時間τが長くなり、第2の従来回路でも、MOSトランジスタQ1を高速にスイッチングするのが困難であるという不具合があった。
【0011】
そこで、本発明の第1の目的は、上記の点に鑑み、高速に動作できるようにした高速電流スイッチ回路を提供することにある。
さらに、本発明の第2の目的は、上記の高速電流スイッチ回路を組み合わせることにより、高周波電流を生成するようにした高周波電流源を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決し、本発明の第1の目的を達成するために、請求項1〜請求項4に記載の各発明は以下のように構成した。
すなわち、請求項1に記載の発明は、電流をスイッチングして出力する出力トランジスタと、前記出力トランジスタを制御する制御回路とを備え、前記制御回路は、第1のスイッチと、入力端子に所定のバイアス電圧が供給され、出力端子が前記出力トランジスタの入力端子に接続され、前記第1のスイッチを介在して電源に接続されるソースフォロアと、前記出力トランジスタの入力端子を接地状態または所定の電位状態とする第2のスイッチと、を有し、前記第1及び第2のスイッチを交互に閉状態とし、前記出力トランジスタをスイッチング動作させることを特徴とするものである。
【0013】
請求項2に記載の発明は、請求項1に記載の高速電流スイッチ回路において、前記所定のバイアス電圧を発生するバイアス電圧発生回路を、さらに備えたことを特徴とするものである。
【0014】
請求項3に記載の発明は、請求項2に記載の高速電流スイッチ回路において、前記バイアス電圧発生回路に含まれる所定のトランジスタと前記出力トランジスタとが、カレントミラー関係を有するようにしたことを特徴とするものである。
請求項4に記載の発明は、請求項2または請求項3に記載の高速電流スイッチ回路において、前記バイアス電圧発生回路は、発生した前記バイアス電圧を安定化する安定化手段を含むようにしたことを特徴とするものである。
【0015】
このように、本発明の高速電流スイッチ回路では、出力トランジスタの入力電圧の制御を、ソースフォロアを利用して行うようにした。このため、その出力トランジスタに大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
また、本発明の高速電流スイッチ回路では、バイアス電圧発生回路を設けるとともに、このバイアス電圧発生回路に含まれる所定のトランジスタと出力トランジスタとが、カレントミラー関係を有するようにした。従って、この場合には、出力トランジスタに流れる電流を、その両トランジスタのサイズ比により任意に設定することができる。
【0016】
さらに、本発明の高速電流スイッチ回路では、バイアス電圧発生回路が発生バイアス電圧を安定化する安定化手段を含むようにした。従って、この場合には、ソースファロアがオンオフ動作する際に、そのバイアス電圧の変動を抑制することができる。
一方、本発明の第2の目的を達成するために、請求項5に記載の発明は以下のように構成した。
【0017】
すなわち、請求項5に記載の発明は、請求項1乃至請求項4のいずれかに記載の高速電流スイッチ回路を2つ有し、一方の高速電流スイッチ回路を電流吸入用として構成し、他方の高速電流スイッチ回路を電流供給用として構成し、その両高速電流スイッチ回路を外部からの制御信号により制御して高周波電流を生成するようにしたことを特徴とするものである。
【0018】
このように、本発明の高周波電流源では、高速でスイッチング動作する電流供給型と電流吸入型の高速電流スイッチ回路を組み合わせるようにしたので、直流成分のない高周波電流を生成できる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明の高速電流スイッチ回路の第1実施形態の構成ついて、図1を参照して説明する。
この高速電流スイッチ回路の第1実施形態は、図1に示すように、電流をスイッチングして出力するN型のMOSトランジスタQ11と、このMOSトランジスタQ11をスイッチング制御する制御回路11とを備えている。
【0020】
制御回路11は、N型のMOSトランジスタQ12と、その負荷である定電流源I2によりソースフォロアを形成している。MOSトランジスタQ12には、MOSトランジスタQ12に流れる電流をスイッチング制御するために、MOSトランジスタなどからなるスイッチSW11が接続されている。また、制御回路11は、MOSトランジスタ11のゲートを接地自在なスイッチSW12を含んでいる。
【0021】
さらに詳述すると、MOSトランジスタ12は、そのゲートがバイアス端子12に接続され、そのバイアス端子12に供給されるバイアス電圧Vbがゲートに印加されるようになっている。また、MOSトランジスタQ12は、そのドレインがスイッチSW11を介して電源ライン13に接続され、そのソースが定電流源I2を介して接地されている。
【0022】
MOSトランジスタQ12のソースが、MOSトランジスタQ11のゲートに接続されるとともに、そのゲートはスイッチSW12を介して接地自在となっている。MOSトランジスタQ11は、そのドレインが出力端子14に接続されるとともに、そのソースが接地されている。
なお、定電流源I2は、レベルシフト用に使用しているが、これに代えて抵抗やMOSトランジスタで置き換えることも可能である。
【0023】
次に、このような構成からなる第1実施形態の動作について、図1を参照して説明する。
この第1実施形態では、動作中にはMOSトランジスタQ12のゲートにバイアス電圧Vbが印加される。
そして、いま、スイッチSW11が開いた状態にあり、スイッチSW12が閉じた状態にあるときには、MOSトランジスタQ11は、そのゲートがスイッチSW12により接地されて0Vとなってオフ状態となるので、その出力電流Ioutは流れない。
【0024】
一方、スイッチSW11が閉じた状態となり、スイッチSW12が開いた状態になると、MOSトランジスタQ11のゲートには、MOSトランジスタQ12のソース電圧が印加され、これによりそのゲートに電荷が供給されてそのゲート電圧Vgは上がる。この結果、MOSトランジスタQ11はオン状態になり、MOSトランジスタQ11に出力電流Ioutが流れる。
【0025】
このように、制御回路11のスイッチSW11とスイッチSW12とを交互に閉状態とし、MOSトランジスタQ11のゲート電圧Vgを制御してスイッチング動作させることにより、MOSトランジスタQ11の出力電流Ioutが断続的な電流となる。
ここで、MOSトランジスタQ12の出力インピーダンスZoは、MOSトランジスタQ12の伝達コンダクンスをgm、その基板効果伝達コンダクタンスをgdsとし、gm≫gdsとすると、(2)式のようになる。
【0026】
Zo≒1/gm …(2)
これより、MOSトランジスタQ11のゲート電圧Vgが0Vから所定の電位に立ち上がる時間τは、MOSトランジスタQ11のゲート容量をCgとすれば、次の(3)式のようになる。
τ=Zo×Cg=Cg/gm …(3)
ここで、MOSトランジスタQ12の伝達コンダクタンスgmは容易に大きくすることが可能である。(3)式を(1)式と比較して、Ronを小さくすることが困難なことに比べ、1/gmは容易に小さくすることができる。1/gm≪Ronとなるように回路を構成すれば、MOSトランジスタのゲート電圧Vgの立ち上がり時間τを従来よりも大幅に短くでき、これによりMOSトランジスタQ11が、例えば400MHzというように、高速なスイッチング動作が可能となる。
【0027】
以上説明したように、この第1実施形態によれば、出力トランジスタであるMOSトランジスタQ11のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、MOSトランジスタQ11に大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
次に、本発明の高速電流スイッチ回路の第2実施形態について、図2を参照して説明する。
【0028】
この高速電流スイッチ回路の第2実施形態は、図1の第1実施形態におけるMOSトランジスタQ12のゲートに印加するバイアス電圧の与え方を具体化するとともに、MOSトランジスタQ11の吸入電流Ioutを後述のようにトランジスタのサイズ比により任意に設定できるようにしたものである。
このため、この第2実施形態では、図1の制御回路11を図2に示す制御回路11Aに置き換えるとともに、バイアス電圧発生回路21と、N型のMOSトランジスタQ21とを図2に示すように追加したものであり、以下にその構成を述べる。
【0029】
制御回路11Aは、図2に示すように、図1の制御回路11とその基本的な構成は同様であるが、図1の定電流源I2をMOSトランジスタQ22に置き換えた点が異なる。
MOSトランジスタQ21は、MOSトランジスタQ11のドレイン側に直列接続されるように、MOSトランジスタQ11のドレインと出力端子14との間に挿入されている。
【0030】
バイアス電圧発生回路21は、図2に示すように、定電流源I3、N型のMOSトランジスタQ23、およびN型のMOSトランジスタQ24などからなり、これらが電源ライン13とアースとの間に直列に接続されている。
そして、MOSトランジスタQ23、MOSトランジスタQ12、およびMOSトランジスタQ21はカレントミラーを構成するようになっている。すなわち、MOSトランジスタQ23は、そのゲートとそのドレインとが共通に接続され、その共通接続部がMOSトランジスタQ12とMOSトランジスタQ21の各ゲートに接続されている。
【0031】
また、MOSトランジスタQ24とMOSトランジスタQ22は、カレントミラーを構成するようになっている。すなわち、MOSトランジスタQ24は、そのゲートとそのドレインとが共通に接続され、その共通接続部がMOSトランジスタQ22のゲートに接続されている。
なお、この第2実施形態の他の部分の構成は、図1の第1実施形態の構成と同様であるので、同一の構成要素には同一の符号を付して、その構成の説明は省略する。
【0032】
次に、このような構成からなる第2実施形態の動作について、図2を参照して説明する。
この第2の実施形態では、動作中にはMOSトランジスタQ12のゲートに、バイアス電圧発生回路21からのバイアス電圧Vbが印加される。
そして、スイッチSW11が開状態、スイッチSW12が閉状態にあるときには、MOSトランジスタQ11は、そのゲートがスイッチSW12により接地されてオフ状態となるので、その吸入電流Ioutは流れない。
【0033】
一方、スイッチSW11が閉状態、スイッチSW12が開状態になると、MOSトランジスタQ11のゲートには、MOSトランジスタQ12のソース電圧が印加され、そのゲート電圧Vgは上がる。この結果、MOSトランジスタQ11はオン状態になり、その吸入電流Ioutが流れる。
ところで、上記のように、MOSトランジスタQ24とMOSトランジスタQ22はカレントミラーを構成し、MOSトランジスタQ23とMOSトランジスタQ12もカレントミラーを構成している。
【0034】
このため、MOSトランジスタQ24、Q22の各ゲートには同一の電位が与えられているので、MOSトランジスタQ22には、その両者のトランジスタサイズの比に応じた電流が流れる。
また、MOSトランジスタQ23、Q12のサイズ比を、MOSトランジスタQ24、Q22のサイズ比と同一のサイズ比で構成すると、MOSトランジスタQ23、Q12の各ゲート・ソース電圧Vgsは、等しくなる。MOSトランジスタQ23、Q12の各ゲート電圧が同じことから、MOSトランジスタQ23、Q12のソース電圧が等しくなる。従って、MOSトランジスタQ24、Q11の各ゲート電圧は等しくなって、両トランジスタはカレントミラー関係にあるので、MOSトランジスタQ11に流れる電流Ioutは、次の(4)式で示すようになる。
【0035】
Iout=I×(K1/K2) …(4)
ここで、IはMOSトランジスタQ24に流れる電流であり、K1はMOSトランジスタQ11のトランジスタサイズであり、K2はMOSトランジスタQ24のトランジスタサイズである。
以上説明したように、この第2実施形態では、MOSトランジスタQ11のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、第1実施形態と同様の効果が得られる。
【0036】
また、この第2実施形態では、バイアス電圧発生回路21を設けるとともに、このバイアス電圧発生回路21を構成するMOSトランジスタQ24とMOSトランジスタQ11とがカレントミラー関係を有するように構成した。このため、MOSトランジスタQ11に流れる電流を、MOSトランジスタQ11、Q24とのサイズ比により任意に設定することができる。
【0037】
さらに、この第2実施形態では、MOSトランジスタQ21によって、MOSトランジスタQ11のドレイン電圧を固定しているので、出力端子14の電位が変位するような場合でも、出力電流Ioutの出力端子電圧の依存性を低減できる。
次に、本発明の高速電流スイッチ回路の第3実施形態について、図3を参照して説明する。
【0038】
この高速電流スイッチ回路の第3実施形態は、図1の第1実施形態におけるMOSトランジスタQ12のゲートに印加するバイアス電圧の与え方を具体化するとともに、MOSトランジスタQ11の吸入電流Ioutを後述のようにトランジスタのサイズ比により任意に設定できるようにしたものである。
このため、この第3実施形態では、図1の制御回路11を図3に示す制御回路11Bに置き換えるとともに、バイアス電圧発生回路31を図3に示すように追加するようにしたものであり、以下にその構成を述べる。
【0039】
制御回路11Bは、図3に示すように、図1の制御回路11とその基本的な構成は同様であるが、図1の定電流源I2をMOSトランジスタQ22に置き換え、そのゲートが電源ライン13に接続されている。
バイアス電圧発生回路31は、図3に示すように、N型のMOSトランジスタQ31〜Q34などから構成されている。MOSトランジスタ31とMOSトランジスタQ32とは、電源ライン13とアースとの間に直列に接続され、MOSトランジスタ33とMOSトランジスタQ34とは、電源ライン13とアースとの間に直列に接続されている。
【0040】
MOSトランジスタ31は、そのゲートに所定のバイアス電圧が印加され、定電流源として機能するようになっている。
また、MOSトランジスタQ31とMOSトランジスタ32の共通接続部の電圧をバイアス電圧Vbとして取り出し、このバイアス電圧VbがMOSトランジスタQ33、Q12の各ゲートに印加されるようになっている。従って、MOSトランジスタQ33、Q12は、カレントミラーの関係にある。
【0041】
さらに、MOSトランジスタQ33は、MOSトランジスタQ32による帰還回路を備え、バイアス電圧Vbの安定化を図るようになっている。MOSトランジスタQ33のゲートとアースとの間に、発振防止用のコンデンサC1が接続されている。
また、MOSトランジスタQ34は、そのゲートがMOSトランジスタQ22のゲートと同様に電源ライン13に接続されて、同一の電圧が印加されるようになっている。従って、MOSトランジスタQ34、Q22は、カレントミラーの関係にある。
【0042】
なお、この第3実施形態の他の部分の構成は、図1の第1実施形態の構成と同様であるので、同一の構成要素には同一の符号を付して、その構成の説明は省略する。
次に、このような構成からなる第3実施形態の動作について、図3を参照して説明する。
【0043】
この第3の実施形態では、動作中にはMOSトランジスタQ12のゲートに、バイアス電圧発生回路31からのバイアス電圧Vbが印加される。
そして、スイッチSW11が開状態、スイッチSW12が閉状態にあるときには、MOSトランジスタQ11は、そのゲートがスイッチSW12により接地されてオフ状態となるので、その吸入電流Ioutは流れない。
【0044】
一方、スイッチSW11が閉状態、スイッチSW12が開状態になると、MOSトランジスタQ11のゲートには、MOSトランジスタQ12のソース電圧が印加され、そのゲート電圧Vgは上がる。この結果、MOSトランジスタQ11はオン状態になり、その吸入電流Ioutが流れる。
ところで、上記のように、MOSトランジスタQ34とMOSトランジスタQ22はカレントミラーを構成し、MOSトランジスタQ33とMOSトランジスタQ12もカレントミラーを構成している。
【0045】
このため、MOSトランジスタQ34、Q22の各ゲートには同一の電位が与えられているので、MOSトランジスタQ22には、その両者のトランジスタサイズの比に応じた電流が流れる。
また、MOSトランジスタQ33、Q12のサイズ比を、MOSトランジスタQ34、Q22のサイズ比と同一のサイズ比で構成すると、MOSトランジスタQ33、Q12の各ゲート・ソース電圧Vgsは、等しくなる。MOSトランジスタQ33、Q12の各ゲート電圧が同じことから、MOSトランジスタQ33、Q12のソース電圧が等しくなる。従って、MOSトランジスタQ32、Q11の各ゲート電圧は等しくなって、両トランジスタはカレントミラー関係にあるので、MOSトランジスタQ11に流れる電流Ioutは、次の(5)式で示すようになる。
【0046】
Iout=I×(K1/K3) …(5)
ここで、IはMOSトランジスタQ32に流れる電流であり、K1はMOSトランジスタQ11のトランジスタサイズであり、K3はMOSトランジスタQ32のトランジスタサイズである。
ところで、この第3実施形態では、図3に示すように、MOSトランジスタQ33は、MOSトランジスタQ32による帰還回路を備え、これにより生成するバイアス電圧の安定化を図るようにしているので、これについて説明する。
【0047】
MOSトランジスタQ31、Q32の出力インピーダンスをZo、MOSトランジスタQ32のコンダクタンスをgmとすると、MOSトランジスタQ32などによる開ループの利得Gは、次の(6)式で与えられる。
G=−(gm/Zo) …(6)
この開ループの出力(MOSトランジスタQ33のソース電圧)が変動したとしても、帰還回路のためにその変動が、Zo/gm倍されてMOSトランジスタQ33のゲート側に帰還される。ここで、Zo/gm≪1であり、その帰還量は極めて小さいために、バイアス電圧Vbの変動は極めて小さい。
【0048】
このため、MOSトランジスタQ12のオンオフ時に、MOSトランジスタQ12のゲートに印加されているバイアス電圧Vbの変動が、その帰還回路により抑制される。
以上説明したように、この第3実施形態では、MOSトランジスタQ11のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、第1実施形態と同様の効果が得られる。
【0049】
また、この第3実施形態では、バイアス電圧発生回路31を設けるとともに、このバイアス電圧発生回路31を構成するMOSトランジスタQ32とMOSトランジスタQ11とがカレントミラー関係を有するように構成した。このため、MOSトランジスタQ11に流れる電流を、MOSトランジスタQ11、Q32とのサイズ比により任意に設定することができる。
【0050】
次に、本発明の高速電流スイッチ回路の第4実施形態について、図4を参照して説明する。
上述の第1実施形態から第3実施形態は、例えば図1に示すようにMOSトランジスタQ11がN型からなる電流吸入型であるが、これを電流供給型としたのが第4実施形態である。
【0051】
そこで、第4実施形態では、図4に示すように、図1のN型のMOSトランジスタQ11をP型のMOSトランジスタ41に代えるとともに、図1の制御回路11を11Cのように代えるようにしたものである。
すなわち、制御回路11Cは、P型のMOSトランジスタQ42と、その負荷である定電流源I2によりソースフォロアを形成している。MOSトランジスタQ42には、MOSトランジスタQ42に流れる電流をスイッチング制御するために、MOSトランジスタなどからなるスイッチSW11が接続されている。また、制御回路11Cは、MOSトランジスタ41のゲートを電源ライン13に接続するためのスイッチSW12を含んでいる。
【0052】
さらに詳述すると、MOSトランジスタ42は、そのゲートがバイアス端子12に接続され、そのバイアス端子12に供給されるバイアス電圧Vbがゲートに印加されるようになっている。また、MOSトランジスタQ42は、そのドレインがスイッチSW11を介して接地自在とされ、そのソースが定電流源I2を介して電源ライン13に接続されている。
【0053】
MOSトランジスタQ42のソースが、MOSトランジスタQ41のゲートに接続されるとともに、そのゲートはスイッチSW12を介して電源ライン13に接続自在になっている。MOSトランジスタQ41は、そのドレインが出力端子14に接続されるとともに、そのソースが電源ライン13に接続されている。
なお、定電流源I2は、レベルシフト用に使用しているが、これに代えて抵抗やMOSトランジスタで置き換えることも可能である。
【0054】
このような構成からなる第4実施形態では、制御回路11CのスイッチSW11とスイッチSW12とを交互に閉状態とし、MOSトランジスタQ41のゲート電圧Vgを制御してスイッチング動作させることにより、MOSトランジスタQ41の出力電流Ioutが断続的な電流となる。
ただし、第4実施形態では、MOSトランジスタQ41が電流供給型として機能し、第1実施形態では、MOSトランジスタQ11が電流吸入型として機能するので、この点において両者は異なる。
【0055】
以上説明したように、この第4実施形態によれば、出力トランジスタであるMOSトランジスタQ41のゲート電圧の制御を、ソースフォロアを利用して行うようにしたので、MOSトランジスタQ41に大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
なお、第4実施形態は、図1に示す第1実施形態に相当するものである。しかし、第1実施形態を第2または第3実施形態により具体化したように、第4実施形態について、、第1実施形態を第2または第3実施形態と同様に具体化するよにしても良い。
【0056】
次に、本発明の高周波電流源の実施形態の構成について、図5を参照して説明する。
この高周波電流源の実施形態は、図5に示すように、電流供給型の高速電流スイッチ回路51と、電流吸入型の高速電流スイッチ回路52とを組み合わせて構成し、例えば図7に示すような高周波の電流Ioutを生成するようにしたものである。
【0057】
このため、この実施形態では、高速電流スイッチ回路51には外部からの制御信号(スイッチ信号)をインバータ53を介して供給する一方、高速電流スイッチ回路52にはその制御信号を直接供給するようにし、その制御信号に基づき、高速電流スイッチ回路51が電流の供給時には高速電流スイッチ回路52が電流の吸入を停止し、高速電流スイッチ回路52が電流の吸入時には高速電流スイッチ回路51が電流の供給を停止するようになっている。
【0058】
図6は、図5に示す高周波電流源に係る実施形態の構成を、具体化したものである。
図6に示すように、電流供給型の高速電流スイッチ回路51は、例えば図4に示す高速電流スイッチ回路からなるので、その構成の説明は省略する。また、電流吸入型の高速電流スイッチ回路52は、例えば図1に示す高速電流スイッチ回路からなるので、その構成の説明は省略する。
【0059】
そして、この実施形態では、図6に示すように、高速電流スイッチ51を構成するMOSトランジスタQ41のドレインと、高速電流スイッチ52を構成するMOSトランジスタQ11のドレインとが、共通の出力端子14に共通接続され、MOSトランジスタQ41、Q11に流れる電流を出力端子14から交互に出力するようになっている(図7参照)。
【0060】
このような構成からなる高周波電流源の実施形態では、高速でスイッチング動作する電流供給型と電流吸入型の高速電流スイッチ回路51、52を組み合わせるようにしたので、直流成分のない高周波電流を生成できるとともに、その電流値も大きなものを得ることができる。
【0061】
【発明の効果】
以上述べたように、本発明の高速電流スイッチ回路によれば、出力トランジスタの入力電圧の制御を、ソースフォロアを利用して行うようにした。このため、その出力トランジスタに大電流を流すような場合であっても、それを高速でスイッチング動作させることができる。
【0062】
また、本発明の高速電流スイッチ回路では、バイアス電圧発生回路を設けるとともに、このバイアス電圧発生回路に含まれるトランジスタと出力トランジスタとが、カレントミラー関係を有するようにした。従って、この場合には、出力トランジスタに流れる電流を、その両トランジスタのサイズ比により任意に設定することができる。
【0063】
さらに、本発明の高速電流スイッチ回路では、バイアス電圧発生回路が発生バイアス電圧を安定化する安定化回路を含むようにした。従って、この場合には、ソースファロアがオンオフ動作する際に、そのバイアス電圧の変動を抑制することができる。
また、本発明の高周波電流源では、高速でスイッチング動作する電流供給型と電流吸入型の高速電流スイッチ回路を組み合わせるようにしたので、直流成分のない高周波電流を生成できる。
【図面の簡単な説明】
【図1】本発明の高速電流スイッチ回路の第1実施形態の構成を示す回路図である。
【図2】本発明の高速電流スイッチ回路の第2実施形態の構成を示す回路図である。
【図3】本発明の高速電流スイッチ回路の第3実施形態の構成を示す回路図である。
【図4】本発明の高速電流スイッチ回路の第4実施形態の構成を示す回路図である。
【図5】本発明の高周波電流源の実施形態の概略的な構成を示すブロック図である。
【図6】図5の具体的な構成を示す回路図である。
【図7】本発明の高周波電流源の実施形態の出力波形例を示す波形図である。
【図8】第1の従来回路の回路図である。
【図9】図8のスイッチの具体的な構成を示す図である。
【図10】第2の従来回路の回路図である。
【符号の説明】
Q11 MOSトランジスタ(出力トランジスタ)
Q12 MOSトランジスタ
SW11、SW12 スイッチ
I2、13 定電流源
11、11A、11B、11C 制御回路
12 バイアス端子
13 電源ライン
14 出力端子
21、31 バイアス電圧供給回路
51 電流供給型の高速電流スイッチ回路
52 電流吸入型の高速電流スイッチ回路
Claims (5)
- 電流をスイッチングして出力する出力トランジスタと、
前記出力トランジスタを制御する制御回路とを備え、
前記制御回路は、
第1のスイッチと、
入力端子に所定のバイアス電圧が供給され、出力端子が前記出力トランジスタの入力端子に接続され、前記第1のスイッチを介在して電源に接続されるソースフォロアと、
前記出力トランジスタの入力端子を接地状態または所定の電位状態とする第2のスイッチと、を有し、
前記第1及び第2のスイッチを交互に閉状態とし、前記出力トランジスタをスイッチング動作させることを特徴とする高速電流スイッチ回路。 - 前記所定のバイアス電圧を発生するバイアス電圧発生回路を、さらに備えたことを特徴とする請求項1に記載の高速電流スイッチ回路。
- 前記バイアス電圧発生回路に含まれる所定のトランジスタと前記出力トランジスタとが、カレントミラー関係を有するようにしたことを特徴とする請求項2に記載の高速電流スイッチ回路。
- 前記バイアス電圧発生回路は、発生した前記バイアス電圧を安定化する安定化手段を含むようにしたことを特徴とする請求項2または請求項3に記載の高速電流スイッチ回路。
- 請求項1乃至請求項4のいずれかに記載の高速電流スイッチ回路を2つ有し、一方の高速電流スイッチ回路を電流吸入用として構成し、他方の高速電流スイッチ回路を電流供給用として構成し、その両高速電流スイッチ回路を外部からの制御信号により制御して高周波電流を生成するようにしたことを特徴とする高周波電流源。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000388148A JP4212767B2 (ja) | 2000-12-21 | 2000-12-21 | 高速電流スイッチ回路および高周波電流源 |
US10/168,572 US6958631B2 (en) | 2000-12-21 | 2001-12-21 | High-speed current switch circuit |
DE10164923A DE10164923B4 (de) | 2000-12-21 | 2001-12-21 | Hochgeschwindigkeits-Stromschalterschaltung |
KR1020047015126A KR100543844B1 (ko) | 2000-12-21 | 2001-12-21 | 발진기 |
PCT/JP2001/011292 WO2002051009A1 (fr) | 2000-12-21 | 2001-12-21 | Circuit de commutation de courant a grande vitesse |
KR1020027010939A KR100546548B1 (ko) | 2000-12-21 | 2001-12-21 | 고속 전류 스위치 회로 |
KR1020047015125A KR100543843B1 (ko) | 2000-12-21 | 2001-12-21 | 고속 전류 스위치 회로 및 고주파 중첩 회로 |
DE10196994T DE10196994B4 (de) | 2000-12-21 | 2001-12-21 | Hochgeschwindigkeits-Stromschalterschaltung |
US11/211,944 US7332944B2 (en) | 2000-12-21 | 2005-08-26 | Frequency-controllable oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000388148A JP4212767B2 (ja) | 2000-12-21 | 2000-12-21 | 高速電流スイッチ回路および高周波電流源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002190726A JP2002190726A (ja) | 2002-07-05 |
JP4212767B2 true JP4212767B2 (ja) | 2009-01-21 |
Family
ID=18854940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000388148A Expired - Fee Related JP4212767B2 (ja) | 2000-12-21 | 2000-12-21 | 高速電流スイッチ回路および高周波電流源 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6958631B2 (ja) |
JP (1) | JP4212767B2 (ja) |
KR (3) | KR100546548B1 (ja) |
DE (2) | DE10164923B4 (ja) |
WO (1) | WO2002051009A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6954415B2 (en) | 2002-07-03 | 2005-10-11 | Ricoh Company, Ltd. | Light source drive, optical information recording apparatus, and optical information recording method |
JP2004193376A (ja) * | 2002-12-12 | 2004-07-08 | Fuji Xerox Co Ltd | 発光素子駆動装置 |
JP2004356800A (ja) * | 2003-05-28 | 2004-12-16 | Rohm Co Ltd | 発振回路 |
WO2005067379A2 (en) | 2004-01-15 | 2005-07-28 | Technion Research And Development Foundation Ltd. | A test device and method for measuring strength |
US7023241B2 (en) * | 2004-04-14 | 2006-04-04 | Winbond Electronics Corporation | Two-ended voltage level shifter for TFT LCD gate driver |
US7362189B2 (en) * | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
US20050275467A1 (en) * | 2004-05-28 | 2005-12-15 | Takao Kakiuchi | Oscillator |
US7619463B2 (en) * | 2005-02-17 | 2009-11-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Power down circuit |
DE102006000936B4 (de) * | 2006-01-05 | 2009-11-12 | Infineon Technologies Ag | Halbleiterbauelement mit Schutzschaltung gegen Lichtangriffe |
DE102006025374B4 (de) * | 2006-05-31 | 2008-03-13 | Technische Universität Chemnitz | Sperrschicht-Feldeffekttransistor-Anordnung und Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors |
JP4743006B2 (ja) * | 2006-06-15 | 2011-08-10 | パナソニック株式会社 | 半導体集積回路 |
US20080074173A1 (en) * | 2006-09-25 | 2008-03-27 | Avid Electronics Corp. | Current source circuit having a dual loop that is insensitive to supply voltage |
US7889609B2 (en) * | 2006-09-26 | 2011-02-15 | Silicon Core Technology, Inc. | Enhanced linearity DVD writing current circuit |
US7916613B2 (en) * | 2007-01-05 | 2011-03-29 | Silicon Core Technology, Inc. | Higher performance DVD writing current circuit |
WO2011101981A1 (ja) * | 2010-02-19 | 2011-08-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8324957B2 (en) | 2010-07-16 | 2012-12-04 | Linear Technology Corporation | Capacitively coupled switched current source |
JP5674401B2 (ja) * | 2010-09-24 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101730784B1 (ko) | 2010-11-29 | 2017-04-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2013038744A (ja) * | 2011-08-11 | 2013-02-21 | Renesas Electronics Corp | 発振回路及びそれを備えた半導体集積回路 |
US8994433B2 (en) * | 2012-01-13 | 2015-03-31 | Analog Devices, Inc. | Method and apparatus for generating on-chip clock with low power consumption |
US8742803B2 (en) * | 2012-09-26 | 2014-06-03 | Broadcom Corporation | Output driver using low voltage transistors |
US8988131B2 (en) * | 2013-07-19 | 2015-03-24 | Texas Instruments Incorporated | Transistor switch including independent control of turn-on and slew rate |
EP2961246B1 (en) * | 2014-06-26 | 2016-12-21 | Dialog Semiconductor (UK) Limited | LED mains voltage measurement using a current mirror |
US9503100B1 (en) | 2015-10-30 | 2016-11-22 | Texas Instruments Incorporated | Digitally reconfigurable ultra-high precision internal oscillator |
US11349456B2 (en) * | 2017-07-21 | 2022-05-31 | Texas Instruments Incorporated | Ultra-low energy per cycle oscillator topology |
CN107196606B (zh) * | 2017-08-01 | 2023-06-02 | 合肥灿芯科技有限公司 | 一种振荡器 |
CN109004919B (zh) * | 2018-09-30 | 2024-03-22 | 中国电子科技集团公司第四十三研究所 | 基于三角波调制的电流/频率转换电路及转换方法 |
US11095092B2 (en) | 2019-08-09 | 2021-08-17 | Asahi Kasei Microdevices Corporation | Switch circuit and laser irradiation device |
EP4165578A1 (en) * | 2020-05-06 | 2023-04-19 | Kwikclick, LLC | Using a product or service as the start of an mlm tree |
US11796606B2 (en) | 2021-04-20 | 2023-10-24 | Texas Instruments Incorporated | Pin-leakage compensation scheme for external resistor-based oscillators |
US11848645B2 (en) | 2021-04-22 | 2023-12-19 | Texas Instruments Incorporated | Enabling an external resistor for an oscillator |
US11437955B1 (en) * | 2021-08-05 | 2022-09-06 | Texas Instruments Incorporated | Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode |
CN115800976B (zh) * | 2023-02-08 | 2023-05-09 | 鲁欧智造(山东)高端装备科技有限公司 | 一种高速大电流切换电路及其实现方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3638101A (en) * | 1970-06-24 | 1972-01-25 | Hercules Inc | Current or voltage-to-frequency converter using negative feedback |
US4331886A (en) | 1980-06-23 | 1982-05-25 | International Business Machines Corporation | Current switch driving circuit arrangements |
JPH0659024B2 (ja) * | 1985-12-23 | 1994-08-03 | 日本電気株式会社 | 時定数回路 |
JPH01115181A (ja) | 1987-10-28 | 1989-05-08 | Sumitomo Electric Ind Ltd | 半導体レーザの駆動回路 |
DE3803609A1 (de) | 1988-02-06 | 1989-08-17 | Bosch Gmbh Robert | Schaltungsanordnung mit einer in brueckenschaltung betriebenen stroemungssonde |
JP2790215B2 (ja) * | 1988-10-31 | 1998-08-27 | 株式会社日立製作所 | 半導体集積回路装置 |
US5166630A (en) | 1989-05-24 | 1992-11-24 | Motorola, Inc. | Low current switched capacitor circuit |
JP3069373B2 (ja) * | 1990-11-28 | 2000-07-24 | 株式会社日立製作所 | 固体撮像装置の駆動方法 |
JP2743729B2 (ja) | 1992-02-18 | 1998-04-22 | 三菱電機株式会社 | Eclレベル出力回路およびecl/dcflレベル変換入力回路ならびに半導体集積回路装置 |
JPH0685622A (ja) | 1992-09-03 | 1994-03-25 | Fujitsu Ltd | 発振回路 |
US5457433A (en) * | 1993-08-25 | 1995-10-10 | Motorola, Inc. | Low-power inverter for crystal oscillator buffer or the like |
JP2933472B2 (ja) * | 1993-10-04 | 1999-08-16 | 日本電気アイシーマイコンシステム株式会社 | 位相同期回路 |
DE69516767T2 (de) | 1994-02-14 | 2000-11-23 | Koninkl Philips Electronics Nv | Referenzschaltung mit kontrollierter temperaturabhängigkeit |
EP0678983B1 (en) * | 1994-04-22 | 1998-08-26 | STMicroelectronics S.r.l. | Output buffer current slew rate control integrated circuit |
JPH07297709A (ja) | 1994-04-22 | 1995-11-10 | Sony Corp | 信号再生回路 |
US5497127A (en) * | 1994-12-14 | 1996-03-05 | David Sarnoff Research Center, Inc. | Wide frequency range CMOS relaxation oscillator with variable hysteresis |
DE69521028T2 (de) * | 1995-03-29 | 2001-09-06 | Agilent Technologies Inc | Vortreiberschaltung zum rauscharmen Schalten hoher Ströme in einer Last |
US5917346A (en) * | 1997-09-12 | 1999-06-29 | Alfred E. Mann Foundation | Low power current to frequency converter circuit for use in implantable sensors |
US6100725A (en) * | 1998-03-31 | 2000-08-08 | Texas Instruments Incorporated | Apparatus for a reduced propagation delay driver |
US6653886B1 (en) * | 1998-04-03 | 2003-11-25 | Cirrus Logic, Inc. | Power saving amplifier with selectable current levels |
WO1999065144A1 (en) * | 1998-06-12 | 1999-12-16 | South Island Discretes Limited | Gate drive for insulated gate power semiconductors |
US6262609B1 (en) * | 1998-09-11 | 2001-07-17 | Research In Motion Limited | Closed-loop voltage-to-frequency converter |
JP2000252521A (ja) | 1999-02-24 | 2000-09-14 | Nec Corp | 発光素子駆動回路 |
JP2000278105A (ja) | 1999-03-25 | 2000-10-06 | Nec Corp | Pfm変調器 |
GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
-
2000
- 2000-12-21 JP JP2000388148A patent/JP4212767B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-21 KR KR1020027010939A patent/KR100546548B1/ko not_active IP Right Cessation
- 2001-12-21 DE DE10164923A patent/DE10164923B4/de not_active Expired - Fee Related
- 2001-12-21 KR KR1020047015125A patent/KR100543843B1/ko not_active IP Right Cessation
- 2001-12-21 KR KR1020047015126A patent/KR100543844B1/ko not_active IP Right Cessation
- 2001-12-21 WO PCT/JP2001/011292 patent/WO2002051009A1/ja not_active Application Discontinuation
- 2001-12-21 US US10/168,572 patent/US6958631B2/en not_active Expired - Lifetime
- 2001-12-21 DE DE10196994T patent/DE10196994B4/de not_active Expired - Fee Related
-
2005
- 2005-08-26 US US11/211,944 patent/US7332944B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20050280457A1 (en) | 2005-12-22 |
DE10196994T1 (de) | 2003-11-13 |
KR100543844B1 (ko) | 2006-01-23 |
US6958631B2 (en) | 2005-10-25 |
US20020190779A1 (en) | 2002-12-19 |
DE10196994B4 (de) | 2006-06-29 |
DE10164923B4 (de) | 2010-04-15 |
WO2002051009A1 (fr) | 2002-06-27 |
KR20020079886A (ko) | 2002-10-19 |
KR100543843B1 (ko) | 2006-01-23 |
KR20040088591A (ko) | 2004-10-16 |
KR20040093190A (ko) | 2004-11-04 |
JP2002190726A (ja) | 2002-07-05 |
US7332944B2 (en) | 2008-02-19 |
KR100546548B1 (ko) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4212767B2 (ja) | 高速電流スイッチ回路および高周波電流源 | |
US5777515A (en) | Operational amplifier apparatus | |
US5796767A (en) | Driver circuit of light-emitting device | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
US5640122A (en) | Circuit for providing a bias voltage compensated for p-channel transistor variations | |
JPH0677741A (ja) | Mosパワートランジスタの最大電流を制御するための回路 | |
JPH05243654A (ja) | 半導体発光素子の駆動回路 | |
JP2002328732A (ja) | 基準電圧発生回路 | |
JPH057931B2 (ja) | ||
US8040168B2 (en) | Charge pump circuit | |
US7288993B2 (en) | Small signal amplifier with large signal output boost stage | |
US7245165B2 (en) | Turn-on bus transmitter with controlled slew rate | |
JP3666377B2 (ja) | 演算増幅器 | |
KR100205506B1 (ko) | 스위치가능한 전류-기준전압 발생기 | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
JPH088456B2 (ja) | ドライバ回路 | |
JP3085803B2 (ja) | 差動電流源回路 | |
KR987001154A (ko) | 증폭기 | |
US5864245A (en) | Output circuit with overvoltage protection | |
US10095260B2 (en) | Start-up circuit arranged to initialize a circuit portion | |
JP2001036186A (ja) | 半導体レーザ駆動回路 | |
JP2570185B2 (ja) | サンプルホールド回路 | |
JP3386661B2 (ja) | 出力バッファ | |
JP4790306B2 (ja) | レーザダイオード駆動回路 | |
JP2002232239A (ja) | 演算増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |