JP2002190726A - 高速電流スイッチ回路および高周波電流源 - Google Patents
高速電流スイッチ回路および高周波電流源Info
- Publication number
- JP2002190726A JP2002190726A JP2000388148A JP2000388148A JP2002190726A JP 2002190726 A JP2002190726 A JP 2002190726A JP 2000388148 A JP2000388148 A JP 2000388148A JP 2000388148 A JP2000388148 A JP 2000388148A JP 2002190726 A JP2002190726 A JP 2002190726A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- current
- switch
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 8
- 230000005283 ground state Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 出力トランジスタに大電流を流すような場合
であっても、それを高速でスイッチング動作できるよう
にした高速電流スイッチ回路の提供。 【解決手段】 この発明は、電流をスイッチングして出
力するＮ型のＭＯＳトランジスタＱ１１と、このＭＯＳ
トランジスタＱ１１をスイッチング制御する制御回路１
１とを備えている。制御回路１１は、Ｎ型のＭＯＳトラ
ンジスタＱ１２と、その負荷である定電流源Ｉ２により
ソースフォロアを形成している。ＭＯＳトランジスタＱ
１２には、ＭＯＳトランジスタＱ１２に流れる電流をス
イッチング制御するために、スイッチＳＷ１１が接続さ
れている。また、制御回路１１は、ＭＯＳトランジスタ
１１のゲートを接地自在なスイッチＳＷ１２を含んでい
る。ＭＯＳトランジスタＱ１２のソースは、ＭＯＳトラ
ンジスタＱ１１のゲートに接続されている。
であっても、それを高速でスイッチング動作できるよう
にした高速電流スイッチ回路の提供。 【解決手段】 この発明は、電流をスイッチングして出
力するＮ型のＭＯＳトランジスタＱ１１と、このＭＯＳ
トランジスタＱ１１をスイッチング制御する制御回路１
１とを備えている。制御回路１１は、Ｎ型のＭＯＳトラ
ンジスタＱ１２と、その負荷である定電流源Ｉ２により
ソースフォロアを形成している。ＭＯＳトランジスタＱ
１２には、ＭＯＳトランジスタＱ１２に流れる電流をス
イッチング制御するために、スイッチＳＷ１１が接続さ
れている。また、制御回路１１は、ＭＯＳトランジスタ
１１のゲートを接地自在なスイッチＳＷ１２を含んでい
る。ＭＯＳトランジスタＱ１２のソースは、ＭＯＳトラ
ンジスタＱ１１のゲートに接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタをス
イッチングすることにより、そのトランジスタに流れる
電流を高速にスイッチングする高速電流スイッチ回路、
およびそれを利用した高周波電流源に関するものであ
る。また、本発明は、例えば、ＣＤ−Ｒ、ＣＲ−ＲＷ、
ＤＶＤ−ＲＡＭなどの記憶媒体のデータ読み書き装置に
おいて、光ディスクドライブの信号ピックアップ部のＬ
Ｄ（レーザダイオード）駆動用回路などに利用されるも
のである。
イッチングすることにより、そのトランジスタに流れる
電流を高速にスイッチングする高速電流スイッチ回路、
およびそれを利用した高周波電流源に関するものであ
る。また、本発明は、例えば、ＣＤ−Ｒ、ＣＲ−ＲＷ、
ＤＶＤ−ＲＡＭなどの記憶媒体のデータ読み書き装置に
おいて、光ディスクドライブの信号ピックアップ部のＬ
Ｄ（レーザダイオード）駆動用回路などに利用されるも
のである。
【０００２】
【従来の技術】従来からの高速電流スイッチ回路の第１
の例（以下、第１の従来回路）としては、図８に示すも
のが知られている。この第１の従来回路は、出力用のＭ
ＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１のド
レインに接続されるスイッチＳＷ１と、ＭＯＳトランジ
スタＱ１に所定のバイアス電圧を供給するＭＯＳトラン
ジスタＱ２と、ＭＯＳトランジスタＱ２に定電流を供給
する定電流源Ｉ１とを備えている。
の例（以下、第１の従来回路）としては、図８に示すも
のが知られている。この第１の従来回路は、出力用のＭ
ＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１のド
レインに接続されるスイッチＳＷ１と、ＭＯＳトランジ
スタＱ１に所定のバイアス電圧を供給するＭＯＳトラン
ジスタＱ２と、ＭＯＳトランジスタＱ２に定電流を供給
する定電流源Ｉ１とを備えている。
【０００３】スイッチＳＷ１は、図９に示すようにスイ
ッチング用のＭＯＳトランジスタＱ３から構成されてい
る。ＭＯＳトランジスタＱ３は、そのゲートにバッファ
ＢＦを介してスイッチング信号が印加されるようになっ
ている。このような構成からなる第１の従来回路では、
スイッチＳＷ１を開閉制御することにより、ＭＯＳトラ
ンジスタＱ１に流れる電流がスイッチングされる。
ッチング用のＭＯＳトランジスタＱ３から構成されてい
る。ＭＯＳトランジスタＱ３は、そのゲートにバッファ
ＢＦを介してスイッチング信号が印加されるようになっ
ている。このような構成からなる第１の従来回路では、
スイッチＳＷ１を開閉制御することにより、ＭＯＳトラ
ンジスタＱ１に流れる電流がスイッチングされる。
【０００４】一方、従来からの高速電流スイッチ回路の
第２の例（以下、第２の従来回路）として、図１０に示
すものが知られている。この第２の従来回路は、出力用
のＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１
に所定のバイアス電圧を供給するＭＯＳトランジスタＱ
２と、ＭＯＳトランジスタＱ２に定電流を供給する定電
流源Ｉ１とを備えている。そして、ＭＯＳトランジスタ
Ｑ１のゲートとＭＯＳトランジスタＱ２のゲートとをス
イッチＳＷ２介して接続するとともに、ＭＯＳトランジ
スタＱ１のゲートがスイッチＳＷ３を介して接地される
ようになっている。
第２の例（以下、第２の従来回路）として、図１０に示
すものが知られている。この第２の従来回路は、出力用
のＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１
に所定のバイアス電圧を供給するＭＯＳトランジスタＱ
２と、ＭＯＳトランジスタＱ２に定電流を供給する定電
流源Ｉ１とを備えている。そして、ＭＯＳトランジスタ
Ｑ１のゲートとＭＯＳトランジスタＱ２のゲートとをス
イッチＳＷ２介して接続するとともに、ＭＯＳトランジ
スタＱ１のゲートがスイッチＳＷ３を介して接地される
ようになっている。
【０００５】このような構成からなる第２の従来回路で
は、スイッチＳＷ２とスイッチＳＷ３とを交互に閉じる
ことによりＭＯＳトランジスタＱ１のゲートの印加電圧
を制御し、これによりＭＯＳトランジスタＱ１に吸入さ
れる電流Ｉｏｕｔがスイッチングされる。すなわち、ス
イッチＳＷ２を閉状態にするとともにスイッチＳＷ３を
開状態とすることにより、ＭＯＳトランジスタＱ１のゲ
ート電圧をＭＯＳトランジスタＱ２から供給されるバイ
アス供給電圧Ｖｂとして、ＭＯＳトランジスタＱ１をオ
ンとしている。他方、スイッチＳＷ２を開状態にすると
ともにスイッチＳＷ３を閉状態に切り換えることによ
り、ＭＯＳトランジスタＱ１のゲート電圧を接地電位Ｖ
ｓｓとして、ＭＯＳトランジスタＱ１をオフとしてい
る。
は、スイッチＳＷ２とスイッチＳＷ３とを交互に閉じる
ことによりＭＯＳトランジスタＱ１のゲートの印加電圧
を制御し、これによりＭＯＳトランジスタＱ１に吸入さ
れる電流Ｉｏｕｔがスイッチングされる。すなわち、ス
イッチＳＷ２を閉状態にするとともにスイッチＳＷ３を
開状態とすることにより、ＭＯＳトランジスタＱ１のゲ
ート電圧をＭＯＳトランジスタＱ２から供給されるバイ
アス供給電圧Ｖｂとして、ＭＯＳトランジスタＱ１をオ
ンとしている。他方、スイッチＳＷ２を開状態にすると
ともにスイッチＳＷ３を閉状態に切り換えることによ
り、ＭＯＳトランジスタＱ１のゲート電圧を接地電位Ｖ
ｓｓとして、ＭＯＳトランジスタＱ１をオフとしてい
る。
【０００６】
【発明が解決しようとする課題】ところで、第１の従来
回路では、図８に示すように、ＭＯＳトランジスタＱ１
の電流経路にスイッチＳＷ１が挿入されているので、ス
イッチＳＷ１のオン抵抗により電圧降下が生じる。ＭＯ
ＳトランジスタＱ１のドレイン・ソース間の電圧Ｖｄｓ
を必要なだけ確保するには、スイッチＳＷ１のオン抵抗
を小さくする必要がある。
回路では、図８に示すように、ＭＯＳトランジスタＱ１
の電流経路にスイッチＳＷ１が挿入されているので、ス
イッチＳＷ１のオン抵抗により電圧降下が生じる。ＭＯ
ＳトランジスタＱ１のドレイン・ソース間の電圧Ｖｄｓ
を必要なだけ確保するには、スイッチＳＷ１のオン抵抗
を小さくする必要がある。
【０００７】そのためには、スイッチＳＷ１として使用
される図９に示すＭＯＳトランジスタＱ３のサイズ、す
なわちチャネル幅（Ｗ）とチャネル長（Ｌ）の比（Ｗ／
Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジ
スタＱ３のゲート容量Ｃｇが大きくなってしまう。従っ
て、第１の従来回路では、スイッチＳＷ１を高速にスイ
ッチングするのが困難であるという不具合があった。ま
た、スイッチＳＷ１によるチャージインジェクションに
より雑音が発生しやすいという不具合もあった。
される図９に示すＭＯＳトランジスタＱ３のサイズ、す
なわちチャネル幅（Ｗ）とチャネル長（Ｌ）の比（Ｗ／
Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジ
スタＱ３のゲート容量Ｃｇが大きくなってしまう。従っ
て、第１の従来回路では、スイッチＳＷ１を高速にスイ
ッチングするのが困難であるという不具合があった。ま
た、スイッチＳＷ１によるチャージインジェクションに
より雑音が発生しやすいという不具合もあった。
【０００８】他方、第２の従来回路では、ＭＯＳトラン
ジスタＱ１のゲート電圧が、接地電位Ｖｓｓからバイア
ス供給電圧Ｖｂまで立ち上がる立ち上がり時間τは、次
の（１）式により決まる。 τ＝Ｒｏｎ×Ｃｇ …（１） ここで、Ｒｏｎは、スイッチＳＷ２のオン抵抗である。
Ｃｇは、ＭＯＳトランジスタＱ１のゲート容量である。
ジスタＱ１のゲート電圧が、接地電位Ｖｓｓからバイア
ス供給電圧Ｖｂまで立ち上がる立ち上がり時間τは、次
の（１）式により決まる。 τ＝Ｒｏｎ×Ｃｇ …（１） ここで、Ｒｏｎは、スイッチＳＷ２のオン抵抗である。
Ｃｇは、ＭＯＳトランジスタＱ１のゲート容量である。
【０００９】これより、高速に電流をスイッチングさせ
るには、スイッチＳＷ２のオン抵抗Ｒｏｎを小さくする
必要がある。そのためには、スイッチＳＷ２として使用
される図９に示すＭＯＳトランジスタＱ３のサイズ、す
なわちチャネル幅（Ｗ）とチャネル長（Ｌ）の比（Ｗ／
Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジ
スタＱ３のゲート容量Ｃｇが大きくなってしまう。
るには、スイッチＳＷ２のオン抵抗Ｒｏｎを小さくする
必要がある。そのためには、スイッチＳＷ２として使用
される図９に示すＭＯＳトランジスタＱ３のサイズ、す
なわちチャネル幅（Ｗ）とチャネル長（Ｌ）の比（Ｗ／
Ｌ）を大きくせざるを得ず、その結果、ＭＯＳトランジ
スタＱ３のゲート容量Ｃｇが大きくなってしまう。
【００１０】従って、第２の従来回路でもスイッチＳＷ
２を高速にスイッチングするのが困難であるという不具
合があった。また、スイッチＳＷ２によるチャージイン
ジェクションにより、雑音が発生しやすいという不具合
もあった。また、ＭＯＳトランジスタＱ１に大電流を流
す必要がある場合には、ＭＯＳトランジスタＱ１のトラ
ンジスタサイズ（Ｗ／Ｌ）を大きくせざるを得ず、その
結果、ＭＯＳトランジスタＱ１のゲート容量Ｃｇが大き
くなってしまう。その結果、立ち上がり時間τが長くな
り、第２の従来回路でも、ＭＯＳトランジスタＱ１を高
速にスイッチングするのが困難であるという不具合があ
った。
２を高速にスイッチングするのが困難であるという不具
合があった。また、スイッチＳＷ２によるチャージイン
ジェクションにより、雑音が発生しやすいという不具合
もあった。また、ＭＯＳトランジスタＱ１に大電流を流
す必要がある場合には、ＭＯＳトランジスタＱ１のトラ
ンジスタサイズ（Ｗ／Ｌ）を大きくせざるを得ず、その
結果、ＭＯＳトランジスタＱ１のゲート容量Ｃｇが大き
くなってしまう。その結果、立ち上がり時間τが長くな
り、第２の従来回路でも、ＭＯＳトランジスタＱ１を高
速にスイッチングするのが困難であるという不具合があ
った。
【００１１】そこで、本発明の第１の目的は、上記の点
に鑑み、高速に動作できるようにした高速電流スイッチ
回路を提供することにある。さらに、本発明の第２の目
的は、上記の高速電流スイッチ回路を組み合わせること
により、高周波電流を生成するようにした高周波電流源
を提供することにある。
に鑑み、高速に動作できるようにした高速電流スイッチ
回路を提供することにある。さらに、本発明の第２の目
的は、上記の高速電流スイッチ回路を組み合わせること
により、高周波電流を生成するようにした高周波電流源
を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決し、本発
明の第１の目的を達成するために、請求項１〜請求項６
に記載の各発明は以下のように構成した。すなわち、請
求項１に記載の発明は、電流をスイッチングして出力す
る出力トランジスタと、ソースフォロアで形成され、前
記出力トランジスタをスイッチング制御する制御回路と
を備え、前記ソースフォロアの出力端子を前記出力トラ
ンジスタの入力端子に接続するとともに、前記ソースフ
ォロアは第１のスイッチを介在して電源に接続するよう
にしたことを特徴とするものである。
明の第１の目的を達成するために、請求項１〜請求項６
に記載の各発明は以下のように構成した。すなわち、請
求項１に記載の発明は、電流をスイッチングして出力す
る出力トランジスタと、ソースフォロアで形成され、前
記出力トランジスタをスイッチング制御する制御回路と
を備え、前記ソースフォロアの出力端子を前記出力トラ
ンジスタの入力端子に接続するとともに、前記ソースフ
ォロアは第１のスイッチを介在して電源に接続するよう
にしたことを特徴とするものである。
【００１３】請求項２に記載の発明は、請求項１に記載
の高速電流スイッチ回路において、前記出力トランジス
タの入力端子を接地状態または所定の電位状態とする第
２のスイッチを、前記入力端子に設けたことを特徴とす
るものである。請求項３に記載の発明は、請求項１又は
請求項２に記載の高速電流スイッチ回路において、前記
ソースフォロアの入力端子に供給する所定のバイアス電
圧を発生するバイアス電圧発生回路を、さらに備えたこ
とを特徴とするものである。
の高速電流スイッチ回路において、前記出力トランジス
タの入力端子を接地状態または所定の電位状態とする第
２のスイッチを、前記入力端子に設けたことを特徴とす
るものである。請求項３に記載の発明は、請求項１又は
請求項２に記載の高速電流スイッチ回路において、前記
ソースフォロアの入力端子に供給する所定のバイアス電
圧を発生するバイアス電圧発生回路を、さらに備えたこ
とを特徴とするものである。
【００１４】請求項４に記載の発明は、請求項３に記載
の高速電流スイッチ回路において、前記バイアス電圧発
生回路に含まれる所定のトランジスタと前記出力トラン
ジスタとが、カレントミラー関係を有するようにしたこ
とを特徴とするものである。請求項５に記載の発明は、
請求項３または請求項４に記載の高速電流スイッチ回路
において、前記バイアス電圧発生回路は、発生バイアス
電圧を安定化する安定化手段を含むようにしたことを特
徴とするものである。
の高速電流スイッチ回路において、前記バイアス電圧発
生回路に含まれる所定のトランジスタと前記出力トラン
ジスタとが、カレントミラー関係を有するようにしたこ
とを特徴とするものである。請求項５に記載の発明は、
請求項３または請求項４に記載の高速電流スイッチ回路
において、前記バイアス電圧発生回路は、発生バイアス
電圧を安定化する安定化手段を含むようにしたことを特
徴とするものである。
【００１５】このように、本発明の高速電流スイッチ回
路では、出力トランジスタの入力電圧の制御を、ソース
フォロアを利用して行うようにした。このため、その出
力トランジスタに大電流を流すような場合であっても、
それを高速でスイッチング動作させることができる。ま
た、本発明の高速電流スイッチ回路では、バイアス電圧
発生回路を設けるとともに、このバイアス電圧発生回路
に含まれる所定のトランジスタと出力トランジスタと
が、カレントミラー関係を有するようにした。従って、
この場合には、出力トランジスタに流れる電流を、その
両トランジスタのサイズ比により任意に設定することが
できる。
路では、出力トランジスタの入力電圧の制御を、ソース
フォロアを利用して行うようにした。このため、その出
力トランジスタに大電流を流すような場合であっても、
それを高速でスイッチング動作させることができる。ま
た、本発明の高速電流スイッチ回路では、バイアス電圧
発生回路を設けるとともに、このバイアス電圧発生回路
に含まれる所定のトランジスタと出力トランジスタと
が、カレントミラー関係を有するようにした。従って、
この場合には、出力トランジスタに流れる電流を、その
両トランジスタのサイズ比により任意に設定することが
できる。
【００１６】さらに、本発明の高速電流スイッチ回路で
は、バイアス電圧発生回路が発生バイアス電圧を安定化
する安定化手段を含むようにした。従って、この場合に
は、ソースファロアがオンオフ動作する際に、そのバイ
アス電圧の変動を抑制することができる。一方、本発明
の第２の目的を達成するために、請求項６に記載の発明
は以下のように構成した。
は、バイアス電圧発生回路が発生バイアス電圧を安定化
する安定化手段を含むようにした。従って、この場合に
は、ソースファロアがオンオフ動作する際に、そのバイ
アス電圧の変動を抑制することができる。一方、本発明
の第２の目的を達成するために、請求項６に記載の発明
は以下のように構成した。
【００１７】すなわち、請求項６に記載の発明は、請求
項１乃至請求項５のいずれかに記載の高速電流スイッチ
回路を２つ有し、一方の高速電流スイッチ回路を電流吸
入用として構成し、他方の高速電流スイッチ回路を電流
供給用として構成し、その両高速電流スイッチ回路を外
部からの制御信号により制御して高周波電流を生成する
ようにしたことを特徴とするものである。
項１乃至請求項５のいずれかに記載の高速電流スイッチ
回路を２つ有し、一方の高速電流スイッチ回路を電流吸
入用として構成し、他方の高速電流スイッチ回路を電流
供給用として構成し、その両高速電流スイッチ回路を外
部からの制御信号により制御して高周波電流を生成する
ようにしたことを特徴とするものである。
【００１８】このように、本発明の高周波電流源では、
高速でスイッチング動作する電流供給型と電流吸入型の
高速電流スイッチ回路を組み合わせるようにしたので、
直流成分のない高周波電流を生成できる。
高速でスイッチング動作する電流供給型と電流吸入型の
高速電流スイッチ回路を組み合わせるようにしたので、
直流成分のない高周波電流を生成できる。
【００１９】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。本発明の高速電流スイッチ回
路の第１実施形態の構成ついて、図１を参照して説明す
る。この高速電流スイッチ回路の第１実施形態は、図１
に示すように、電流をスイッチングして出力するＮ型の
ＭＯＳトランジスタＱ１１と、このＭＯＳトランジスタ
Ｑ１１をスイッチング制御する制御回路１１とを備えて
いる。
図面を参照して説明する。本発明の高速電流スイッチ回
路の第１実施形態の構成ついて、図１を参照して説明す
る。この高速電流スイッチ回路の第１実施形態は、図１
に示すように、電流をスイッチングして出力するＮ型の
ＭＯＳトランジスタＱ１１と、このＭＯＳトランジスタ
Ｑ１１をスイッチング制御する制御回路１１とを備えて
いる。
【００２０】制御回路１１は、Ｎ型のＭＯＳトランジス
タＱ１２と、その負荷である定電流源Ｉ２によりソース
フォロアを形成している。ＭＯＳトランジスタＱ１２に
は、ＭＯＳトランジスタＱ１２に流れる電流をスイッチ
ング制御するために、ＭＯＳトランジスタなどからなる
スイッチＳＷ１１が接続されている。また、制御回路１
１は、ＭＯＳトランジスタ１１のゲートを接地自在なス
イッチＳＷ１２を含んでいる。
タＱ１２と、その負荷である定電流源Ｉ２によりソース
フォロアを形成している。ＭＯＳトランジスタＱ１２に
は、ＭＯＳトランジスタＱ１２に流れる電流をスイッチ
ング制御するために、ＭＯＳトランジスタなどからなる
スイッチＳＷ１１が接続されている。また、制御回路１
１は、ＭＯＳトランジスタ１１のゲートを接地自在なス
イッチＳＷ１２を含んでいる。
【００２１】さらに詳述すると、ＭＯＳトランジスタ１
２は、そのゲートがバイアス端子１２に接続され、その
バイアス端子１２に供給されるバイアス電圧Ｖｂがゲー
トに印加されるようになっている。また、ＭＯＳトラン
ジスタＱ１２は、そのドレインがスイッチＳＷ１１を介
して電源ライン１３に接続され、そのソースが定電流源
Ｉ２を介して接地されている。
２は、そのゲートがバイアス端子１２に接続され、その
バイアス端子１２に供給されるバイアス電圧Ｖｂがゲー
トに印加されるようになっている。また、ＭＯＳトラン
ジスタＱ１２は、そのドレインがスイッチＳＷ１１を介
して電源ライン１３に接続され、そのソースが定電流源
Ｉ２を介して接地されている。
【００２２】ＭＯＳトランジスタＱ１２のソースが、Ｍ
ＯＳトランジスタＱ１１のゲートに接続されるととも
に、そのゲートはスイッチＳＷ１２を介して接地自在と
なっている。ＭＯＳトランジスタＱ１１は、そのドレイ
ンが出力端子１４に接続されるとともに、そのソースが
接地されている。なお、定電流源Ｉ２は、レベルシフト
用に使用しているが、これに代えて抵抗やＭＯＳトラン
ジスタで置き換えることも可能である。
ＯＳトランジスタＱ１１のゲートに接続されるととも
に、そのゲートはスイッチＳＷ１２を介して接地自在と
なっている。ＭＯＳトランジスタＱ１１は、そのドレイ
ンが出力端子１４に接続されるとともに、そのソースが
接地されている。なお、定電流源Ｉ２は、レベルシフト
用に使用しているが、これに代えて抵抗やＭＯＳトラン
ジスタで置き換えることも可能である。
【００２３】次に、このような構成からなる第１実施形
態の動作について、図１を参照して説明する。この第１
実施形態では、動作中にはＭＯＳトランジスタＱ１２の
ゲートにバイアス電圧Ｖｂが印加される。そして、い
ま、スイッチＳＷ１１が開いた状態にあり、スイッチＳ
Ｗ１２が閉じた状態にあるときには、ＭＯＳトランジス
タＱ１１は、そのゲートがスイッチＳＷ１２により接地
されて０Ｖとなってオフ状態となるので、その出力電流
Ｉｏｕｔは流れない。
態の動作について、図１を参照して説明する。この第１
実施形態では、動作中にはＭＯＳトランジスタＱ１２の
ゲートにバイアス電圧Ｖｂが印加される。そして、い
ま、スイッチＳＷ１１が開いた状態にあり、スイッチＳ
Ｗ１２が閉じた状態にあるときには、ＭＯＳトランジス
タＱ１１は、そのゲートがスイッチＳＷ１２により接地
されて０Ｖとなってオフ状態となるので、その出力電流
Ｉｏｕｔは流れない。
【００２４】一方、スイッチＳＷ１１が閉じた状態とな
り、スイッチＳＷ１２が開いた状態になると、ＭＯＳト
ランジスタＱ１１のゲートには、ＭＯＳトランジスタＱ
１２のソース電圧が印加され、これによりそのゲートに
電荷が供給されてそのゲート電圧Ｖｇは上がる。この結
果、ＭＯＳトランジスタＱ１１はオン状態になり、ＭＯ
ＳトランジスタＱ１１に出力電流Ｉｏｕｔが流れる。
り、スイッチＳＷ１２が開いた状態になると、ＭＯＳト
ランジスタＱ１１のゲートには、ＭＯＳトランジスタＱ
１２のソース電圧が印加され、これによりそのゲートに
電荷が供給されてそのゲート電圧Ｖｇは上がる。この結
果、ＭＯＳトランジスタＱ１１はオン状態になり、ＭＯ
ＳトランジスタＱ１１に出力電流Ｉｏｕｔが流れる。
【００２５】このように、制御回路１１のスイッチＳＷ
１１とスイッチＳＷ１２とを交互に閉状態とし、ＭＯＳ
トランジスタＱ１１のゲート電圧Ｖｇを制御してスイッ
チング動作させることにより、ＭＯＳトランジスタＱ１
１の出力電流Ｉｏｕｔが断続的な電流となる。ここで、
ＭＯＳトランジスタＱ１２の出力インピーダンスＺｏ
は、ＭＯＳトランジスタＱ１２の伝達コンダクンスをｇ
ｍ、その基板効果伝達コンダクタンスをｇｄｓとし、ｇ
ｍ≫ｇｄｓとすると、（２）式のようになる。
１１とスイッチＳＷ１２とを交互に閉状態とし、ＭＯＳ
トランジスタＱ１１のゲート電圧Ｖｇを制御してスイッ
チング動作させることにより、ＭＯＳトランジスタＱ１
１の出力電流Ｉｏｕｔが断続的な電流となる。ここで、
ＭＯＳトランジスタＱ１２の出力インピーダンスＺｏ
は、ＭＯＳトランジスタＱ１２の伝達コンダクンスをｇ
ｍ、その基板効果伝達コンダクタンスをｇｄｓとし、ｇ
ｍ≫ｇｄｓとすると、（２）式のようになる。
【００２６】Ｚｏ≒１／ｇｍ …（２） これより、ＭＯＳトランジスタＱ１１のゲート電圧Ｖｇ
が０Ｖから所定の電位に立ち上がる時間τは、ＭＯＳト
ランジスタＱ１１のゲート容量をＣｇとすれば、次の
（３）式のようになる。 τ＝Ｚｏ×Ｃｇ＝Ｃｇ／ｇｍ …（３） ここで、ＭＯＳトランジスタＱ１２の伝達コンダクタン
スｇｍは容易に大きくすることが可能である。（３）式
を（１）式と比較して、Ｒｏｎを小さくすることが困難
なことに比べ、１／ｇｍは容易に小さくすることができ
る。１／ｇｍ≪Ｒｏｎとなるように回路を構成すれば、
ＭＯＳトランジスタのゲート電圧Ｖｇの立ち上がり時間
τを従来よりも大幅に短くでき、これによりＭＯＳトラ
ンジスタＱ１１が、例えば４００ＭＨｚというように、
高速なスイッチング動作が可能となる。
が０Ｖから所定の電位に立ち上がる時間τは、ＭＯＳト
ランジスタＱ１１のゲート容量をＣｇとすれば、次の
（３）式のようになる。 τ＝Ｚｏ×Ｃｇ＝Ｃｇ／ｇｍ …（３） ここで、ＭＯＳトランジスタＱ１２の伝達コンダクタン
スｇｍは容易に大きくすることが可能である。（３）式
を（１）式と比較して、Ｒｏｎを小さくすることが困難
なことに比べ、１／ｇｍは容易に小さくすることができ
る。１／ｇｍ≪Ｒｏｎとなるように回路を構成すれば、
ＭＯＳトランジスタのゲート電圧Ｖｇの立ち上がり時間
τを従来よりも大幅に短くでき、これによりＭＯＳトラ
ンジスタＱ１１が、例えば４００ＭＨｚというように、
高速なスイッチング動作が可能となる。
【００２７】以上説明したように、この第１実施形態に
よれば、出力トランジスタであるＭＯＳトランジスタＱ
１１のゲート電圧の制御を、ソースフォロアを利用して
行うようにしたので、ＭＯＳトランジスタＱ１１に大電
流を流すような場合であっても、それを高速でスイッチ
ング動作させることができる。次に、本発明の高速電流
スイッチ回路の第２実施形態について、図２を参照して
説明する。
よれば、出力トランジスタであるＭＯＳトランジスタＱ
１１のゲート電圧の制御を、ソースフォロアを利用して
行うようにしたので、ＭＯＳトランジスタＱ１１に大電
流を流すような場合であっても、それを高速でスイッチ
ング動作させることができる。次に、本発明の高速電流
スイッチ回路の第２実施形態について、図２を参照して
説明する。
【００２８】この高速電流スイッチ回路の第２実施形態
は、図１の第１実施形態におけるＭＯＳトランジスタＱ
１２のゲートに印加するバイアス電圧の与え方を具体化
するとともに、ＭＯＳトランジスタＱ１１の吸入電流Ｉ
ｏｕｔを後述のようにトランジスタのサイズ比により任
意に設定できるようにしたものである。このため、この
第２実施形態では、図１の制御回路１１を図２に示す制
御回路１１Ａに置き換えるとともに、バイアス電圧発生
回路２１と、Ｎ型のＭＯＳトランジスタＱ２１とを図２
に示すように追加したものであり、以下にその構成を述
べる。
は、図１の第１実施形態におけるＭＯＳトランジスタＱ
１２のゲートに印加するバイアス電圧の与え方を具体化
するとともに、ＭＯＳトランジスタＱ１１の吸入電流Ｉ
ｏｕｔを後述のようにトランジスタのサイズ比により任
意に設定できるようにしたものである。このため、この
第２実施形態では、図１の制御回路１１を図２に示す制
御回路１１Ａに置き換えるとともに、バイアス電圧発生
回路２１と、Ｎ型のＭＯＳトランジスタＱ２１とを図２
に示すように追加したものであり、以下にその構成を述
べる。
【００２９】制御回路１１Ａは、図２に示すように、図
１の制御回路１１とその基本的な構成は同様であるが、
図１の定電流源Ｉ２をＭＯＳトランジスタＱ２２に置き
換えた点が異なる。ＭＯＳトランジスタＱ２１は、ＭＯ
ＳトランジスタＱ１１のドレイン側に直列接続されるよ
うに、ＭＯＳトランジスタＱ１１のドレインと出力端子
１４との間に挿入されている。
１の制御回路１１とその基本的な構成は同様であるが、
図１の定電流源Ｉ２をＭＯＳトランジスタＱ２２に置き
換えた点が異なる。ＭＯＳトランジスタＱ２１は、ＭＯ
ＳトランジスタＱ１１のドレイン側に直列接続されるよ
うに、ＭＯＳトランジスタＱ１１のドレインと出力端子
１４との間に挿入されている。
【００３０】バイアス電圧発生回路２１は、図２に示す
ように、定電流源Ｉ３、Ｎ型のＭＯＳトランジスタＱ２
３、およびＮ型のＭＯＳトランジスタＱ２４などからな
り、これらが電源ライン１３とアースとの間に直列に接
続されている。そして、ＭＯＳトランジスタＱ２３、Ｍ
ＯＳトランジスタＱ１２、およびＭＯＳトランジスタＱ
２１はカレントミラーを構成するようになっている。す
なわち、ＭＯＳトランジスタＱ２３は、そのゲートとそ
のドレインとが共通に接続され、その共通接続部がＭＯ
ＳトランジスタＱ１２とＭＯＳトランジスタＱ２１の各
ゲートに接続されている。
ように、定電流源Ｉ３、Ｎ型のＭＯＳトランジスタＱ２
３、およびＮ型のＭＯＳトランジスタＱ２４などからな
り、これらが電源ライン１３とアースとの間に直列に接
続されている。そして、ＭＯＳトランジスタＱ２３、Ｍ
ＯＳトランジスタＱ１２、およびＭＯＳトランジスタＱ
２１はカレントミラーを構成するようになっている。す
なわち、ＭＯＳトランジスタＱ２３は、そのゲートとそ
のドレインとが共通に接続され、その共通接続部がＭＯ
ＳトランジスタＱ１２とＭＯＳトランジスタＱ２１の各
ゲートに接続されている。
【００３１】また、ＭＯＳトランジスタＱ２４とＭＯＳ
トランジスタＱ２２は、カレントミラーを構成するよう
になっている。すなわち、ＭＯＳトランジスタＱ２４
は、そのゲートとそのドレインとが共通に接続され、そ
の共通接続部がＭＯＳトランジスタＱ２２のゲートに接
続されている。なお、この第２実施形態の他の部分の構
成は、図１の第１実施形態の構成と同様であるので、同
一の構成要素には同一の符号を付して、その構成の説明
は省略する。
トランジスタＱ２２は、カレントミラーを構成するよう
になっている。すなわち、ＭＯＳトランジスタＱ２４
は、そのゲートとそのドレインとが共通に接続され、そ
の共通接続部がＭＯＳトランジスタＱ２２のゲートに接
続されている。なお、この第２実施形態の他の部分の構
成は、図１の第１実施形態の構成と同様であるので、同
一の構成要素には同一の符号を付して、その構成の説明
は省略する。
【００３２】次に、このような構成からなる第２実施形
態の動作について、図２を参照して説明する。この第２
の実施形態では、動作中にはＭＯＳトランジスタＱ１２
のゲートに、バイアス電圧発生回路２１からのバイアス
電圧Ｖｂが印加される。そして、スイッチＳＷ１１が開
状態、スイッチＳＷ１２が閉状態にあるときには、ＭＯ
ＳトランジスタＱ１１は、そのゲートがスイッチＳＷ１
２により接地されてオフ状態となるので、その吸入電流
Ｉｏｕｔは流れない。
態の動作について、図２を参照して説明する。この第２
の実施形態では、動作中にはＭＯＳトランジスタＱ１２
のゲートに、バイアス電圧発生回路２１からのバイアス
電圧Ｖｂが印加される。そして、スイッチＳＷ１１が開
状態、スイッチＳＷ１２が閉状態にあるときには、ＭＯ
ＳトランジスタＱ１１は、そのゲートがスイッチＳＷ１
２により接地されてオフ状態となるので、その吸入電流
Ｉｏｕｔは流れない。
【００３３】一方、スイッチＳＷ１１が閉状態、スイッ
チＳＷ１２が開状態になると、ＭＯＳトランジスタＱ１
１のゲートには、ＭＯＳトランジスタＱ１２のソース電
圧が印加され、そのゲート電圧Ｖｇは上がる。この結
果、ＭＯＳトランジスタＱ１１はオン状態になり、その
吸入電流Ｉｏｕｔが流れる。ところで、上記のように、
ＭＯＳトランジスタＱ２４とＭＯＳトランジスタＱ２２
はカレントミラーを構成し、ＭＯＳトランジスタＱ２３
とＭＯＳトランジスタＱ１２もカレントミラーを構成し
ている。
チＳＷ１２が開状態になると、ＭＯＳトランジスタＱ１
１のゲートには、ＭＯＳトランジスタＱ１２のソース電
圧が印加され、そのゲート電圧Ｖｇは上がる。この結
果、ＭＯＳトランジスタＱ１１はオン状態になり、その
吸入電流Ｉｏｕｔが流れる。ところで、上記のように、
ＭＯＳトランジスタＱ２４とＭＯＳトランジスタＱ２２
はカレントミラーを構成し、ＭＯＳトランジスタＱ２３
とＭＯＳトランジスタＱ１２もカレントミラーを構成し
ている。
【００３４】このため、ＭＯＳトランジスタＱ２４、Ｑ
２２の各ゲートには同一の電位が与えられているので、
ＭＯＳトランジスタＱ２２には、その両者のトランジス
タサイズの比に応じた電流が流れる。また、ＭＯＳトラ
ンジスタＱ２３、Ｑ１２のサイズ比を、ＭＯＳトランジ
スタＱ２４、Ｑ２２のサイズ比と同一のサイズ比で構成
すると、ＭＯＳトランジスタＱ２３、Ｑ１２の各ゲート
・ソース電圧Ｖｇｓは、等しくなる。ＭＯＳトランジス
タＱ２３、Ｑ１２の各ゲート電圧が同じことから、ＭＯ
ＳトランジスタＱ２３、Ｑ１２のソース電圧が等しくな
る。従って、ＭＯＳトランジスタＱ２４、Ｑ１１の各ゲ
ート電圧は等しくなって、両トランジスタはカレントミ
ラー関係にあるので、ＭＯＳトランジスタＱ１１に流れ
る電流Ｉｏｕｔは、次の（４）式で示すようになる。
２２の各ゲートには同一の電位が与えられているので、
ＭＯＳトランジスタＱ２２には、その両者のトランジス
タサイズの比に応じた電流が流れる。また、ＭＯＳトラ
ンジスタＱ２３、Ｑ１２のサイズ比を、ＭＯＳトランジ
スタＱ２４、Ｑ２２のサイズ比と同一のサイズ比で構成
すると、ＭＯＳトランジスタＱ２３、Ｑ１２の各ゲート
・ソース電圧Ｖｇｓは、等しくなる。ＭＯＳトランジス
タＱ２３、Ｑ１２の各ゲート電圧が同じことから、ＭＯ
ＳトランジスタＱ２３、Ｑ１２のソース電圧が等しくな
る。従って、ＭＯＳトランジスタＱ２４、Ｑ１１の各ゲ
ート電圧は等しくなって、両トランジスタはカレントミ
ラー関係にあるので、ＭＯＳトランジスタＱ１１に流れ
る電流Ｉｏｕｔは、次の（４）式で示すようになる。
【００３５】Ｉｏｕｔ＝Ｉ×（Ｋ１／Ｋ２） …（４） ここで、ＩはＭＯＳトランジスタＱ２４に流れる電流で
あり、Ｋ１はＭＯＳトランジスタＱ１１のトランジスタ
サイズであり、Ｋ２はＭＯＳトランジスタＱ２４のトラ
ンジスタサイズである。以上説明したように、この第２
実施形態では、ＭＯＳトランジスタＱ１１のゲート電圧
の制御を、ソースフォロアを利用して行うようにしたの
で、第１実施形態と同様の効果が得られる。
あり、Ｋ１はＭＯＳトランジスタＱ１１のトランジスタ
サイズであり、Ｋ２はＭＯＳトランジスタＱ２４のトラ
ンジスタサイズである。以上説明したように、この第２
実施形態では、ＭＯＳトランジスタＱ１１のゲート電圧
の制御を、ソースフォロアを利用して行うようにしたの
で、第１実施形態と同様の効果が得られる。
【００３６】また、この第２実施形態では、バイアス電
圧発生回路２１を設けるとともに、このバイアス電圧発
生回路２１を構成するＭＯＳトランジスタＱ２４とＭＯ
ＳトランジスタＱ１１とがカレントミラー関係を有する
ように構成した。このため、ＭＯＳトランジスタＱ１１
に流れる電流を、ＭＯＳトランジスタＱ１１、Ｑ２４と
のサイズ比により任意に設定することができる。
圧発生回路２１を設けるとともに、このバイアス電圧発
生回路２１を構成するＭＯＳトランジスタＱ２４とＭＯ
ＳトランジスタＱ１１とがカレントミラー関係を有する
ように構成した。このため、ＭＯＳトランジスタＱ１１
に流れる電流を、ＭＯＳトランジスタＱ１１、Ｑ２４と
のサイズ比により任意に設定することができる。
【００３７】さらに、この第２実施形態では、ＭＯＳト
ランジスタＱ２１によって、ＭＯＳトランジスタＱ１１
のドレイン電圧を固定しているので、出力端子１４の電
位が変位するような場合でも、出力電流Ｉｏｕｔの出力
端子電圧の依存性を低減できる。次に、本発明の高速電
流スイッチ回路の第３実施形態について、図３を参照し
て説明する。
ランジスタＱ２１によって、ＭＯＳトランジスタＱ１１
のドレイン電圧を固定しているので、出力端子１４の電
位が変位するような場合でも、出力電流Ｉｏｕｔの出力
端子電圧の依存性を低減できる。次に、本発明の高速電
流スイッチ回路の第３実施形態について、図３を参照し
て説明する。
【００３８】この高速電流スイッチ回路の第３実施形態
は、図１の第１実施形態におけるＭＯＳトランジスタＱ
１２のゲートに印加するバイアス電圧の与え方を具体化
するとともに、ＭＯＳトランジスタＱ１１の吸入電流Ｉ
ｏｕｔを後述のようにトランジスタのサイズ比により任
意に設定できるようにしたものである。このため、この
第３実施形態では、図１の制御回路１１を図３に示す制
御回路１１Ｂに置き換えるとともに、バイアス電圧発生
回路３１を図３に示すように追加するようにしたもので
あり、以下にその構成を述べる。
は、図１の第１実施形態におけるＭＯＳトランジスタＱ
１２のゲートに印加するバイアス電圧の与え方を具体化
するとともに、ＭＯＳトランジスタＱ１１の吸入電流Ｉ
ｏｕｔを後述のようにトランジスタのサイズ比により任
意に設定できるようにしたものである。このため、この
第３実施形態では、図１の制御回路１１を図３に示す制
御回路１１Ｂに置き換えるとともに、バイアス電圧発生
回路３１を図３に示すように追加するようにしたもので
あり、以下にその構成を述べる。
【００３９】制御回路１１Ｂは、図３に示すように、図
１の制御回路１１とその基本的な構成は同様であるが、
図１の定電流源Ｉ２をＭＯＳトランジスタＱ２２に置き
換え、そのゲートが電源ライン１３に接続されている。
バイアス電圧発生回路３１は、図３に示すように、Ｎ型
のＭＯＳトランジスタＱ３１〜Ｑ３４などから構成され
ている。ＭＯＳトランジスタ３１とＭＯＳトランジスタ
Ｑ３２とは、電源ライン１３とアースとの間に直列に接
続され、ＭＯＳトランジスタ３３とＭＯＳトランジスタ
Ｑ３４とは、電源ライン１３とアースとの間に直列に接
続されている。
１の制御回路１１とその基本的な構成は同様であるが、
図１の定電流源Ｉ２をＭＯＳトランジスタＱ２２に置き
換え、そのゲートが電源ライン１３に接続されている。
バイアス電圧発生回路３１は、図３に示すように、Ｎ型
のＭＯＳトランジスタＱ３１〜Ｑ３４などから構成され
ている。ＭＯＳトランジスタ３１とＭＯＳトランジスタ
Ｑ３２とは、電源ライン１３とアースとの間に直列に接
続され、ＭＯＳトランジスタ３３とＭＯＳトランジスタ
Ｑ３４とは、電源ライン１３とアースとの間に直列に接
続されている。
【００４０】ＭＯＳトランジスタ３１は、そのゲートに
所定のバイアス電圧が印加され、定電流源として機能す
るようになっている。また、ＭＯＳトランジスタＱ３１
とＭＯＳトランジスタ３２の共通接続部の電圧をバイア
ス電圧Ｖｂとして取り出し、このバイアス電圧ＶｂがＭ
ＯＳトランジスタＱ３３、Ｑ１２の各ゲートに印加され
るようになっている。従って、ＭＯＳトランジスタＱ３
３、Ｑ１２は、カレントミラーの関係にある。
所定のバイアス電圧が印加され、定電流源として機能す
るようになっている。また、ＭＯＳトランジスタＱ３１
とＭＯＳトランジスタ３２の共通接続部の電圧をバイア
ス電圧Ｖｂとして取り出し、このバイアス電圧ＶｂがＭ
ＯＳトランジスタＱ３３、Ｑ１２の各ゲートに印加され
るようになっている。従って、ＭＯＳトランジスタＱ３
３、Ｑ１２は、カレントミラーの関係にある。
【００４１】さらに、ＭＯＳトランジスタＱ３３は、Ｍ
ＯＳトランジスタＱ３２による帰還回路を備え、バイア
ス電圧Ｖｂの安定化を図るようになっている。ＭＯＳト
ランジスタＱ３３のゲートとアースとの間に、発振防止
用のコンデンサＣ１が接続されている。また、ＭＯＳト
ランジスタＱ３４は、そのゲートがＭＯＳトランジスタ
Ｑ２２のゲートと同様に電源ライン１３に接続されて、
同一の電圧が印加されるようになっている。従って、Ｍ
ＯＳトランジスタＱ３４、Ｑ２２は、カレントミラーの
関係にある。
ＯＳトランジスタＱ３２による帰還回路を備え、バイア
ス電圧Ｖｂの安定化を図るようになっている。ＭＯＳト
ランジスタＱ３３のゲートとアースとの間に、発振防止
用のコンデンサＣ１が接続されている。また、ＭＯＳト
ランジスタＱ３４は、そのゲートがＭＯＳトランジスタ
Ｑ２２のゲートと同様に電源ライン１３に接続されて、
同一の電圧が印加されるようになっている。従って、Ｍ
ＯＳトランジスタＱ３４、Ｑ２２は、カレントミラーの
関係にある。
【００４２】なお、この第３実施形態の他の部分の構成
は、図１の第１実施形態の構成と同様であるので、同一
の構成要素には同一の符号を付して、その構成の説明は
省略する。次に、このような構成からなる第３実施形態
の動作について、図３を参照して説明する。
は、図１の第１実施形態の構成と同様であるので、同一
の構成要素には同一の符号を付して、その構成の説明は
省略する。次に、このような構成からなる第３実施形態
の動作について、図３を参照して説明する。
【００４３】この第３の実施形態では、動作中にはＭＯ
ＳトランジスタＱ１２のゲートに、バイアス電圧発生回
路３１からのバイアス電圧Ｖｂが印加される。そして、
スイッチＳＷ１１が開状態、スイッチＳＷ１２が閉状態
にあるときには、ＭＯＳトランジスタＱ１１は、そのゲ
ートがスイッチＳＷ１２により接地されてオフ状態とな
るので、その吸入電流Ｉｏｕｔは流れない。
ＳトランジスタＱ１２のゲートに、バイアス電圧発生回
路３１からのバイアス電圧Ｖｂが印加される。そして、
スイッチＳＷ１１が開状態、スイッチＳＷ１２が閉状態
にあるときには、ＭＯＳトランジスタＱ１１は、そのゲ
ートがスイッチＳＷ１２により接地されてオフ状態とな
るので、その吸入電流Ｉｏｕｔは流れない。
【００４４】一方、スイッチＳＷ１１が閉状態、スイッ
チＳＷ１２が開状態になると、ＭＯＳトランジスタＱ１
１のゲートには、ＭＯＳトランジスタＱ１２のソース電
圧が印加され、そのゲート電圧Ｖｇは上がる。この結
果、ＭＯＳトランジスタＱ１１はオン状態になり、その
吸入電流Ｉｏｕｔが流れる。ところで、上記のように、
ＭＯＳトランジスタＱ３４とＭＯＳトランジスタＱ２２
はカレントミラーを構成し、ＭＯＳトランジスタＱ３３
とＭＯＳトランジスタＱ１２もカレントミラーを構成し
ている。
チＳＷ１２が開状態になると、ＭＯＳトランジスタＱ１
１のゲートには、ＭＯＳトランジスタＱ１２のソース電
圧が印加され、そのゲート電圧Ｖｇは上がる。この結
果、ＭＯＳトランジスタＱ１１はオン状態になり、その
吸入電流Ｉｏｕｔが流れる。ところで、上記のように、
ＭＯＳトランジスタＱ３４とＭＯＳトランジスタＱ２２
はカレントミラーを構成し、ＭＯＳトランジスタＱ３３
とＭＯＳトランジスタＱ１２もカレントミラーを構成し
ている。
【００４５】このため、ＭＯＳトランジスタＱ３４、Ｑ
２２の各ゲートには同一の電位が与えられているので、
ＭＯＳトランジスタＱ２２には、その両者のトランジス
タサイズの比に応じた電流が流れる。また、ＭＯＳトラ
ンジスタＱ３３、Ｑ１２のサイズ比を、ＭＯＳトランジ
スタＱ３４、Ｑ２２のサイズ比と同一のサイズ比で構成
すると、ＭＯＳトランジスタＱ３３、Ｑ１２の各ゲート
・ソース電圧Ｖｇｓは、等しくなる。ＭＯＳトランジス
タＱ３３、Ｑ１２の各ゲート電圧が同じことから、ＭＯ
ＳトランジスタＱ３３、Ｑ１２のソース電圧が等しくな
る。従って、ＭＯＳトランジスタＱ３２、Ｑ１１の各ゲ
ート電圧は等しくなって、両トランジスタはカレントミ
ラー関係にあるので、ＭＯＳトランジスタＱ１１に流れ
る電流Ｉｏｕｔは、次の（５）式で示すようになる。
２２の各ゲートには同一の電位が与えられているので、
ＭＯＳトランジスタＱ２２には、その両者のトランジス
タサイズの比に応じた電流が流れる。また、ＭＯＳトラ
ンジスタＱ３３、Ｑ１２のサイズ比を、ＭＯＳトランジ
スタＱ３４、Ｑ２２のサイズ比と同一のサイズ比で構成
すると、ＭＯＳトランジスタＱ３３、Ｑ１２の各ゲート
・ソース電圧Ｖｇｓは、等しくなる。ＭＯＳトランジス
タＱ３３、Ｑ１２の各ゲート電圧が同じことから、ＭＯ
ＳトランジスタＱ３３、Ｑ１２のソース電圧が等しくな
る。従って、ＭＯＳトランジスタＱ３２、Ｑ１１の各ゲ
ート電圧は等しくなって、両トランジスタはカレントミ
ラー関係にあるので、ＭＯＳトランジスタＱ１１に流れ
る電流Ｉｏｕｔは、次の（５）式で示すようになる。
【００４６】Ｉｏｕｔ＝Ｉ×（Ｋ１／Ｋ３） …（５） ここで、ＩはＭＯＳトランジスタＱ３２に流れる電流で
あり、Ｋ１はＭＯＳトランジスタＱ１１のトランジスタ
サイズであり、Ｋ３はＭＯＳトランジスタＱ３２のトラ
ンジスタサイズである。ところで、この第３実施形態で
は、図３に示すように、ＭＯＳトランジスタＱ３３は、
ＭＯＳトランジスタＱ３２による帰還回路を備え、これ
により生成するバイアス電圧の安定化を図るようにして
いるので、これについて説明する。
あり、Ｋ１はＭＯＳトランジスタＱ１１のトランジスタ
サイズであり、Ｋ３はＭＯＳトランジスタＱ３２のトラ
ンジスタサイズである。ところで、この第３実施形態で
は、図３に示すように、ＭＯＳトランジスタＱ３３は、
ＭＯＳトランジスタＱ３２による帰還回路を備え、これ
により生成するバイアス電圧の安定化を図るようにして
いるので、これについて説明する。
【００４７】ＭＯＳトランジスタＱ３１、Ｑ３２の出力
インピーダンスをＺｏ、ＭＯＳトランジスタＱ３２のコ
ンダクタンスをｇｍとすると、ＭＯＳトランジスタＱ３
２などによる開ループの利得Ｇは、次の（６）式で与え
られる。 Ｇ＝−（ｇｍ／Ｚｏ） …（６） この開ループの出力（ＭＯＳトランジスタＱ３３のソー
ス電圧）が変動したとしても、帰還回路のためにその変
動が、Ｚｏ／ｇｍ倍されてＭＯＳトランジスタＱ３３の
ゲート側に帰還される。ここで、Ｚｏ／ｇｍ≪１であ
り、その帰還量は極めて小さいために、バイアス電圧Ｖ
ｂの変動は極めて小さい。
インピーダンスをＺｏ、ＭＯＳトランジスタＱ３２のコ
ンダクタンスをｇｍとすると、ＭＯＳトランジスタＱ３
２などによる開ループの利得Ｇは、次の（６）式で与え
られる。 Ｇ＝−（ｇｍ／Ｚｏ） …（６） この開ループの出力（ＭＯＳトランジスタＱ３３のソー
ス電圧）が変動したとしても、帰還回路のためにその変
動が、Ｚｏ／ｇｍ倍されてＭＯＳトランジスタＱ３３の
ゲート側に帰還される。ここで、Ｚｏ／ｇｍ≪１であ
り、その帰還量は極めて小さいために、バイアス電圧Ｖ
ｂの変動は極めて小さい。
【００４８】このため、ＭＯＳトランジスタＱ１２のオ
ンオフ時に、ＭＯＳトランジスタＱ１２のゲートに印加
されているバイアス電圧Ｖｂの変動が、その帰還回路に
より抑制される。以上説明したように、この第３実施形
態では、ＭＯＳトランジスタＱ１１のゲート電圧の制御
を、ソースフォロアを利用して行うようにしたので、第
１実施形態と同様の効果が得られる。
ンオフ時に、ＭＯＳトランジスタＱ１２のゲートに印加
されているバイアス電圧Ｖｂの変動が、その帰還回路に
より抑制される。以上説明したように、この第３実施形
態では、ＭＯＳトランジスタＱ１１のゲート電圧の制御
を、ソースフォロアを利用して行うようにしたので、第
１実施形態と同様の効果が得られる。
【００４９】また、この第３実施形態では、バイアス電
圧発生回路３１を設けるとともに、このバイアス電圧発
生回路３１を構成するＭＯＳトランジスタＱ３２とＭＯ
ＳトランジスタＱ１１とがカレントミラー関係を有する
ように構成した。このため、ＭＯＳトランジスタＱ１１
に流れる電流を、ＭＯＳトランジスタＱ１１、Ｑ３２と
のサイズ比により任意に設定することができる。
圧発生回路３１を設けるとともに、このバイアス電圧発
生回路３１を構成するＭＯＳトランジスタＱ３２とＭＯ
ＳトランジスタＱ１１とがカレントミラー関係を有する
ように構成した。このため、ＭＯＳトランジスタＱ１１
に流れる電流を、ＭＯＳトランジスタＱ１１、Ｑ３２と
のサイズ比により任意に設定することができる。
【００５０】次に、本発明の高速電流スイッチ回路の第
４実施形態について、図４を参照して説明する。上述の
第１実施形態から第３実施形態は、例えば図１に示すよ
うにＭＯＳトランジスタＱ１１がＮ型からなる電流吸入
型であるが、これを電流供給型としたのが第４実施形態
である。
４実施形態について、図４を参照して説明する。上述の
第１実施形態から第３実施形態は、例えば図１に示すよ
うにＭＯＳトランジスタＱ１１がＮ型からなる電流吸入
型であるが、これを電流供給型としたのが第４実施形態
である。
【００５１】そこで、第４実施形態では、図４に示すよ
うに、図１のＮ型のＭＯＳトランジスタＱ１１をＰ型の
ＭＯＳトランジスタ４１に代えるとともに、図１の制御
回路１１を１１Ｃのように代えるようにしたものであ
る。すなわち、制御回路１１Ｃは、Ｐ型のＭＯＳトラン
ジスタＱ４２と、その負荷である定電流源Ｉ２によりソ
ースフォロアを形成している。ＭＯＳトランジスタＱ４
２には、ＭＯＳトランジスタＱ４２に流れる電流をスイ
ッチング制御するために、ＭＯＳトランジスタなどから
なるスイッチＳＷ１１が接続されている。また、制御回
路１１Ｃは、ＭＯＳトランジスタ４１のゲートを電源ラ
イン１３に接続するためのスイッチＳＷ１２を含んでい
る。
うに、図１のＮ型のＭＯＳトランジスタＱ１１をＰ型の
ＭＯＳトランジスタ４１に代えるとともに、図１の制御
回路１１を１１Ｃのように代えるようにしたものであ
る。すなわち、制御回路１１Ｃは、Ｐ型のＭＯＳトラン
ジスタＱ４２と、その負荷である定電流源Ｉ２によりソ
ースフォロアを形成している。ＭＯＳトランジスタＱ４
２には、ＭＯＳトランジスタＱ４２に流れる電流をスイ
ッチング制御するために、ＭＯＳトランジスタなどから
なるスイッチＳＷ１１が接続されている。また、制御回
路１１Ｃは、ＭＯＳトランジスタ４１のゲートを電源ラ
イン１３に接続するためのスイッチＳＷ１２を含んでい
る。
【００５２】さらに詳述すると、ＭＯＳトランジスタ４
２は、そのゲートがバイアス端子１２に接続され、その
バイアス端子１２に供給されるバイアス電圧Ｖｂがゲー
トに印加されるようになっている。また、ＭＯＳトラン
ジスタＱ４２は、そのドレインがスイッチＳＷ１１を介
して接地自在とされ、そのソースが定電流源Ｉ２を介し
て電源ライン１３に接続されている。
２は、そのゲートがバイアス端子１２に接続され、その
バイアス端子１２に供給されるバイアス電圧Ｖｂがゲー
トに印加されるようになっている。また、ＭＯＳトラン
ジスタＱ４２は、そのドレインがスイッチＳＷ１１を介
して接地自在とされ、そのソースが定電流源Ｉ２を介し
て電源ライン１３に接続されている。
【００５３】ＭＯＳトランジスタＱ４２のソースが、Ｍ
ＯＳトランジスタＱ４１のゲートに接続されるととも
に、そのゲートはスイッチＳＷ１２を介して電源ライン
１３に接続自在になっている。ＭＯＳトランジスタＱ４
１は、そのドレインが出力端子１４に接続されるととも
に、そのソースが電源ライン１３に接続されている。な
お、定電流源Ｉ２は、レベルシフト用に使用している
が、これに代えて抵抗やＭＯＳトランジスタで置き換え
ることも可能である。
ＯＳトランジスタＱ４１のゲートに接続されるととも
に、そのゲートはスイッチＳＷ１２を介して電源ライン
１３に接続自在になっている。ＭＯＳトランジスタＱ４
１は、そのドレインが出力端子１４に接続されるととも
に、そのソースが電源ライン１３に接続されている。な
お、定電流源Ｉ２は、レベルシフト用に使用している
が、これに代えて抵抗やＭＯＳトランジスタで置き換え
ることも可能である。
【００５４】このような構成からなる第４実施形態で
は、制御回路１１ＣのスイッチＳＷ１１とスイッチＳＷ
１２とを交互に閉状態とし、ＭＯＳトランジスタＱ４１
のゲート電圧Ｖｇを制御してスイッチング動作させるこ
とにより、ＭＯＳトランジスタＱ４１の出力電流Ｉｏｕ
ｔが断続的な電流となる。ただし、第４実施形態では、
ＭＯＳトランジスタＱ４１が電流供給型として機能し、
第１実施形態では、ＭＯＳトランジスタＱ１１が電流吸
入型として機能するので、この点において両者は異な
る。
は、制御回路１１ＣのスイッチＳＷ１１とスイッチＳＷ
１２とを交互に閉状態とし、ＭＯＳトランジスタＱ４１
のゲート電圧Ｖｇを制御してスイッチング動作させるこ
とにより、ＭＯＳトランジスタＱ４１の出力電流Ｉｏｕ
ｔが断続的な電流となる。ただし、第４実施形態では、
ＭＯＳトランジスタＱ４１が電流供給型として機能し、
第１実施形態では、ＭＯＳトランジスタＱ１１が電流吸
入型として機能するので、この点において両者は異な
る。
【００５５】以上説明したように、この第４実施形態に
よれば、出力トランジスタであるＭＯＳトランジスタＱ
４１のゲート電圧の制御を、ソースフォロアを利用して
行うようにしたので、ＭＯＳトランジスタＱ４１に大電
流を流すような場合であっても、それを高速でスイッチ
ング動作させることができる。なお、第４実施形態は、
図１に示す第１実施形態に相当するものである。しか
し、第１実施形態を第２または第３実施形態により具体
化したように、第４実施形態について、、第１実施形態
を第２または第３実施形態と同様に具体化するよにして
も良い。
よれば、出力トランジスタであるＭＯＳトランジスタＱ
４１のゲート電圧の制御を、ソースフォロアを利用して
行うようにしたので、ＭＯＳトランジスタＱ４１に大電
流を流すような場合であっても、それを高速でスイッチ
ング動作させることができる。なお、第４実施形態は、
図１に示す第１実施形態に相当するものである。しか
し、第１実施形態を第２または第３実施形態により具体
化したように、第４実施形態について、、第１実施形態
を第２または第３実施形態と同様に具体化するよにして
も良い。
【００５６】次に、本発明の高周波電流源の実施形態の
構成について、図５を参照して説明する。この高周波電
流源の実施形態は、図５に示すように、電流供給型の高
速電流スイッチ回路５１と、電流吸入型の高速電流スイ
ッチ回路５２とを組み合わせて構成し、例えば図７に示
すような高周波の電流Ｉｏｕｔを生成するようにしたも
のである。
構成について、図５を参照して説明する。この高周波電
流源の実施形態は、図５に示すように、電流供給型の高
速電流スイッチ回路５１と、電流吸入型の高速電流スイ
ッチ回路５２とを組み合わせて構成し、例えば図７に示
すような高周波の電流Ｉｏｕｔを生成するようにしたも
のである。
【００５７】このため、この実施形態では、高速電流ス
イッチ回路５１には外部からの制御信号（スイッチ信
号）をインバータ５３を介して供給する一方、高速電流
スイッチ回路５２にはその制御信号を直接供給するよう
にし、その制御信号に基づき、高速電流スイッチ回路５
１が電流の供給時には高速電流スイッチ回路５２が電流
の吸入を停止し、高速電流スイッチ回路５２が電流の吸
入時には高速電流スイッチ回路５１が電流の供給を停止
するようになっている。
イッチ回路５１には外部からの制御信号（スイッチ信
号）をインバータ５３を介して供給する一方、高速電流
スイッチ回路５２にはその制御信号を直接供給するよう
にし、その制御信号に基づき、高速電流スイッチ回路５
１が電流の供給時には高速電流スイッチ回路５２が電流
の吸入を停止し、高速電流スイッチ回路５２が電流の吸
入時には高速電流スイッチ回路５１が電流の供給を停止
するようになっている。
【００５８】図６は、図５に示す高周波電流源に係る実
施形態の構成を、具体化したものである。図６に示すよ
うに、電流供給型の高速電流スイッチ回路５１は、例え
ば図４に示す高速電流スイッチ回路からなるので、その
構成の説明は省略する。また、電流吸入型の高速電流ス
イッチ回路５２は、例えば図１に示す高速電流スイッチ
回路からなるので、その構成の説明は省略する。
施形態の構成を、具体化したものである。図６に示すよ
うに、電流供給型の高速電流スイッチ回路５１は、例え
ば図４に示す高速電流スイッチ回路からなるので、その
構成の説明は省略する。また、電流吸入型の高速電流ス
イッチ回路５２は、例えば図１に示す高速電流スイッチ
回路からなるので、その構成の説明は省略する。
【００５９】そして、この実施形態では、図６に示すよ
うに、高速電流スイッチ５１を構成するＭＯＳトランジ
スタＱ４１のドレインと、高速電流スイッチ５２を構成
するＭＯＳトランジスタＱ１１のドレインとが、共通の
出力端子１４に共通接続され、ＭＯＳトランジスタＱ４
１、Ｑ１１に流れる電流を出力端子１４から交互に出力
するようになっている（図７参照）。
うに、高速電流スイッチ５１を構成するＭＯＳトランジ
スタＱ４１のドレインと、高速電流スイッチ５２を構成
するＭＯＳトランジスタＱ１１のドレインとが、共通の
出力端子１４に共通接続され、ＭＯＳトランジスタＱ４
１、Ｑ１１に流れる電流を出力端子１４から交互に出力
するようになっている（図７参照）。
【００６０】このような構成からなる高周波電流源の実
施形態では、高速でスイッチング動作する電流供給型と
電流吸入型の高速電流スイッチ回路５１、５２を組み合
わせるようにしたので、直流成分のない高周波電流を生
成できるとともに、その電流値も大きなものを得ること
ができる。
施形態では、高速でスイッチング動作する電流供給型と
電流吸入型の高速電流スイッチ回路５１、５２を組み合
わせるようにしたので、直流成分のない高周波電流を生
成できるとともに、その電流値も大きなものを得ること
ができる。
【００６１】
【発明の効果】以上述べたように、本発明の高速電流ス
イッチ回路によれば、出力トランジスタの入力電圧の制
御を、ソースフォロアを利用して行うようにした。この
ため、その出力トランジスタに大電流を流すような場合
であっても、それを高速でスイッチング動作させること
ができる。
イッチ回路によれば、出力トランジスタの入力電圧の制
御を、ソースフォロアを利用して行うようにした。この
ため、その出力トランジスタに大電流を流すような場合
であっても、それを高速でスイッチング動作させること
ができる。
【００６２】また、本発明の高速電流スイッチ回路で
は、バイアス電圧発生回路を設けるとともに、このバイ
アス電圧発生回路に含まれるトランジスタと出力トラン
ジスタとが、カレントミラー関係を有するようにした。
従って、この場合には、出力トランジスタに流れる電流
を、その両トランジスタのサイズ比により任意に設定す
ることができる。
は、バイアス電圧発生回路を設けるとともに、このバイ
アス電圧発生回路に含まれるトランジスタと出力トラン
ジスタとが、カレントミラー関係を有するようにした。
従って、この場合には、出力トランジスタに流れる電流
を、その両トランジスタのサイズ比により任意に設定す
ることができる。
【００６３】さらに、本発明の高速電流スイッチ回路で
は、バイアス電圧発生回路が発生バイアス電圧を安定化
する安定化回路を含むようにした。従って、この場合に
は、ソースファロアがオンオフ動作する際に、そのバイ
アス電圧の変動を抑制することができる。また、本発明
の高周波電流源では、高速でスイッチング動作する電流
供給型と電流吸入型の高速電流スイッチ回路を組み合わ
せるようにしたので、直流成分のない高周波電流を生成
できる。
は、バイアス電圧発生回路が発生バイアス電圧を安定化
する安定化回路を含むようにした。従って、この場合に
は、ソースファロアがオンオフ動作する際に、そのバイ
アス電圧の変動を抑制することができる。また、本発明
の高周波電流源では、高速でスイッチング動作する電流
供給型と電流吸入型の高速電流スイッチ回路を組み合わ
せるようにしたので、直流成分のない高周波電流を生成
できる。
【図１】本発明の高速電流スイッチ回路の第１実施形態
の構成を示す回路図である。
の構成を示す回路図である。
【図２】本発明の高速電流スイッチ回路の第２実施形態
の構成を示す回路図である。
の構成を示す回路図である。
【図３】本発明の高速電流スイッチ回路の第３実施形態
の構成を示す回路図である。
の構成を示す回路図である。
【図４】本発明の高速電流スイッチ回路の第４実施形態
の構成を示す回路図である。
の構成を示す回路図である。
【図５】本発明の高周波電流源の実施形態の概略的な構
成を示すブロック図である。
成を示すブロック図である。
【図６】図５の具体的な構成を示す回路図である。
【図７】本発明の高周波電流源の実施形態の出力波形例
を示す波形図である。
を示す波形図である。
【図８】第１の従来回路の回路図である。
【図９】図８のスイッチの具体的な構成を示す図であ
る。
る。
【図１０】第２の従来回路の回路図である。
Ｑ１１ ＭＯＳトランジスタ（出力トランジスタ） Ｑ１２ ＭＯＳトランジスタ ＳＷ１１、ＳＷ１２ スイッチ Ｉ２、１３ 定電流源 １１、１１Ａ、１１Ｂ、１１Ｃ 制御回路 １２ バイアス端子 １３ 電源ライン １４ 出力端子 ２１、３１ バイアス電圧供給回路 ５１ 電流供給型の高速電流スイッチ回路 ５２ 電流吸入型の高速電流スイッチ回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX04 AX56 AX66 BX16 CX27 DX22 DX53 DX72 DX83 EX07 EX21 EY10 EY21 EZ00 EZ03 EZ04 EZ07 FX12 FX17 FX35 GX01 GX04
Claims (6)
- 【請求項１】 電流をスイッチングして出力する出力ト
ランジスタと、 ソースフォロアで形成され、前記出力トランジスタをス
イッチング制御する制御回路とを備え、 前記ソースフォロアの出力端子を前記出力トランジスタ
の入力端子に接続するとともに、前記ソースフォロアは
第１のスイッチを介在して電源に接続するようにしたこ
とを特徴とする高速電流スイッチ回路。 - 【請求項２】 前記出力トランジスタの入力端子を接地
状態または所定の電位状態とする第２のスイッチを、前
記入力端子に設けたことを特徴とする請求項１に記載の
高速電流スイッチ回路。 - 【請求項３】 前記ソースフォロアの入力端子に供給す
る所定のバイアス電圧を発生するバイアス電圧発生回路
を、さらに備えたことを特徴とする請求項１または請求
項２に記載の高速電流スイッチ回路。 - 【請求項４】 前記バイアス電圧発生回路に含まれる所
定のトランジスタと前記出力トランジスタとが、カレン
トミラー関係を有するようにしたことを特徴とする請求
項３に記載の高速電流スイッチ回路。 - 【請求項５】 前記バイアス電圧発生回路は、発生バイ
アス電圧を安定化する安定化手段を含むようにしたこと
を特徴とする請求項３または請求項４に記載の高速電流
スイッチ回路。 - 【請求項６】 請求項１乃至請求項５のいずれかに記載
の高速電流スイッチ回路を２つ有し、一方の高速電流ス
イッチ回路を電流吸入用として構成し、他方の高速電流
スイッチ回路を電流供給用として構成し、その両高速電
流スイッチ回路を外部からの制御信号により制御して高
周波電流を生成するようにしたことを特徴とする高周波
電流源。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388148A JP4212767B2 (ja) | 2000-12-21 | 2000-12-21 | 高速電流スイッチ回路および高周波電流源 |
| DE10164923A DE10164923B4 (de) | 2000-12-21 | 2001-12-21 | Hochgeschwindigkeits-Stromschalterschaltung |
| KR1020027010939A KR100546548B1 (ko) | 2000-12-21 | 2001-12-21 | 고속 전류 스위치 회로 |
| DE10196994T DE10196994B4 (de) | 2000-12-21 | 2001-12-21 | Hochgeschwindigkeits-Stromschalterschaltung |
| US10/168,572 US6958631B2 (en) | 2000-12-21 | 2001-12-21 | High-speed current switch circuit |
| PCT/JP2001/011292 WO2002051009A1 (fr) | 2000-12-21 | 2001-12-21 | Circuit de commutation de courant a grande vitesse |
| KR1020047015126A KR100543844B1 (ko) | 2000-12-21 | 2001-12-21 | 발진기 |
| KR1020047015125A KR100543843B1 (ko) | 2000-12-21 | 2001-12-21 | 고속 전류 스위치 회로 및 고주파 중첩 회로 |
| US11/211,944 US7332944B2 (en) | 2000-12-21 | 2005-08-26 | Frequency-controllable oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388148A JP4212767B2 (ja) | 2000-12-21 | 2000-12-21 | 高速電流スイッチ回路および高周波電流源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190726A true JP2002190726A (ja) | 2002-07-05 |
| JP4212767B2 JP4212767B2 (ja) | 2009-01-21 |
Family
ID=18854940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000388148A Expired - Fee Related JP4212767B2 (ja) | 2000-12-21 | 2000-12-21 | 高速電流スイッチ回路および高周波電流源 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6958631B2 (ja) |
| JP (1) | JP4212767B2 (ja) |
| KR (3) | KR100543844B1 (ja) |
| DE (2) | DE10196994B4 (ja) |
| WO (1) | WO2002051009A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007336262A (ja) * | 2006-06-15 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US11095092B2 (en) | 2019-08-09 | 2021-08-17 | Asahi Kasei Microdevices Corporation | Switch circuit and laser irradiation device |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954415B2 (en) | 2002-07-03 | 2005-10-11 | Ricoh Company, Ltd. | Light source drive, optical information recording apparatus, and optical information recording method |
| JP2004193376A (ja) * | 2002-12-12 | 2004-07-08 | Fuji Xerox Co Ltd | 発光素子駆動装置 |
| JP2004356800A (ja) * | 2003-05-28 | 2004-12-16 | Rohm Co Ltd | 発振回路 |
| WO2005067379A2 (en) | 2004-01-15 | 2005-07-28 | Technion Research And Development Foundation Ltd. | A test device and method for measuring strength |
| US7023241B2 (en) * | 2004-04-14 | 2006-04-04 | Winbond Electronics Corporation | Two-ended voltage level shifter for TFT LCD gate driver |
| US20050275467A1 (en) * | 2004-05-28 | 2005-12-15 | Takao Kakiuchi | Oscillator |
| US7362189B2 (en) * | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
| US7619463B2 (en) * | 2005-02-17 | 2009-11-17 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Power down circuit |
| DE102006000936B4 (de) * | 2006-01-05 | 2009-11-12 | Infineon Technologies Ag | Halbleiterbauelement mit Schutzschaltung gegen Lichtangriffe |
| DE102006025374B4 (de) * | 2006-05-31 | 2008-03-13 | Technische Universität Chemnitz | Sperrschicht-Feldeffekttransistor-Anordnung und Verfahren zum Ansteuern eines Sperrschicht-Feldeffekttransistors |
| US20080074173A1 (en) * | 2006-09-25 | 2008-03-27 | Avid Electronics Corp. | Current source circuit having a dual loop that is insensitive to supply voltage |
| US7889609B2 (en) * | 2006-09-26 | 2011-02-15 | Silicon Core Technology, Inc. | Enhanced linearity DVD writing current circuit |
| US7916613B2 (en) * | 2007-01-05 | 2011-03-29 | Silicon Core Technology, Inc. | Higher performance DVD writing current circuit |
| JP5368626B2 (ja) * | 2010-02-19 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US8324957B2 (en) | 2010-07-16 | 2012-12-04 | Linear Technology Corporation | Capacitively coupled switched current source |
| JP5674401B2 (ja) * | 2010-09-24 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2012073307A1 (ja) * | 2010-11-29 | 2012-06-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2013038744A (ja) * | 2011-08-11 | 2013-02-21 | Renesas Electronics Corp | 発振回路及びそれを備えた半導体集積回路 |
| US8994433B2 (en) * | 2012-01-13 | 2015-03-31 | Analog Devices, Inc. | Method and apparatus for generating on-chip clock with low power consumption |
| US8742803B2 (en) * | 2012-09-26 | 2014-06-03 | Broadcom Corporation | Output driver using low voltage transistors |
| US8988131B2 (en) * | 2013-07-19 | 2015-03-24 | Texas Instruments Incorporated | Transistor switch including independent control of turn-on and slew rate |
| EP2961246B1 (en) * | 2014-06-26 | 2016-12-21 | Dialog Semiconductor (UK) Limited | LED mains voltage measurement using a current mirror |
| US9503100B1 (en) | 2015-10-30 | 2016-11-22 | Texas Instruments Incorporated | Digitally reconfigurable ultra-high precision internal oscillator |
| US11349456B2 (en) * | 2017-07-21 | 2022-05-31 | Texas Instruments Incorporated | Ultra-low energy per cycle oscillator topology |
| CN107196606B (zh) * | 2017-08-01 | 2023-06-02 | 合肥灿芯科技有限公司 | 一种振荡器 |
| CN109004919B (zh) * | 2018-09-30 | 2024-03-22 | 中国电子科技集团公司第四十三研究所 | 基于三角波调制的电流/频率转换电路及转换方法 |
| EP4165578A1 (en) * | 2020-05-06 | 2023-04-19 | Kwikclick, LLC | Using a product or service as the start of an mlm tree |
| US11796606B2 (en) | 2021-04-20 | 2023-10-24 | Texas Instruments Incorporated | Pin-leakage compensation scheme for external resistor-based oscillators |
| US11848645B2 (en) | 2021-04-22 | 2023-12-19 | Texas Instruments Incorporated | Enabling an external resistor for an oscillator |
| US11437955B1 (en) * | 2021-08-05 | 2022-09-06 | Texas Instruments Incorporated | Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode |
| CN115800976B (zh) * | 2023-02-08 | 2023-05-09 | 鲁欧智造(山东)高端装备科技有限公司 | 一种高速大电流切换电路及其实现方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3638101A (en) * | 1970-06-24 | 1972-01-25 | Hercules Inc | Current or voltage-to-frequency converter using negative feedback |
| US4331886A (en) | 1980-06-23 | 1982-05-25 | International Business Machines Corporation | Current switch driving circuit arrangements |
| JPH0659024B2 (ja) * | 1985-12-23 | 1994-08-03 | 日本電気株式会社 | 時定数回路 |
| JPH01115181A (ja) | 1987-10-28 | 1989-05-08 | Sumitomo Electric Ind Ltd | 半導体レーザの駆動回路 |
| DE3803609A1 (de) | 1988-02-06 | 1989-08-17 | Bosch Gmbh Robert | Schaltungsanordnung mit einer in brueckenschaltung betriebenen stroemungssonde |
| JP2790215B2 (ja) * | 1988-10-31 | 1998-08-27 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5166630A (en) | 1989-05-24 | 1992-11-24 | Motorola, Inc. | Low current switched capacitor circuit |
| JP3069373B2 (ja) | 1990-11-28 | 2000-07-24 | 株式会社日立製作所 | 固体撮像装置の駆動方法 |
| JP2743729B2 (ja) | 1992-02-18 | 1998-04-22 | 三菱電機株式会社 | Ｅｃｌレベル出力回路およびｅｃｌ／ｄｃｆｌレベル変換入力回路ならびに半導体集積回路装置 |
| JPH0685622A (ja) | 1992-09-03 | 1994-03-25 | Fujitsu Ltd | 発振回路 |
| US5457433A (en) * | 1993-08-25 | 1995-10-10 | Motorola, Inc. | Low-power inverter for crystal oscillator buffer or the like |
| JP2933472B2 (ja) * | 1993-10-04 | 1999-08-16 | 日本電気アイシーマイコンシステム株式会社 | 位相同期回路 |
| JPH08509312A (ja) | 1994-02-14 | 1996-10-01 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 温度依存性が制御される基準回路 |
| DE69412788T2 (de) | 1994-04-22 | 1999-04-29 | St Microelectronics Srl | Integrierte Schaltung zur Steuerung der Stromanstiegsgeschwindigkeit eines Ausgangspuffers |
| JPH07297709A (ja) | 1994-04-22 | 1995-11-10 | Sony Corp | 信号再生回路 |
| US5497127A (en) | 1994-12-14 | 1996-03-05 | David Sarnoff Research Center, Inc. | Wide frequency range CMOS relaxation oscillator with variable hysteresis |
| EP0735676B1 (en) | 1995-03-29 | 2001-05-23 | Agilent Technologies, Inc. | Predriver circuit for low-noise switching of high currents in a load |
| US5917346A (en) * | 1997-09-12 | 1999-06-29 | Alfred E. Mann Foundation | Low power current to frequency converter circuit for use in implantable sensors |
| US6100725A (en) * | 1998-03-31 | 2000-08-08 | Texas Instruments Incorporated | Apparatus for a reduced propagation delay driver |
| US6653886B1 (en) * | 1998-04-03 | 2003-11-25 | Cirrus Logic, Inc. | Power saving amplifier with selectable current levels |
| EA200100030A1 (ru) * | 1998-06-12 | 2001-06-25 | Саут Айлэнд Дискритс Лимитед | Возбуждение затвора для мощных полупроводниковых приборов с изолированным затвором |
| US6262609B1 (en) * | 1998-09-11 | 2001-07-17 | Research In Motion Limited | Closed-loop voltage-to-frequency converter |
| JP2000252521A (ja) * | 1999-02-24 | 2000-09-14 | Nec Corp | 発光素子駆動回路 |
| JP2000278105A (ja) | 1999-03-25 | 2000-10-06 | Nec Corp | Ｐｆｍ変調器 |
| GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
-
2000
- 2000-12-21 JP JP2000388148A patent/JP4212767B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-21 WO PCT/JP2001/011292 patent/WO2002051009A1/ja not_active Application Discontinuation
- 2001-12-21 KR KR1020047015126A patent/KR100543844B1/ko not_active IP Right Cessation
- 2001-12-21 DE DE10196994T patent/DE10196994B4/de not_active Expired - Fee Related
- 2001-12-21 US US10/168,572 patent/US6958631B2/en not_active Expired - Lifetime
- 2001-12-21 KR KR1020027010939A patent/KR100546548B1/ko not_active IP Right Cessation
- 2001-12-21 DE DE10164923A patent/DE10164923B4/de not_active Expired - Fee Related
- 2001-12-21 KR KR1020047015125A patent/KR100543843B1/ko not_active IP Right Cessation
-
2005
- 2005-08-26 US US11/211,944 patent/US7332944B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007336262A (ja) * | 2006-06-15 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US11095092B2 (en) | 2019-08-09 | 2021-08-17 | Asahi Kasei Microdevices Corporation | Switch circuit and laser irradiation device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100543844B1 (ko) | 2006-01-23 |
| DE10164923B4 (de) | 2010-04-15 |
| WO2002051009A1 (fr) | 2002-06-27 |
| DE10196994B4 (de) | 2006-06-29 |
| KR100543843B1 (ko) | 2006-01-23 |
| KR100546548B1 (ko) | 2006-01-26 |
| KR20040088591A (ko) | 2004-10-16 |
| KR20020079886A (ko) | 2002-10-19 |
| DE10196994T1 (de) | 2003-11-13 |
| KR20040093190A (ko) | 2004-11-04 |
| JP4212767B2 (ja) | 2009-01-21 |
| US6958631B2 (en) | 2005-10-25 |
| US7332944B2 (en) | 2008-02-19 |
| US20020190779A1 (en) | 2002-12-19 |
| US20050280457A1 (en) | 2005-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4212767B2 (ja) | 高速電流スイッチ回路および高周波電流源 | |
| JP4629279B2 (ja) | オフセットキャンセル機能を有するオペアンプ | |
| JP3846293B2 (ja) | 帰還型増幅回路及び駆動回路 | |
| US5777515A (en) | Operational amplifier apparatus | |
| US5329190A (en) | Termination circuit | |
| EP0747800A1 (en) | Circuit for providing a bias voltage compensated for P-channel transistor variations | |
| JPH0677741A (ja) | Ｍｏｓパワートランジスタの最大電流を制御するための回路 | |
| EP1274067A2 (en) | Driver Circuit | |
| JP2000040924A (ja) | 定電流駆動回路 | |
| EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
| JP3666377B2 (ja) | 演算増幅器 | |
| US5235218A (en) | Switching constant current source circuit | |
| JPH088456B2 (ja) | ドライバ回路 | |
| US7245165B2 (en) | Turn-on bus transmitter with controlled slew rate | |
| US6529536B1 (en) | Laser drive circuit and recording apparatus using the same | |
| US7250793B2 (en) | Low voltage differential signaling driving apparatus | |
| US5864245A (en) | Output circuit with overvoltage protection | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| JPH04286408A (ja) | 増幅回路 | |
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| JP2018517990A (ja) | 起動回路 | |
| US5952882A (en) | Gain enhancement for operational amplifiers | |
| JP2570185B2 (ja) | サンプルホールド回路 | |
| JP2004208267A (ja) | ソースフォロア回路および液晶表示装置の駆動装置 | |
| JPH10135824A (ja) | レベルシフト回路及びこれを用いた電圧制御型発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |