JP2743729B2

JP2743729B2 - Ｅｃｌレベル出力回路およびｅｃｌ／ｄｃｆｌレベル変換入力回路ならびに半導体集積回路装置

Info

Publication number: JP2743729B2
Application number: JP4223900A
Authority: JP
Inventors: 範雄東坂
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-02-18
Filing date: 1992-08-24
Publication date: 1998-04-22
Anticipated expiration: 2013-04-22
Also published as: JPH05300000A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界効果トランジスタ
を用いたＥＣＬレベル出力回路およびＥＣＬ／ＤＣＦＬ
レベル変換入力回路ならびに半導体集積回路装置に関す
るもので、特に、ＧａＡｓＭＥＳＦＥＴを用いた集積回
路装置に適用することを目的とする。

【０００２】

【従来の技術】近年、超高速信号伝送、大容量情報処理
の分野で、化合物半導体（例えばＧａＡｓ）の電界効果
トランジスタ（例えばＭＥＳＦＥＴ）を用いた大規模集
積回路装置（以後、ＬＳＩと略す）の開発が活発化して
いる。しかしながら、超高速信号伝送、大容量情報処理
の分野では、従来よりＥＣＬ(Emitter Coupled Logic)
によるＬＳＩが主流であったため、ＧａＡｓによるＬＳ
ＩもＥＣＬレベルによる入出力インタフェースレベルが
要求される。ＥＣＬレベルはＥＣＬ回路の特性から、Ｈ
ＩＧＨレベルは−０．９Ｖ、ＬＯＷレベルは−１．７Ｖ
となる。ＧａＡｓによるＬＳＩにおいては、基本回路に
ＳＣＦＬ(Soure Coupled FET Logic) 回路を採用した場
合には、比較的簡単にＥＣＬレベルが得られるが、消費
電力の点で優れるＤＣＦＬ(Direct Coupled FET Logic)
回路を基本回路とした場合には、以下に述べる問題点が
あった。

【０００３】図９に、従来のＤＣＦＬ回路におけるＥＣ
Ｌレベル出力回路を示す。図９において、出力回路は、
スイッチング素子として動作するエンハンスメント型電
界効果トランジスタ１、負荷素子として動作するデプレ
ッション型電界効果トランジスタ２とで論理動作部分が
構成され、前記論理動作部分の出力を受け、出力トラン
ジスタとして動作するデプレッション型電界効果トラン
ジスタ３とレベルシフト動作を行うダイオード８とで出
力部が構成される。なお、１０は入力端子、１１は出力
端子、１２は高電位側電源（電位は、例えばＧＮＤ）、
１３は低電位側電源（電位は、例えばＶ_SS）であり、Ｖ
_OL、Ｖ_OHは出力電圧を示す。また、出力端子１１に接続
されるＥＣＬ回路は省略されている。

【０００４】図９の従来例は、次のように動作する。出
力回路への入力端子１０にＨＩＧＨレベルの信号（論理
“１”とする）が印加されると、トランジスタ１は導通
状態になり論理動作部分の出力はＬＯＷとなり、低電位
側電源１３に対して０．１〜０．２Ｖだけ高い電圧にな
り、トランジスタ３のゲート電極に印加される。トラン
ジスタ３はデプレッション型なので、ゲート・ソース間
電圧Ｖ_GSは−０．１Ｖ程度（ソース電位はゲート電位よ
り０．１Ｖ程度高い）となり、ダイオード８でレベルシ
フトされるので、出力端子１１には低電位側電源１３と
同じ電位の出力ＬＯＷレベルの出力電圧Ｖ_OLが出る。低
電位側電源１３の電圧Ｖ_SSは通常−２．０Ｖなので、出
力電圧Ｖ_OLは−２．０Ｖになる。

【０００５】上記動作とは逆に入力端子１０にＬＯＷレ
ベル（論理“０”とする）が印加されると、トランジス
タ１は非導通状態になり、論理動作部分の出力はＨＩＧ
Ｈとなり、ほぼ高電位側電源１２と同じ電位ＧＮＤにな
る。今度はトランジスタ３では殆どレベルシフトされず
にダイオード８で約０．７５Ｖレベルシフトされ、出力
端子１１には電位ＧＮＤから０．７５Ｖ低い−０．７５
Ｖの電位の出力ＨＩＧＨレベル（Ｖ_OH）が出る。

【０００６】図１０に、従来のＤＣＦＬ回路におけるＥ
ＣＬ／ＤＣＦＬレベル変換入力回路を示す。図１０にお
いて、入力回路は、対になるスイッチング素子として動
作するエンハンスメント型電界効果型トランジスタ５
１，５３、負荷素子として動作するデプレッション型電
界効果型トランジスタ５２，５４とで作動増幅部をな
し、この作動増幅部と定電流源トランジスタ５５とで論
理動作部分が構成され、上記論理動作部分の出力を受
け、出力トランジスタとして動作するデプレッション型
電界効果型トランジスタ５６と出力定電流源トランジス
タ５７とで出力部が構成される。３０は入力端子、３１
は出力端子、ＲＥＦは基準入力である。

【０００７】この従来例は、次のように動作する。すな
わち所望の論理しきい値（ＥＣＬレベル入力の場合には
約１．３Ｖ）を基準入力ＲＥＦに与えることにより、こ
の回路は所望の論理レベルにしたがって動作し、トラン
ジスタ５６，５７で構成される出力部でレベルシフトさ
れＧａＡｓＤＣＦＬレベルに変換される。

【０００８】

【発明が解決しようとする課題】以上述べたように、図
９に示す従来のＣＥＬレベル出力回路では、出力電圧Ｖ
_OHは−０．７５Ｖ、出力電圧Ｖ_OLは−２．０Ｖとなり、
本来のＥＣＬレベルであるＶ_OHは−０．９Ｖ、Ｖ_OLは−
１．７Ｖとは異なった値になってしまう。Ｖ_OLが正規の
値より低いのは大きな問題にならないが、Ｖ_OHが高めに
出るのは問題である。これは正規の値より高いレベルを
ＥＣＬ回路に入力すると、入力トランジスタがサチュレ
ーション（少数キャリアの飽和現象）を起こしてしま
い、動作速度が数倍〜数十倍低下し、正常な動作が期待
できなくなるからである。この他に従来の回路構成では
出力用のトランジスタ３に直列にレベルシフトのダイオ
ード８が接続されるために出力インピーダンスが高くな
ってしまい、出力立ち上がり特性が悪くなるという欠点
があった。

【０００９】また、従来の図１０に示すＥＣＬ／ＤＣＦ
Ｌレベル変換入力回路は、上記したように動作するが以
下に述べる問題点がある。すなわち、本ＥＣＬ／ＤＣＦ
Ｌレベル変換入力回路は、作動増幅器を用いた回路構成
になっている。しかしながら、本回路を用いるのはＤＣ
ＦＬ回路を用いた集積回路装置であり、同一の集積回路
装置の中に異なった動作原理の論理回路が混在すること
になる。このような論理回路の混在があると、プロセス
パラメータが変動したときにそれぞれの形式の論理回路
が異なった特性の変動を示すため、プロセスパラメータ
変動に対して弱い回路になる。

【００１０】本発明は、上記のような問題点を解消する
ためになされたもので、特にＨＩＧＨレベルがＥＣＬレ
ベルに合致した出力レベルを出すことができ、さらに、
出力インピーダンスの上昇を防ぎ出力立ち上がり特性の
悪化がないＥＣＬレベル出力回路を得ることおよびプロ
セスパラメータ変動に対して強い耐性を持つ集積回路装
置を実現するために、基本的にＤＣＦＬ回路に準じた回
路構成を用いたＥＣＬ／ＤＣＦＬレベル変換入力回路を
得ることを目的とする。なお、以下請求項１〜８に対応
させて第１〜第８の発明という。

【００１１】

【課題を解決するための手段】本発明の第１の発明に係
るＥＣＬレベル出力回路は、ソース電極が低電位側電源
に接続され、ゲート電極が入力端子に接続されたエンハ
ンスメント型電界効果トランジスタ（ｎ型ＧａＡｓＭＥ
ＳＦＥＴ）と、ソース電極とゲート電極とが前記エンハ
ンスメント型電界効果トランジスタのドレイン電極に共
通接続されたデプレッション型電界効果トランジスタ
と、前記デプレッション型電界効果トランジスタのドレ
イン電極と高電位側電源の間に接続された定電圧手段
と、前記デプレッション型電界効果トランジスタのドレ
イン電極と前記低電位電源との間に接続され、前記定電
圧手段にバイアス電流を流す定電流手段と、ゲート電極
が前記エンハンスメント型電界効果トランジスタのドレ
イン電極に接続され、ドレイン電極が前記高電位側電源
に接続され、ソース電極が出力端子に接続されたデプレ
ッション型電界効果トランジスタとで構成される。

【００１２】第２の発明に係るＥＣＬレベル出力回路
は、ソース電極が低電位側電源に接続され、ゲート電極
が入力端子に接続されたエンハンスメント型電界効果ト
ランジスタと、ソース電極とゲート電極とが前記エンハ
ンスメント型電界効果トランジスタのドレイン電極に共
通接続されたデプレッション型電界効果トランジスタ
と、前記デプレッション型電界効果トランジスタのドレ
イン電極と高電位側電源の間に接続された定電圧手段
と、前記エンハンスメント型電界効果トランジスタのド
レイン電極と前記低電位側電源との間に接続された前記
定電圧手段にバイアス電流を流す定電流手段と、ゲート
電極が前記エンハンスメント型電界効果トランジスタの
ドレイン電極に接続され、ドレイン電極が前記高電位側
電源に接続され、ソース電極が出力端子に接続されたデ
プレッション型電界効果トランジスタとで構成される。

【００１３】第３の発明に係るＥＣＬレベル出力回路
は、ソース電極が低電位側電源に接続され、ゲート電極
が入力端子に接続されたエンハンスメント型電界効果ト
ランジスタと、ソース電極とゲート電極とが前記エンハ
ンスメント型電界効果トランジスタのドレイン電極に共
通接続され、ドレイン電極が高電位側電源に接続された
デプレッション型電界効果トランジスタと、前記エンハ
ンスメント型電界効果トランジスタのドレイン電極と前
記低電位側電源との間に接続されデプレッション型電界
効果トランジスタにバイアス電流を流す定電流手段と、
ゲート電極が前記エンハンスメント型電界効果トランジ
スタのドレイン電極に接続され、ドレイン電極が前記高
電位側電源に接続され、ソース電極が出力端子に接続さ
れたエンハンスメント型電界効果型トランジスタとで構
成される。

【００１４】第４の発明に係るＥＣＬ／ＤＣＦＬレベル
変換入力回路は、ドレイン電極を高電位側電源に接続
し、ソース電極とゲート電極とを共通接続したデプレッ
ション型電界効果型トランジスタと、ドレイン電極をデ
プレッション型電界効果型トランジスタのソース電極に
接続し、ゲート電極を入力端子に接続したエンハンスメ
ント型電界効果型トランジスタと、一端をエンハンスメ
ント型電界効果トランジスタのソース電極に接続し、他
端を低電位側電源に接続した抵抗素子と、アノードを高
電位側電源に接続したダイオードと、このダイオードの
カソードにアノードを接続したダイオードと、このダイ
オードのカソードに一端を接続し、他端をエンハンスメ
ント型電界効果型トランジスタのソース電極に接続した
抵抗素子と、ゲート電極をエンハンスメント型電界効果
型トランジスタのドレイン電極に接続し、ドレイン電極
を高電位側電源に接続し、ソース電極を出力端子とした
デプレッション型電界効果型トランジスタと、ドレイン
電極を出力に接続し、ソース電極とゲート電極とを低電
位側電源端子に共通接続したデプレッション型電界効果
型トランジスタとからなるものである。

【００１５】第５の発明に係るＥＣＬ／ＤＣＦＬレベル
変換入力回路は、ドレイン電極を高電位側電源に接続
し、ソース電極とゲート電極とを共通接続したデプレッ
ション型電界効果型トランジスタと、ドレイン電極をデ
プレッション型電界効果型トランジスタのソース電極に
接続し、ゲート電極を入力端子に接続したエンハンスメ
ント型電界効果型トランジスタと、一端を前記エンハン
スメント型電界効果型トランジスタのソース電極に接続
し、他端を低電位側電源に接続した抵抗素子と、一端を
高電位側電源に接続した抵抗素子と、この抵抗素子の他
端にアノードを接続し、カソードを低電位側電源に接続
したダイオードと、抵抗素子の他端に一端を接続し、他
端をエンハンスメント型電界効果型トランジスタのソー
ス電極に接続した抵抗素子と、ゲート電極をエンハンス
メント型電界効果型トランジスタのドレイン電極に接続
し、ドレイン電極を高電位側電源に接続し、ソース電極
を出力端子としたデプレッション型電界効果型トランジ
スタと、ドレイン電極を出力端子に接続し、ソース電極
とゲート電極とを低電位側電源に共通接続したデプレッ
ション型電界効果型トランジスタとからなるものであ
る。

【００１６】第６の発明に係るＥＣＬ／ＤＣＦＬレベル
変換入力回路は、ドレイン電極を高電位側電源に接続
し、ソース電極とゲート電極とを共通接続したデプレッ
ション型電界効果型トランジスタと、ドレイン電極をデ
プレッション型電界効果型トランジスタのソース電極に
接続し、ゲート電極を入力端子に接続したエンハンスメ
ント型電界効果型トランジスタと、一端をエンハンスメ
ント型電界効果型トランジスタのソース電極に接続し、
他端を低電位側電源に接続した抵抗素子と、アノードを
高電位側電源に接続したダイオードと、このダイオード
のカソードにアノードを接続したダイオードと、このダ
イオードのカソードに一端を接続した抵抗素子と、ゲー
ト電極を抵抗素子の他端に接続し、ドレイン電極を高電
位側電源に接続し、ソース電極をエンハンスメント型電
界効果型トランジスタのソース電極に接続したデプレッ
ション型電界効果型トランジスタと、一端をこのデプレ
ッション型電界効果型トランジスタのゲート電極に接続
し、他端を低電位側電源に接続した抵抗素子と、ゲート
電極をエンハンスメント型電界効果型トランジスタのド
レイン電極に接続し、ドレイン電極を高電位側電源に接
続し、ソース電極を出力端子としたデプレッション型電
界効果型トランジスタと、ドレイン電極を出力端子に接
続し、ソース電極とゲート電極とを低電位側電源に共通
接続したデプレッション型電界効果型トランジスタとか
らなるものである。

【００１７】第７の発明に係るＥＣＬ／ＤＣＦＬレベル
変換入力回路は、一端を入力端子に接続した抵抗素子
と、一端をこの抵抗素子の他端に接続し、他端を低電位
側電源に接続した抵抗素子と、ドレイン電極を高電位側
電源に接続し、ソース電極とゲート電極とを共通接続し
たデプレッション型電界効果型トランジスタと、ドレイ
ン電極をデプレッション型電界効果型トランジスタのソ
ース電極に接続し、ゲート電極を上記直列した抵抗素子
の接続部に接続し、ソース電極を低電位側電源に接続し
たエンハンスメント型電界効果トランジスタと、ゲート
電極をエンハンスメント型電界効果型トランジスタのド
レイン電極に接続し、ドレイン電極を高電位側電源に接
続し、ソース電極を出力端子としたデプレッション型電
界効果型トランジスタと、ドレイン電極を出力端子に接
続し、ソース電極とゲート電極とを低電位側電源に共通
接続したデプレッション型電界効果型トランジスタとか
らなるものである。

【００１８】第８の発明に係る半導体集積回路装置は、
ドレイン電極を高電位側電源に接続し、ソース電極を仮
想グランドに接続したデプレッション型電界効果型トラ
ンジスタと、一端を前記デプレッション型電界効果型ト
ランジスタのソース電極に接続し、他端を低電位側電源
に接続した抵抗素子と、アノードを高電位側電源に接続
したダイオードと、このダイオードのカソードにアノー
ドを接続したダイオードと、このダイオードのカソード
に一端を接続し、他端を上記デプレッション型電界効果
型トランジスタのゲート電極に接続した抵抗素子と、一
端を上記デプレッション型電界効果型トランジスタのゲ
ート電極に接続し、他端を低電位側電源に接続した抵抗
素子とで仮想グランド発生回路を構成し、仮想グランド
と電源の間に、入力バッファ回路，内部ゲート回路，出
力バッファ回路を接続して構成したものである。

【００１９】

【作用】第１の発明においては、定電流手段により、定
電圧手段に一定値のバイアス電流を流すことにより、イ
ンバータの負荷として用いられているデプレッション型
電界効果トランジスタのドレインとグランド端子との間
に所望の電圧降下を生じせしめ、出力レベルをＥＣＬレ
ベルに合致させる。さらに、出力ダイオードを省略でき
るので、出力インピーダンスの上昇を抑制することがで
きる。

【００２０】第２の発明においては、定電流手段によ
り、定電圧手段とインバータの負荷として用いられてい
るデプレッション型電界効果トランジスタとに一定値の
バイアス電流を流すことにより、上記デプレッション型
電界効果トランジスタのソースとグランド端子との間に
所望の電圧降下を生じせしめ、出力レベルをＥＣＬレベ
ルに合致させる。さらに、出力ダイオードを省略できる
ので、出力インピーダンスの上昇を抑制することができ
る。

【００２１】第３の発明においては、定電流手段によ
り、インバータの負荷として用いられているデプレッシ
ョン型電界効果トランジスタに一定値のバイアス電流を
流すことにより、上記デプレッション型電界効果トラン
ジスタのソースとグランド端子との間に所望の電圧降下
を生じせしめ、出力レベルをＥＣＬレベルに合致させ
る。さらに、出力ダイオードを省略できるので、出力イ
ンピーダンスの上昇を抑制することができる。

【００２２】第４の発明においては、ダイオードと抵抗
素子からなる定電圧手段により発生させた一定電圧部に
入力用のエンハンスメント型電界効果トランジスタのソ
ース電極を接続することによりＥＣＬ／ＤＣＦＬレベル
変換する入力回路を構成することができる。さらに、定
電圧手段を高電位側電源より、ダイオード２段と抵抗素
子とを接続して構成したことにより、特に高電位側電源
に対して温度特性の優れた定電圧を発生させることがで
きる。

【００２３】第５の発明において、抵抗素子からなる定
電圧手段により発生させた一定電圧部に入力用のエンハ
ンスメント型電界効果トランジスタのソース電極を接続
することによりＥＣＬ／ＤＣＦＬレベル変換する入力回
路を構成することができる。さらに、定電圧手段を低電
位側電源よりダイオードを用いてクランプする構成にす
ることにより、特に低電位側電源に対して温度特性の優
れた定電圧を発生させることができる。

【００２４】第６の発明においては、ダイオードと抵抗
素子からなる定電圧手段により発生させた一定電圧部に
入力用のエンハンスメント型電界効果トランジスタのソ
ース電極を接続することによりＥＣＬ／ＤＣＦＬレベル
変換する入力回路を構成することができる。さらに、定
電圧手段の出力をディプレッション型電界効果トランジ
スタを用いて構成することにより、特に安定した定電圧
を発生させることができる。

【００２５】第７の発明においては、入力電位を抵抗分
割によりレベルシフトすることによりＥＣＬ／ＤＣＦＬ
レベル変換する入力回路を構成することができる。

【００２６】第８の発明においては、仮想グランド発生
回路により発生させた仮想グランドレベルに、集積回路
装置内の他の回路を接地することによりＥＣＬ／ＤＣＦ
Ｌレベル変換可能な半導体集積回路装置を構成すること
ができる。

【００２７】

【実施例】以下、この発明にかかる第１の発明のＥＣＬ
レベル出力回路の実施例を図１について説明する。図１
において、１はソース電極を低電位側電源１３に接続
し、ゲート電極を入力端子１０に接続したエンハンスメ
ント型電界効果トランジスタ（以下、単にトランジスタ
という。以下の他のトランジスタについても同様とす
る）、２はソース電極とゲート電極とを前記トランジス
タ１のドレイン電極に共通接続したデプレッション型電
界効果トランジスタ、４は前記トランジスタ２のドレイ
ン電極にカソードを接続したダイオード、５は上記ダイ
オード４のアノードに一端を接続し、他端を高電位側電
源１２に接続した抵抗素子、６は前記トランジスタ２の
ドレイン電極にアノードを接続したダイオード、７は上
記ダイオード６のカソードにドレイン電極を接続し、ソ
ース，ゲート電極を低電位側電源１３に接続したデプレ
ッション型電界効果トランジスタ、３は前記トランジス
タ２のソース電極にゲート電極を接続し、ドレイン電極
に高電位側電源１２を接続し、ソース電極を出力端子１
１に接続したデプレッション型電界効果トランジスタで
ある。上記トランジスタ１，２で論理動作部部分を構成
し、ダイオード４，抵抗素子５で定電圧手段を構成し、
ダイオード６，トランジスタ７で上記定電圧手段にバイ
アス電流を流す定電流手段を構成する。

【００２８】次に、本実施例の動作について説明する。
入力端子１０にＨＩＧＨレベルの信号が印加されると、
トランジスタ１は導通状態になり論理動作部分の出力は
ＬＯＷとなり、低電位側電源１３から０．１〜０．２Ｖ
だけ高い電圧になり、トランジスタ３のゲート電極に印
加される。トランジスタ３で−０．１Ｖ程度レベルシフ
トされ、出力端子１１には低電位側電源１３の電圧Ｖ_SS
から０．２〜０．３Ｖだけ高い電圧の出力ＬＯＷレベル
（Ｖ_OL）が出る。電圧Ｖ_SSは通常２．０Ｖなので、出力
電圧Ｖ_OLは−１．７〜−１．８Ｖになり、ほぼ所望のＥ
ＣＬレベルの出力電圧Ｖ_OLになる。

【００２９】入力端子１０にＬＯＷレベルの信号が印加
されると、トランジスタ１は非導通状態になり論理動作
部分の出力はＨＩＧＨとなる。このとき、ダイオード
６，トランジスタ７で構成される定電流手段により、ダ
イオード４，抵抗素子５からなる定電圧手段にバイアス
電流が流され、一定電圧の電圧降下があるために、前記
論理動作部分の出力は従来例で述べた値より低下する。
ここでは、抵抗素子５で０．２Ｖ、ダイオード４で０．
７５Ｖ、合計０．９５Ｖの電圧降下が得られるように各
素子の値を設定している。論理動作部分の出力は、トラ
ンジスタ３のゲート電極に入力され−０．１Ｖのレベル
シフトを受け、出力端子１１には−０．８５Ｖの出力Ｈ
ＩＧＨレベル（Ｖ_OH）が得られ、ＥＣＬレベルと一致す
る。

【００３０】以上述べたように、本実施例によれば、Ｅ
ＣＬレベルに合致した出力レベルを出すことができる。
さらに、出力用のトランジスタ３のソースが直接出力端
子１１となるので、レベルシフトダイオードによる出力
インピーダンスの上昇がなく、そのため、出力立ち上が
り特性の悪化がないＥＣＬレベル出力回路を得ることが
できる。

【００３１】次に、この発明にかかる第２の発明のＥＣ
Ｌレベル出力回路の実施例を図２について説明する。な
お、実施例１の内容と重複する部分については適宜説明
を省略する。図２においては、図１と次の点が異なって
いる。定電圧手段がダイオード４のみで構成されている
ことと、定電流手段が論理動作部分の出力と低電位側電
源１３間に接続されていることである。

【００３２】次に、本実施例の動作について説明する。
入力端子１０にＨＩＧＨレベルの信号が印加された時は
図１の実施例と同じ動作をし、出力電圧Ｖ_OLＬは−１．
７〜−１．８Ｖになり、ほぼ所望のＥＣＬレベルにな
る。入力端子１０にＬＯＷレベルの信号が印加される
と、トランジスタ１は非導通状態になり論理動作部分の
出力はＨＩＧＨとなる。このとき、ダイオード６，トラ
ンジスタ７で構成される定電流手段により、定電圧手段
であるダイオード４と負荷であるトランジスタ２，７に
バイアス電流が流され一定電圧の電圧降下がある。ここ
では、ダイオード４で０．７５Ｖ、トランジスタ２で
０．２Ｖ、合計０．９５Ｖの電圧降下が得られるように
バイアス電流値を設定している。論理動作部分の出力
は、トランジスタ３のゲート電極に入力され−０．１Ｖ
のレベルシフトを受け、出力端子１１には−０．８５Ｖ
の出力ＨＩＧＨレベル（Ｖ_OH）が得られ、ＥＣＬレベル
と一致する。

【００３３】以上述べたように、本実施例によれば、Ｅ
ＣＬレベルに合致した出力レベルを出すことができる。
さらに、出力用のトランジスタ３のソース電極が直接出
力端子１１となるので、レベルシフトダイオードによる
出力インピーダンスの上昇がなく、そのため、出力立ち
上がり特性の悪化がないＥＣＬレベル出力回路を得るこ
とができる。本実施例は図１の実施例と比べて、少ない
素子数で実現できることができる半面、論理動作部分の
出力に定電流手段を接続するために、動作速度が損なわ
れるという欠点がある。

【００３４】次に、この発明にかかる第３の発明のＥＣ
Ｌレベル出力回路の実施例を図３について説明する。図
３においては、図２の定電圧手段のダイオード４が省略
され、出力用のトランジスタがエンハンスメント型電界
効果トランジスタ９に変更されている点が異なってい
る。本実施例の動作は入力端子１０にＨＩＧＨレベルの
信号が印加されたときは、図１の実施例とほぼ同じ動作
をするが、出力用のトランジスタ９がエンハンスメント
型なので、出力電圧Ｖ_OLは−１．９Ｖになり、ほぼ所望
のＥＣＬレベルになる。入力端子１０にＬＯＷレベルの
信号が印加されると、トランジスタ１は非導通状態にな
り論理動作部分の出力はＨＩＧＨとなる。このとき、ダ
イオード６，トランジスタ７で構成される定電流手段に
より、負荷用のトランジスタ２にバイアス電流が流され
一定電圧の電圧降下が生ずる。ここでは、トランジスタ
２だけで０．２５Ｖの電圧降下が得られるようにバイア
ス電流値を設定している。論理動作部分の出力は、トラ
ンジスタ９のゲート電極に入力され０．６Ｖのレベルシ
フトを受け、出力端子１１には−０．８５Ｖの出力ＨＩ
ＧＨレベル（Ｖ_OH）が得られ、ＥＣＬレベルと一致す
る。

【００３５】以上述べたように、本実施例によれば、Ｅ
ＣＬレベルに合致した出力レベルを出すことができる。
さらに、出力用のトランジスタ９のソース電極が直接出
力端子１１となるので、レベルシフトダイオードによる
出力インピーダンスの上昇がなく、そのため、出力立ち
上がり特性の悪化がないＥＣＬレベル出力回路を得るこ
とができる。本実施例は図１の実施例と比べて、少ない
素子数で実現できることができる半面、論理動作部分の
出力に定電流手段を接続するために、動作速度が損なわ
れるという欠点がある。また、図２の実施例と比べて
も、少ない素子数で実現することができる半面、出力用
のトランジスタとしてエンハンスメント型電界効果トラ
ンジスタ９を用いているので、デプレッション型の同じ
駆動力を得ようとするとトランジスタサイズが大きくな
るという欠点がある。

【００３６】なお、各実施例において説明した定電圧手
段，定電流手段については他の構成でも可能である。例
えば定電流手段について言えば、抵抗素子で構成する，
トランジスタのみで構成する，抵抗素子とトランジスタ
の組み合わせで構成する。さらに、トランジスタのゲー
ト電極に定電流コントロール信号を印加するなどの方法
が可能である。また、各実施例の説明において、ＧａＡ
ｓＭＥＳＦＥＴのｎ−ｃｈ型トランジスタの例を示した
が、ｐ型トランジスタによる構成、Ｓｉ，ＩｎＰ等、他
の材料を用いた構成、さらに、ＨＥＭＴ，ＭＩＳＦＥ
Ｔ，ＲＨＥＴ等、他の構造の素子を用いても実現可能で
ある。

【００３７】次に、この発明にかかる第４の発明のＥＣ
Ｌ／ＤＣＦＬレベル変換入力回路の実施例を図４につい
て説明する。図４においては、エンハンスメント型電界
効果トランジスタ（以下、単にＦＥＴという）２１とデ
プレッション型電界効果トランジスタ（以下、単にＦＥ
Ｔという）２２で論理動作部分を構成し、デプレッショ
ン型電界効果トランジスタ（以下、単にＦＥＴという）
２３，２４で出力ソースフォロワ部分を構成し、ダイオ
ード２５，２６および抵抗素子２７，２８およびコンデ
ンサ２９で定電圧手段を構成する。なお、３０は入力端
子、３１は出力端子を示す。

【００３８】次に、本実施例の動作について説明する。
入力端子３０に印加する電位にしたがって、論理動作部
分が動作し、この動作を受けて出力ソースフォロワ部分
から出力ＨＩＧＨの時約−１．３Ｖ、出力ＬＯＷの時約
−１．９５ＶのＤＣＦＬレベルに適合した出力レベルが
得られる。論理動作部分は、反転動作を行うので、ＦＥ
Ｔ２１のゲート，ソース間に０．２Ｖ程度の電位がかか
ったとき入力はＬＯＷレベルと認識し、出力はＨＩＧＨ
レベルとなり、０．７Ｖ程度の電位がかかったとき入力
はＨＩＧＨレベルと認識し、出力はＬＯＷレベルとな
り、この反転動作のしきい値は約０．４Ｖである（高電
位側電源１２をＧＮＤ，低電位側電源１３をＶＯとして
いることに注意）。ここで通常のＥＣＬレベルはＨＩＧ
Ｈが−０．９Ｖ，ＬＯＷが−１．７Ｖなので、何らかの
対策が必要である。すなわち、論理動作部分のスイッチ
ングトランジスタであるＦＥＴ２１のソース電極を直接
低電位側電源１３の電圧Ｖ_SSに接続すると反転動作のし
きい値電圧は−１．６Ｖとなり、ＥＣＬレベルの反転動
作のしきい値−１．３Ｖと異なりＥＣＬレベルの論理信
号を入力することはできない。

【００３９】そこで、本発明のＥＣＬ／ＤＣＦＬレベル
変換入力回路においては、定電圧手段を設け、当該回路
により発生した定電圧にＦＥＴ２１のソース電極を接続
することにより、ＥＣＬ入力インタフェースを実現す
る。定電圧として約０．３Ｖを発生させることにより、
当該入力回路のしきい値電圧として−１．３Ｖが得ら
れ、ＥＣＬインタフェースを実現することができる。

【００４０】本実施例において、定電圧手段は高電位側
電源１２の電位ＧＮＤからダイオード２５，２６を２段
直列接続したものに、低電位側電源１３の電圧Ｖ_SSに対
し、抵抗素子２７，２８を２個直列した構成となってお
り、定電圧は直列接続した抵抗素子２７，２８の接続点
より取り出す。このような構成にしたのは、ＦＥＴ２１
の利得を下げないためである。ＦＥＴ２１の利得が低下
すると、論理”１”（ＨＩＧＨに対応）から論理”０”
（ＬＯＷに対応）に遷移する入力レベルの電圧幅が大き
くなり、ノイズマージンの低下を引き起す。

【００４１】ＦＥＴ２１の利得低下を引き起す要因は、
入力信号と同位相で、ソース電位が変動することであ
る。このソース電位の変動を最小限に抑えるために本回
路では、ダイオード２５，２６を２段直列接続すること
により分圧抵抗にかかる電圧を最小限にしている。例え
ば、この例ではＶ_SS＝−２．０Ｖとするとダイオード２
段の電圧降下＝１．５Ｖとなり抵抗素子２７，２８間に
は０．５Ｖだけかかることになる。

【００４２】逆にダイオード２５，２６が無い場合に
は、分圧用の抵抗素子２７，２８には電源電圧がそのま
ま印加され、本実施例の４倍である２．０Ｖが加わり、
定電圧動作は著しく阻害される。

【００４３】さらに、本実施例において特徴的なこと
は、発生する定電圧の温度依存性がＧＮＤ電位に対しト
ラッキングが良好であるという点である。ダイオードの
順方向電圧は温度の上昇とともに減少するが、本実施例
においてはＧＮＤ側に２段のダイオード２５，２６が接
続されているので、温度上昇に伴って発生する定電圧を
ＧＮＤ電位に対して上昇させることができる。

【００４４】次に、本発明にかかる第５の発明のＥＣＬ
／ＤＣＦＬレベル変換入力回路の実施例を図５について
説明する。図５において、定電圧手段は直列接続された
抵抗素子３２，２７，２８と、抵抗素子２７，２８を電
源電圧Ｖ_SSに対してクランブするように取り付けられた
ダイオード３３とで構成される。本発明のような構成に
することにより、電源電圧Ｖ_SSに対して良好な温度依存
性を持たせることができる理由は、上述に準ずるので説
明はここでは省略する。

【００４５】次に、本発明にかかる第６の発明のＥＣＬ
／ＤＣＦＬレベル変換入力回路の実施例を図６について
説明する。図６の実施例の目的は、図４，図５の実施例
よりさらに発生する定電圧を安定化させ、入力スイッチ
ングトランジスタの利得の低下をより減少させることで
ある。この目的のため、図６の実施例の定電圧手段は、
図４の実施例の定電圧手段にデプレッション型電界効果
トランジスタ（以下、単にＦＥＴという）３８を付加し
て定電圧手段の出力インピーダンスを低下させている。

【００４６】さらに、ＦＥＴ３８のサイズとしきい値Ｖ
_thの値を適当に選ぶことにより（０＞Ｖ_GSとすることに
より）、抵抗素子３６と抵抗素子３７の接続点の電圧を
より高目に設定することができるようになり、ダイオー
ド３４，３５、抵抗素子３６，３７で構成される基準電
圧発生回路自体の安定性を向上させることができ、本発
明の定電圧の安定性はより向上する。

【００４７】なお、図６の実施例においては、図４の実
施例の定電圧手段にＦＥＴ３８を付加する構成を採った
が、図５の実施例において述べている定電圧手段に、Ｆ
ＥＴ３８に対応するトランジスタを付加した構成とし
も、本発明で述べた効果は同様である。

【００４８】次に、本発明にかかる第７の発明のＥＣＬ
／ＤＣＦＬレベル変換入力回路の実施例を図７について
説明する。図７において、ＥＣＬ／ＤＣＦＬレベル変換
入力回路は入力を抵抗分割することによりＥＣＬレベル
をＤＣＦＬレベルに変換し、その後は通常のソースフォ
ロワ付ＤＣＦＬゲートを付けている。前述した図４〜図
６の各実施例は、入力スイッチングトランジスタである
ＦＥＴ２１のソース電位を持ち上げてレベル変換してい
たのに対し、図７の実施例はＦＥＴ２１に入る前にレベ
ル変換を施している。図７で、３９はデプレッション型
電界効果トランジスタ、４０はエンハンスメント型電界
効果トランジスタ、４１，４２は抵抗素子を示す。

【００４９】通常、超高速で動作する集積回路の入力部
分には５０Ωの終端抵抗が内蔵されているので、レベル
分割のために新たに抵抗を付加する必要がない。抵抗分
割でレベル変換するので、回路自体の利得が低下するの
で、上述した図４〜図６に示す実施例に対してノイズマ
ージンの点で劣るものの回路構成が簡単であるという利
点がある。

【００５０】次に、本発明にかかる第８の発明の半導体
集積回路装置の一実施例を図８について説明する。図４
〜図７に示す各実施例において、定電圧手段は、全ての
入力回路内に持っていたが、本発明においては、集積回
路内に独立の定電圧手段（仮想グランド発生回路１３
０）を設け、本回路によって発生される仮想グランドに
他の集積回路の要素が接続されている。本実施例では、
通常のＤＣＦＬ回路構成の入力バッファ回路１００，さ
まざまな信号処理を行う内部ゲート回路１１０，出力バ
ッファ回路１２０が仮想グランドレベルに接続されてい
る。このような構成にする利点は次の通りである。

【００５１】すなわち、定電圧手段自体の出力電圧安定
性は図６に示す実施例において、適当なレベルにするこ
とができるが、さらに集積回路全体に拡張することによ
り、仮想グランドレベルに大きな浮遊容量が付くことな
く、さらに、定電圧レベルの安定性が増すことが期待で
きる。

【００５２】コンデンサ２９は図４〜図６の実施例中に
も見られるが、本実施例においては上述の理由で相当大
きな値（〜数十ｐＦ）になる。本発明は上述の利点の他
に次のような利点も併せ持つ。

【００５３】１つは、仮想グランド発生回路１３０を集
積回路内に複数個持たせ、それらの仮想グランド発生回
路１３０の出力を相互にとることにより、個々の構成素
子の特性変動の影響を受けにくくすることができ、プロ
セス変動に強く、かつまた、複数個入力バッファがある
場合にはそれらの間の特性変動を最小限にすることがで
きる。

【００５４】他の利点は内部ゲート回路１１０内に特
に、大きな付加駆動能力を要する部分がある場合に、そ
の駆動ゲートのソースホロワをＶ_ssに接地することによ
り格段に駆動能力を向上させることができ、高速動作に
寄与する。なお、本発明において仮想グランド発生回路
１３０を図６の実施例と同じ回路構成としたが、図４，
図５の実施例や他の回路構成を用いてもここで述べた発
明の効果はそこなわれるものではない。

【００５５】

【発明の効果】以上述べたように、本発明にかかる第１
の発明は、ソース電極が低電位側電源に接続され、ゲー
ト電極が入力端子に接続されたエンハンスメント型電界
効果トランジスタと、ソース電極とゲート電極とが前記
エンハンスメント型電界効果トランジスタのドレイン電
極に共通接続されたデプレッション型電界効果トランジ
スタと、前記デプレッション型電界効果トランジスタの
ドレイン電極と高電位側電源の間に接続された定電圧手
段と、前記デプレッション型電界効果トランジスタのド
レイン電極と前記低電位側電源との間に接続され、前記
定電圧手段にバイアス電流を流す定電流手段と、ゲート
電極が前記エンハンスメント型電界効果トランジスタの
ドレイン電極に接続され、ドレイン電極が前記高電位側
電源に接続され、ソース電極が出力端子に接続されたデ
プレッション型電界効果トランジスタとからなるもので
ある。

【００５６】また、第２の発明は、ソース電極が低電位
側電源に接続され、ゲート電極が入力端子に接続された
エンハンスメント型電界効果トランジスタと、ソース電
極とゲート電極とが前記エンハンスメント型電界効果ト
ランジスタのドレイン電極に共通接続されたデプレッシ
ョン型電界効果トランジスタと、前記デプレッション型
電界効果トランジスタのドレイン電極と高電位側電源の
間に接続された定電圧手段と、前記エンハンスメント型
電界効果トランジスタのドレイン電極と前記低電位側電
源との間に接続された定電圧手段にバイアス電流を流す
定電流手段と、ゲート電極が前記エンハンスメント型電
界効果トランジスタのドレイン電極に接続され、ドレイ
ン電極が前記高電位側電源に接続され、ソース電極が出
力端子に接続されたデプレッション型電界効果トランジ
スタとからなるものである。

【００５７】さらに、第３の発明は、ソース電極が低電
位側電源に接続され、ゲート電極が入力端子に接続され
たエンハンスメント型電界効果トランジスタと、ソース
電極とゲート電極とが前記エンハンスメント型電界効果
トランジスタのドレイン電極に共通接続され、ドレイン
電極が高電位側電源に接続されたデプレッション型電界
効果トランジスタと、前記エンハンスメント型電界効果
トランジスタのドレイン電極と前記低電位側電源との間
に接続されデプレッション型電界効果トランジスタにバ
イアス電流を流す定電流手段と、ゲート電極が前記エン
ハンスメント型電界効果トランジスタのドレイン電極に
接続され、ドレイン電極が前記高電位側電源に接続さ
れ、ソース電極が出力端子に接続されたエンハンスメン
ト型電界効果型トランジスタとからなるものである。

【００５８】したがって、第１〜第３の発明はいずれも
所要の電界降下を生じさせ、これを利用して出力電圧を
制御するようにしたので、ＥＣＬレベルに合致した出力
レベルを出すことができる。さらに出力トランジスタの
ソースが直接出力端子となるので、レベルシフトダイオ
ードによる出力インピーダンスの上昇がなく、そのた
め、出力立ち上がり特性の劣化がない出力回路を得るこ
とができる。

【００５９】さらに、第４の発明は、定電圧手段にＦＥ
Ｔのソース電極を接続する形に構成したので、ノイズマ
ージンを大きく保ったままＥＣＬ／ＤＣＦＬレベル変換
入力回路を実現することができ、さらに高電位側電源に
対して良好な温度特性を得ることができる。

【００６０】また、第５の発明は、定電圧手段に抵抗素
子で分割された電圧がダイオードでクランプされる形に
構成したので、ノイズマージンを大きくとることがで
き、さらに、低電位側電源に対して良好な温度特性を得
ることができる。さらに、第６の発明は、第５の発明の
定電圧手段にデプレッション型ＦＥＴを付した形に構成
したので、さらに大きなノイズマージンを取ることがで
きる。

【００６１】また、第７の発明は、スイッチングトラン
ジスタのＦＥＴの入力の前に抵抗素子によりレベル変換
する形に構成したので、簡単な回路構成でレベル変換入
力回路を実現することができる。

【００６２】さらに、第８の発明は、仮想グランド発生
回路を設けて共通に他の集積回路の要素を接続するよう
にしたので、安定した回路動作が可能である。

【図面の簡単な説明】

【図１】本発明にかかる第１の発明のＥＣＬレベル出力
回路の実施例を説明するための回路図である。

【図２】本発明にかかる第２の発明のＥＣＬレベル出力
回路の実施例を説明するための回路図である。

【図３】本発明にかかる第３の発明のＥＣＬレベル出力
回路の実施例を説明するための回路図である。

【図４】本発明にかかる第４の発明のＥＣＬ／ＤＣＦＬ
レベル変換入力回路の実施例の構成を示す回路図であ
る。

【図５】本発明にかかる第５の発明のＥＣＬ／ＤＣＦＬ
レベル変換入力回路の実施例の構成を示す回路図であ
る。

【図６】本発明にかかる第６の発明のＥＣＬ／ＤＣＦＬ
レベル変換入力回路の実施例の構成を示す回路図であ
る。

【図７】本発明にかかる第７の発明のＥＣＬ／ＤＣＦＬ
レベル変換入力回路の実施例の構成を示す回路図であ
る。

【図８】本発明にかかる第８の発明の半導体集積回路装
置の実施例の構成を示す回路図である。

【図９】従来のＥＣＬレベル出力回路を説明するための
回路図である。

【図１０】従来のＥＣＬ／ＤＣＦＬレベル変換入力回路
を説明するための回路図である。

【符号の説明】

１エンハンスメント型電界効果トランジスタ２デプレッション型電界効果トランジスタ３デプレッション型電界効果トランジスタ４ダイオード５抵抗素子６ダイオード７デプレッション型電界効果トランジスタ８ダイオード９エンハンスメント型電界効果トランジスタ１０入力端子１１出力端子１２高電位側電源１３低電位側電源２１エンハンスメント型電界効果トランジスタ２２デプレッション型電界効果トランジスタ２３デプレッション型電界効果トランジスタ２４デプレッション型電界効果トランジスタ２５ダイオード２６ダイオード２７抵抗素子２８抵抗素子２９コンデンサ３０入力端子３１出力端子３２抵抗素子３３ダイオード３４ダイオード３５ダイオード３６抵抗素子３７抵抗素子３８デプレッション型電界効果トランジスタ３９デプレッション型電界効果トランジスタ４０エンハンスメント型電界効果トランジスタ４１抵抗素子４２抵抗素子

Claims

(57)【特許請求の範囲】

【請求項１】ソース電極が低電位側電源に接続され、
ゲート電極が入力端子に接続されたエンハンスメント型
電界効果トランジスタと、ソース電極とゲート電極とが
前記エンハンスメント型電界効果トランジスタのドレイ
ン電極に共通接続されたデプレッション型電界効果トラ
ンジスタと、前記デプレッション型電界効果トランジス
タのドレイン電極と高電位側電源の間に接続された定電
圧手段と、前記デプレッション型電界効果トランジスタ
のドレイン電極と前記低電位側電源との間に接続され、
前記定電圧手段にバイアス電流を流す定電流手段と、ゲ
ート電極が前記エンハンスメント型電界効果トランジス
タのドレイン電極に接続され、ドレイン電極が前記高電
位側電源に接続され、ソース電極が出力端子に接続され
たデプレッション型電界効果トランジスタとからなるこ
とを特徴とするＥＣＬレベル出力回路。
【請求項２】ソース電極が低電位側電源に接続され、
ゲート電極が入力端子に接続されたエンハンスメント型
電界効果トランジスタと、ソース電極とゲート電極とが
前記エンハンスメント型電界効果トランジスタのドレイ
ン電極に共通接続されたデプレッション型電界効果トラ
ンジスタと、前記デプレッション型電界効果トランジス
タのドレイン電極と高電位側電源の間に接続された定電
圧手段と、前記エンハンスメント型電界効果トランジス
タのドレイン電極と前記低電位側電源との間に接続され
た前記定電圧手段にバイアス電流を流す定電流手段と、
ゲート電極が前記エンハンスメント型電界効果トランジ
スタのドレイン電極に接続され、ドレイン電極が前記高
電位側電源に接続され、ソース電極が出力端子に接続さ
れたデプレッション型電界効果トランジスタとからなる
ことを特徴とするＥＣＲレベル出力回路。
【請求項３】ソース電極が低電位側電源に接続され、
ゲート電極が入力端子に接続されたエンハンスメント型
電界効果トランジスタと、ソース電極とゲート電極とが
前記エンハンスメント型電界効果トランジスタのドレイ
ン電極に共通接続され、ドレイン電極が高電位側電源に
接続されたデプレッション型電界効果トランジスタと、
前記エンハンスメント型電界効果トランジスタのドレイ
ン電極と前記低電位側電源との間に接続され前記デプレ
ッション型電界効果トランジスタにバイアス電流を流す
定電流手段と、ゲート電極が前記エンハンスメント型電
界効果トランジスタのドレイン電極に接続され、ドレイ
ン電極が前記高電位側電源に接続され、ソース電極が出
力端子に接続されたエンハンスメント型電界効果型トラ
ンジスタとからなることを特徴とするＥＣＬレベル出力
回路。
【請求項４】ドレイン電極を高電位側電源に接続し、
ソース電極とゲート電極とを共通接続したデプレッショ
ン型電界効果型トランジスタと、ドレイン電極を前記デ
プレッション型電界効果型トランジスタのソース電極に
接続し、ゲート電極を入力端子に接続したエンハンスメ
ント型電界効果型トランジスタと、一端を前記エンハン
スメント型電界効果トランジスタのソース電極に接続
し、他端を低電位側電源に接続した抵抗素子と、アノー
ドを前記高電位側電源に接続したダイオードと、このダ
イオードのカソードにアノードを接続したダイオード
と、このダイオードのカソードに一端を接続し、他端を
前記エンハンスメント型電界効果型トランジスタのソー
ス電極に接続した抵抗素子と、ゲート電極を前記エンハ
ンスメント型電界効果型トランジスタのドレイン電極に
接続し、ドレイン電極を前記高電位側電源に接続し、ソ
ース電極を出力端子としたデプレッション型電界効果型
トランジスタと、ドレイン電極を前記出力端子に接続
し、ソース電極とゲート電極とを前記低電位側電源に共
通接続したデプレッション型電界効果型トランジスタと
からなることを特徴とするＥＣＬ／ＤＣＦＬレベル変換
入力回路。
【請求項５】ドレイン電極を高電位側電源に接続し、
ソース電極とゲート電極とを共通接続したデプレッショ
ン型電界効果型トランジスタと、ドレイン電極を前記デ
プレッション型電界効果型トランジスタのソース電極に
接続し、ゲート電極を入力端子に接続したエンハンスメ
ント型電界効果型トランジスタと、一端を前記エンハン
スメント型電界効果型トランジスタのソース電極に接続
し、他端を低電位側電源に接続した抵抗素子と、一端を
前記高電位側電源に接続した抵抗素子と、この抵抗素子
の他端にアノードを接続し、カソードを前記低電位側電
源端子に接続したダイオードと、前記抵抗素子の他端に
一端を接続し、他端を前記エンハンスメント型電界効果
型トランジスタのソース電極に接続した抵抗素子と、ゲ
ート電極を前記エンハンスメント型電界効果型トランジ
スタのドレイン電極に接続し、ドレイン電極を前記高電
位側電源に接続し、ソース電極を出力端子としたデプレ
ッション型電界効果型トランジスタと、ドレイン電極を
前記出力端子に接続し、ソース電極とゲート電極とを前
記低電位側電源に共通接続したデプレッション型電界効
果型トランジスタとからなることを特徴とするＥＣＬ／
ＤＣＦＬレベル変換入力回路。
【請求項６】ドレイン電極を高電位側電源に接続し、
ソース電極とゲート電極とを共通接続したデプレッショ
ン型電界効果型トランジスタと、ドレイン電極を前記デ
プレッション型電界効果型トランジスタのソース電極に
接続し、ゲート電極を入力端子に接続したエンハンスメ
ント型電界効果型トランジスタと、一端を前記エンハン
スメント型電界効果型トランジスタのソース電極に接続
し、他端を低電位側電源に接続した抵抗素子と、アノー
ドを前記高電位側電源に接続したダイオードと、このダ
イオードのカソードにアノードを接続したダイオード
と、このダイオードのカソードに一端を接続した抵抗素
子と、ゲート電極を前記抵抗素子の他端に接続し、ドレ
イン電極を前記高電位側電源に接続し、ソース電極を前
記エンハンスメント型電界効果型トランジスタのソース
電極に接続したデプレッション型電界効果型トランジス
タと、一端をこのデプレッション型電界効果型トランジ
スタのゲート電極に接続し、他端を前記低電位側電源に
接続した抵抗素子と、ゲート電極を前記エンハンスメン
ト型電界効果型トランジスタのドレイン電極に接続し、
ドレイン電極を前記高電位側電源に接続し、ソース電極
を出力端子としたデプレッション型電界効果型トランジ
スタと、ドレイン電極を前記出力端子に接続し、ソース
電極とゲート電極とを前記低電位側電源に共通接続した
デプレッション型電界効果型トランジスタとからなるこ
とを特徴とするＥＣＬ／ＤＣＦＬレベル変換入力回路。
【請求項７】一端を入力端子に接続した抵抗素子と、
一端をこの抵抗素子の他端に接続し、他端を低電位側電
源に接続した抵抗素子と、ドレイン電極を高電位側電源
に接続し、ソース電極とゲート電極とを共通接続したデ
プレッション型電界効果型トランジスタと、ドレイン電
極を前記デプレッション型電界効果型トランジスタのソ
ース電極に接続し、ゲート電極を上記直列した抵抗素子
の接続部に接続し、ソース電極を前記低電位側電源に接
続したエンハンスメント型電界効果トランジスタと、ゲ
ート電極を前記エンハンスメント型電界効果型トランジ
スタのドレイン電極に接続し、ドレイン電極を前記高電
位側電源に接続し、ソース電極を出力端子としたデプレ
ッション型電界効果型トランジスタと、ドレイン電極を
前記出力端子に接続し、ソース電極とゲート電極とを前
記低電位側電源に共通接続したデプレッション型電界効
果型トランジスタとからなることを特徴とするＥＣＬ／
ＤＣＦＬレベル変換入力回路。
【請求項８】ドレイン電極を高電位側電源に接続し、
ソース電極を仮想グランドに接続したデプレッション型
電界効果型トランジスタと、一端を前記デプレッション
型電界効果型トランジスタのソース電極に接続し、他端
を低電位側電源に接続した抵抗素子と、アノードを前記
高電位側電源に接続したダイオードと、このダイオード
のカソードにアノードを接続したダイオードと、このダ
イオードのカソードに一端を接続し、他端を上記デプレ
ッション型電界効果型トランジスタのゲート電極に接続
した抵抗素子と、一端を上記デプレッション型電界効果
型トランジスタのゲート電極に接続し、他端を前記低電
位側電源に接続した抵抗素子とで仮想グランド発生回路
を構成し、前記仮想グランドと電源の間に、入力バッフ
ァ回路，内部ゲート回路，出力バッファ回路を接続して
構成したことを特徴とする半導体集積回路装置。