JP5316285B2

JP5316285B2 - 電力増幅器用バイアス回路

Info

Publication number: JP5316285B2
Application number: JP2009174475A
Authority: JP
Inventors: 隆之松塚; 和也山本; 篤司岡村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-07-27
Filing date: 2009-07-27
Publication date: 2013-10-16
Anticipated expiration: 2029-07-27
Also published as: US7936219B2; JP2011030006A; US20110018639A1

Description

この発明は、電力増幅器用バイアス回路に関し、特に携帯電話等の移動体通信用の電力増幅器に用いる電力増幅器用バイアス回路に関する。

現在、ＣＤＭＡ（Code Division Multiple Access：符号分割多重接続）をはじめとする携帯電話用電力増幅器として、ＧａＡｓ−ＨＢＴ電力増幅器（Heterojunction Bipolar Transistor：ヘテロ接合バイポーラトランジスタ）が広く用いられている。図２５は、ＧａＡｓ−ＨＢＴ電力増幅器モジュールの回路例である。図２５（ａ）で点線枠内がＧａＡｓチップであり、それ以外の回路素子はモジュール基板上にチップ部品や線路によって形成されている。

図で、ＩＮはＲＦ信号入力端子、ＯＵＴはＲＦ出力信号端子、Ｖｃ１、Ｖｃ２は初段及び終段用トランジスタのコレクタ電源端子、Ｖｃｂは初段及び終段用トランジスタのバイアス回路の電源端子、Ｖｒｅｆはバイアス回路の入力電圧端子である。Ｔｒ１、Ｔｒ２はヘテロ接合バイポーラトランジスタ、Ｒｂ１、Ｒｂ２、Ｒｂ１２、Ｒｂ２２は抵抗、Ｃ１〜Ｃ４、Ｃ２１〜Ｃ２３、Ｃｄ１、Ｃｄ２、Ｃｄｂは容量、Ｌ１、Ｌ２はインダクタ、Ｌ１１、Ｌ２１〜Ｌ２３は特定の電気長を有する線路でインダクタとして作用する。

図２５（ｂ）は、Ｔｒ２とそのバイアス回路部の具体的な回路構成例である。Ｔｒ１とそのバイアス回路部も回路的には同様である。図２５（ｂ）において、Ｔｒｂ１〜Ｔｒｂ５はＨＢＴ、Ｒｂｂ１〜Ｒｂｂ６は抵抗、Ｖｒｅｆｂはバイアス回路の入力電圧端子（外部から与えられる基準電圧端子）、Ｖｃｂはバイアス回路のコレクタ電源端子、Ｖｂｏはバイアス回路の出力端子である。このバイアス回路は電力増幅器のＴｒ１及びＴｒ２のアイドル電流（無ＲＦ信号入力時のバイアス電流）を温度変化に対して一定に保つように動作する。動作についてのこれ以上の詳細は、特開２００４−３４３２４４号公報に開示されている。

図２５に示した電力増幅器のバイアス回路の正常な動作には、Ｔｒｂ４、Ｔｒｂ５からなるダイオード接続トランジスタの縦積み２段部や終段Ｔｒ２とＴｒｂ１からなる２段縦積み部に代表されるように、ＨＢＴの持つ障壁電圧の２倍を超える基準電圧Ｖｒｅｆが必要とされる。即ち、ＧａＡｓ系ＨＢＴの場合、約１．２５〜１．３０Ｖの障壁電圧と抵抗Ｒｂｂ１における電圧降下分（約０．２〜０．３Ｖ）を考慮すると、約２．７〜２．９ＶのＶｒｅｆが必要となる。

しかし、Ｖｒｅｆを、ＨＢＴの障壁電圧の２倍未満、例えば２．５Ｖまで低下させると、常温でもアイドル電流が流れなくなり図２５のバイアス回路は実用上そのまま使用することができなくなる。このアイドル電流が流れなくなる問題は、低温ほど顕著となる。これは、デバイス材料で決定される障壁電圧は、温度が低いほど大きくなるためである。一般に、この障壁電圧は、約−１〜−２ｍＶ／℃の傾きを有している。

上記問題を解決するために考案されたＶｒｅｆ＝２．４〜２．５Ｖの低電圧動作で動作可能なバイアス回路を、図２６に示す。この回路において、Ｔｒ２ａ、Ｔｒ２ｂはパワートランジスタ、Ｔｒｂ１〜Ｔｒｂ６はバイアス用トランジスタ、Ｒｂｂ１〜Ｒｂｂ１３は抵抗、Ｃ４、Ｃａ、Ｃｄ２は容量を示す。

Ｔｒ２ａは、直接抵抗Ｒｂｂ９を介して電流を注入する経路（電流駆動）と、Ｔｒｂ１、Ｔｒｂ２からなるエミッタフォロワを介して電流を供給する経路（電圧駆動）の両方を有している。一方、Ｔｒ２ｂは、抵抗Ｒｂｂ１３を介して電流を注入する経路（電流駆動）だけを有している。図２６のバイアス回路を用いることにより、Ｖｒｅｆ＝２．４〜２．５Ｖの低電圧において電力増幅動作が可能となる。回路動作についてのこれ以上の詳細は、特開２００７−１３４７６８号公報や特開２００７−３１８４６３号公報に開示されている。

特開２００４−２７４４３３号公報特開２００６−２７０１４６号公報特開２００５−２１７５５７号公報特開２００４−３４３２４４号公報特開２００７−１３４７６８号公報特開２００７−３１８４６３号公報特開２００９−５５０９６号公報

基地局が比較的密集している都市部では、主に中低出力動作が行われる。中低出力動作時の効率向上は、携帯電話機の通話時間にとって重要である。このため、近年、高出力動作（２７ｄＢｍ程度）時に加えて中低出力動作（〜１８ｄＢｍ程度）時での効率向上が重要となってきている。

中低出力動作時の効率向上の手段として、増幅用トランジスタのコレクタ電圧Ｖｃを出力電力に応じて下げる方法がある。また、例えば特開２００９−５５０９６号公報の段落０００７に記述されているように、中低出力動作時の歪特性を満足しやすくするためには、出力電力に応じて各段の増幅用トランジスタのアイドル電流を最適化した方がよい。このため、増幅用トランジスタのコレクタ電圧Ｖｃに応じて、アイドル電流を制御できるバイアス回路が望ましい。しかしこの点に関し本願発明者が鋭意研究を進めたところ、ＧａＡｓ−ＨＢＴ電力増幅器において、中低出力動作時に増幅用トランジスタのアイドル電流を保ったままコレクタ電圧を下げた場合に、歪特性が満足されにくいという問題点が見出された。

この発明は、上記のような課題を解決するためになされたもので、増幅用トランジスタのコレクタ電圧に応じてアイドル電流を制御することにより、低歪特性を実現することができる電力増幅器用バイアス回路を提供することを目的とする。

本発明は、上記の目的を達成するため、電力増幅器用バイアス回路であって、
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、さらに、前記コレクタ電圧に応じた電圧をゲートに受け、前記第２の制御部トランジスタのベースに前記コレクタ電圧に応じたバイアス電流を供給する第１の電界効果トランジスタを有することを特徴とする。

本発明によれば、アイドル電流制御回路が、増幅用トランジスタのコレクタ電圧に応じてアイドル電流を制御することができる。よって、中低出力動作時に増幅用トランジスタのコレクタ電圧を下げた場合に、出力電力に応じた適切なアイドル電流とすることができる。このように増幅用トランジスタのコレクタ電圧に応じてアイドル電流を調節することにより、低歪特性を実現することができる。

本発明の実施の形態１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を示す回路図である。本発明の実施の形態１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態４のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態４のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態５のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態６のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態７のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態７のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態８のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態８のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態９のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態９のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態１０のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態１０のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態１１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態１１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態１２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるよるアイドル電流制御回路を示す回路図である。本発明の実施の形態１２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。本発明の実施の形態１３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。本発明の実施の形態１３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路のアイドル電流の模式図である。従来のＧａＡｓ−ＨＢＴ電力増幅器とそのバイアス回路の構成例である。低Ｖｒｅｆ動作可能なＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の構成例である。

実施の形態１．
図１は、本発明の実施の形態１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を示す回路図である。本実施の形態１に係る電力増幅器およびそのバイアス回路の構成例が示されている。この回路は、ＧａＡｓ−ＨＢＴ（ヘテロ接合バイポーラトランジスタ）を用いて構成されている。図２５および図２６に示した回路図と共通する構成については同一の符号を付し、説明を省略する。また、本実施の形態では２段増幅器の後段のバイアス回路を例に説明をするが、初段のバイアス回路に適用しても同等の効果を得られる。

図１に示した回路構成では、エミッタフォロワに代表される電圧駆動バイアス回路と、基準電圧入力から高抵抗を介してベースに直接電流を印加する電流駆動バイアス回路とが、並列に設けられている。つまり、電圧駆動バイアス回路と電流駆動バイアス回路とを並列に設けた併用バイアス回路が構成されている。この併用バイアス回路により、第１の増幅用のトランジスタ（以下、「Ｔｒ２ａ」と記す）が駆動される。また、Ｔｒ２ａと並列に、第２の増幅用トランジスタ（以下、「Ｔｒ２ｂ」と記す）が設けられている。このＴｒ２ｂは、電流駆動バイアス回路のみにより駆動される。

図１の回路は、Ｔｒ２ａのベースに接続された電圧駆動バイアス回路（Ｔｒｂ１〜Ｔｒｂ３を含む回路）を有している。また、この電圧駆動バイアス回路と並列に、Ｔｒ２ａのベースに接続された電流駆動バイアス回路（Ｒｂｂ９を含む回路）が設けられている。これらの電圧駆動バイアス回路および電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子（以下、「Ｖｒｅｆｂ」と記す）に接続されている。

図１において、Ｔｒｂ１〜Ｔｒｂ３はヘテロ接合バイポーラトランジスタ（ＨＢＴ）、Ｒｂｂ１〜Ｒｂ２２は抵抗素子、Ｖｃｂ、Ｖｃｂ２、Ｖｒｅｆｂ、Ｖｃ２は電圧入力端子（電源端子）、Ｃａ、Ｃ４は容量素子を示す。

次に、図１の電圧駆動バイアス回路の構成について説明する。この電圧駆動バイアス回路は、第１〜第３のトランジスタ（Ｔｒｂ１〜Ｔｒｂ３）、抵抗素子を有している。

上記第１のトランジスタ（以下、単に「Ｔｒｂ１」と記す）のベースは、Ｒｂｂ１、Ｒｂｂ６を介してＶｒｅｆｂに接続されている。Ｔｒｂ１のエミッタは、Ｔｒ２ａのベースに接続する。Ｔｒ２ａのベースには、リファレンス電圧に応じたバイアス電流が供給される。

上記第２のトランジスタ（以下、単に「Ｔｒｂ２」と記す）のコレクタは、Ｔｒｂ１のエミッタとＴｒ２ａのベースとの接続点に、第１の抵抗Ｒｂｂ５（以下、単に「Ｒｂｂ５」と記す）を介して接続されている。

上記第３のトランジスタ（以下、単に「Ｔｒｂ３」と記す）のベースは、第２の抵抗Ｒｂｂ１（以下、単に「Ｒｂｂ１」と記す）、およびＲｂｂ２を介してＶｒｅｆｂに接続されている。また、Ｔｒｂ３のエミッタはＴｒｂ２のベースに接続され、Ｔｒｂ２に対して、リファレンス電圧に応じたバイアス電流を供給することができる。

次に、図１の電流駆動バイアス回路について説明する。この電流駆動バイアス回路は、第３の抵抗（以下、単に「Ｒｂｂ９」と記す）を有している。Ｒｂｂ９の一端はＶｒｅｆｂに接続され、他端はＴｒ２ａのベースに接続されている。

Ｒｂｂ９とＴｒｂ１との接続点（Ｖｂｏ）と、Ｔｒ２ａのベースとの間には、第４の抵抗Ｒｂ２２（以下、単に「Ｒｂ２２」と記す）が設けられている。そして上述した電圧駆動バイアス回路から供給される電流Ｉｂ２１と、電流駆動バイアス回路から供給される電流Ｉｂ２２は、Ｒｂ２２を経由して、Ｔｒ２ａのベースに供給される。

次に、図１に示した電圧駆動バイアス回路および電流駆動バイアス回路の動作について説明する。電圧駆動バイアス回路のＴｒｂ１は、ベースに印加される電圧が所定の閾値電圧（Ｖｔｈ１）未満である際には、オンしない。つまりＶｒｅｆｂから印加されるベース電圧が、Ｔｒｂ１の動作する閾値電圧（Ｖｔｈ１）未満である際には、Ｔｒｂ１はオンしない。そして、ＶｒｅｆｂからＲｂｂ９を経由して、すなわち電流駆動バイアス回路を介して、Ｔｒ２ａのベースに第１の電流（Ｉｂ２２）が供給される。

電圧駆動バイアス回路のＴｒｂ１は、ベースに印加される電圧が上記Ｖｔｈ１以上である際にはオンし、エミッタからＩｂ２１が流れる。そして、Ｔｒｂ１のエミッタからＴｒ２ａにＩｂ２１が供給される。すなわち、Ｖｒｅｆｂから印加されるベース電圧がＶｔｈ１以上である際には、第１の電流（Ｉｂ２２）に加えて、Ｖｒｅｆｂから電圧駆動回路を介して、Ｔｒ２ａのベースに第２の電流（Ｉｂ２１）が供給される。

さらに、図１に示した回路は、Ｔｒ２ａと並列に、Ｔｒ２ｂが設けられている。このＴｒ２ｂのベースと、Ｖｒｅｆｂとの間には、第２増幅素子側抵抗Ｒｂｂ１３（以下、単に「Ｒｂｂ１３」と記す）が接続されている。Ｔｒ２ａ、Ｔｒ２ｂのコレクタは、それぞれ電源端子Ｖｃ２に接続されている。これらのトランジスタのベースは、容量素子Ｃａを介して互いに接続されている。

Ｔｒ２ｂのベースには、ＶｒｅｆｂからＲｂｂ１３を介して第３の電流（Ｉｂ２３）が供給され、Ｔｒ２ｂのベース電圧が、Ｔｒ２ｂの動作する閾値電圧（Ｖｔｈ２）以上である際には、このトランジスタがオンする。つまり、Ｔｒ２ｂは、リファレンス電圧に応じたバイアス電流によりオン・オフする。

以上説明した内容は、図２６にも示した、低Ｖｒｅｆ動作可能なバイアス回路と共通している。

実施の形態１にかかる図１の電力増幅器用バイアス回路は、低Ｖｒｅｆ動作可能なバイアス回路に、Ｖｃ２によるアイドル電流制御回路１０を付加した構成を有している。図１において、Ｔｒｘ１〜Ｔｒｘ３はアイドル電流制御回路１０のトランジスタ（説明の便宜上、「制御部トランジスタ」とも称す）、Ｒｘ１〜Ｒｘ６は抵抗（説明の便宜上、「制御部抵抗」とも称す）、Ｄｘ１〜Ｄｘ２はショットキーバリアダイオードである。

アイドル電流制御回路１０は、第１の制御部トランジスタＴｒｘ１（以下、単に「Ｔｒｘ１」と記す）を備えている。Ｔｒｘ１のコレクタは、電圧駆動バイアス回路および電流駆動バイアス回路の並列回路とＴｒ２ａのベースとの間、具体的にはＲｂ２２とＴｒ２ａのベースとの間に接続する。アイドル電流制御回路１０は、第２の制御部トランジスタＴｒｘ２（以下、単に「Ｔｒｘ２」と記す）を備えている。Ｔｒｘ２のコレクタは、Ｔｒｘ１のベースに接続している。これにより、Ｔｒｘ２のベースにはＴｒ２ａのコレクタ電圧Ｖｃ２に応じた電流が供給されるので、Ｔｒｘ１のベースにはＴｒ２ａのコレクタ電圧Ｖｃ２に応じた電流が供給される。

アイドル電流制御回路１０は、第１の制御部抵抗Ｒｘ１（以下、単に「Ｒｘ１」と記す）と、第２の制御部抵抗Ｒｘ２（以下、単に「Ｒｘ２」と記す）とを備えている。Ｒｘ１は、一端がＴｒｘ１のコレクタに接続し、他端がＲｂ２２とＴｒ２ａのベースとの間に接続している。Ｒｘ２は、Ｒｘ１と同様に一端がＴｒｘ１のコレクタに接続し、他端がＲｂｂ１３とＴｒ２ｂのベースとの間に接続している。また、Ｒｘ１およびＲｘ２と、Ｔｒｘ１との間には、ショットキーバリアダイオードＤｘ１が設けられている。

図２は、本発明の実施の形態１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。増幅用トランジスタのコレクタ電圧Ｖｃ２がＴｒｘ２の閾値電圧（約１．３Ｖ）以下の場合、Ｔｒｘ２がオフする。Ｖｒｅｆ（２．４〜２．５Ｖ）はＴｒｘ１とＤｘ２がオンする電圧（約１．３＋０．７Ｖ）より高いため、電流Ｉｘ１が流れてＴｒｘ１がオンする。そのため、抵抗Ｒｘ１やＲｘ２を介して、Ｔｒ２ａやＴｒ２ｂのベースからＧＮＤへ向けて、電流が引き抜かれる。その結果、Ｔｒ２ａ、Ｔｒ２ｂのアイドル電流が下がる。

この低Ｖｃ２時のアイドル電流は、抵抗Ｒｘ１やＲｘ２の値を変えることにより、任意の大きさに設定できる。すなわち、中低出力動作時（低Ｖｃ２動作時）におけるアイドル電流の大きさが所望の大きさに最適化されるように、抵抗Ｒｘ１やＲｘ２の値を設計することができる。

一方、Ｖｃ２の電圧がＴｒｘ２の閾値電圧以上の場合は、Ｔｒｘ２がオンしてコレクタ電流が流れる。抵抗Ｒｘ４で電圧降下するので、Ｔｒｘ２のコレクタ端（すなわちＴｒｘ１のベース端）の電圧が下がり、Ｔｒｘ１はオンしない。したがって前述の動作とは逆にＴｒ２ａ、Ｔｒ２ｂのベースから電流が引き抜かれないため、アイドル電流は下がらない。

以上の回路動作の結果、実施の形態１の電力増幅器用バイアス回路を適用した場合のアイドル電流特性は、図２のようになる。本実施の形態を用いた場合、Ｖｃ２を１．３Ｖ以下（Ｔｒｘ２の閾値電圧以下）に下げた場合にアイドル電流を任意の値に下げることができる。このように、バイアス電流制御回路１０により中低出力動作時（低Ｖｃ２動作時）のアイドル電流を最適化できるので、低歪特性を実現できる。

以上説明したように、実施の形態１によれば、アイドル電流制御回路１０が、増幅用トランジスタＴｒ２ａのコレクタ電圧Ｖｃ２に応じてアイドル電流Ｉｃ２を制御する。中低出力動作時に増幅用トランジスタＴｒ２ａのコレクタ電圧Ｖｃ２を下げた場合に、出力電力に応じた適切なアイドル電流とすることができる。このように増幅用トランジスタＴｒ２ａのコレクタ電圧Ｖｃ２に応じてアイドル電流Ｉｃ２を調節することにより、低歪特性を実現することができる。その結果、実施の形態１によれば、低Ｖｒｅｆ（２．４〜２．５Ｖ）で電力増幅動作が可能なバイアス回路を同じＧａＡｓチップ上に集積化したＨＢＴ電力増幅器において、増幅用トランジスタのコレクタ電圧に応じてアイドル電流を最適化することにより低歪特性を実現することができる。実施の形態１によれば、低Ｖｃ２時のアイドル電流を、抵抗Ｒｘ１やＲｘ２の値を変えることにより、任意の大きさに設定できる。よって、中低出力動作時（低Ｖｃ２動作時）におけるアイドル電流を所望の大きさに最適化することができる。

実施の形態２．
図３は、本発明の実施の形態２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図３の回路図は、本発明の実施の形態２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態２は、実施の形態１の電力増幅器用バイアス回路のうち、Ｖｃ２によるアイドル電流制御回路１０のＶｃ２端子側にＦＥＴ（Field Effect Transistor：電界効果型トランジスタ）を追加した点に特徴を有している。以下、実施の形態２の構成のうち、実施の形態１の構成と異なる点を中心に説明を行う。

図３に示すように、実施の形態２にかかるアイドル電流制御回路１０は、第１のＦＥＴ（Field Effect Transistor：電界効果トランジスタ）であるＦｘ１を備えている。実施の形態２では、Ｆｘ１がディプレッションモードのＦＥＴ（閾値電圧が負）である。Ｆｘ１のゲートは、抵抗Ｒｘ７を介してコレクタ電圧Ｖｃ２に接続されている。

図４は、本発明の実施の形態２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態２を用いた場合、実施の形態１と比較して、アイドル電流が切り替わる電圧をＦｘ１（第１の電界効果トランジスタ）のゲート−ソース間電圧（ソースに対してゲートは負電圧）だけ低電圧側にシフトさせることができる。

なお、実施の形態２では、Ｆｘ１がディプレッションモードのＦＥＴ（閾値電圧が負）の場合を述べている。これに代えて、エンハンスメントモードのＦＥＴ（閾値電圧が正）を用いることもできる。その場合は、図４とは逆にアイドル電流が切り替わる電圧を高電圧側にシフトさせることができる。

実施の形態３．
図５は、本発明の実施の形態３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図５の回路図は、本発明の実施の形態３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態３は、実施の形態２の電力増幅器用バイアス回路のうち、Ｖｃ２によるアイドル電流制御回路１０のＶｃ２端子側にショットキーバリアダイオードＤｘ３を追加したことを特徴とする（図５参照）。

具体的には、実施の形態３では、図５に示すように、ショットキーバリアダイオードＤｘ３がＦｘ１とＲｘ５との間に挿入されている。Ｄｘ３のアノードがＦｘ１のソースと接続し、Ｄｘ３のカソードがＴｒｘ２のベースに接続している。

図６は、本発明の実施の形態３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態３を用いた場合、実施の形態２と比較して、アイドル電流が切り替わる電圧をショットキーバリアダイオードのオン電圧（約０．７Ｖ）だけ高電圧側にシフトすることができる。

実施の形態４．
図７は、本発明の実施の形態４のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図７の回路図は、本発明の実施の形態４のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態４は、実施の形態２の電力増幅器用バイアス回路のうち、Ｖｃ２によるアイドル電流制御回路１０のＶｃ２端子側に接続されたＦＥＴ（Ｆｘ１）のソースにシャント抵抗Ｒｘ８（以下、単に「Ｒｘ８」と記す）を追加したこと（図７）を特徴とする。

図８は、本発明の実施の形態４のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態４を用いた場合、実施の形態２と比較して、シャント抵抗Ｒｘ８の抵抗値に応じた電流が流れることによりＦｘ１のソース電圧が下がる。このため、Ｒｘ８の抵抗値に応じてアイドル電流が切り替わる電圧が高電圧側へシフトする。したがって、Ｒｘ８の抵抗値を適切に設定することにより、実施の形態２のアイドル電流が切り替わる電圧の値以上の範囲で、アイドル電流が切り替わる電圧を任意の値に設定することができる。

実施の形態５．
図９は、本発明の実施の形態５のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図９の回路図は、本発明の実施の形態５のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。図９において、Ｒｘ９、Ｒｘ１０は薄膜金属（例えば、ＮｉＣｒ）で作られた抵抗、Ｒｘ１１、Ｒｘ１２は半導体層（例えばベース層）で作られた抵抗（以下「エピ抵抗」と呼ぶ）である。実施の形態５は、実施の形態１の電力増幅器用バイアス回路のうち、アイドル電流制御回路１０の第１の制御部抵抗Ｒｘ１、第２の制御部抵抗Ｒｘ２を、それぞれ、エピ抵抗と薄膜金属抵抗を組み合わせて製作したことを特徴とする。

実施の形態５によれば、Ｒｘ１（第１の制御部抵抗）、Ｒｘ２（第２の制御部抵抗）に相当する抵抗を、薄膜金属抵抗とエピ抵抗との組み合わせにより得ることができる。エピ抵抗は正の温度係数をもつが、その一方で、ＮｉＣｒ抵抗の抵抗値は温度に依存しない。よって、実施の形態５の構成によれば、Ｒｘ１、Ｒｘ２に相当する抵抗値の温度特性を制御することができる。したがって、低Ｖｃ２動作時の増幅用トランジスタのアイドル電流の温度特性を最適化することができる。

実施の形態６．
図１０は、本発明の実施の形態６のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図１０の回路図は、本発明の実施の形態６のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態６にかかるアイドル電流制御回路１０は、実施の形態５にかかるアイドル電流制御回路１０のうち、ダイオードＤｘ１が削除されている。

実施の形態６にかかるアイドル電流制御回路１０は、第２の電界効果トランジスタＦｘ２（以下、単に「Ｆｘ２」と記す）を備えている。Ｆｘ２のゲートは、抵抗Ｒｘ１３を介してＶｒｅｆ端子に接続している。また、Ｆｘ２のソースおよびドレインを介して、Ｔｒｘ１のベースに接続するＲｘ３と、Ｔｒｘ２のコレクタとが接続する。

実施の形態６では、実施の形態５の構成からダイオードＤｘ１が削除され、抵抗Ｒｘ３とトランジスタＴｒｘ２のコレクタ間にＦＥＴが挿入されている。実施の形態６を用いた場合、ダイオードＤｘ１を削除すれば、Ｒｘ１（第１の制御部抵抗）、Ｒｘ２（第２の制御部抵抗）に相当する抵抗値を、実施の形態５よりも大きくすることができる。これにより、実施の形態５よりもＲｘ１、Ｒｘ２に相当する抵抗値の温度制御性が向上する。

一方、ダイオードＤｘ１を削除しただけでは、Ｖｃ２からＲｘ５、Ｔｒｘ２、Ｒｘ３、Ｔｒｘ１、Ｒｘ１（あるいはＲｘ２）、Ｔｒ２ａ（あるいはＴｒ２ｂ）を介してリーク電流が流れてしまう。そこで、実施の形態６では、ＦＥＴ（Ｆｘ２）が挿入されている。ここで、リーク電流とはＶｒｅｆ＝０Ｖ、Ｖｃ２≠０Ｖのときの電力増幅器の消費電流である。実施の形態６によれば、Ｆｘ２（第２の電界効果トランジスタ）がリーク電流を抑制することができるので、リーク電流の弊害を抑制しつつダイオードＤｘ１を削除することができる。

以上説明したように、実施の形態６によれば、リーク電流を抑制しつつ、Ｒｘ１、Ｒｘ２に相当する抵抗値の温度制御性を向上させることができる。

実施の形態７．
図１１は、本発明の実施の形態７のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図１１の回路図は、本発明の実施の形態７のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものある。実施の形態７にかかるアイドル電流制御回路１０の特徴的構成は、第３の制御部抵抗Ｒｘ１４（以下、単に「Ｒｘ１４」と記す）である。Ｒｘ１４は、Ｔｒｘ２のエミッタと、第３の制御部トランジスタ（以下、単に「Ｔｒｘ３」と記す）のコレクタの間に介在している。Ｔｒｘ３のコレクタはＴｒｘ２のエミッタと接続し、Ｔｒｘ３のベースはＶｒｅｆと接続している。

図１２は、本発明の実施の形態７のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態７を用いた場合、Ｒｘ１４により、増幅用トランジスタのコレクタ電圧Ｖｃ２に対してＴｒｘ２のコレクタ電流の立ち上がりがなまる。その結果、アイドル電流を二値的ではなくアナログ的に制御できる。

実施の形態８．
図１３は、本発明の実施の形態８のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図１３の回路図は、本発明の実施の形態８のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態８は、実施の形態１の電力増幅器用バイアス回路のうち、Ｖｃ２によるアイドル電流制御回路１０のＶｃ２端子側にトランジスタと抵抗（Ｒｘ１５）を追加したことを特徴とする。

図１３に示すように、実施の形態８にかかるアイドル電流制御回路１０は、第４の制御部抵抗Ｒｘ１５（以下、単に「Ｒｘ１５」と記す）と、第４の制御部トランジスタＴｒｘ４（以下、単に「Ｔｒｘ４」と記す）とを備えている。Ｔｒｘ４は、コレクタおよびベースがＶｃ２と接続し、かつ、コレクタおよびベースがＴｒｘ２のベースと接続している。Ｒｘ１５は、一端がＴｒｘ４のコレクタおよびベースと接続し、他端がＶｃ２と接続している。実施の形態８では、上記のＴｒｘ４とＲｘ１５からなるカレントミラー回路によって、Ｔｒｘ２が駆動される。

図１４は、本発明の実施の形態８のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。

実施の形態１においてはＶｃ２でＴｒｘ２のベース電圧を制御している。このため、Ｔｒｘ２の閾値電圧付近でＴｒｘ２のコレクタ電流が急峻に変化する。その結果、増幅用トランジスタのアイドル電流も急峻に変化する。

これに対して、実施の形態８では、Ｔｒｘ４とＲｘ１５からなるカレントミラー回路でＴｒｘ２を駆動する。このため、Ｔｒｘ２のコレクタ電流はＶｃ２に対して線形に変化する。したがって、抵抗Ｒｘ１５の抵抗値を適切に設定すれば、緩やかに増幅用トランジスタのアイドル電流を変化させることができる。よって、アイドル電流をアナログ的に制御できる。また、Ｖｃ２に対するアイドル電流の傾きを実施の形態７よりも小さくすることができるので、制御性が良いという特徴がある。

実施の形態９．
図１５は、本発明の実施の形態９のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図１５の回路図は、本発明の実施の形態９のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態９にかかるアイドル電流制御回路１０は、実施の形態８の回路構成のうち、Ｔｒｘ２のコレクタとＲｘ３の間に、第５の制御部抵抗Ｒｘ１６（以下、単に「Ｒｘ１６」と記す）と、第５の制御部トランジスタＴｒｘ５（以下、単に「Ｔｒｘ５」と記す）を追加したことを特徴とする。

Ｒｘ１６は、Ｔｒｘ２のコレクタとＴｒｘ１のベースに接続するＲｘ３との間に、直列に挿入されている。Ｔｒｘ５は、コレクタおよびベースが、Ｒｘ１６とＴＲｘ３との間に接続している。これにより、Ｒｘ１６及びＴｒｘ５は、Ｔｒｘ１を駆動するカレントミラー回路を構成する。

図１６は、本発明の実施の形態９のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態９において、Ｔｒｘ２のコレクタ電流はＶｃ２に対して線型に変化する（実施の形態８にて説明）ため、Ｔｒｘ２のコレクタ端の電圧も線型に変化する。Ｒｘ１６及びＴｒｘ５はＴｒｘ１を駆動するカレントミラー回路なので、Ｔｒｘ１のコレクタ電流はＴｒｘ２のコレクタ端の電圧に対して線形に変化する。したがって、Ｔｒｘ１のコレクタ電流はＶｃ２に対して線形に変化する。結果、図１６のように線形性に優れたアイドル電流のアナログ制御が可能となる。

実施の形態１０．
図１７は、本発明の実施の形態１０のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図１７の回路図は、本発明の実施の形態１０のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態１０は、実施の形態６の電力増幅器用バイアス回路に対して、Ｒｘ１〜Ｒｘ３、Ｒｘ１３、Ｔｒｘ１およびＦｘ２で構成される回路をもう一組（「Ｒｘ１´〜Ｒｘ３´」「Ｒｘ１３´」、「Ｔｒｘ１´」、「Ｆｘ２´」と記す）追加したことを特徴とする。

図１７において、Ｒｘ１´〜Ｒｘ３´及びＲｘ１３´は抵抗、Ｔｒｘ１´はトランジスタ、Ｆｘ２´はＦＥＴである。Ｒｘ１´〜Ｒｘ３´、Ｒｘ１３´、Ｔｒｘ１´およびＦｘ２´は、Ｔｒｘ１と並列に接続する回路を構成している。以下、Ｒｘ１´〜Ｒｘ３´、Ｒｘ１３´、Ｔｒｘ１´およびＦｘ２´からなるこの回路を、Ｔｒｘ１に並列接続すると言う意味で、便宜上「並列回路」とも称す。並列回路は、Ｒｂ２２とＴｒ２ａのベースとの間の接続点（以下、「第１接続点」と称す）と、Ｔｒｘ１のベースとＴｒｘ２コレクタとの間の接続点（以下、「第２接続点」と称す）とに接続する。Ｔｒｘ１´は、コレクタが第１接続点と接続し、ベースが第２接続点と接続する。Ｆｘ２´は、Ｔｒｘ１´のベースと第２接続点との間に設けられ、Ｖｘ１´に応じてＴｒｘ１´のベースと第２接続点との間の電気的接続を切り替えるスイッチング素子として機能する。また、図１７の回路図に示すように、Ｖｘ１とＶｘ１´は、Ｆｘ２及びＦｘ２´を制御するための電圧が入力される端子を示す。

図１８は、本発明の実施の形態１０のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態１０において、Ｆｘ２をオンさせてＦｘ２´をオフさせるような電圧をＶｘ１、Ｖｘ１´に印加すると（例えばＶｘ１＝Ｖｒｅｆ、Ｖｘ１´＝０Ｖ）、Ｔｒｘ１´のコレクタ電流は流れずにＴｒｘ１のコレクタ電流だけが流れる。したがって、低Ｖｃ２時のアイドル電流はＲｘ１及びＲｘ２の抵抗値で決定される。

次に、Ｆｘ２をオフさせてＦｘ２´をオンさせるような電圧をＶｘ１、Ｖｘ１´に印加すると（例えば、Ｖｘ１＝０Ｖ、Ｖｘ１´＝Ｖｒｅｆ）、Ｔｒｘ１のコレクタ電流は流れずにＴｒｘ１´のコレクタ電流だけが流れる。したがって、低Ｖｃ２時のアイドル電流はＲｘ１´及びＲｘ２´の抵抗値で決定される。

このように、実施の形態１０を用いた場合、低Ｖｃ２時のアイドル電流をＶｘ１、Ｖｘ１´に印加する電圧に応じて変更することができる。さらに、Ｆｘ２及びＦｘ２´を共にオンさせるような電圧をＶｘ１、Ｖｘ１´に印加すると（例えばＶｘ１＝Ｖｘ１´＝Ｖｒｅｆ）、Ｔｒｘ１及びＴｒｘ１´においてコレクタ電流が流れる。したがって、低Ｖｃ２時のアイドル電流を、前記の２つの状態とは別の値に設定することも可能である。なお、図１８では、具体的構成例として、Ｒｘ１＜Ｒｘ１´、Ｒｘ２＜Ｒｘ２´の場合を示した。

なお、実施の形態１０では、実施の形態６に対して、Ｒｘ１´〜Ｒｘ３´、Ｒｘ１３´、Ｔｒｘ１´、およびＦｘ２´で構成される回路を一組追加した。ここで、Ｒｘ１〜Ｒｘ３、Ｒｘ１３、Ｔｒｘ１およびＦｘ２の回路を、複数組追加しても良い。この場合にも、追加した回路中のそれぞれのＦｘ２（Ｆｘ２´、Ｆｘ２´´、Ｆｘ２´´´・・・）のベース電圧のオン・オフの組み合わせに応じて、より多くのバリエーションで、低Ｖｃ２時のアイドル電流を変更することができる。

実施の形態１１．
図１９は、本発明の実施の形態１１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図１９の回路図は、本発明の実施の形態１１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。実施の形態１１にかかる電力増幅器用バイアス回路は、実施の形態１０の電力増幅器用バイアス回路のＶｘ１及びＶｘ１´を印加していた端子を、Ｖｘ１´を省略しつつ切替電圧生成回路１１０に置換したことを特徴とする。実施の形態１１では、Ｆｘ２、Ｆｘ２´のそれぞれのゲートへの電圧入力が、この切替電圧生成回路１１０によって実現される。

切替電圧生成回路１１０は、Ｖｘ１およびＶｒｅｆと接続する。また、切替電圧生成回路１１０は、Ｒｘ１３を介してＦｘ２と接続し、Ｒｘ１３´を介してＦｘ２´と接続している。図１９において、Ｒｘ１７〜Ｒｘ２１は抵抗、Ｔｒｘ６〜Ｔｒｘ８はトランジスタ（切替電圧生成用トランジスタ）である。Ｔｒｘ６は、ベースがＲｘ１７を介してＶｘ１と接続し、コレクタがＶｒｅｆと接続するとともにコレクタがＲｘ１３´を介してＦｘ２´に接続する。Ｔｒｘ８は、コレクタがＶｒｅｆと接続するとともにコレクタがＲｘ１３を介してＦｘ２に接続する。Ｔｒｘ７は、ベースがＲｘ１９を介してＶｘ１と接続し、コレクタがＶｒｅｆと接続するとともにこのコレクタがＴｒｘ８のベースに接続する。切替電圧生成回路１１０は、Ｖｘ１の電圧に応じて、ｈｉｇｈ−ｌｅｖｅｌがＶｒｅｆの電圧と、ｌｏｗ−ｌｅｖｅｌが約０．２Ｖの電圧と、を発生させる。

図２０は、本発明の実施の形態１１のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態１１にかかるＲｘ１７〜Ｒｘ２１、Ｔｒｘ６〜Ｔｒｘ８で構成される切替電圧生成回路１１０は、Ｖｘ１の電圧に応じて、ｈｉｇｈ−ｌｅｖｅｌがＶｒｅｆの電圧を、ｌｏｗ−ｌｅｖｅｌが約０．２Ｖの電圧を、それぞれ発生させる。これにより、Ｖｘ１の１つだけで、低Ｖｃ２時のアイドル電流を切り替えるための電圧パターンの切替を行うことができる。これは、実施の形態１０においてＶｘ１、Ｖｘ１´の２電源が必要とされることとは対照的である。例えば、Ｖｘ１＝Ｈｉｇｈ（例えば１．４Ｖ以上）であれば、Ｆｘ２がオンしＦｘ２´がオフする。これにより、Ｒｘ１及びＲｘ２を介して、増幅用トランジスタＴｒ２ａ、Ｔｒ２ｂのベースから電流が引き抜かれる。なお、図２０ではＲｘ１＜Ｒｘ１´と、Ｒｘ２＜Ｒｘ２´の場合を示した。

以上説明したように、実施の形態１１によれば、Ｖｘ１の入力電圧の変更によって、２つの電界効果トランジスタＦｘ２、Ｆｘ２´に対して、低Ｖｃ２時のアイドル電流を切り替えるための電圧パターンの切替を行うことができる。したがって、Ｖｘ１の電圧値の変更によって、Ｔｒｘ１側とＴｒｘ１´側のいずれを介してＴｒ２ａのベースから電流を引抜くかを切り換えることができる。

実施の形態１２．
図２１は、本発明の実施の形態１２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図２１の回路図は、本発明の実施の形態１２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。図２１において、Ｒｘ２２〜Ｒｘ２７は抵抗、Ｆｘ３〜Ｆｘ４はＦＥＴである。

実施の形態１２は、実施の形態６の電力増幅器用バイアス回路のうちＲｘ１（第１の制御部抵抗）及びＲｘ２（第２の制御部抵抗）を、それぞれ、複数の抵抗とＦＥＴで構成している。Ｒｘ１は、直列に接続された複数の抵抗（Ｒｘ２２、Ｒｘ２３）からなる。Ｒｘ２は、直列に接続された複数の抵抗（Ｒｘ２４、Ｒｘ２５）からなる。Ｆｘ３は、Ｒｘ２２、Ｒｘ２３のうちＲ２２に並列に接続している。Ｆｘ４は、Ｒｘ２４、Ｒｘ２５のうちＲ２４に並列に接続している。

図２２は、本発明の実施の形態１２のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態１２によれば、Ｖｘ１の電圧に応じて、Ｆｘ３及びＦｘ４を、オン又はオフすることができる。よって、実施の形態１の抵抗Ｒｘ１、Ｒｘ２に相当する抵抗値を変更することができる。この結果、Ｖｘ１の電圧に応じて、低Ｖｃ２時のアイドル電流を変えることができる。

実施の形態１３．
図２３は、本発明の実施の形態１３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路におけるアイドル電流制御回路を示す回路図である。図２３の回路図は、本発明の実施の形態１３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路の回路図のうち、増幅用トランジスタのコレクタ電圧Ｖｃ２によるアイドル電流制御回路１０を抜き出したものである。図２３において、Ｒｘ２８〜Ｒｘ２９は抵抗、Ｆｘ５はＦＥＴである。実施の形態１３は、実施の形態６の電力増幅器用バイアス回路のうち、Ｔｒｘ１のエミッタ側にＲｘ２８、Ｆｘ５、Ｒｘ２９を用いた回路を追加していることを特徴とする。

実施の形態１３にかかるアイドル電流制御回路１０は、第６の制御部抵抗Ｒｘ２８（以下、単に「Ｒｘ２８」と記す）、第３切替用電界効果トランジスタＦｘ５（以下、単に「Ｆｘ５」と記す）を備えている。Ｒｘ２８の一端はＴｒｘ１のエミッタに接続し、Ｒｘ２８の他端は接地されている。Ｆｘ５は、Ｒｘ２８に並列にソース、ドレインが接続し、ベースは抵抗Ｒｘ２９を介してＶｘ１に接続している。

図２４は、本発明の実施の形態１３のＧａＡｓ−ＨＢＴ電力増幅器用バイアス回路を適用した増幅用トランジスタのアイドル電流の模式図である。実施の形態１３を用いた場合、Ｖｘ１の電圧に応じてＦｘ５がオン又はオフするので、実施の形態１の抵抗Ｒｘ１、Ｒｘ２に相当する抵抗値を変えることができる。この結果、低Ｖｃ２時のアイドル電流をＶｘ１の電圧に応じて変えることができる。

１０アイドル電流制御回路
Ｔｒｘ１〜Ｔｒｘ５トランジスタ（制御部トランジスタ）
Ｒｘ１〜Ｒｘ６抵抗（制御部抵抗）
Ｆｘ１、Ｆｘ２、Ｆｘ３、Ｆｘ４電界効果トランジスタ
Ｒｘ８シャント抵抗
Ｄｘ１、Ｄｘ３ショットキーバリアダイオード
Ｉｃ２アイドル電流
Ｖｃ２コレクタ電圧
Ｖｒｅｆリファレンス電圧
Ｔｒ２ａ増幅用トランジスタ
Ｔｒ２ｂ増幅用トランジスタ

Claims

第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、さらに、前記コレクタ電圧に応じた電圧をゲートに受け、前記第２の制御部トランジスタのベースに前記コレクタ電圧に応じたバイアス電流を供給する第１の電界効果トランジスタを有することを特徴とする電力増幅器用バイアス回路。
前記アイドル電流制御回路が、アノードが前記電界効果トランジスタのソースに接続し、カソードが前記第２の制御部トランジスタのベースに接続するショットキーバリアダイオードを有することを特徴とする請求項１に記載の電力増幅器用バイアス回路。
前記第１の電界効果トランジスタの前記ソースと接続するシャント抵抗を有することを特徴とする請求項１に記載の電力増幅器用バイアス回路。
前記第１の増幅用トランジスタと並列に設けられた第２の増幅用トランジスタのベースと、前記リファレンス電圧入力端子とを接続する第２増幅素子側抵抗を備え、
前記第２の増幅用トランジスタのベースには、前記リファレンス電圧入力端子から前記第２増幅素子側抵抗を介して電流が供給され、前記第２の増幅用トランジスタのベース電圧が前記第２の増幅用トランジスタの動作する閾値電圧以上である際には、前記第２の増幅用トランジスタがオンし、
さらに、前記アイドル電流制御回路が、
一端が前記第１の制御部トランジスタの前記コレクタに接続し、他端が前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間に接続する第１の制御部抵抗と、
一端が前記第１の制御部トランジスタの前記コレクタに接続し、他端が前記第２増幅素子側抵抗と前記第２の増幅用トランジスタのベースとの間に接続する第２の制御部抵抗と、
を有することを特徴とする請求項１乃至３のいずれか１項に記載の電力増幅器用バイアス回路。
前記第１の制御部抵抗と前記第２の制御部抵抗のうち少なくとも一方は、一端が前記第１の制御部トランジスタの前記コレクタに接続し他端が前記第１の増幅用トランジスタのベースと接続する薄膜金属抵抗と、前記第１の増幅用トランジスタまたは前記第２の増幅用トランジスタの半導体層の抵抗成分であるエピ抵抗と、の直列回路であることを特徴とする請求項４に記載の電力増幅器用バイアス回路。
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、さらに、ゲートが前記リファレンス電圧入力端子に接続し、ソースおよびドレインを介して前記第１の制御部トランジスタのベースと前記第２の制御部トランジスタの前記コレクタとを接続させる第２の電界効果トランジスタを有することを特徴とする電力増幅器用バイアス回路。
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、さらに、
コレクタが前記第２の制御部トランジスタのエミッタと接続し、ベースが前記リファレンス電圧入力端子に接続する第３の制御部トランジスタと、
一端が前記第２の制御部トランジスタの前記エミッタと接続し、他端が前記第３の制御部トランジスタの前記コレクタと接続する第３の制御部抵抗と、
を有することを特徴とする電力増幅器用バイアス回路。
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、
前記コレクタ電圧に応じた電圧をコレクタおよびベースに受け、かつ、該コレクタおよび該ベースが前記第２の制御部トランジスタのベースと接続する第４の制御部トランジスタと、
一端が前記第４の制御部トランジスタのコレクタおよびベースと接続し、他端に前記コレクタ電圧を受ける第４の制御部抵抗と、
を有することを特徴とする電力増幅器用バイアス回路。
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、
前記第２の制御部トランジスタの前記コレクタと、前記第１の制御部トランジスタのベースと、の間に直列に設けられた第５の制御部抵抗と、
コレクタおよびベースが前記第５の制御部抵抗と前記第１の制御部トランジスタのベースの間に接続する第５の制御部トランジスタと、
を有することを特徴とする電力増幅器用バイアス回路。
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、さらに、コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタを備え、
前記アイドル電流制御回路が、
前記第１の制御部トランジスタと並列に接続するように、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間の第１接続点と、前記第１の制御部トランジスタのベースと前記第２の制御部トランジスタの前記コレクタとの間の第２接続点とに接続する並列回路を有し、
前記並列回路は、
コレクタが前記第１接続点と接続し且つベースが前記第２接続点と接続する、少なくとも１つの並列接続制御部トランジスタと、
前記少なくとも１つの前記並列接続制御部トランジスタのベースと、前記第２接続点との間にそれぞれ設けられ、外部信号に応じて前記ベースと前記第２接続点との間の電気的接続を切り替えるスイッチング素子と、
を有することを特徴とする電力増幅器用バイアス回路。
第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路と、
前記第１の増幅用トランジスタのコレクタ電圧に応じて、前記第１の増幅用トランジスタのベースに入力されるバイアス電流を制御するアイドル電流制御回路と、
を備え、
前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタと、を有し、
前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
前記アイドル電流制御回路は、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間にコレクタが接続され、前記第１の増幅用トランジスタのコレクタ電圧に応じた電流がベースに入力される第１の制御部トランジスタを有し、
前記アイドル電流制御回路が、
コレクタが前記第１の制御部トランジスタのベースに接続し、ベースに前記第１の増幅用トランジスタの前記コレクタ電圧に応じた電圧が入力される第２の制御部トランジスタと、
ソースおよびドレインを介して前記第１の制御部トランジスタのベースと前記第２の制御部トランジスタの前記コレクタとを接続させる制御部電界効果トランジスタと、
前記第１の制御部トランジスタと並列に接続するように、前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間の第１接続点と、前記第１の制御部トランジスタのベースと前記第２の制御部トランジスタの前記コレクタとの間の第２接続点とに接続する並列回路と、を有し、
前記並列回路は、
コレクタが前記第１接続点と接続し且つベースが前記第２接続点と接続する、少なくとも１つの並列接続制御部トランジスタと、
前記少なくとも１つの前記並列接続制御部トランジスタのベースと、前記第２接続点との間にそれぞれ設けられ、ゲートに入力される電圧に応じて前記ベースと前記第２接続点との間の電気的接続を切り替える切替用電界効果トランジスタと、を有し、
さらに、
外部から電圧信号を入力可能な信号入力端子と、
ベースが前記信号入力端子と接続し、コレクタが前記リファレンス電圧入力端子および前記制御部電界効果トランジスタのゲートに接続する第１の切替電圧生成用トランジスタと、
コレクタが前記リファレンス電圧入力端子および前記切替用電界効果トランジスタの前記ゲートに接続する第２の切替電圧生成用トランジスタと、
ベースが前記信号入力端子と接続し、コレクタが前記リファレンス電圧入力端子および前記第２の切替電圧生成用トランジスタのベースに接続する第３の切替電圧生成用トランジスタと、
を備えることを特徴とする電力増幅器用バイアス回路。
前記第１の制御部抵抗は、直列接続する複数の抵抗であって前記第１の制御部トランジスタの前記コレクタと前記電圧駆動バイアス回路および前記電流駆動バイアス回路の並列回路と前記第１の増幅用トランジスタのベースとの間を接続する第１抵抗群を含み、
前記第２の制御部抵抗は、直列接続する複数の抵抗であって前記第１の制御部トランジスタの前記コレクタと前記第２増幅素子側抵抗と前記第２の増幅用トランジスタのベースとの間を接続する第２抵抗群を含み、
かつ、
ソースおよびドレインが前記第１抵抗群の一部の抵抗に並列に接続する第１切替用電界効果トランジスタと、
ソースおよびドレインが前記第２抵抗群の一部の抵抗に並列に接続する第２切替用電界効果トランジスタと、
をさらに備えることを特徴とする請求項４に記載の電力増幅器用バイアス回路。
前記アイドル電流制御回路は、
一端が前記第１の制御部トランジスタのエミッタに接続し、他端が接地された第６の制御部抵抗と、
ソースおよびドレインが前記第６の制御部抵抗に並列に接続する第３切替用電界効果トランジスタと、
をさらに備えることを特徴とする請求項１乃至１２のいずれか１項に記載の電力増幅器用バイアス回路。