JP2011160256A - エミッタフォロワ型バイアス回路 - Google Patents
エミッタフォロワ型バイアス回路 Download PDFInfo
- Publication number
- JP2011160256A JP2011160256A JP2010021073A JP2010021073A JP2011160256A JP 2011160256 A JP2011160256 A JP 2011160256A JP 2010021073 A JP2010021073 A JP 2010021073A JP 2010021073 A JP2010021073 A JP 2010021073A JP 2011160256 A JP2011160256 A JP 2011160256A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- reference voltage
- depletion mode
- mode fet
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 8
- 230000000295 complement effect Effects 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 5
- SUFUKZSWUHZXAV-BTJKTKAUSA-N rosiglitazone maleate Chemical group [H+].[H+].[O-]C(=O)\C=C/C([O-])=O.C=1C=CC=NC=1N(C)CCOC(C=C1)=CC=C1CC1SC(=O)NC1=O SUFUKZSWUHZXAV-BTJKTKAUSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101150094717 Fgd4 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】GaAs系BiFET(HBT+FET)プロセスを用いた基準電圧発生回路に適した、低い基準電圧で動作できるエミッタフォロワ型バイアス回路を提供する。
【解決手段】エミッタフォロワ型バイアス回路は、増幅段トランジスタTr1,Tr2のベースにバイアス電圧を供給するバイアス回路Bias1,Bias2である。このバイアス回路は、基準電圧を昇圧するデプレションモードFETであるFdb1と、Fdb1により昇圧された基準電圧に応じてバイアス電圧を発生させるエミッタフォロワ回路とを備える。このように基準電圧を昇圧するデプレションモードFETを設けたことで、低い基準電圧で動作できる。
【選択図】図2
【解決手段】エミッタフォロワ型バイアス回路は、増幅段トランジスタTr1,Tr2のベースにバイアス電圧を供給するバイアス回路Bias1,Bias2である。このバイアス回路は、基準電圧を昇圧するデプレションモードFETであるFdb1と、Fdb1により昇圧された基準電圧に応じてバイアス電圧を発生させるエミッタフォロワ回路とを備える。このように基準電圧を昇圧するデプレションモードFETを設けたことで、低い基準電圧で動作できる。
【選択図】図2
Description
本発明は、増幅段トランジスタのベースにバイアス電圧を供給するバイアス回路に関し、特に低い基準電圧で動作できるエミッタフォロワ型バイアス回路に関する。
現在、CDMAなどの携帯電話や無線LANなどにGaAs−HBT電力増幅器が盛んに用いられている(例えば、特許文献1参照)。
従来の電力増幅器は外部から基準電圧を入力していた。基準電圧は電力増幅器のアイドル電流を決定するため、電源電圧の変動に対して高い精度で基準電圧を一定(例えば、2.85V±0.1V程度)に保つ必要がある。近年、基準電圧を電力増幅器内部で発生させることが求められている。この場合、外部から与えられるイネーブル信号(電力増幅器をオン/オフするためのデジタル信号)に応じて電力増幅器内部で基準電圧を発生させる。
また、近年になってイネーブル信号の低電圧化が求められている。即ち、従来は2.6V程度のイネーブル信号で電力増幅器を動作させていたが、最近になって1.4V程度のイネーブル信号で動作させることが求められている。
GaAs系BiFET(HBT+FET)プロセスを用いた基準電圧発生回路において、低いイネーブル信号で基準電圧が立ち上がるように設計した場合、基準電圧発生回路が出力する基準電圧が低くなってしまう。例えばイネーブル信号が1.4V程度の場合、基準電圧は2V程度になる。しかし、従来のエミッタフォロワ型バイアス回路は、少なくとも2.7V程度の基準電圧が必要であり、低い基準電圧では駆動できないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、低い基準電圧で動作できるエミッタフォロワ型バイアス回路を得るものである。
本発明は、増幅段トランジスタのベースにバイアス電圧を供給するバイアス回路であって、基準電圧を昇圧するデプレションモードFETと、前記デプレションモードFETにより昇圧された前記基準電圧に応じてバイアス電圧を発生させるエミッタフォロワ回路とを備えることを特徴とするエミッタフォロワ型バイアス回路である。
本発明により、低い基準電圧で動作できるエミッタフォロワ型バイアス回路を得ることができる。
実施の形態1.
図1は、実施の形態1に係る電力増幅器を示す図である。この電力増幅器は、HBTとFETを同一基板上に形成するBiFETプロセスにより形成される2段増幅器である。
図1は、実施の形態1に係る電力増幅器を示す図である。この電力増幅器は、HBTとFETを同一基板上に形成するBiFETプロセスにより形成される2段増幅器である。
点線枠内がGaAsチップであり、点線枠外の回路素子はモジュール基板上にチップ部品や線路によって形成されている。入力信号を増幅する初段増幅素子であるTr1と、Tr1の出力信号を増幅する後段増幅素子であるTr2とが同一のGaAs基板上に形成されている。Tr1,Tr2はGaAs−HBT(ヘテロ接合バイポーラトランジスタ)である。
Bias1はTr1のベースにバイアス電流を供給する初段バイアス回路であり、Bias2はTr2のベースにバイアス電流を供給する後段バイアス回路である。INはRF信号入力端子、OUTはRF出力信号端子、R2〜R4は抵抗、C1〜C10は容量、L1,L2はインダクタである。L3〜L8は特定の電気長を有する線路でインダクタとして作用する。Vc1はTr1用のコレクタ電源端子、Vc2はTr2用のコレクタ電源端子、VcbはBias1,Bias2の電源端子、VrefはBias1,Bias2に基準電圧を印加する端子である。
C3、C4、L2は、Tr1のドレインとTr2のベースの間に接続された段間整合回路を構成する。なお、最近では、モジュールの小型化のために、入力整合回路であるC1、C2、L1や、段間整合回路であるC3、C4、L2もGaAsチップ上に集積化する場合が多い。
図2は、実施の形態1に係るエミッタフォロワ型バイアス回路を示す図である。ここでは初段バイアス回路について説明するが、後段バイアス回路の回路構成も同様である。
Fdb1はデプレションモードFET、Feb1はエンハンスメントモードFET、Trb1〜Trb5はGaAs−HBT、Rbb1〜Rbb7は抵抗、Venはイネーブル信号が入力される端子である。
Fdb1のドレインは電源端子Vcbに接続され、Fdb1のゲートは端子Vrefに接続されている。Trb1のコレクタは電源端子Vcbに接続され、Trb1のベースはRbb1を介してFdb1のソースに接続され、Trb1のエミッタはRbb2を介してTr1のベースに接続されている。Trb2のコレクタはRbb3を介してTrb1のエミッタに接続され、Trb2のエミッタは接地されている。Trb3のコレクタはRbb4を介して電源端子Vcbに接続され、Trb3のベースはRbb5を介してTrb1のベース及びRbb1に接続されている。Trb3のエミッタはTrb2のベースに接続されている。
Feb1のドレインはRbb6を介してTrb3のエミッタに接続され、Feb1のゲートはRbb7を介して端子Venに接続され、Feb1のソースは接地されている。Trb4のベース及びコレクタはTrb1のベース及びRbb1に接続されている。Trb5のベース及びコレクタはTrb4のエミッタに接続され、Trb5のエミッタは接地されている。
Fdb1は、端子Vrefから入力された基準電圧を昇圧する。エミッタフォロワ回路は、Fdb1により昇圧された基準電圧に応じてバイアス電圧を発生させる。このエミッタフォロワ回路は、Tr1のアイドル電流(RF信号が入力されない場合のバイアス電流)を温度変化に対して一定に保つように動作する。
図3は、実施の形態1に係る基準電圧発生回路を示す図である。この基準電圧発生回路は、BiFETプロセスを用いて上記のバイアス回路と同一のGaAsチップ上に集積化される。また、この基準電圧発生回路は、1.4V程度の低いイネーブル信号で動作できる。
Fgd1〜Fgd3はディプレッションモードFET、Fge1,Fge2はエンハンスメントモードFET、Rg1〜Rg5は抵抗、Dg1,Dg2はショットキーバリアダイオード、Vcgは電源電圧(通常3.4V程度)を印加する端子である。
Fgd1のドレインは端子Vcgに接続され、Fgd1のゲートはRg1を介して端子Venに接続されている。Fdg2のドレインはFgd1のソースに接続され、Fdg2のゲートはRg2の一端に接続され、Fdg2のソースはRg2の他端に接続されている。
Fge1のドレインはRg3を介してRg2の一端に接続され、Fgd3のドレインは端子Vcgに接続され、Fgd3のゲートはRg4を介してFgd2のソースに接続されている。Fdg3のソースはDg1及びRg5を介してFge1のゲート及びFge2のドレイン並びにゲートに接続されている。Fge1のソース及びFge2のソースはDg2を介して接地されている。
この基準電圧発生回路において、Fgd1は基準電圧発生回路をオン/オフするためのスイッチの役割を果たしている。Fdg2のソース電圧が基準電圧として出力される。
図4は、図3の基準電圧発生回路が発生する基準電圧のイネーブル電圧依存性を示す図である。Ven’は所望の基準電圧Vref’を出力するための最低のイネーブル電圧を示す。
Fgd1のソース電圧(Fgd2のドレイン電圧)はイネーブル電圧に応じて変化するため、低いイネーブル電圧領域ではFgd2のソース電圧(基準電圧)はイネーブル電圧によって制限を受ける。従って、更に低いイネーブル電圧Ven’’で基準電圧を立ち上がるようにすると(Ven’→Ven’’)、基準電圧が低くなる(Vref’→Vref’’)。例えば、1.4V程度のイネーブル電圧で動作させる場合、基準電圧はおよそ2V程度になる。しかし、従来のエミッタフォロワ型バイアス回路を駆動するには、少なくとも2.7V程度の基準電圧が必要である。従って、図3の基準電圧発生回路では従来のエミッタフォロワ型バイアス回路を駆動できない。
これに対し、図2のエミッタフォロワ型バイアス回路は図3の基準電圧発生回路でも駆動できる。以下、図2のエミッタフォロワ型バイアス回路の動作を説明する。
Fdb1のゲートには、図3の基準電圧発生回路で発生させた基準電圧が入力される。エミッタフォロワ回路に流れ込む電流Irefに応じてFdb1のゲート・ソース間電圧が決定される。Fdb1はディプレッションモードFETであるのでゲートよりもソースの方が高電圧になる。例えば閾値電圧が−0.9V程度の場合、A点の電圧はFdb1のゲート電圧(基準電圧)よりも0.8V程度高くなる。
図3の基準電圧発生回路が発生する基準電圧を2V程度とすると、エミッタフォロワ回路に入力される電圧(A点の電圧)は2.8V程度となり、エミッタフォロワ回路を駆動することができる。このように、Fdb1は基準電圧を昇圧する役割を果たす。従って、本実施の形態に係るエミッタフォロワ型バイアス回路は、従来よりも低い基準電圧で動作できる。即ち、低いイネーブル信号で動作できる図3の基準電圧発生回路と組み合わせることができる。
また、イネーブル電圧が0Vの時(シャットダウン状態)に基準電圧発生回路の出力電圧(基準電圧)は0Vとはならず、1V弱の残留電圧が発生する。この基準電圧ではエミッタフォロワ型バイアス回路は正常動作しない。しかし、仮にFeb1が無ければ、僅かにリーク電流Ibb1が発生する。Feb1は、イネーブル電圧がFeb1の閾値電圧よりも大きい値の時(動作時)はオン、イネーブル電圧がFeb1の閾値電圧よりも小さい値の時(シャットダウン時)はオフするため、リーク電流を抑制することができる。
実施の形態2.
実施の形態2に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態2に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図5は、実施の形態2に係るエミッタフォロワ型バイアス回路を示す図である。Fdb1A,Fdb1BはデプレションモードFET、VrefA,VrefBは基準電圧が印加される端子、Rbb1A,Rbb1Bは抵抗である。本実施の形態に係るバイアス回路は、実施の形態1とは異なり基準電圧の入力を2系統もつ。
Rbb1AとRbb1Bの抵抗値は異なり、例えばRbb1Aの抵抗値よりもRbb1Bの抵抗値の方が大きい。端子VrefAと端子VrefBには、互いに相補的な基準電圧が入力される。Fdb1Aは、端子VrefAから入力された第1の基準電圧を昇圧する。Fdb1Bは、端子VrefBから入力された第2の基準電圧を昇圧する。昇圧された第1の基準電圧はRbb1Aを介してエミッタフォロワ回路に入力され、昇圧された第2の基準電圧はRbb1Bを介してエミッタフォロワ回路に入力される。
端子VrefAにハイレベルの基準電圧、端子VrefBにロウレベルの基準電圧(=0V)が入力された場合、Fdb1が動作してFdb2がオフするので、実施の形態1のRbb1に相当する抵抗はRbb1A(抵抗値小)となる。一方、端子VrefAにロウレベルの基準電圧(=0V)、端子VrefBにハイレベルの基準電圧を入力した場合、Fdb1がオフしてFdb2が動作するので、実施の形態1のRbb1に相当する抵抗はRbb1B(抵抗値大)となる。
本実施の形態では、抵抗値の異なるRbb1AとRbb1Bの何れか一方を選択できるため、Tr1のアイドル電流を変化させることができる。なお、本実施の形態では端子VrefAと端子VrefBに入力するハイレベルの電圧を同一と仮定したが、異なるハイレベルの電圧を入力しても同等の効果を得ることができる。
実施の形態3.
実施の形態3に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1,2と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態3に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1,2と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図6は、実施の形態3に係るエミッタフォロワ型バイアス回路を示す図である。Trb6〜Trb9はトランジスタ、Rbb8〜Rbb13は抵抗、Vxは外部電圧が印加される端子である。本実施の形態は、端子Vxに印加される外部電圧に基づいて、1つの基準電圧からFdb1とFdb2のゲート電圧(互いに相補的な2つの基準電圧)を内部発生させる回路を実施の形態2のバイアス回路に追加したものである。
図7は、図6のバイアス回路を適用した増幅段トランジスタのアイドル電流を示す図である。端子Vxに印加された外部電圧はTrb6,Trb7をオン/オフさせるだけなので、基準電圧のように高精度である必要はない。また、端子Vxに1つの電圧を印加するだけで、2状態のアイドル電流を作ることができる。
実施の形態4.
実施の形態4係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1,2と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態4係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1,2と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図8は、実施の形態4に係るエミッタフォロワ型バイアス回路を示す図である。Fdb3,Fdb4はデプレションモードFETであり、VxA,VxBは外部電圧が印加される端子である。本実施の形態は、実施の形態2のバイアス回路のFdb1A,Fdb1Bのドレイン側にFdb2A,Fdb2Bを追加したものである。
端子VxA,VxBに電圧を印加してFdb2A,Fdb2Bをオン/オフさせることにより、それぞれFdb1A,Fdb1Bを動作させるかどうかを制御し、抵抗値の異なるRbb1AとRbb1Bの何れか一方を選択できる。端子VxA,VxBに印加する電圧はFdb2A,Fdb2Bをオン/オフさせるだけであるので、実施の形態2の端子VrefA,VrefBに印加される基準電圧のように高精度である必要はない。
実施の形態5.
実施の形態5に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態5に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図9は、実施の形態5に係るエミッタフォロワ型バイアス回路を示す図である。Fdb5はデプレションモードFET、Rbb14は抵抗、Vyは外部電源である。本実施の形態は、実施の形態1のバイアス回路に、外部電源Vyでバイアス回路をオン/オフできる機能を付加したものである。
Fdb5は、外部電圧に応じてFdb1とエミッタフォロワ回路を接続させるかどうかを制御するスイッチである。Fdb5がオンの時はエミッタフォロワ回路に基準電圧が供給されるが、オフのときは供給されない。従って、Tr1のアイドル電流をオン/オフすることができる。なお、実施の形態1で説明したようにA点の電圧は2.8V程度であるので、Fdb5をオンするために必要な外部電圧は2.8V程度である。
実施の形態6.
実施の形態6に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態6に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図10は、実施の形態6に係るエミッタフォロワ型バイアス回路を示す図である。本実施の形態は、実施の形態1のエミッタフォロワ回路からTrb2、Trb3、Rbb3〜Rbb7、Feb1を削除したものである。この削除した部分は、アイドル電流の温度変化を低減する役割を果たしている。従って、本実施の形態ではアイドル電流の温度変化は大きくなるが、バイアス回路の構成要素が大幅に減るのでチップサイズを小さくすることができる。また、エンハンスメントモードFETを用いないので、エンハンスメントモードFETの製造ばらつきに起因するアイドル電流ばらつきを低減することができる。
実施の形態7.
実施の形態7に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態7に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図11は、実施の形態7に係るエミッタフォロワ型バイアス回路を示す図である。Trb10はトランジスタである。本実施の形態は、実施の形態1のバイアス回路のFeb1をTrb10に置き換えたものである。
Trb10は実施の形態1のFeb1と同様にリーク電流を抑制する。エンハンスメントモードFETを用いずにバイアス回路を構成することができるので、エンハンスメントモードFETに起因する製造ばらつきやコストを抑制することができる。
実施の形態8.
実施の形態8に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態8に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図12は、実施の形態8に係るエミッタフォロワ型バイアス回路を示す図である。Trb11〜Trb12はトランジスタ、Rbb15〜Rbb18は抵抗、Feb2はエンハンスメントモードFETである。
Trb11のコレクタは電源端子Vcbに接続されている。Trb11のベースはFdb1の出力端子にRbb15を介して接続されている。Trb12のコレクタはFdb1の出力端子にRbb16を介して接続されている。Trb12のベースはTrb11のエミッタに接続されている。Trb12のエミッタは接地されている。Feb2のドレインはRbb17を介してTrb11のエミッタに接続され、ゲートはRbb18を介して端子Venに接続され、ソースは接地されている。
A点の電圧が高くなった場合、Trb11のベース電圧が高くなるのでTrb11のコレクタ電流が大きくなる。従って、Trb12のベース電圧が高くなるのでTrb12のコレクタ電流が大きくなる。更に、Trb12のコレクタは抵抗Rbb16を介してA点に接続されているので、Fdb1のドレイン電流が大きくなり、Fdb1のソース電圧(A点の電圧)が低くなる。
本実施の形態で追加した回路は、A点の電圧変動に対してフィードバックをかけるので、基準電圧やFdb1の閾値電圧等の変動に対して、アイドル電流の変動を低減することができる。
実施の形態9.
実施の形態9に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1,8と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態9に係るエミッタフォロワ型バイアス回路について図面を参照しながら説明する。実施の形態1,8と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図13は、実施の形態9に係るエミッタフォロワ型バイアス回路を示す図である。Trb13,Trb14はトランジスタ、Fdb6はデプレションモードFET、Feb3はエンハンスメントモードFET、Rbb19〜Rbb22は抵抗、Db1はショットキーバリアダイオードである。
Fdb6のドレインは電源端子Vcbに接続され、Fdb6のゲート及びソースはRbb19を介して互いに接続されている。Trb13のコレクタ及びベースはFdb6のソースに接続され、エミッタはFeb3を介して接地されている。Trb13のコレクタとエミッタの間にTbb20が接続されている。
Trb14のコレクタはFdb1の出力端子にRbb1,Rbb21,Db1を介して接続されている。Trb14のベースはTrb13のベースに接続され、エミッタはFeb3を介して接地されている。Feb3のゲートはRbb22を介して端子Venに接続されている。
デプレションモードFETの閾値電圧が深くなると、Fdb1の出力電圧が高くなるが、同時にFdb6のドレイン電流も大きくなる。従って、Trb13のコレクタ電流も大きくなる。さらに、Trb14のベースはTrb13のベースに接続されているため、Trb14のコレクタ電流も大きくなる。これに伴ってRbb1での電圧効果が大きくなり、Trb1のベース電圧が下がる。よって、Tr1のアイドル電流が減少する。
本実施の形態で追加した回路は、デプレションモードFETの閾値電圧の変動に対するアイドル電流の変化を打ち消す方向に働くため、閾値電圧の製造ばらつきによるアイドル電流変化を低減することができる。
実施の形態10.
実施の形態10に係るエミッタフォロワ型バイアス回路及び基準電圧発生回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
実施の形態10に係るエミッタフォロワ型バイアス回路及び基準電圧発生回路について図面を参照しながら説明する。実施の形態1と同様の構成要素又は対応する構成要素には同じ番号を付し、説明を省略する。
図14は、実施の形態10に係るエミッタフォロワ型バイアス回路を示す図である。Fdb7,Fdb8はデプレションモードFET、Rbb23は抵抗である。Fdb7のドレインは電源端子Vcbに接続されている。Fdb8のドレインはFdb7のゲート及びソースに接続されている。Fdb8のゲートはRbb23を介して端子Venに接続され、Fdb8のソースはTrb10のベースに接続されている。この本実施の形態で追加した回路はイネーブル電圧のレベルシフト回路である。これにより、Trb10の閾値電圧よりも低いイネーブル電圧で動作できる。
図15は、実施の形態10に係る基準電圧発生回路を示す図である。Fgd4〜Fgd6はデプレションモードFET、Trg1〜Trg3はトランジスタ、Rg5〜Rg7は抵抗である。Trg3は実施の形態9のTrb13と同様にリーク電流を抑制する働きをする。端子VenとTrg3のベースの間にFgd5を配置してあるのは、図14のFdb8と同様に低いイネーブル電圧で動作できるようにするためである。
本実施の形態に係る基準電圧発生回路は、実施の形態1と比較して回路規模は大きくなるが、エンハンスメントモードFETを用いずに回路を構成している。従って、基準電圧発生回路を内蔵した電力増幅器において、エンハンスメントモードFETに起因する製造ばらつき及び製造コストを抑制することができる。
Bias1,Bias2 バイアス回路
Db1,Dg1,Dg2 ショットキーバリアダイオード
Fdb1〜Fdb8,Fdb1A,Fdb1B,Fgd1〜Fgd6 デプレションモードFET
Feb1〜Feb3,Fge1,Fge2 エンハンスメントモードFET
Rbb1〜Rbb22,Rg1〜Rg7 抵抗
Tr1,Tr2 増幅段トランジスタ
Trb1〜Trb14 トランジスタ
Db1,Dg1,Dg2 ショットキーバリアダイオード
Fdb1〜Fdb8,Fdb1A,Fdb1B,Fgd1〜Fgd6 デプレションモードFET
Feb1〜Feb3,Fge1,Fge2 エンハンスメントモードFET
Rbb1〜Rbb22,Rg1〜Rg7 抵抗
Tr1,Tr2 増幅段トランジスタ
Trb1〜Trb14 トランジスタ
Claims (7)
- 増幅段トランジスタのベースにバイアス電圧を供給するバイアス回路であって、
基準電圧を昇圧するデプレションモードFETと、
前記デプレションモードFETにより昇圧された前記基準電圧に応じて前記バイアス電圧を発生させるエミッタフォロワ回路とを備えることを特徴とするエミッタフォロワ型バイアス回路。 - 抵抗値の異なる第1及び第2の抵抗を更に備え、
前記基準電圧は、互いに相補な第1及び第2の基準電圧を有し、
前記デプレションモードFETは、前記第1の基準電圧を昇圧する第1のデプレションモードFETと、前記第2の基準電圧を昇圧する第2のデプレションモードFETとを有し、
前記第1のデプレションモードFETにより昇圧された前記第1の基準電圧は前記第1の抵抗を介して前記エミッタフォロワ回路に入力され、
前記第2のデプレションモードFETにより昇圧された前記第2の基準電圧は前記第2の抵抗を介して前記エミッタフォロワ回路に入力されることを特徴とする請求項1に記載のエミッタフォロワ型バイアス回路。 - 外部電圧に基づいて1つの基準電圧から前記第1及び第2の基準電圧を内部発生させる回路をさらに備えることを特徴とする請求項2に記載のエミッタフォロワ型バイアス回路。
- 抵抗値の異なる第1及び第2の抵抗と、
外部電圧によりオン/オフする第1及び第2のスイッチとを更に備え、
前記デプレションモードFETは第1及び第2のデプレションモードFETを有し、
前記第1及び第2のスイッチは、それぞれ前記第1及び第2のデプレションモードFETを動作させるかどうかを制御し、
前記第1のデプレションモードFETにより昇圧された前記基準電圧は前記第1の抵抗を介して前記エミッタフォロワ回路に入力され、
前記第2のデプレションモードFETにより昇圧された前記基準電圧は前記第2の抵抗を介して前記エミッタフォロワ回路に入力されることを特徴とする請求項1に記載のエミッタフォロワ型バイアス回路。 - 外部電圧に応じて前記デプレションモードFETと前記エミッタフォロワ回路を接続させるかどうかを制御するスイッチを更に備えることを特徴とする請求項1に記載のエミッタフォロワ型バイアス回路。
- 電源に接続されたコレクタと、前記デプレションモードFETの出力端子に接続されたベースと、エミッタとを有する第1のトランジスタと、
前記デプレションモードFETの出力端子に抵抗を介して接続されたコレクタと、前記第1のトランジスタの前記エミッタに接続されたベースと、接地されたエミッタとを有する第2のトランジスタとを更に備えることを特徴とする請求項1に記載のエミッタフォロワ型バイアス回路。 - 電源に接続されたドレインと、互いに接続されたゲート及びソースとを有する第2のデプレションモードFETと、
前記第2のデプレションモードFETの前記ソースに接続されたコレクタ及びベースと、接地されたエミッタとを有する第1のトランジスタと、
前記デプレションモードFETの出力端子に抵抗を介して接続されたコレクタと、前記第1のトランジスタの前記ベースに接続されたベースと、接地されたエミッタとを有する第2のトランジスタとを更に備えることを特徴とする請求項1に記載のエミッタフォロワ型バイアス回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021073A JP2011160256A (ja) | 2010-02-02 | 2010-02-02 | エミッタフォロワ型バイアス回路 |
US12/875,168 US8138836B2 (en) | 2010-02-02 | 2010-09-03 | Emitter-follower type bias circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021073A JP2011160256A (ja) | 2010-02-02 | 2010-02-02 | エミッタフォロワ型バイアス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011160256A true JP2011160256A (ja) | 2011-08-18 |
Family
ID=44341089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021073A Pending JP2011160256A (ja) | 2010-02-02 | 2010-02-02 | エミッタフォロワ型バイアス回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8138836B2 (ja) |
JP (1) | JP2011160256A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013529806A (ja) * | 2010-07-07 | 2013-07-22 | エプコス アクチエンゲゼルシャフト | 電圧レギュレータおよびしきい値電圧変動の影響を低減するための方法 |
JP2013197599A (ja) * | 2012-03-15 | 2013-09-30 | Mitsubishi Electric Corp | 電力増幅器 |
JP2014053759A (ja) * | 2012-09-07 | 2014-03-20 | Mitsubishi Electric Corp | 電力増幅器用バイアス回路 |
US10879853B2 (en) | 2018-08-16 | 2020-12-29 | Samsung Electro-Mechanics Co., Ltd. | Bias circuit and power amplifier for improving linearity |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012060550A (ja) * | 2010-09-13 | 2012-03-22 | Mitsubishi Electric Corp | 電力増幅器 |
US9231528B2 (en) * | 2011-03-16 | 2016-01-05 | Rf Micro Devices, Inc. | Amplification device having compensation for a local thermal memory effect |
JP5786745B2 (ja) * | 2012-02-09 | 2015-09-30 | 三菱電機株式会社 | 電力増幅器 |
JP5821876B2 (ja) * | 2013-03-05 | 2015-11-24 | 株式会社村田製作所 | 電力増幅モジュール |
TWI516021B (zh) | 2013-05-03 | 2016-01-01 | 日月光半導體製造股份有限公司 | 射頻功率放大器與電子系統 |
JP2017092526A (ja) | 2015-11-02 | 2017-05-25 | 株式会社村田製作所 | 電力増幅回路 |
JP2017103643A (ja) * | 2015-12-02 | 2017-06-08 | 株式会社村田製作所 | 電力増幅回路 |
WO2017127466A1 (en) | 2016-01-18 | 2017-07-27 | Jonathan Jensen | Current limited circuits |
EP3264596A1 (en) * | 2016-06-30 | 2018-01-03 | Nxp B.V. | Biased transistor module |
US10873296B2 (en) | 2016-12-30 | 2020-12-22 | Richwave Technology Corp. | Amplifier device |
US10707815B2 (en) * | 2016-12-30 | 2020-07-07 | Richwave Technology Corp. | Amplifier device |
US10979002B2 (en) * | 2017-07-11 | 2021-04-13 | Qualcomm Incorporated | Current-limiting circuit for a power amplifier |
US10340852B2 (en) * | 2017-10-13 | 2019-07-02 | Northrop Grumman Systems Corporation | Bias boosting circuit for amplifier |
KR102127808B1 (ko) * | 2018-08-09 | 2020-06-29 | 삼성전기주식회사 | 응답속도가 개선된 파워 증폭 장치 |
JP2021184527A (ja) * | 2020-05-21 | 2021-12-02 | 住友電気工業株式会社 | 電力増幅器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05303438A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 定電圧発生回路 |
JP2004080356A (ja) * | 2002-08-16 | 2004-03-11 | Nec Corp | バイアス回路およびそれを用いた電力増幅装置 |
JP2004274426A (ja) * | 2003-03-10 | 2004-09-30 | Nippon Telegr & Teleph Corp <Ntt> | トランスコンダクタンスアンプ回路 |
JP2007018377A (ja) * | 2005-07-08 | 2007-01-25 | Toyota Motor Corp | 基準電圧発生回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10322193A (ja) | 1997-05-19 | 1998-12-04 | Oki Electric Ind Co Ltd | 論理ゲート回路 |
US6559722B1 (en) * | 1999-08-10 | 2003-05-06 | Anadigics, Inc. | Low bias current/temperature compensation current mirror for linear power amplifier |
US6288613B1 (en) * | 2000-06-15 | 2001-09-11 | Nortel Networks Limited | Bias circuits for depletion mode field effect transistors |
JP4169605B2 (ja) | 2003-02-07 | 2008-10-22 | ナノパワーソリューション株式会社 | 逆適応制御回路 |
JP4287190B2 (ja) | 2003-05-13 | 2009-07-01 | 三菱電機株式会社 | 高周波増幅回路 |
JP4946728B2 (ja) | 2007-08-23 | 2012-06-06 | 三菱電機株式会社 | 電力増幅器 |
JP5194803B2 (ja) | 2008-01-08 | 2013-05-08 | 三菱電機株式会社 | 電力増幅器 |
JP5051105B2 (ja) | 2008-11-21 | 2012-10-17 | 三菱電機株式会社 | リファレンス電圧発生回路及びバイアス回路 |
-
2010
- 2010-02-02 JP JP2010021073A patent/JP2011160256A/ja active Pending
- 2010-09-03 US US12/875,168 patent/US8138836B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05303438A (ja) * | 1992-04-27 | 1993-11-16 | Fujitsu Ltd | 定電圧発生回路 |
JP2004080356A (ja) * | 2002-08-16 | 2004-03-11 | Nec Corp | バイアス回路およびそれを用いた電力増幅装置 |
JP2004274426A (ja) * | 2003-03-10 | 2004-09-30 | Nippon Telegr & Teleph Corp <Ntt> | トランスコンダクタンスアンプ回路 |
JP2007018377A (ja) * | 2005-07-08 | 2007-01-25 | Toyota Motor Corp | 基準電圧発生回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013529806A (ja) * | 2010-07-07 | 2013-07-22 | エプコス アクチエンゲゼルシャフト | 電圧レギュレータおよびしきい値電圧変動の影響を低減するための方法 |
US9280169B2 (en) | 2010-07-07 | 2016-03-08 | Epcos Ag | Voltage regulator and a method for reducing an influence of a threshold voltage variation |
JP2013197599A (ja) * | 2012-03-15 | 2013-09-30 | Mitsubishi Electric Corp | 電力増幅器 |
JP2014053759A (ja) * | 2012-09-07 | 2014-03-20 | Mitsubishi Electric Corp | 電力増幅器用バイアス回路 |
US10879853B2 (en) | 2018-08-16 | 2020-12-29 | Samsung Electro-Mechanics Co., Ltd. | Bias circuit and power amplifier for improving linearity |
Also Published As
Publication number | Publication date |
---|---|
US20110187459A1 (en) | 2011-08-04 |
US8138836B2 (en) | 2012-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011160256A (ja) | エミッタフォロワ型バイアス回路 | |
JP5051105B2 (ja) | リファレンス電圧発生回路及びバイアス回路 | |
JP5522818B2 (ja) | 増幅回路 | |
JP4968327B2 (ja) | インバータ回路 | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
US7852154B2 (en) | High precision follower device with zero power, zero noise slew enhancement circuit | |
US7466201B1 (en) | Class AB output stage and method for providing wide supply voltage range | |
JP2006023920A (ja) | 基準電圧発生回路 | |
JP5040421B2 (ja) | 定電圧回路、定電圧供給システム、および定電圧供給方法 | |
US7932712B2 (en) | Current-mirror circuit | |
JP4582705B2 (ja) | ボルテージレギュレータ回路 | |
CN111756235A (zh) | 电源电路 | |
US6614280B1 (en) | Voltage buffer for large gate loads with rail-to-rail operation and preferable use in LDO's | |
US7859323B2 (en) | Negative output regulator circuit and electrical apparatus using same | |
JP3907640B2 (ja) | 過電流防止回路 | |
US7816989B2 (en) | Differential amplifier | |
US20220173707A1 (en) | Bias circuit and amplifier device | |
CN116931637B (zh) | 电流源简并点过渡控制电路、芯片及电流源、电子设备 | |
US8836382B1 (en) | Mixed voltage driving circuit | |
JP6306413B2 (ja) | レギュレータ回路 | |
US8659352B2 (en) | Power amplifier | |
JP6061267B2 (ja) | バイアス回路及びこれを用いた増幅器 | |
US7812798B2 (en) | OLED display device with high output impedance | |
US7825723B1 (en) | Method and apparatus using an I/O device to eliminate a level shifter in low-voltage CMOS integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |