JP2007018377A - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP2007018377A JP2007018377A JP2005200657A JP2005200657A JP2007018377A JP 2007018377 A JP2007018377 A JP 2007018377A JP 2005200657 A JP2005200657 A JP 2005200657A JP 2005200657 A JP2005200657 A JP 2005200657A JP 2007018377 A JP2007018377 A JP 2007018377A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- reference voltage
- voltage
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】 高温特性と低温特性とを両立し,良好な電圧精度が得られる温度範囲を拡大した基準電圧発生回路を提供すること。
【解決手段】 基準電圧出力部1のバンドギャップ電圧生成部10は,NPNトランジスタQ1,Q2,抵抗R1〜R3により,出力電圧VBGを出力するように構成されている。ここにおいて,NPNトランジスタQ1,Q2に対して,NPNトランジスタQ3,Q4をそれぞれ並列に設けた。そしてそれらのエミッタ側にスイッチSW2,SW3を配置した。また,抵抗R4を抵抗R2に対して直列に配置し,スイッチSW1を抵抗R4に対して並列に配置した。さらに,環境温度により出力信号を変更する温度検出回路2を設けた。これにより,低温時にはNPNトランジスタQ3,Q4,抵抗R4が機能せず,高温時のみこれらが機能するようにした。こうして,高温時と低温時とで温度特性を変え,常時ピーク電圧に近い電圧が出力されるようにした。
【選択図】 図1
【解決手段】 基準電圧出力部1のバンドギャップ電圧生成部10は,NPNトランジスタQ1,Q2,抵抗R1〜R3により,出力電圧VBGを出力するように構成されている。ここにおいて,NPNトランジスタQ1,Q2に対して,NPNトランジスタQ3,Q4をそれぞれ並列に設けた。そしてそれらのエミッタ側にスイッチSW2,SW3を配置した。また,抵抗R4を抵抗R2に対して直列に配置し,スイッチSW1を抵抗R4に対して並列に配置した。さらに,環境温度により出力信号を変更する温度検出回路2を設けた。これにより,低温時にはNPNトランジスタQ3,Q4,抵抗R4が機能せず,高温時のみこれらが機能するようにした。こうして,高温時と低温時とで温度特性を変え,常時ピーク電圧に近い電圧が出力されるようにした。
【選択図】 図1
Description
本発明は,温度依存が小さい基準電圧を出力する基準電圧発生回路に関する。さらに詳細には,良好な電圧精度が得られる温度範囲を拡大した基準電圧発生回路に関するものである。
従来から,半導体のバンドギャップ電圧を利用して定電圧を出力する定電圧発生回路が使用されている。バンドギャップ電圧を出力する回路としては,図6に示すものが挙げられる。この回路は,カレントミラーを構成するNPNトランジスタQ11,Q12および抵抗R11〜R13を有している。さらに,NPNトランジスタQ13を有している。NPNトランジスタQ13のベースは,NPNトランジスタQ12のコレクタと抵抗R12との間のノードに接続されている。
この回路の出力電圧VBGは,次の(1)式で表される。
VBG = VBEQ13+(R12/R13)・(k・T/q)・ln(R12/R11) (1)
ここにおいて,VBEQ13 はNPNトランジスタQ13のベース−エミッタ間電圧である。kはボルツマン定数,Tは絶対温度,qは電気素量である。(1)式の第1項であるVBEQ13は,約−2mV/Kの負の温度特性を持っている。一方,第2項は,「T」を含んでいるとともに他はすべて正の値を持つ定数であることからわかるように正の温度特性を持っている。第2項の温度特性の係数は,R11〜R13の値を適宜選択することにより調整できる。そこでこの調整により,VBG全体として温度特性がほぼキャンセルされるようになっている。
VBG = VBEQ13+(R12/R13)・(k・T/q)・ln(R12/R11) (1)
ここにおいて,VBEQ13 はNPNトランジスタQ13のベース−エミッタ間電圧である。kはボルツマン定数,Tは絶対温度,qは電気素量である。(1)式の第1項であるVBEQ13は,約−2mV/Kの負の温度特性を持っている。一方,第2項は,「T」を含んでいるとともに他はすべて正の値を持つ定数であることからわかるように正の温度特性を持っている。第2項の温度特性の係数は,R11〜R13の値を適宜選択することにより調整できる。そこでこの調整により,VBG全体として温度特性がほぼキャンセルされるようになっている。
ただし,(1)式の第2項が温度Tに対してリニアであるのに対し,第1項は,実際には各トランジスタの温度特性の影響を受けるため,厳密にはリニアでない。このためVBGは,実際には僅かながら温度特性を持っている。具体的には,図7のグラフに示すように,温度Tに対して上に凸状の温度特性となる。図7は,−40〜150℃の温度範囲内でのVBGの変動幅が10〜20mV程度となるようにR11〜R13を設定した場合の例である。
バンドギャップ電圧を利用した基準電圧は上記のように厳密には定電圧でない。そこで,バンドギャップ電圧の温度特性をさらに抑制しようとする試みが,従来から行われている。特許文献1はその一例である。特許文献1の定電圧発生回路は,図8のように構成されている。この定電圧発生回路は,負の温度特性の電圧をトランジスタQ101で得るとともに,温度の低下によりその電流を増加させる補正回路を接続したものである。
補正回路は,トランジスタQ108,Q109からなる第1のカレントミラー,トランジスタQ106,Q107からなる第2のカレントミラー,第1のカレントミラーの入力側に接続するエミッタフォロア(トランジスタQ110および抵抗R105),およびバイアス電流回路(抵抗R106およびダイオード列DM1)から構成されている。トランジスタQ101は,トランジスタQ102〜Q105および抵抗R103,R104とともにバンドギャップ回路を構成している。エミッタフォロアと第1のカレントミラーとにより,第2のカレントミラーの電流が温度の低下とともに増加するようになっている。
特開平10−240365号公報
しかしながら,前記した特許文献1の定電圧発生回路には,次のような問題点があった。すなわちこの定電圧発生回路では,回路内の抵抗の抵抗値により温度特性が決定される(特許文献1の[0020]参照)。このため,低温域を重視して抵抗値を設定すると,高温域の温度特性は悪化を免れない。つまり,特許文献1の定電圧発生回路は,高温特性を犠牲にすることなく低温特性を改善できるようなものではないのである。したがって,必要な電圧精度が得られる温度範囲を拡大することはできないのである。一方,例えば自動車に用いられる定電圧発生回路では,幅広い温度領域にわたって高い電圧精度が要求される。始動初期の環境温度が低温であっても,運転状態では回路の自己発熱や周辺機器の発熱により環境温度が110〜130℃程度まで上がりうるからである。そのため定電圧発生回路には,誤動作防止の観点からも,低温から上記の定常状態における温度に至る幅広い温度領域における高い電圧精度が必要なのである。
本発明は,前記した従来の定電圧発生回路が有する問題点を解決するためになされたものである。すなわちその課題とするところは,高温特性と低温特性とを両立し,良好な電圧精度が得られる温度範囲を拡大した基準電圧発生回路を提供することにある。
この課題の解決を目的としてなされた本発明の基準電圧発生回路は,バンドギャップ電圧に基づく基準電圧を出力する回路であって,PN接合素子と複数の抵抗素子とを有し,PN接合素子のバンドギャップ電圧を複数の抵抗素子で補正した電圧を出力する基準電圧出力部と,基準電圧出力部の出力電圧の温度特性を変更するスイッチと,温度によりスイッチを操作するスイッチ操作部とを有している。
この基準電圧発生回路では,基本的には,PN接合素子のバンドギャップ電圧を複数の抵抗素子で補正した電圧が,基準電圧として出力される。この電圧は温度に対して,概ね一定だがやや上に凸の温度特性を持つ。そこで,スイッチ操作部によりスイッチを操作し,基準電圧出力部のピーク温度を,高温時には高温側に切り替え,低温時には低温側に切り替えるのである。これにより基準電圧出力部のピーク温度は,常時,その時点での温度に近い温度であることになる。すなわち,基準電圧出力部の出力電圧は,常時,その最大値に近い電圧である。言い替えると広い温度範囲で,最大値に近い出力電圧が得られるのである。このようにして,電圧精度の高い基準電圧発生回路が得られている。
本発明の基準電圧発生回路において,スイッチは,PN接合素子の有効PN接合面積を変更するものであることが望ましい。あるいはスイッチは,複数の抵抗素子の少なくとも1つの有効抵抗値を変更するものであってもよい。スイッチをこれらのように設けることで,スイッチの切り替えにより基準電圧出力部の出力電圧の温度特性を変更できるのである。特に,PN接合素子の有効PN接合面積と複数の抵抗素子の少なくとも1つの有効抵抗値とをともにスイッチで変更するようにするとよりよい。スイッチの状態にかかわらず基準電圧出力部の出力電圧の最大値を一定にできるからである。
本発明によれば,高温特性と低温特性とを両立し,良好な電圧精度が得られる温度範囲が拡大された基準電圧発生回路が提供されている。
以下,本発明を具体化した最良の形態に係る基準電圧発生回路について,添付図面を参照しつつ詳細に説明する。
本形態の基準電圧発生回路は,図1に示すように構成されている。図1の基準電圧発生回路は,基準電圧出力部1と,温度検出回路2とを有している。基準電圧出力部1は,入力電圧VINを受けて出力電圧VBGを出力する回路である。温度検出回路2は,環境温度に基づいて基準電圧出力部1内の後述するスイッチSW1〜SW3を操作する回路である。
基準電圧出力部1は,バンドギャップ電圧生成部10を有している。バンドギャップ電圧生成部10は,NPNトランジスタQ1〜Q4,抵抗R1〜R4,スイッチSW1〜SW3を有し,カレントミラーを構成している。NPNトランジスタQ1とNPNトランジスタQ3とは互いに並列に接続されている。すなわちこれらのトランジスタにおいては,ベース同士,コレクタ同士,そしてエミッタ同士がそれぞれ接続されている。ただし,NPNトランジスタQ3のエミッタは,スイッチSW2を介した接続となっている。これにより,スイッチSW2がオンである場合に限りNPNトランジスタQ3が有効に機能するようになっている。
同様に,NPNトランジスタQ2とNPNトランジスタQ4とも互いに並列に接続されている。そして,NPNトランジスタQ4のエミッタは,スイッチSW3を介した接続となっている。これにより,スイッチSW3がオンである場合に限りNPNトランジスタQ4が有効に機能するようになっている。また,NPNトランジスタQ1〜Q4のベースは互いに接続されている。また,NPNトランジスタQ1およびNPNトランジスタQ3は,ベースとコレクタとが短絡されている。
NPNトランジスタQ1およびNPNトランジスタQ3のコレクタは,抵抗R1を介して出力線VBGに接続されている。NPNトランジスタQ1およびNPNトランジスタQ3のエミッタはアースに接続されている。ただしNPNトランジスタQ3のエミッタは,前述のようにスイッチSW2を介しての接続とされている。
NPNトランジスタQ2およびNPNトランジスタQ4のコレクタは,抵抗R2および抵抗R4を介して出力線VBGに接続されている。抵抗R2と抵抗R4とは直列配置とされている。また,抵抗R4に対して並列に,スイッチSW1が配置されている。これにより,NPNトランジスタQ2およびNPNトランジスタQ4のコレクタと出力線VBGとの間の抵抗値が,スイッチSW1の状態により変更されるようになっている。NPNトランジスタQ2およびNPNトランジスタQ4のエミッタは,抵抗R3を介してアースに接続されている。ただしNPNトランジスタQ4のエミッタは,前述のようにスイッチSW3を介した接続とされている。
かかる構成において,スイッチSW2およびスイッチSW3は,同じ動作をするようにされている。すなわち,一方がオンであればもう一方もオンであり,一方がオフであればもう一方もオフである。スイッチSW2,SW3がオンであるときには,バンドギャップ電圧生成部10のトランジスタのベース−エミッタ間の有効なPN接合面積は,NPNトランジスタ2個分である。スイッチSW2,SW3がオフであるときには,有効なPN接合面積はNPNトランジスタ1個分である。このように,スイッチSW2,SW3により,有効なPN接合面積が変更されるのである。
また,スイッチSW1は,スイッチSW2およびスイッチSW3とは逆の動作をするようになっている。すなわち,スイッチSW1がオンであればスイッチSW2およびスイッチSW3はオフであり,スイッチSW1がオフであればスイッチSW2およびスイッチSW3はオンである。スイッチSW1〜SW3のかかる動作は,後述する温度検出回路2により環境温度に応じて操作される。簡単に言えば,低温時にはスイッチSW1がオンでスイッチSW2およびスイッチSW3はオフである。高温時には,スイッチSW1がオフでスイッチSW2およびスイッチSW3はオンである。
これによりバンドギャップ電圧生成部10は,スイッチSW1〜SW3の状態に応じて,NPNトランジスタQ1,Q3のベース−エミッタ間電圧に基づく出力電圧VBGを出力するようになっている。その詳細は後述する。
基準電圧出力部1には,バンドギャップ電圧生成部10以外に,PNPトランジスタQ5,Q6,NPNトランジスタQ7〜Q10,抵抗R5〜R8,コンデンサC1,定電流源I1が設けられている。このうちのNPNトランジスタQ10は,元電源VINから各部に必要な電力を供給する出力トランジスタである。NPNトランジスタQ9および抵抗R8は,バンドギャップ電圧生成部10に与えるオフセット電圧を補正するためのものである。コンデンサC1は,位相補償用コンデンサである。PNPトランジスタQ5,Q6,NPNトランジスタQ7,Q8,抵抗R5〜R7は,差動回路を構成している。
次に,温度検出回路2について説明する。温度検出回路2は,図2に示すように,コンパレータ21を中心に構成されている。温度検出回路2には,この他,抵抗列22と,ダイオード群23と,定電流源I2と,増幅部24とが設けられている。これによりコンパレータ21で,電源電圧を抵抗列22で分圧した電圧(正端子電圧)と,ダイオード群23のアノード電圧(負端子電圧)とを比較するようになっている。負端子電圧は温度特性を持つので,環境温度によりコンパレータ21の出力が変わるようになっているのである。すなわち,正端子電圧と負端子電圧とが等しくなる温度がしきい値温度であり,環境温度がこれより高いか低いかによってコンパレータ21の出力が決まるのである。
このコンパレータ21の出力によりバンドギャップ電圧生成部10のスイッチSW1〜SW3が操作されるようになっている。すなわち,環境温度がしきい値温度より低い低温時は,スイッチSW1がオンでスイッチSW2およびスイッチSW3はオフである。一方,環境温度がしきい値温度より高い高温時には,スイッチSW1がオフでスイッチSW2およびスイッチSW3はオンである。
上記の構成の基準電圧発生回路の動作を説明する。まず,基準電圧出力部1の出力電圧VBGの基本的な温度特性を説明する。出力電圧VBGは,次の(1)式で与えられる。
VBG = VBE+(R20/R3)・VT・ln(R20/R1) (1)
ここで,
VBEは,バンドギャップ電圧生成部10のNPNトランジスタのベース−エミッタ間順方向電圧,
VTは,熱電圧,
R20は,NPNトランジスタQ2のコレクタと出力線VBGとの間の抵抗値,
である。
VBG = VBE+(R20/R3)・VT・ln(R20/R1) (1)
ここで,
VBEは,バンドギャップ電圧生成部10のNPNトランジスタのベース−エミッタ間順方向電圧,
VTは,熱電圧,
R20は,NPNトランジスタQ2のコレクタと出力線VBGとの間の抵抗値,
である。
すなわちVBEは,スイッチSW2,SW3がオフである場合には,NPNトランジスタQ1のベース−エミッタ間順方向電圧である。一方,スイッチSW2,SW3がオンである場合には,並列接続されているNPNトランジスタQ1およびNPNトランジスタQ3の全体のベース−エミッタ間順方向電圧である。以下,両者を区別する場合には,前者をVBE1,後者をVBE2と表す。R20は,スイッチSW1がオンである場合にはR2であり,スイッチSW1がオフである場合にはR2+R4である。
(1)式の右辺の第1項であるVBEは,図3のグラフに実線で示される。すなわちVBEは,温度に対して右下がりであるとともに,同グラフに破線で示す線形からわずかにずれた温度特性を持っている。線形からのVBEのずれがさほど大きくならない範囲が,図3のグラフ中の保証温度範囲である。一方,第2項は温度に対して右上がりの温度特性を持つ熱電圧VTに,抵抗値R1,R20,R3により定まる固定値を掛けたものである。
そして,抵抗値R1,R20,R3の設定により,(1)式全体として温度特性がほぼ相殺されるようになっている。これにより出力電圧VBGは,ほぼ一定の温度となるようにされている。実際には図4のグラフに示すように,保証温度範囲でやや上に凸の温度特性を持つ。図3で述べたVBEの非線形性のためである。図4は,縦軸をかなり拡大して描いたもの(図7と同レベル)である。このため温度特性がかなり目立つように見えるが,実際には出力電圧精度はさほど悪いわけではない。
それでも,スイッチSW1〜SW3の状態が固定されたままであれば,環境温度が図4のグラフ中の保証温度範囲から大きく外れると,出力電圧VBGは低下していくことになる。このため,良好な出力電圧精度と保証温度範囲の広さとを高水準で両立させることはできない。
しかし本形態では,前述のように環境温度によりスイッチSW1〜SW3が操作されるようになっている。そこで,低温時と高温時とのそれぞれの場合の温度特性を説明する。
まず低温時には,前述のようにスイッチSW1がオンでスイッチSW2,SW3がオフである。このため,(1)式は次のように変形される。
VBG = VBE1+(R2/R3)・VT・ln(R2/R1) (2)
次に高温時には,前述のようにスイッチSW1がオフでスイッチSW2,SW3がオンである。このため,(1)式は次のように変形される。
VBG = VBE2+((R2+R4)/R3)・VT・ln((R2+R4)/R1) (3)
VBG = VBE1+(R2/R3)・VT・ln(R2/R1) (2)
次に高温時には,前述のようにスイッチSW1がオフでスイッチSW2,SW3がオンである。このため,(1)式は次のように変形される。
VBG = VBE2+((R2+R4)/R3)・VT・ln((R2+R4)/R1) (3)
低温時の温度特性((2)式)と高温時の温度特性((3)式)との違いを説明する。まず,スイッチSW1がオン(低温時)からオフ(高温時)に変わることによる効果を説明する。スイッチSW1がオンからオフに変わることにより,(1)式中の第2項のR20が,R2からR2+R4に変わる。すなわち,第2項の温度係数((R20/R3)・ln(R20/R1) )が大きくなるのである。このため,スイッチSW1がオンからオフに変わることにより,出力電圧VBGがピークとなる温度は低温側から高温側にシフトする。ただこのことは,出力電圧VBGのピーク値自体をも上昇させる方向に作用する。これは,スイッチSW2,SW3の作用によりキャンセルされるようになっている。
そこで,スイッチSW2,SW3がオフ(低温時)からオン(高温時)に変わることによる効果を説明する。スイッチSW2,SW3がオフである低温時には,NPNトランジスタQ3,Q4は有効に機能していない。このため,NPNトランジスタQ1およびNPNトランジスタQ2がそれぞれ単独の素子として機能している。スイッチSW2,SW3がオフからオンに変わることにり,NPNトランジスタQ1はNPNトランジスタQ3と,NPNトランジスタQ2はNPNトランジスタQ4と,それぞれ並列状態となる。これによりトランジスタ1個あたりの電流密度は低下する。このため,(1)式中の第1項であるVBEは小さくなる。つまり,VBE2はVBE1より小さいのである。このことにより,前述のピーク値の上昇がキャンセルされる。言い替えると,NPNトランジスタQ3,Q4の容量は,スイッチSW1がオンからオフに変わることによる電圧ピーク値を丁度キャンセルするように設定されているのである。
結果として低温時の温度特性((2)式)と高温時の温度特性((3)式)との違いは,出力電圧VBGがピークとなる温度の違いだけといってよい。この状況を図5のグラフに示す。図5中のカーブAは,低温時の温度特性,すなわち(2)式の温度特性を示す。カーブBは,高温時の温度特性,すなわち(3)式の温度特性を示す。両カーブは温度T1で交差している。なお,図5の上半分の縦軸スケールは,図4と同レベルである。
そして,図5のグラフの下半分に示すように,温度T1より低温側では,スイッチSW1がオンでスイッチSW2,SW3がオフである。このためこの温度域では,出力電圧VBGは,カーブAの温度特性を示す。温度T1より高温側では,スイッチSW1がオフでスイッチSW2,SW3がオンである。このためこの温度域では,出力電圧VBGは,カーブBの温度特性を示す。言い替えると,温度検出回路2の抵抗列22およびダイオード群23は,コンパレータ21の出力が温度T1で反転するように設定されているのである。
このようにして本形態の基準電圧発生回路の出力電圧VBGは,図5中に実線で示される温度特性を示す。すなわち,環境温度に応じて2通りの温度特性が使い分けられる。これにより常時,環境温度の現在値に近いピーク温度の温度特性が使用されるのである。この結果,常時,ピーク値にごく近い出力電圧VBGが出力されるのである。これにより,保証温度範囲の広さと良好な出力電圧精度とが,高水準で両立されている。実際,図5では,図4と比較して,保証温度範囲を広げつつ出力電圧精度をさらに向上させている。
なお,図5中にDで示す一点鎖線のカーブは,高温側にてPN接合のリーク電流を用いて出力電圧VBGを補正する方式の場合の温度特性を示す。このような方式と比較して本形態の基準電圧発生回路は,図5中に「改善幅」の矢印で示した程度に,出力電圧精度の向上を実現している。
以上詳細に説明したように本形態に係る基準電圧発生回路では,バンドギャップ電圧生成部10に,予備的なトランジスタであるNPNトランジスタQ3,Q4を設けている。そしてスイッチSW2,SW3により,NPNトランジスタQ1およびNPNトランジスタQ2がそれぞれ単独で機能する状態と,NPNトランジスタQ3,Q4とともに並列接続をなす状態とを切り替えるようにしている。さらに,NPNトランジスタQ2のコレクタ側の抵抗を2個直列で構成し,その一方と並列にスイッチSW1を設けている。これにより,当該箇所の抵抗値を変更できるようにしている。
そして,温度検出回路2の出力信号によりスイッチSW1〜SW3を操作するようにしている。これにより,低温時と高温時とで,ピーク温度がシフトしつつピーク電圧には差がないようにしている。こうして,広い温度範囲にわたり良好な出力電圧精度を発揮する基準電圧発生回路が実現されている。
なお本形態は,単なる例示に過ぎず,本発明を何ら拘束するものではない。したがって本発明は,実施の形態中に記載した以外にも,その趣旨を逸脱することなく種々の変形,改良が可能である。
例えば,本形態では,調整用の抵抗R4を抵抗R2に対して直列に配置するとともに,スイッチSW1を抵抗R4に対して並列に配置している。しかしこれに限らず,抵抗R4を抵抗R2に対して並列に配置するとともに,スイッチSW1を抵抗R4に対して直列に配置することも可能である。ただしその場合にはスイッチSW1のオンオフ操作は逆となる。また,各抵抗の抵抗値は配置に合わせて設定する必要がある。また,抵抗R4およびスイッチSW1を,抵抗R2に対して配置する代わりに抵抗R1または抵抗R3に対して配置することも可能である。ただし,抵抗R2に対して配置するのがもっとも効果的である。(1)式の右辺第2項から分かるように,抵抗R2の抵抗値は対数関数の内外双方に登場するからである。
また,本形態のバンドギャップ電圧生成部10では,カレントミラーの個数は「1」とし,抵抗R4,NPNトランジスタQ3,Q4の接続如何により温度特性を切り替えている。しかしこれに限らず,カレントミラー自体を複数個用意してこれらを環境温度ごとに使い分けるように構成することも可能である。また,切り替えの段数は「2」に限らず,「3」以上であってもよい。さらに,基準電圧出力部1のうちバンドギャップ電圧生成部10以外の部分については,使用目的に添うものであればいかなる構成であってもよい。また,基準電圧発生回路の外部に何らかの温度検出手段がある場所で使用する場合には,温度検出回路2に替えて外部の温度検出手段からの電気信号を用いてもよい。温度検出自体も,サーミスタや熱電対等の他の温度センサによってもよい。
1 基準電圧出力部
2 温度検出回路(スイッチ操作部)
Q1〜Q4 NPNトランジスタ(PN接合素子)
R1〜R4 抵抗
SW1〜SW3 スイッチ
2 温度検出回路(スイッチ操作部)
Q1〜Q4 NPNトランジスタ(PN接合素子)
R1〜R4 抵抗
SW1〜SW3 スイッチ
Claims (5)
- バンドギャップ電圧に基づく基準電圧を出力する基準電圧発生回路において,
PN接合素子と複数の抵抗素子とを有し,前記PN接合素子のバンドギャップ電圧を前記複数の抵抗素子で補正した電圧を出力する基準電圧出力部と,
前記基準電圧出力部の出力電圧の温度特性を変更するスイッチと,
温度により前記スイッチを操作するスイッチ操作部とを有することを特徴とする基準電圧発生回路。 - 請求項1に記載の基準電圧発生回路において,
前記基準電圧出力部は,出力電圧が温度に対して上に凸となる温度特性を持つものであり,
前記スイッチは,前記基準電圧出力部の出力電圧が最大となるピーク温度を変更するものであり,
前記スイッチ操作部は,前記基準電圧出力部のピーク温度を,高温時には高温側に切り替え,低温時には低温側に切り替えるものであることを特徴とする基準電圧発生回路。 - 請求項1に記載の基準電圧発生回路において,
前記スイッチは,前記PN接合素子の有効PN接合面積を変更するものであることを特徴とする基準電圧発生回路。 - 請求項1に記載の基準電圧発生回路において,
前記スイッチは,前記複数の抵抗素子の少なくとも1つの有効抵抗値を変更するものであることを特徴とする基準電圧発生回路。 - 請求項1に記載の基準電圧発生回路において,
前記スイッチは,前記PN接合素子の有効PN接合面積と前記複数の抵抗素子の少なくとも1つの有効抵抗値とをともに変更するものであることを特徴とする基準電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200657A JP2007018377A (ja) | 2005-07-08 | 2005-07-08 | 基準電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200657A JP2007018377A (ja) | 2005-07-08 | 2005-07-08 | 基準電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007018377A true JP2007018377A (ja) | 2007-01-25 |
Family
ID=37755479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005200657A Withdrawn JP2007018377A (ja) | 2005-07-08 | 2005-07-08 | 基準電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007018377A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007052660A1 (de) | 2007-01-29 | 2008-10-16 | Anemos Co. Ltd. | Flüssigkeitsmischer |
JP2010205038A (ja) * | 2009-03-04 | 2010-09-16 | Ricoh Co Ltd | 基準電圧発生回路及び温度検出回路 |
JP2011160256A (ja) * | 2010-02-02 | 2011-08-18 | Mitsubishi Electric Corp | エミッタフォロワ型バイアス回路 |
JP2013149197A (ja) * | 2012-01-23 | 2013-08-01 | Renesas Electronics Corp | 基準電圧発生回路 |
WO2019014326A1 (en) * | 2017-07-11 | 2019-01-17 | Qualcomm Incorporated | INTENSITY LIMITER CIRCUIT FOR POWER AMPLIFIER |
US10635127B2 (en) | 2017-02-09 | 2020-04-28 | Ricoh Electronic Devices Co., Ltd. | Reference voltage generator circuit generating reference voltage based on band gap by controlling currents flowing in first and second voltage generator circuits |
JP7372206B2 (ja) | 2020-05-25 | 2023-10-31 | 日清紡マイクロデバイス株式会社 | 定電流回路 |
US11977405B2 (en) | 2021-05-31 | 2024-05-07 | Nisshinbo Micro Devices Inc. | Reference voltage generator circuit such as band gap reference voltage generator circuit, and method of generating reference voltage |
-
2005
- 2005-07-08 JP JP2005200657A patent/JP2007018377A/ja not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007052660A1 (de) | 2007-01-29 | 2008-10-16 | Anemos Co. Ltd. | Flüssigkeitsmischer |
JP2010205038A (ja) * | 2009-03-04 | 2010-09-16 | Ricoh Co Ltd | 基準電圧発生回路及び温度検出回路 |
JP2011160256A (ja) * | 2010-02-02 | 2011-08-18 | Mitsubishi Electric Corp | エミッタフォロワ型バイアス回路 |
JP2013149197A (ja) * | 2012-01-23 | 2013-08-01 | Renesas Electronics Corp | 基準電圧発生回路 |
US10635127B2 (en) | 2017-02-09 | 2020-04-28 | Ricoh Electronic Devices Co., Ltd. | Reference voltage generator circuit generating reference voltage based on band gap by controlling currents flowing in first and second voltage generator circuits |
WO2019014326A1 (en) * | 2017-07-11 | 2019-01-17 | Qualcomm Incorporated | INTENSITY LIMITER CIRCUIT FOR POWER AMPLIFIER |
CN110809856A (zh) * | 2017-07-11 | 2020-02-18 | 高通股份有限公司 | 用于功率放大器的限流电路 |
US10979002B2 (en) | 2017-07-11 | 2021-04-13 | Qualcomm Incorporated | Current-limiting circuit for a power amplifier |
CN110809856B (zh) * | 2017-07-11 | 2024-03-19 | 高通股份有限公司 | 用于功率放大器的限流电路 |
JP7372206B2 (ja) | 2020-05-25 | 2023-10-31 | 日清紡マイクロデバイス株式会社 | 定電流回路 |
US11977405B2 (en) | 2021-05-31 | 2024-05-07 | Nisshinbo Micro Devices Inc. | Reference voltage generator circuit such as band gap reference voltage generator circuit, and method of generating reference voltage |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007018377A (ja) | 基準電圧発生回路 | |
US10642305B2 (en) | High-accuracy CMOS temperature sensor and operating method | |
JP4808069B2 (ja) | 基準電圧発生回路 | |
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
EP0895147A1 (en) | Reference voltage generation circuit and reference current generation circuit | |
JP6873827B2 (ja) | 基準電圧生成回路 | |
US6201381B1 (en) | Reference voltage generating circuit with controllable linear temperature coefficient | |
US8908344B2 (en) | Overheating protection circuit | |
US8446141B1 (en) | Bandgap curvature correction circuit for compensating temperature dependent bandgap reference signal | |
US5337012A (en) | Amplifier having temperature compensated bias control | |
CN111384904B (zh) | 功率放大电路以及电子设备 | |
JP2006221370A (ja) | 定電圧発生回路 | |
KR100809716B1 (ko) | 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로 | |
JP5970993B2 (ja) | バンドギャップ回路およびそれを有する集積回路装置 | |
KR20040100522A (ko) | 온도에 독립적인 전류전원 회로 | |
JP2005122277A (ja) | バンドギャップ定電圧回路 | |
KR101551705B1 (ko) | 기준 전압 발생 회로 | |
JP6765119B2 (ja) | 基準電圧発生回路及び方法 | |
JP2011186744A (ja) | バンドギャップ回路、低電圧検出回路及びレギュレータ回路 | |
JP4483903B2 (ja) | 温度検出回路 | |
KR100617893B1 (ko) | 밴드 갭 기준 회로 | |
CN117130417A (zh) | 带隙基准电路与芯片 | |
JP3340345B2 (ja) | 定電圧発生回路 | |
JP2002116831A (ja) | 定電流発生回路 | |
JP4029757B2 (ja) | ヒステリシス付コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081224 |