JP2002116831A - 定電流発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 定電流発生回路において、出力電流の温度依
存性を効果的に減少させる。 【解決手段】 出力用トランジスタＴｒ１と電圧基準用
トランジスタＴｒ２のベースが接続され、かつ互いのエ
ミッタがＧＮＤに接続され、上記出力用トランジスタＴ
ｒ１と電圧基準用トランジスタＴｒ２のベースとエミッ
タ間に抵抗Ｒｓが接続されている。出力用トランジスタ
Ｔｒ１のエミッタとＧＮＤ間に第１の温度補償用素子と
しての温度補償用抵抗Ｒ１を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＶＤ、ＣＤ−Ｒ
ＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ用ピックアップシステムな
どの受光増幅素子等に用いられる定電流発生回路に関す
るものである。

【０００２】

【従来の技術】ＤＶＤ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ
−ＲＷ用ピックアップシステムなどには受光増幅素子が
用いられている。この中でも現在のＤＶＤ−ＲＯＭ市場
は、１０倍速ＤＶＤ−ＲＯＭピックアップシステムが主
流であり、数社のピックアップメーカーは、１６倍速Ｄ
ＶＤ−ＲＯＭの開発を進めている。今後、特にＤＶＤ市
場は、さらに高速化の方向に進むと予想される。このた
め、ピックアップ用受光増幅回路の一層の高速化が必要
となる。

【０００３】図３にピックアップ用受光増幅回路のブロ
ック図を示す。ここに示すピックアップ用受光増幅回路
は、信号光を受光するフォトダイオード１０１とフォト
ダイオード１０１に接続された電流電圧変換回路１０
２、リファレンス回路１０３、電流電圧変換回路１０２
により変換された電圧信号をさらに増幅する差動回路１
０４および前記回路を全てバイアスする定電流発生回路
１０５から構成されている。

【０００４】図３のピックアップ用受光増幅回路の動作
原理を説明すると以下のようになる。

【０００５】ＣＤまたはＤＶＤディスクの反射信号光が
フォトダイオード１０１に入力し発生した信号電流Ｉｐ
ｄは、電流電圧変換回路１０２のフィードバック抵抗Ｒ
ｆにより電圧変換され、図３の矢印で示す方向に信号電
流Ｉｐｄが流れる場合、電流電圧変換回路１０２の出力
電位点Ａは上昇し、さらに後段の差動回路１０４により
非反転増幅され出力電圧Ｖｏが生じる。ここでＶｓは、
外部から供給される固定電圧であり、信号電流Ｉｐｄが
生じた時の電圧変換式は以下のように表される。 Ｖｏ＝Ｒｆ・Ｒｂ／Ｒａ・Ｉｐｄ （１） また、図３のブロック図に示すように、定電流発生回路
１０５は、全ての増幅回路のバイアス電流を供給してお
り、周囲温度の変化により定電流発生回路１０５の出力
電流が変化した場合、図６に示すように、ピックアップ
用受光増幅回路の特性変動が生じる。図中、曲線ａ、
ｂ、ｃはそれぞれ、定電流発生回路の出力電流が正常の
場合、正常時より大きい場合、正常時より小さい場合で
ある。このため、定電流発生回路の出力電流は、周囲温
度に限りなく依存しないように設計する必要がある。

【０００６】前述したようにピックアップ用受光増幅回
路は高速化が進んでおり、そのための高集積高速プロセ
スの開発が行われている。高速プロセスにおいて重要な
要素は、トランジスタ、抵抗などの素子に付随する寄生
容量の低減である。

【０００７】次に、抵抗素子に付随する寄生容量を低減
したプロセスにおける定電流発生回路の出力電流の温度
に対する安定化について述べる。

【０００８】従来プロセスでの従来型の定電流発生回路
の一例を図４に示す。この構成では、トランジスタＴｒ
５１、Ｔｒ５２、Ｔｒ５３が設けられている。従来プロ
セスの場合、主要な抵抗は、Ｐ型単結晶半導体で形成さ
れており、Ｐ型単結晶半導体抵抗の温度係数およびシー
ト抵抗値（Ω／□）（□は導体の幾何学的な四角形（単
位面積）を表す）は不純物であるボロンの注入量よって
決定されている。また、この半導体抵抗は、プラスの温
度係数を有し、ボロンの注入量を多くした場合、つまり
シート抵抗値を小さくした場合の抵抗の温度係数は低下
し、逆にボロンの注入量を少なくした場合、シート抵抗
値は大きくなり、温度係数も大きくなる。このプラスの
温度係数は、温度上昇により半導体内の分子運動が活性
化し、キャリアつまり注入されたボロンの移動が抑制さ
れることによる。実際の回路設計上では、シート抵抗値
を下げ温度係数の低い抵抗を使用することも可能である
が、低いシート抵抗で抵抗値の大きい抵抗を得るために
は、チップ内の抵抗素子の形状を極端に長くする必要が
生じる。また、このような半導体抵抗の場合、抵抗のＰ
型半導体とＮ型エピタキシャル層の間にＰＮ接合により
形成される空乏層による寄生容量が付随し、抵抗素子の
形状を大きくすることは回路高速化の上でマイナス要素
である。

【０００９】上記内容を考慮し、従来プロセスでは、＋
３０００ｐｐｍ／℃前後の温度係数を有する抵抗を使用
している。ここで、抵抗の温度係数を＋３０００ｐｐｍ
／℃とし、以下に従来型の定電流発生回路の出力電流の
温度に対する安定性を得る方法を説明する。図４に示
す、従来プロセスでの従来技術の定電流発生回路では、
領域１１２において熱電圧（Ｖｔ）温度係数＋３３００
ｐｐｍ／℃により温度補償を行っており、この場合の出
力電流Ｉｏと出力電流の温度係数は ＶＢＥ２＝ＶＢＥ１＋Ｒｓ・Ｉ１ （２） Ｖｔ・ｌｎ（Ｉｒｅｆ／Ｉｓ）＝Ｖｔ・ｌｎ｛Ｉ１／（Ｉ０・Ｉｓ）｝＋Ｒｓ・ Ｉ１ （３） Ｉｒｅｆ＝Ｉ１＝Ｉｏなので Ｉｏ＝Ｖｔ・ｌｎ１０／Ｒｓ （４） ここで、Ｖｔ＝（ｋ×Ｔ）／ｑ ｋ：ボルツマン定数 ｑ：電子の電荷量 Ｔ：絶対温度 Ｉｓ：ＰＮ接合の飽和電流 である。なお、「Δ」は微分を表す。

【００１０】出力電流Ｉｏの温度係数１／Ｉｏ・ΔＩｏ
／ΔＴは式（４）より ΔＩｏ／ΔＴ＝Δ（Ｖｔ・ｌｎ１０／Ｒｓ）／ΔＴ （５） ＝Ｖｔ・ｌｎ１０／Ｒｓ・｛１／Ｖｔ・（ΔＶｔ／ΔＴ） −１／Ｒｓ・（ΔＲｓ／ΔＴ）｝ （６） ＝Ｉｏ・｛１／Ｖｔ・（ΔＶｔ／ΔＴ） −１／Ｒｓ・（ΔＲｓ／ΔＴ）｝ （７） よって １／Ｉｏ・ΔＩｏ／ΔＴ＝１／Ｖｔ・（ΔＶｔ／ΔＴ） −１／Ｒｓ・（ΔＲｓ／ΔＴ） （８） となる。

【００１１】熱電圧（Ｖｔ）温度係数＋３３００ｐｐｍ
／℃と抵抗の温度係数＋３０００ｐｐｍ／℃が相殺さ
れ、 出力電流Ｉｏの温度係数＝＋３３００ｐｐｍ／℃−（＋３０００ｐｐｍ／℃） ＝＋３００ｐｐｍ／℃ （９） となる。ここで、図４の能動負荷１１１は、Ｉ１＝Ｉｏ
を得るための回路であり、これ以降に示す定電流発生回
路における能動負荷も同様の役割を果たす。

【００１２】前述したように、増幅回路の高速化のため
には、半導体抵抗に付随する寄生容量の低減が重要であ
り、寄生容量低減を目的とした高速プロセス開発におい
て、半導体抵抗の温度係数がマイナスになる場合が生じ
ている。これは、Ｐ型半導体抵抗を多結晶シリコンで形
成しているためである。

【００１３】多結晶シリコンは、Ｐ型単結晶シリコンと
比べて結晶粒が小さいため、Ｎ型エピタキシャル層との
間に極端なＰＮ接合が形成されず、寄生容量が付随しな
い。また、Ｐ型多結晶シリコン半導体抵抗においても、
Ｐ型単結晶シリコンの場合と同様にシート抵抗値および
温度係数をボロンの注入量により変えることが可能であ
るが、Ｐ型多結晶半導体シリコン抵抗の温度係数は、結
晶粒内つまり単結晶部よりも結晶粒界の挙動が支配的と
なり、マイナスの温度係数を有する。

【００１４】ここでは、温度変化に対する出力電流の変
化を抑制した定電流発生回路では、高速プロセスでのＰ
型多結晶シリコン半導体抵抗の温度係数を−１０００ｐ
ｐｍ／℃として考察する。ここで抵抗の温度係数がマイ
ナスの場合の従来型定電流発生回路の例を図５に示す。
この構成では、トランジスタＴｒ６１、Ｔｒ６２、Ｔｒ
６３が設けられている。

【００１５】この回路は、ベース−エミッタ間電圧ＶＢ
Ｅを基準電圧に用いた定電流発生回路であり、この回路
の出力電流ＩｏはトランジスタＴｒ６２のＶＢＥ２と抵
抗Ｒｓにより以下のように決定される。なお、ｌｏｇは
常用対数である。 Ｉｏ＝ＶＢＥ２／Ｒｓ （１０） ここで、ＶＢＥ２は、 ＶＢＥ２＝Ｖｔ・ｌｎ（Ｉｒｅｆ／Ｉｓ） （１１） であり、 Ｉｒｅｆ＝１００μＡ Ｒｓ＝７．７８ｋΩ ｌｏｇ（Ｉｓ）＝−１７ シリコンのエネルギーギャップ Ｅｇ＝１．２Ｖ 定数 （４−ａ）＝２ Ｔ＝３００Ｋ Ｖｔ＝ｋＴ／ｑ＝２６ｍＶ とした場合（以下特記無い場合の数値計算は上記数値で
行う）、 ＶＢＥ２＝Ｖｔ・ｌｎ（Ｉｒｅｆ／Ｉｓ）＝７７８ｍＶ となる。

【００１６】まず、ΔＩｒｅｆ／ΔＴ＝０と仮定し、飽
和電流Ｉｓの温度特性（ΔＩｓ／ΔＴ）のみ考慮すると ΔＶＢＥ２／ΔＴ＝１／Ｔ｛−Ｅｇ＋ＶＢＥ２−（４−ａ）・ｋＴ／ｑ｝ ＝−１．５８ｍＶ／℃ （１２） よって （ΔＶＢＥ２／ΔＴ）／ＶＢＥ２＝−１．５８（ｍＶ／℃）／７７８（ｍＶ） ＝−２０３１ｐｐｍ／℃ （１３） になり、点Ａの電位は−２０３１ｐｐｍ／℃の温度係数
で低下する。

【００１７】Ｉｏの温度係数は式（１０）より ΔＩｏ／ΔＴ＝１／Ｒｓ・ΔＶＢＥ２／ΔＴ −ＶＢＥ２／（Ｒｓ・Ｒｓ）・ΔＲｓ／ΔＴ （１４） であり、抵抗値Ｒｓの温度係数（ΔＲｓ／ΔＴ）／Ｒｓ
が上記のように （ΔＲｓ／ΔＴ）／Ｒｓ＝−１０００ｐｐｍ／℃ である。したがって （ΔＩｏ／ΔＴ）／Ｉｏ＝（ΔＶＢＥ２／ΔＴ）／ＶＢＥ２−（ΔＲｓ／ΔＴ） ／Ｒｓ ＝−２０３１−（−１０００）＝−１０３１ｐｐｍ／℃ （１５） となる。

【００１８】さらに、式（１３）では、便宜的に電流Ｉ
ｒｅｆの温度係数ΔＩｒｅｆ／ΔＴ＝０として計算して
いるが、実際の電流Ｉｒｅｆは−１０３１ｐｐｍ／℃の
温度係数を有しており、ＶＢＥ２の温度係数は−１．５
８ｍＶ／℃より大きい。すなわち、温度Ｔ＝固定、Ｉｓ
＝固定（ΔＩｓ／ΔＴ＝０）の時の電流Ｉｒｅｆの変動
によるＶＢＥ２の温度変化率は ΔＶＢＥ２／ΔＴ＝−０．０２６ｍＶ／℃ （１６） （ΔＩｒｅｆ／ΔＴ＝−１０３１ｐｐｍ／℃、ΔＩｓ／
ΔＴ＝０のとき）である。

【００１９】これにより、電流Ｉｒｅｆの温度係数と飽
和電流Ｉｓの温度係数とを考慮した時（’を付す）のＶ
ＢＥ２の温度変化率は ΔＶＢＥ２’／ΔＴ＝−１．５８＋（−０．０２６） ＝−１．６０６ｍＶ／℃ （１７） となり、したがってこのときのＶＢＥ２の温度係数は （ΔＶＢＥ２’／ΔＴ）／ＶＢＥ２’＝−１．６０６／
７７８＝−２０６４ｐｐｍ／℃ となる。したがってこのときのＩｏの温度係数は （ΔＩｏ’／ΔＴ）／Ｉｏ’＝−２０６４−（−１００
０）＝−１０６４ｐｐｍ／℃ となる。

【００２０】よって、図５に示す従来型の定電流発生回
路において抵抗Ｒｓの温度係数が−１０００ｐｐｍ／℃
の場合、出力電流Ｉｏの温度係数は、その絶対値におい
て、図４に示す従来プロセスでの従来回路の温度係数＋
３００ｐｐｍ／℃と比較しても大きく、この定電流発生
回路方式では、温度変化に対する出力電流Ｉｏの変化を
抑制することは困難である。

【００２１】

【発明が解決しようとする課題】定電流発生回路出力電
流の温度に対する変化が大きい場合、温度変化に対する
ピックアップ用受光増幅回路の特性の安定性が得られ難
くなる。例えば、前述した図５に示す従来型の定電流発
生回路において、ピックアップ用受光増幅回路の動作温
度範囲−１０℃〜＋８５℃のなかで、２５℃から８５℃
への周囲温度変動を考えた場合、出力電流、つまりピッ
クアップ用受光増幅回路のバイアス電流Ｉｃｃの変化
は、 −１０６４ｐｐｍ／℃×（８５−２５）℃／１００００００ ＝−０．０６４ （１８） であり、上記温度変化により増幅回路のバイアス電流は
６．４％減少することになる。

【００２２】この変動により、ピックアップ用受光増幅
回路の主要特性であるゲイン−応答周波数特性や外部電
源Ｖｓと出力電圧Ｖｏの差であるオフセット電圧などが
悪化する。ピックアップ用受光増幅回路の応答周波数特
性波形は前述の図６に示した通りである。バイアス電流
が増加した場合、増幅回路のオープンループゲイン増加
により位相余裕が減少し、ゲインピーキングが生じる。
これとは逆にバイアス電流が低下した場合は、応答周波
数の帯域が狭くなり、信号伝達可能周波数が低下する問
題がある。このため、定電流発生回路の出力電流の温度
依存は極力抑制する必要がある。定電流発生回路の出力
電流の温度係数は、０ｐｐｍ／℃が理想的である。

【００２３】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、出力電流の温度依存性を効果的に
減少させることができる定電流発生回路を提供すること
にある。

【００２４】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の定電流発生回路は、出力用トランジスタと
電圧基準用トランジスタのベースが互いに接続され、上
記両トランジスタの各エミッタがＧＮＤに接続され、上
記出力用トランジスタと電圧基準用トランジスタのベー
スとエミッタとの間に抵抗Ｒｓが接続された定電流発生
回路において、上記出力用トランジスタのエミッタとＧ
ＮＤとの間に第１の温度補償用素子が設けられたことを
特徴としている。

【００２５】上記の構成により、出力用トランジスタの
エミッタとＧＮＤとの間に第１の温度補償用素子が設け
られている。

【００２６】したがって、出力用トランジスタのバイア
ス電流すなわち出力電流と、電圧基準用トランジスタの
バイアス電流とが互いに異なる値になる。その結果、出
力用トランジスタのベース−エミッタ間電圧（ＶＢＥ
１）と電圧基準用トランジスタのベース−エミッタ間電
圧（ＶＢＥ２）とが互いに異なる温度係数（温度依存
性）を有するようになる。そして、各トランジスタのベ
ース−エミッタ間電圧の温度依存性と第１の温度補償用
素子の温度依存性とで互いに相殺され、全体として出力
電流の温度依存性を小さくすることができる。

【００２７】それゆえ、出力電流の温度依存性を効果的
に減少させることができる。なお、上記抵抗Ｒｓが負の
温度係数を有する場合に、従来と比べて、より著しく、
出力電流の温度依存性を減少させることができる。すな
わち、本発明により、上記ピックアップ用受光増幅回路
における定電流発生回路出力電流の周囲温度変化に対す
る安定化を行うことができる。

【００２８】また、本発明の定電流発生回路は、上記の
構成に加えて、上記第１の温度補償用素子が、上記抵抗
Ｒｓと同一形状の複数の抵抗を並列接続してなり、かつ
上記抵抗Ｒｓと隣接して配置されていることを特徴とし
ている。

【００２９】上記の構成により、上記第１の温度補償用
素子が、上記抵抗Ｒｓと同一形状の複数の抵抗を並列接
続してなり、かつ、上記抵抗Ｒｓと隣接して配置されて
いる。

【００３０】したがって、上記第１の温度補償用素子の
抵抗値として小さい値が望まれる場合に、単体でそのよ
うな小さい抵抗値を持つ必要がない。そのため、汎用な
抵抗素子等を上記第１の温度補償用素子として用いるこ
とができる。また、上記第１の温度補償用素子が、上記
抵抗Ｒｓと同一形状の素子であるため、抵抗Ｒｓと同じ
製造プロセスで上記第１の温度補償用素子の形成が可能
である。

【００３１】それゆえ、上記の構成による効果に加え
て、簡単な構成で、かつ、精度よく、出力電流Ｉｏの温
度依存性を低減させることができる。

【００３２】また、本発明の定電流発生回路は、上記の
構成に加えて、上記電圧基準用トランジスタのエミッタ
とＧＮＤとの間に第２の温度補償用素子が設けられたこ
とを特徴としている。

【００３３】上記の構成により、上記電圧基準用トラン
ジスタのエミッタとＧＮＤ間に第２の温度補償用素子が
設けられている。したがって、第２の温度補償用素子を
備えることにより、上記第１の温度補償用素子に、十分
大きな値の電圧を加えることができる。

【００３４】それゆえ、上記の構成による効果に加え
て、上記第１の温度補償用素子として、抵抗値の大きな
素子を採用しても差し支えなくなり、材料の自由度や設
計（素子の配置等）の自由度を広げることができる。

【００３５】

【発明の実施の形態】本発明の実施の一形態について図
１および図２に基づいて説明すれば、以下の通りであ
る。

【００３６】図１は、本実施の形態に係る第１の温度補
償用素子としての温度補償用抵抗Ｒ１を有する定電流発
生回路の一例である。

【００３７】出力用トランジスタＴｒ１と電圧基準用ト
ランジスタＴｒ２のベース同士が接続され、かつ互いの
エミッタがＧＮＤに接続されている。また、出力用トラ
ンジスタＴｒ１と電圧基準用トランジスタＴｒ２のベー
スとエミッタ間に、負の温度係数を有する抵抗Ｒｓが接
続されている。そして、出力用トランジスタＴｒ１のエ
ミッタとＧＮＤ間に、第１の温度補償用素子として温度
補償用抵抗Ｒ１が設けられている。Ａ点は、出力用トラ
ンジスタＴｒ１のエミッタと温度補償用抵抗Ｒ１との接
続点である。Ｂ点は、出力用トランジスタＴｒ１のベー
ス、電圧基準用トランジスタＴｒ２のベース、および抵
抗Ｒｓの接続点である。出力用トランジスタＴｒ１と電
圧基準用トランジスタＴｒ２とにおいては、そのエミッ
タ面積比は１である。また、トランジスタＴｒ３が設け
られている。

【００３８】能動負荷１１は、前述したように、図４同
様、Ｉ１＝Ｉｏを得るための回路である。これの２つの
端子がトランジスタＴｒ３のコレクタとベースに接続さ
れ、このトランジスタＴｒ３のベースは、上記電圧基準
用トランジスタＴｒ２のコレクタに接続されている。ト
ランジスタＴｒ３のエミッタは、出力用トランジスタＴ
ｒ１と電圧基準用トランジスタＴｒ２のベースに接続さ
れている（Ｂ点とする）。

【００３９】ここでは、図５の構成同様、温度補償用抵
抗Ｒ１はＰ型多結晶シリコン半導体抵抗を用いて作製さ
れており、温度係数（ΔＲ１／ΔＴ）／Ｒ１が （ΔＲ１／ΔＴ）／Ｒ１＝−１０００ｐｐｍ／℃ となっている。

【００４０】前述した図５に示す従来型の定電流発生回
路の数値例の場合には、温度補償用抵抗Ｒ１を有してい
ないＶＢＥを基準とした定電流発生回路の出力電流Ｉｏ
は−１０６４ｐｐｍ／℃の温度係数を持つ。

【００４１】一方、本実施の形態では、上記のように、
出力用トランジスタＴｒ１のエミッタとＧＮＤ間に第１
の温度補償用素子としての温度補償用抵抗Ｒ１を有して
いる。そして、このように第１の温度補償用素子を温度
補償用抵抗（Ｒ１）とする場合、この温度補償用抵抗Ｒ
１の抵抗値を変えることにより、出力用トランジスタＴ
ｒ１と電圧基準用トランジスタＴｒ２のバイアス電流値
ＩｏとＩｒｅｆとを異なる値に設定し、それぞれ出力用
トランジスタＴｒ１と電圧基準用トランジスタＴｒ２の
ＶＢＥ１、ＶＢＥ２の温度係数を変えることで出力電流
Ｉｏの温度変化を抑制することが可能である。

【００４２】図１の定電流発生回路の電流Ｉｒｅｆ、Ｉ
ｏは、それぞれ Ｉｒｅｆ＝ＶＢＥ２／Ｒｓ （１９） Ｉｏ＝（ＶＢＥ２−ＶＢＥ１）／Ｒ１ （２０） であり、また、 ＶＢＥ１＝Ｖｔ・ｌｎ（Ｉｏ／Ｉｓ） （２１） である。

【００４３】前述したように、本実施の形態では、温度
補償用抵抗Ｒ１によりＩｒｅｆ≠Ｉｏにすることが可能
になる。ＩｒｅｆとＩｏとがＩｒｅｆ≠Ｉｏの関係を有
する時、ＶＢＥ２、ＶＢＥ１の温度係数は、式（１
１）、（１２）、（２１）より ΔＶＢＥ２／ΔＴ／ＶＢＥ２≠ΔＶＢＥ１／ΔＴ／ＶＢＥ１ （２２） となる。なお、記号「Δ」は微分を表す。つまり、Ｉｒ
ｅｆとＩｏの電流値に差を付けることで、温度変化が生
じた場合のトランジスタベース−エミッタ間電圧ＶＢＥ
１、ＶＢＥ２の温度係数に差を付けることが可能とな
る。図１の定電流発生回路では、この調整可能なＶＢＥ
１、ＶＢＥ２の温度係数差を利用して、出力電流Ｉｏの
温度係数変化の抑制を行う。

【００４４】まず、基本的な動作説明のため、 ΔＶＢＥ２／ΔＴ／ＶＢＥ２＝ΔＶＢＥ１／ΔＴ／ＶＢＥ１ （２３） ΔＩｒｅｆ／ΔＶＢＥ２＝ΔＩｏ／ΔＶＢＥ１＝０ （２４） と仮定した場合、図１の定電流発生回路の点ＡとＧＮＤ
との間の電圧ＶＲ１は次の式 ＶＲ１＝ＶＢＥ２−ＶＢＥ１ （２５） で表され、この式（２５）と式（２３）より、ＶＲ１は
温度によらず一定となる。この場合Ｉｏの温度係数は、
抵抗Ｒ１の温度係数と正負が逆になり、 ΔＩｏ／ΔＴ／Ｉｏ＝＋１０００ｐｐｍ／℃ （２６） となる。これは式（２３）、（２４）の仮定をした時の
出力電流の温度係数であるが、実際は、この仮定は成り
立たない。

【００４５】実際の数値は以下のようになる。すなわ
ち、出力電流Ｉｏは温度依存が無い、すなわち ΔＩｏ／ΔＴ＝０ （２７） である。このため、式（２１）より、ＶＢＥ１の温度変
化率は飽和電流Ｉｓの温度特性（温度係数）だけに依存
することになる。この式（２７）と式（２０）とより、
式（１７）のように飽和電流Ｉｓの温度係数と電流Ｉｒ
ｅｆの温度係数とを考慮した場合のＶＢＥ２の温度変化
率をΔＶＢＥ２" ／ΔＴとすると、 （ΔＶＢＥ２" ／ΔＴ−ΔＶＢＥ１／ΔＴ）／（ＶＢＥ２−ＶＢＥ１） ＝（ΔＲ１／ΔＴ）／Ｒ１ （２８） が得られ、この関係式を成り立たせることにより、出力
電流Ｉｏの温度係数を低減することが可能となる。

【００４６】式（２８）より、例として、Ｔ＝３００
Ｋ、Ｉｒｅｆ＝１００μＡでの、出力電流ΔＩｏ／ΔＴ
＝０の条件を満たすＶＢＥ１、ＩｏおよびＲ１の値を求
める。すなわち、式（２１）によりＶＢＥ１にも式（１
２）と同様の式が成り立って ΔＶＢＥ１／ΔＴ＝１／Ｔ｛−Ｅｇ＋ＶＢＥ１−（４−
ａ）・ｋＴ／ｑ｝ と表される。これを式（２８）に代入する。なお、すで
に述べた値により Ｅｇ＋（４−ａ）・ｋＴ／ｑ＝１２５２ｍＶ となる。また、ここでも式（１７）が成り立つので ΔＶＢＥ２" ／ΔＴ＝−１．５８＋（−０．０２６） ＝−１．６０６ｍＶ／℃ である。また、上述のように （ΔＲ１／ΔＴ）／Ｒ１＝−１０００ｐｐｍ／℃ である。また、ここでも式（１１）が成り立つので、Ｉ
ｒｅｆ＝１００μＡにより ＶＢＥ２＝Ｖｔ・ｌｎ（Ｉｒｅｆ／Ｉｓ）＝７７８ｍＶ である。この結果、式（２８）より、 ＶＢＥ１＝７７２ｍＶ となり、式（２１）で Ｖｔ＝ｋＴ／ｑ＝２６ｍＶ、ｌｏｇ（Ｉｓ）＝−１７ より Ｉｏ＝７９．２μＡ となる。そのため、このときの温度補償用抵抗Ｒ１は、 Ｒ１＝（７７８−７７２）ｍＶ／７９．２μＡ＝７５．
８Ω となる。

【００４７】そこで、使用時にとりうる温度の少なくと
も一部、好ましくはそのすべての温度において、上記式
（２１）を満たすＶＢＥ１とＩｏ、上記式（２０）を満
たすＶＢＥ１、ＶＢＥ２、Ｉｏ、Ｒ１において、上記式
（２８）が満たされるような温度係数（温度依存性）を
有するような材料を上記Ｒ１に選べばよい。このように
することで、その温度において、出力電流Ｉｏの温度依
存性を著しく減少させることができる。

【００４８】ここで、上記数値から分かるようにＶＢＥ
１と温度補償用抵抗Ｒ１に加わる電圧は、指数関数的な
関係にあり、上記の場合、温度補償用抵抗Ｒ１はＲｓに
比べ極めて小さい値とすることが好ましい。プロセスバ
ラツキ上、最小抵抗値は、１ｋΩ程度であることから、
温度補償用抵抗Ｒ１は、数本の抵抗の並列接続からなる
構成とすることが好ましい。また、上記本実施の形態に
係る定電流発生回路は、ＩｒｅｆとＩｏの差により温度
補償を行っているため、ＲｓとＲ１の整合性が重要であ
る。このため、Ｒｓ、Ｒ１抵抗のプロセスバラツキ抑制
を考慮した場合、ＲｓとＲ１は、隣接配置し、同一形状
の抵抗からなることが好ましい。したがって、Ｒｓ＝
７．７８ｋΩの場合、Ｒ１はＲｓと同一形状抵抗の並列
接続１００個となる。

【００４９】一方、図２に示す定電流発生回路において
は、図１の構成において、出力用トランジスタＴｒ１の
エミッタとＧＮＤとの間に第１の温度補償用素子として
の温度補償用抵抗Ｒ１を有するとともに、電圧基準用ト
ランジスタＴｒ２のエミッタとＧＮＤとの間に第２の温
度補償用素子としての温度補償用抵抗Ｒ２を有してい
る。この定電流発生回路の温度補償用抵抗Ｒ２の両端間
の電圧をＶＲ２とした時、電流Ｉｒｅｆと、点ＢとＧＮ
Ｄとの間の電圧ＶＢは、 Ｉｒｅｆ＝ＶＢＥ２／（Ｒｓ−Ｒ２） （２９） ＶＲ２＝Ｉｒｅｆ・Ｒ２ （３０） より、 ＶＢ＝ＶＢＥ２＋ＶＲ２ ＝ＶＢＥ２・｛１＋Ｒ２／（Ｒｓ−Ｒ２）｝ （３１） となり、ＶＢの温度変化率は ΔＶＢ／ΔＴ＝ΔＶＢＥ２／ΔＴ （３２） となる。したがって、図２の定電流発生回路の場合も、
図１の定電流発生回路と同様に、電圧ＶＢの温度係数は
ＶＢＥ２の温度係数のみに依存し、温度補償用抵抗Ｒ２
を付加した場合も、図１の定電流発生回路の時と同様
に、出力電流Ｉｏの温度係数が計算される。したがっ
て、温度補償用抵抗Ｒ２を付加することで、図１の定電
流発生回路の場合と比較して、温度補償用抵抗Ｒ１に加
わる電圧を大きくすることが可能となり、このためＲ１
の抵抗値を大きく設定することができるようになる。し
たがって、図２の定電流発生回路の構成を有すること
で、温度補償用抵抗Ｒ１をＲｓと近い値に設定し、出力
電流Ｉｏの温度依存を抑制することが可能になる。すな
わち、ＲｓとＲ１とを極力近い値にすることができるた
め、レイアウト面積縮小の観点から特に有効である。

【００５０】なお、本発明に係る定電流発生回路は、出
力用トランジスタＴｒ１と電圧基準用トランジスタＴｒ
２のベースが接続されかつ互いのエミッタがＧＮＤに接
続され、前記トランジスタＴｒ１、Ｔｒ２のベースとエ
ミッタ間に負の温度係数を有する抵抗Ｒｓが接続された
定電流発生回路において、前記トランジスタのエミッタ
とＧＮＤの間に温度補償用素子を有するように構成して
もよい。

【００５１】また、本発明に係る定電流発生回路は、上
記構成において、出力用トランジスタＴｒ１のエミッタ
とＧＮＤ間に温度補償用素子を設けるように構成しても
よい。

【００５２】上記の構成によれば、出力用トランジスタ
Ｔｒ１のエミッタとＧＮＤ間に温度補償用素子を追加、
具備することで、定電流発生回路の出力電流温度に対す
る変化を抑制することができる。このような、ＶＢＥ電
圧を基準とする電流発生回路は、受光増幅回路の高速化
のため、抵抗がマイナスの温度係数を有する高速プロセ
スおいて、出力用トランジスタＴｒ１のエミッタとＧＮ
Ｄ間に温度補償用素子を有することで、その出力電流の
温度に対する変化を抑制可能になる。

【００５３】また、本発明に係る定電流発生回路は、上
記構成において、前記出力用トランジスタＴｒ１のエミ
ッタとＧＮＤ間に第１の温度補償用素子を設け、かつ、
電圧基準用トランジスタＴｒ２のエミッタとＧＮＤ間に
第２の温度補償用素子を設けるように構成してもよい。
上記の構成によれば、より高い温度補償効果を得ること
ができる。このような、電圧基準用トランジスタＴｒ２
のエミッタとＧＮＤ間に温度補償用素子を併せ持つこと
で、Ｒ１を抵抗Ｒｓと近傍の抵抗値にすることが可能と
なり、より安定した定電流発生回路の出力電流の温度に
対する抑制を得ることができる。

【００５４】また、本発明に係る定電流発生回路は、上
記構成において、前記温度補償用素子が抵抗から成るよ
うに構成してもよい。

【００５５】また、本発明に係る定電流発生回路は、上
記構成において、前記温度補償用素子である抵抗は、抵
抗Ｒｓと同一形状の複数の抵抗を並列接続してなりかつ
抵抗Ｒｓと隣接して配置されているように構成してもよ
い。

【００５６】

【発明の効果】以上のように、本発明の定電流発生回路
は、出力用トランジスタのエミッタとＧＮＤとの間に第
１の温度補償用素子が設けられた構成である。

【００５７】これにより、各トランジスタのベース−エ
ミッタ間電圧の温度依存性と第１の温度補償用素子の温
度依存性とで互いに相殺され、全体として出力電流の温
度依存性を小さくすることができる。それゆえ、出力電
流の温度依存性を効果的に減少させることができるとい
う効果を奏する。

【００５８】また、本発明の定電流発生回路は、上記の
構成に加えて、上記第１の温度補償用素子が、上記抵抗
Ｒｓと同一形状の複数の抵抗を並列接続してなり、かつ
上記抵抗Ｒｓと隣接して配置されている構成である。

【００５９】これにより、抵抗Ｒｓと同じ製造プロセス
で上記第１の温度補償用素子の形成が可能である。それ
ゆえ、上記の構成による効果に加えて、簡単な構成で、
かつ、精度よく、出力電流Ｉｏの温度依存性を低減させ
ることができるという効果を奏する。

【００６０】また、本発明の定電流発生回路は、上記の
構成に加えて、上記電圧基準用トランジスタのエミッタ
とＧＮＤとの間に第２の温度補償用素子が設けられた構
成である。

【００６１】これにより、第２の温度補償用素子を備え
ることにより、上記第１の温度補償用素子に、十分大き
な値の電圧をを加えることができる。それゆえ、上記の
構成による効果に加えて、上記第１の温度補償用素子と
して、抵抗値の大きな素子を採用しても差し支えなくな
り、材料の自由度や設計（素子の配置等）の自由度を広
げることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る定電流発生回路の一構成例を示す
回路図である。

【図２】本発明に係る定電流発生回路の他の構成例を示
す回路図である。

【図３】ピックアップ用受光増幅回路の構成例を示す回
路図である。

【図４】従来の定電流発生回路の構成例を示す回路図で
ある。

【図５】従来の定電流発生回路の構成例を示す回路図で
ある。

【図６】ピックアップ用受光増幅回路のゲイン−応答周
波数特性を示すグラフである。

【符号の説明】

１１ 能動負荷 Ｒ１ 温度補償用抵抗（第１の温度補償用素子） Ｒ２ 温度補償用抵抗（第２の温度補償用素子） Ｔｒ１ 出力用トランジスタ Ｔｒ２ 電圧基準用トランジスタ

フロントページの続き Ｆターム(参考） 5H420 NA31 NB03 NB22 NB24 NE23 5J090 AA03 AA43 AA56 AA59 CA02 CA81 CN01 FA08 FA10 FA20 FN01 FN06 FN09 HA08 HA25 HA43 HA44 HN20 KA09 KA12 KA47 MA19 MA21 TA03 5J091 AA03 AA43 AA56 AA59 CA02 CA81 FA08 FA10 FA20 HA08 HA25 HA43 HA44 KA09 KA12 KA47 MA19 MA21 TA03 5J092 AA04 AA43 AA56 CA02 CA81 FA08 FA10 FA20 HA08 HA25 HA43 HA44 KA09 KA12 KA47 MA19 MA21 TA03 UL02

Claims (3)

【特許請求の範囲】
1. 【請求項１】出力用トランジスタと電圧基準用トランジ
   スタのベースが互いに接続され、上記両トランジスタの
   各エミッタがＧＮＤに接続され、上記出力用トランジス
   タと電圧基準用トランジスタのベースとエミッタとの間
   に抵抗Ｒｓが接続された定電流発生回路において、 上記出力用トランジスタのエミッタとＧＮＤとの間に第
   １の温度補償用素子が設けられたことを特徴とする定電
   流発生回路。
2. 【請求項２】上記第１の温度補償用素子が、上記抵抗Ｒ
   ｓと同一形状の複数の抵抗を並列接続してなり、かつ上
   記抵抗Ｒｓと隣接して配置されていることを特徴とする
   請求項１記載の定電流発生回路。
3. 【請求項３】上記電圧基準用トランジスタのエミッタと
   ＧＮＤとの間に第２の温度補償用素子が設けられたこと
   を特徴とする請求項１または２記載の定電流発生回路。