CN117130417A - 带隙基准电路与芯片 - Google Patents

Abstract

本公开提供一种带隙基准电路与芯片。带隙基准电路包括：反馈晶体管，源极用于连接第一电源，漏极用于连接第一节点；基准设定模块，包括并联的第一桥臂和第二桥臂，第一桥臂包括顺次串联的第一电阻单元和第一电压调节单元，第二桥臂包括顺次串联的第二电阻单元、第三电阻单元和第二电压调节单元，第一电阻单元和第二电阻单元均连接第一节点且阻值相等，第一电压调节单元和第二电压调节单元均接地；放大模块，反相输入端连接第一桥臂，同相输入端连接第二桥臂，输出端连接反馈晶体管的栅极；输出晶体管，栅极连接放大模块的输出端，源极连接第一电源，漏极作为带隙基准电路的输出端。本公开实施例可以提高带隙基准电路的驱动能力和增益。

Description

带隙基准电路与芯片

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种带隙基准电路以及应用该带隙基准电路的芯片。

背景技术

带隙基准电路是用于为电路提供不受温度影响的恒定的基准电压或基准电流的电路。相关技术中的带隙基准电路具有被长时间应用的较为稳定的结构，在要求输出的基准电压或基准电流确定的情况下，仅调整通常的带隙基准电路中的元件参数即可实现。但是仅调整元件参数，会对带隙基准电路的输出驱动能力造成限制，此外，带隙基准电路的增益也存在改进的空间。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种带隙基准电路以及应用该带隙基准电路的芯片，用于至少在一定程度上提高带隙基准电路的输出驱动能力和增益。

根据本公开的第一方面，提供一种带隙基准电路，包括：反馈晶体管，源极用于连接第一电源，漏极用于连接第一节点；基准设定模块，包括并联的第一桥臂和第二桥臂，所述第一桥臂包括顺次串联的第一电阻单元和第一电压调节单元，所述第二桥臂包括顺次串联的第二电阻单元、第三电阻单元和第二电压调节单元，所述第一电阻单元和所述第二电阻单元均连接所述第一节点且阻值相等，所述第一电压调节单元和所述第二电压调节单元均接地；放大模块，反相输入端连接所述第一桥臂，同相输入端连接所述第二桥臂，输出端连接所述反馈晶体管的栅极；输出晶体管，栅极连接所述放大模块的输出端，源极连接所述第一电源，漏极作为所述带隙基准电路的输出端。

在本公开的一种示例性实施例中，所述第一电压调节单元包括第一PNP三级管，所述第一PNP三级管的射极连接所述第一电阻单元，基极和集电极均接地；所述第二电压调节单元包括多个并联的第二PNP三极管，每个所述第二PNP三极管的射极均连接所述第三电阻单元，基极和集电极均接地。

在本公开的一种示例性实施例中，所述第一电阻单元和所述第二电阻单元均包括多个串联的电阻，所述放大模块的反相输入端连接所述第一电阻单元中两个电阻的连接节点，所述放大模块的同相输入端连接所述第二电阻单元中两个电阻的连接节点，所述反相输入端与所述第一节点之间的电阻与所述同相输入端与所述第一节点之间的电阻相等。

在本公开的一种示例性实施例中，所述第一电阻单元包括第一可调电阻，所述第二电阻单元包括第二可调电阻，所述第一可调电阻的阻值等于所述第二可调电阻的阻值，所述第一可调电阻的远离所述第一节点的一端与所述第一节点之间的电阻等于所述第二可调电阻远离所述第一节点的一端与所述第一节点之间的电阻。

在本公开的一种示例性实施例中，所述放大模块包括一级放大模块和偏置单元，所述偏置单元包括一级偏置晶体管，所述一级放大模块的第一端用于连接所述第一电源，第二端连接所述偏置单元中的所述一级偏置晶体管的漏极，所述一级放大模块包括：第一P型晶体管，源极连接所述第一电源，栅极和漏极均连接第二节点；第二P型晶体管，源极连接所述第一电源，栅极连接所述第二节点，漏极连接所述第三节点；第一放大单元，包括：第一N型晶体管，栅极连接所述放大模块的同相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第四节点，所述第四节点与所述第二节点电连接；第二N型晶体管，栅极连接所述放大模块的反相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第五节点，所述第五节点与所述第三节点电连接；其中，所述一级偏置晶体管的栅极用于接收偏置信号，源极接地。

在本公开的一种示例性实施例中，所述第一放大单元还包括：第三N型晶体管，栅极连接所述第二电阻单元，源极连接所述第四节点，漏极连接所述第二节点；第四N型晶体管，栅极连接所述第一电阻单元，源极连接所述第五节点，漏极连接所述第三节点；其中，所述第三N型晶体管的栅极与所述第一节点之间的电阻等于所述第四N型晶体管的栅极与所述第一节点之间的电阻，所述第三N型晶体管的栅极与所述第一节点之间的电阻小于所述第一N型晶体管的栅极与所述第一节点之间的电阻。

在本公开的一种示例性实施例中，所述第一放大单元中的晶体管均为厚栅极氧化层晶体管，所述一级放大模块还包括：第二放大单元，与所述第一放大单元并联，所述第二放大单元与所述第一放大单元的电路结构和输入信号相同，用于根据所述同相输入端和所述反相输入端的输入信号，通过所述第三节点输出第二放大信号，所述第二放大单元中的晶体管均为薄栅极氧化层晶体管；控制模块，用于控制所述第一放大单元和所述第二放大单元在同一时刻有且仅有一个使能。

在本公开的一种示例性实施例中，所述偏置单元包括二级偏置晶体管，所述放大模块还包括：二级放大模块，输入端连接所述一级放大单元，第一端连接所述第一电源，第二端连接所述偏置单元中的所述二级偏置晶体管的漏极，用于对所述一级放大单元的输出信号进行二次放大，所述二级偏置晶体管的栅极用于接收所述偏置信号，源极接地。

在本公开的一种示例性实施例中，所述二级放大模块包括：二级放大晶体管，栅极连接所述第三节点，源极连接所述第一电源，漏极连接第六节点；第一开关管，为P型晶体管，第一端连接所述第六节点，第二端连接所述放大模块的输出端，控制端连接二级增益使能信号的反相信号；第二开关管，为P型晶体管，第一端连接所述第三节点，第二端连接所述放大模块的输出端，控制端连接二级增益使能信号；第三开关管，为N型晶体管，第一端连接所述放大模块的输出端，控制端连接所述二级增益使能信号，第二端连接所述二级偏置晶体管的漏极。

在本公开的一种示例性实施例中，所述二级放大晶体管为P型晶体管，所述带隙基准电路还包括：输入信号交换单元，连接在所述放大模块的同相输入端、反相输入端和所述第一桥臂、所述第二桥臂之间，用于在所述二级增益使能信号休眠时，控制所述放大模块的反相输入端连接所述第一桥臂、同相输入端连接所述第二桥臂，或者，在所述二级增益使能信号有效时，控制所述放大模块的所述同相输入端的输入信号和所述反相输入端的输入信号交换。

在本公开的一种示例性实施例中，在所述第一放大单元包括第三N型晶体管、第四N型晶体管时，所述带隙基准电路还包括：增益控制交换单元，连接在所述第三N型晶体管的栅极、所述第四N型晶体管的栅极和所述第一电阻单元、所述第二电阻单元之间，用于在所述二级增益使能信号休眠时，控制所述第三N型晶体管的栅极连接所述第二电阻单元、所述第四N型晶体管的栅极连接所述第一电阻单元，或者，在所述二级增益使能信号有效时，控制所述第三N型晶体管的栅极的连接点所述第四N型晶体管的栅极的连接点交换。

在本公开的一种示例性实施例中，所述输入信号交换单元包括：第四开关管，为N型晶体管，第一端连接所述同相输入端，第二端连接所述第二桥臂，栅极连接所述二级增益使能信号的反相信号；第五开关管，为N型晶体管，第一端连接所述同相输入端，第二端连接所述第一桥臂，栅极连接所述二级增益使能信号；第六开关管，为N型晶体管，第一端连接所述反相输入端，第二端连接所述第二桥臂，栅极连接所述二级增益使能信号；第七开关管，为N型晶体管，第一端连接所述反相输入端，第二端连接所述第一桥臂，栅极连接所述二级增益使能信号的反相信号。

在本公开的一种示例性实施例中，所述增益控制交换单元包括：第八开关管，为N型晶体管，第一端连接所述第三N型晶体管的栅极，第二端连接所述第二电阻单元，栅极连接所述二级增益使能信号的反相信号；第九开关管，为N型晶体管，第一端连接所述第三N型晶体管的栅极，第二端连接所述第一电阻单元，栅极连接所述二级增益使能信号；第十开关管，为N型晶体管，第一端连接所述第四N型晶体管的栅极，第二端连接所述第二电阻单元，栅极连接所述二级增益使能信号；第十一开关管，为N型晶体管，第一端连接所述第四N型晶体管的栅极，第二端连接所述第一电阻单元，栅极连接所述二级增益使能信号的反相信号。

在本公开的一种示例性实施例中，所述偏置单元还包括：偏置电阻单元，第一端连接所述第一电源，第二端连接所述偏置节点，所述偏置节点用于传输所述偏置信号，所述偏置电阻单元包括可调电阻；自偏置晶体管，栅极和漏极均连接所述偏置节点，源极接地。

根据本公开的第二方面，提供一种芯片，包括如上任一项所述的带隙基准电路。

本公开实施例提供的带隙基准电路，通过在放大模块的输出端和基准设定模块的输入端之间设置连接第一电源的反馈晶体管，可以通过第一电源对基准设定模块提供与放大模块的输出信号相关的电流，而非直接通过放大模块的输出端为基准设定模块提供电流，可以为基准设定模块提供更大的电流，进而提高带隙基准电路的电流驱动能力。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开示例性实施例中带隙基准电路的结构示意图。

图2是本公开一个实施例中电压调节单元的示意图。

图3是本公开另一个实施例中第一电阻单元和第二电阻单元的示意图。

图4是本公开一个实施例中放大模块的示意图。

图5是本公开另一个实施例中放大模块的示意图。

图6是与图5对应的放大模块的连接关系示意图。

图7是本公开一个实施例中一级放大模块的示意图。

图8是本公开一个实施例中放大模块的示意图。

图9是本公开一个实施例中二级放大模块的示意图。

图10是本公开一个实施例图9所示实施例对应的带隙基准电路的示意图。

图11是本公开一个实施例中输入信号交换单元的示意图。

图12是本公开又一个实施例中带隙基准电路的示意图。

图13是本公开一个实施例中增益控制交换单元的示意图。

图14是本公开一个实施例中偏置单元的示意图。

图15是本公开一个实施例中放大模块的电路示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

下面结合附图对本公开示例实施方式进行详细说明。

图1是本公开示例性实施例中带隙基准电路的结构示意图。

参考图1，带隙基准电路100可以包括：

反馈晶体管M1，源极用于连接第一电源Vcc，漏极用于连接第一节点N1；

基准设定模块11，包括并联的第一桥臂111和第二桥臂112，第一桥臂111包括顺次串联的第一电阻单元R1和第一电压调节单元Z1，第二桥臂112包括顺次串联的第二电阻单元R2、第三电阻单元R3和第二电压调节单元Z2，第一电阻单元R1和第二电阻单元R2均连接第一节点N1且阻值相等，第一电压调节单元Z1和第二电压调节单元Z2均接地；

放大模块12，反相输入端INN连接第一桥臂111，同相输入端INP连接第二桥臂112，输出端连接反馈晶体管M1的栅极；

输出晶体管M2，栅极连接放大模块12的输出端，源极连接第一电源Vcc，漏极作为带隙基准电路100的输出端。

在一个实施例中，反馈晶体管M1和输出晶体管M2均为一个PMOS，在其他实施例中，反馈晶体管M1和输出晶体管M2也可以通过其他种类的晶体管实现，或者通过一或多个元件组合实现晶体管功能，本公开对此不作特殊限制。

以反馈晶体管M1和输出晶体管M2为例，在图1所示实施例中，第一电源Vcc通过反馈晶体管M1和第一节点N1为第一桥臂111和第二桥臂112提供与放大模块12的输出电压相关联的电流，在第一桥臂111和第二桥臂112的电压升高导致放大模块12的输入端电压升高时，放大模块12的输出电压升高，P型的反馈晶体管M1的漏极电流下降，降低了第一桥臂111和第二桥臂112的电流，进而降低了放大模块12的输入端电压，降低放大模块12的输出端电压，实现了负反馈调节，使放大模块12的输出端电压维持稳定，进而使输出晶体管M2的输出电流维持稳定。

相比于直接将放大模块12的输出端连接到第一桥臂111和第二桥臂112，源极连接第一电源Vcc、栅极连接放大器12输出端的P型反馈晶体管M1能够提供更大、更稳定的与放大模块12的输出相关联的电流，使第一节点N1具有更大的电流驱动能力。

图2是本公开一个实施例中电压调节单元的示意图。

参考图2，反馈晶体管M1和输出晶体管M2均为一个PMOS，输出晶体管M2的漏极用于输出带隙基准电流I。第一电压调节单元Z1可以包括第一PNP三级管J1。第一PNP三级管J1的射极连接第一电阻单元R1，基极和集电极均接地。第二电压调节单元Z2包括多个并联的第二PNP三极管J2，每个第二PNP三极管的射极均连接第三电阻单元R3，基极和集电极均接地。放大模块12的反相输入端INN通过节点a连接第一PNP三极管J1的发射极，同相输入端INP通过节点b连接第二PNP三极管J2的发射极。

在第一电压调节单元Z1中，第一PNP三极管J1的基极和集电极均接地，对地等效电阻为第一PNP三极管J1的发射结电阻Rbe1。在第二电压调节单元Z2中，每个第二PNP三极管J2的基极和集电极均接地，对地等效电阻为第二PNP三极管J2的发射结电阻Rbe2，整个第二电压调节单元Z2的等效电阻为多个并联的Rbe2的等效电阻，设第二PNP三极管J2的数量为n，则第二电压调节单元Z2的电阻为Rbe2/n。基极接地的PNP三极管中，V_CE＝V_BE，三极管处于饱和状态，因此第一PNP三极管J1和多个第二PNP三极管J2分别为第一桥臂111和第二桥臂112提供稳定的饱和电流。

在图2所示电路中，第一PNP三极管J1的发射结电阻Rbe1上的电压Vbe1和第二PNP三极管J2的发射结电阻Rbe2上的电压Vbe2是PN结电压，为负温度系数特性电压，即温度越高，该结电压越低，温度越低，该结电压越高。第一电阻单元R1、第二电阻单元R2、第三电阻单元R3上的电压均为正温度系数特性电压，即温度越高，第一电阻单元R1、第二电阻单元R2、第三电阻单元R3的电阻越大，第一电阻单元R1、第二电阻单元R2、第三电阻单元R3上的电压越大(即分压越大)。

根据放大器虚短特性，节点a和节点b的电压相等，有：

V(Z1)＝V3+V(Z2) (1)

V3是第三电阻单元R3上的电压，V(Z1)和V(Z2)分别是第一电压调节Z1和第二电压调节单元Z2上的电压。

由于第一电阻单元R1两端电压与第二电阻单元R2两端电压始终相等，且第一电阻单元R1与第二电阻单元R2阻值相等，第一桥臂111上的电流与第二桥臂112上的电流相等，均等于第一PNP三极管J1的饱和电流Ibe。因此，有以下公式：

V3＝V(Z1)-V(Z2)＝ln(n)*V_T＝R3*Ibe (2)

其中，n为第二PNP三极管J2的数量，ln(n)*V_T为两个工作在不同电流密度下的双极型晶体管(BJT)的基极-发射极电压的差值，V_T为温度的电压当量，有V_T＝kt/q，k为波耳兹曼常数(1.38×10–23J/K)，T为热力学温度，即绝对温度(300K)，q为电子电荷(1.6×10–19C)。在常温下，VT≈26mV。V_T为正温度系数电压。

则第一节点N1的电压Vbgr有：

Vbgr＝Vbe1+R1*Ibe＝Vbe1+R1*[ln(n)*V_T/R3] (3)

由此可见，第一节点N1的电压Vbgr为正温度系数电压和负温度系数电压之和，通过根据Vbe1、R1、R3的值来调节n的数量，可以使Vbgr成为不受温度影响的零温度系数电压，即恒定的带隙基准电压。在一个实施例中，n例如等于8。同时，反馈晶体管M1的源极电压和漏极电压均恒定，栅极电压Vout恒定，受反馈晶体管M1的栅极电压Vout控制的输出晶体管M2的输出电流(即带隙基准电流I)恒定。

通过使用PNP三极管(BJT)实现电压调节单元，可以在衬底的N阱上直接掺杂以形成集电极和射极，相比于制造NPN三极管更加易于通过集成电路制造过程的CMOS工艺加工生产，因此可以提高芯片中带隙基准电路的制造效率。

图3是本公开另一个实施例中第一电阻单元和第二电阻单元的示意图。

参考图3，在一个实施例中，第一电阻单元R1和第二电阻单元R2均包括多个串联的电阻，例如图2中第一电阻单元R1包括串联的电阻R11、R12、R13，第二电阻单元R2包括串联的电阻R21、R22、R23，放大模块12的反相输入端INN连接第一电阻单元R1中两个电阻的连接节点(例如图3所示的c节点)，放大模块12的同相输入端INP连接第二电阻单元R2中两个电阻的连接节点(例如图3所示的d节点)，反相输入端INN与第一节点N1之间的电阻与同相输入端INP与第一节点N1之间的电阻相等。在图2所示实施例中，即R11+R12＝R21+R22，其中R11、R12、R21、R22分别代表电阻R11、R12、R21、R22的阻值。第一电阻单元R1和第二电阻单元R2中的电阻的数量可以相等也可以不相等，仅需要满足上述限定条件即可。

通过将放大模块12与第一桥臂111和第二桥臂112的连接节点设置在两个电阻之间，而非直接连接第一电压调节单元Z1的发射极和第三电阻单元R3的一端，可以提高放大模块12的输入端电压，提高放大模块12的输出电压Vout，使输出晶体管M2的栅极电压升高，进而提高带隙基准电路的电流驱动能力。

在一个实施例中，电阻R11可以为第一可调电阻，电阻R21可以为第二可调电阻，第一可调电阻R11的阻值等于第二可调电阻R21的阻值。第一可调电阻R11远离第一节点N1的一端与第一节点N1之间的电阻等于第二可调电阻R21远离第一节点N1的一端与第一节点N1之间的电阻。在图3所示实施例中，有R11＝R21，R12＝R22，R13＝R23，从而保持R1＝R2。

在图3所示实施例中，第一可调电阻R11和第二可调电阻R21均直接连接第一节点N1，此时第一可调电阻R11的阻值等于第二可调电阻R21的阻值。当第一可调电阻R11与第一节点N1中存在其他电阻，和/或，第二可调电阻R21与第一节点N1中存在其他电阻时，电阻的等效关系同理，即始终保持节点c与第一节点N1之间的电阻等于节点d与第一节点N1之间的电阻。

通过在第一电阻单元R1和第二电阻单元R2中同时设置阻值相同的可调电阻，可以在调节放大模块12的输入端电压的同时，实现对第一桥臂111和第二桥臂112的电阻和电流的同时调节。

图4是本公开一个实施例中放大模块的示意图。

参考图4，在本公开的一个实施例中，放大模块12包括一级放大模块121和偏置单元122，偏置单元122包括一级偏置晶体管MB1，一级放大模块121的第一端用于连接第一电源Vcc，第二端连接偏置单元122中的一级偏置晶体管MB1的漏极，一级放大模块121包括：

第一P型晶体管MP1，源极连接第一电源Vcc，栅极和漏极均连接第二节点N2；

第二P型晶体管MP2，源极连接第一电源Vcc，栅极连接第二节点N2，漏极连接第三节点N3；

第一放大单元1211，包括：

第一N型晶体管MN1，栅极连接放大模块12的同相输入端INP，源极与偏置单元122中的一级偏置晶体管MB1的漏极电连接，漏极连接第四节点N4，第四节点N4与第二节点N2电连接；

第二N型晶体管MN2，栅极连接放大模块12的反相输入端INN，源极与偏置单元122中的一级偏置晶体管MB1的漏极电连接，漏极连接第五节点N5，第五节点N5与第三节点N3电连接；

其中，一级偏置晶体管MB1的栅极用于接收偏置信号Vbias，源极接地。

图4所示实施例可以应用在图1～图3所示的电路中，将第一N型晶体管MN1的栅极作为放大模块12的同相输入端INP，将第二N型晶体管MN2的栅极作为放大模块12的反相输入端，将第三节点N3作为放大模块12的输出端。

在图4所示实施例中，第四节点N4与第二节点N2直接连接，第五节点N5与第三节点N3直接连接，

图5是本公开另一个实施例中放大模块的示意图。

参考图5，在另一个实施例中，第一放大单元1211还包括：

第三N型晶体管MN3，栅极连接第二电阻单元R2，源极连接第四节点N4，漏极连接第二节点N2；

第四N型晶体管MN4，栅极连接第一电阻单元R1，源极连接第五节点N5，漏极连接第三节点N3；

其中，第三N型晶体管MN3的栅极与第一节点N1之间的电阻等于第四N型晶体管MN4的栅极与第一节点N1之间的电阻，第三N型晶体管MN3的栅极与第一节点N1之间的电阻小于第一N型晶体管MN1的栅极与第一节点N1之间的电阻。

如图5所示，第三N型晶体管MN3的栅极连接偏置电压Pcas，第四N型晶体管MN4的栅极连接偏置电压Ncas。

在图5所示实施例中，堆叠了第三N型晶体管MN3和第四N型晶体管MN4后的第一放大单元121构成了套筒式运放结构(cascade)，即共源共栅放大结构，其中，MN1和MN2的输入端为栅极、输出端为漏极，为共源级放大结构；MN3和MN4的输入端为源极、输出端为漏极，为共栅极放大结构。

通过在放大模块12中采用自偏压cascade结构的电流镜,可以提高放大模块12的增益，提高输出电压Vout的电源抑制比,从而使放大模块12与外部电路协调产生性能稳定的零温度系数的基准电压。

为了防止堆叠的第三N型晶体管MN3和第四N型晶体管MN4成为影响放大模块12的输出驱动能力的瓶颈，在设置偏置电压Pcas和偏置电压Ncas时，需保证偏置电压Pcas较放大模块12的同相输入端INP的电压高，偏置电压Ncas较放大模块12的反相输入端INN的电压高。

图6是与图5对应的放大模块的连接关系示意图。

参考图6，偏置电压Ncas为第一电阻单元R1中两个电阻的连接节点e的电压，偏置电压Pcas为第二电阻单元R2中两个电阻的连接节点f的电压。节点e与第一节点N1之间的电阻等于节点f与第一节点N1之间的电阻，节点e与第一节点N1之间的电阻(如图6所示为R11)小于节点c与第一节点N1之间的电阻(如图6所示为R11+R12)，节点e的电压较节点c的电压高，即偏置电压Ncas的电压高于放大模块12的反相输入端INN的输入电压；节点f与第一节点N1之间的电阻(如图6所示为R21)小于节点d与第一节点N1之间的电阻(如图6所示为R21+R22)，节点f的电压较节点d的电压高，即偏置电压Pcas的电压高于放大模块12的同相输入端INP的输入电压。

在一个实施例中，电阻R11可以为第一可调电阻，电阻R21可以为第二可调电阻，第一可调电阻R11的阻值等于第二可调电阻R21的阻值。

通过对第一桥臂111和第二桥臂112同时设置阻值相同的可调电阻，可以实现在调节放大模块12的输入端电压和偏置电压Pcas、Ncas时，实现对第一桥臂111和第二桥臂112的同时调节，以维持Pcas＝Ncas。

在本公开的一个实施例中，第一放大单元1211中的晶体管均为厚栅极氧化层晶体管(Thick OX MOS)，具有较高的耐压能力。第一P型晶体管MP1和第二P型晶体管MP2也可以为厚栅极氧化层晶体管，以提高一级放大模块121的耐压能力。

图7是本公开一个实施例中一级放大模块的示意图。

参考图7，当第一放大单元1211中的晶体管均为厚栅极氧化层晶体管(Thick OXMOS)时，一级放大模块121还可以包括：

第二放大单元1212，与第一放大单元1211并联，第二放大单元1212与第一放大单元1211的电路结构和输入信号相同，用于根据同相输入端INP和反相输入端INN的输入信号，通过第三节点N3输出第二放大信号Vout’，第二放大单元1212中的晶体管均为薄栅极氧化层晶体管，即至少第二放大单元1212中Nmos管的栅氧厚度大于第一放大单元1211中Nmos管的栅氧厚度；

控制模块1213，用于控制第一放大单元1211和第二放大单元1212在同一时刻有且仅有一个使能。

在图7所示实施例中，控制模块1213通过连接在第一放大单元1211和第二节点N2之间的第一控制晶体管Mnpt1、连接在第一放大单元1211和第三节点N3之间的第二控制晶体管Mnpt2、连接在第一放大单元1211和偏置单元122之间的第三控制晶体管Mnpt3、连接在第二放大单元1212和第二节点N2之间的第四控制晶体管Mnpt4、连接在第二放大单元1212和第三节点N3之间的第五控制晶体管Mnpt5、连接在第二放大单元1212和偏置单元122之间的第六控制晶体管Mnpt6实现。其中，第一控制晶体管Mnpt1、第二控制晶体管Mnpt2、第三控制晶体管Mnpt3的栅极均连接第一放大单元使能信号ThickEn，第四控制晶体管Mnpt4、第五控制晶体管Mnpt5、第六控制晶体管Mnpt6的栅极均连接第二放大单元使能信号ThinEN。第一放大单元使能信号ThickEn和第二放大单元使能信号ThinEN控制第一放大单元1211和第二放大单元1212在同一时刻有且仅有一个使能。

当第一控制晶体管Mnpt1、第二控制晶体管Mnpt2、第三控制晶体管Mnpt3、第四控制晶体管Mnpt4、第五控制晶体管Mnpt5、第六控制晶体管Mnpt6均为同种类晶体管时，例如图7所示均为N型晶体管时，第一放大单元使能信号ThickEn与第二放大单元使能信号ThinEN的相位相反。

在其他实施例中，控制模块1213还可以具有其他形式，本公开对此不作特殊限制。通过使用控制模块1213控制由厚栅极氧化层晶体管构成的第一放大单元1211和由薄栅极氧化层晶体管构成的第二放大单元1212在同一时刻有且仅有一个使能，可以在需要较高耐压时使能第一放大单元1211，在需要较快反应速度时使能第二放大单元1212，从而实现对放大模块12的灵活设置。

图8是本公开一个实施例中放大模块的示意图。

参考图8，在本公开的一个实施例中，偏置单元122包括二级偏置晶体管MB2，放大模块12还包括：

二级放大模块123，输入端连接一级放大单元121，第一端连接第一电源Vcc，第二端连接偏置单元122中的二级偏置晶体管MB2的漏极，用于对一级放大单元121的输出信号进行二次放大，二级偏置晶体管MB2的栅极用于接收偏置信号Vbias，源极接地。

在图8所示实施例中，二级放大模块123的输入端连接一级放大模块121的输出端，即第三节点N3，二级放大模块123的输出端输出二次放大后的信号，作为放大模块12的输出端。

二级放大模块123可以通过多种具有放大功能的电路实现，也可以设置有使能功能，以使能或禁用二级放大功能。二级放大模块123的设置能够提高放大模块12的增益。

除了图8所示实施例，二级放大模块123还可以设置在设置有第二放大单元1212的图7所示实施例中，对厚栅极氧化层晶体管构成的第一放大单元121输出的第一放大信号或者薄栅极氧化层晶体管构成的第二放大单元122输出的第二放大信号进行二次放大，形成功能可选的多级混合架构的放大模块12，详细电路示例请见图15所示实施例。

图9是本公开一个实施例中二级放大模块的示意图。

参考图9，在本公开的一个实施例中，二级放大模块123可以包括：

二级放大晶体管M3，栅极连接第三节点N3，源极连接第一电源Vcc，漏极连接第六节点N6；

第一开关管K1，为P型晶体管，第一端连接第六节点N6，第二端连接放大模块12的输出端，控制端连接二级增益使能信号2stgEN的反相信号2stgENF；

第二开关管K2，为P型晶体管，第一端连接第三节点N3，第二端连接放大模块12的输出端，控制端连接二级增益使能信号2stgEN；

第三开关管K3，为N型晶体管，第一端连接放大模块12的输出端，控制端连接二级增益使能信号2stgEN，第二端连接二级偏置晶体管MB2的漏极。

在图9所示电路中，当二级增益使能信号2stgEN为高电平、二级增益使能信号2stgEN的反相信号2stgENF为低电平时，第一开关管K1和第三开关管K3均导通，第二开关管K2关闭，此时一级放大模块121输出的放大信号即第三节点N3的信号控制二级放大晶体管M3的栅极，二级放大晶体管M3的漏极通过导通的第一开关管K1、第三开关管K3以及偏置的二级偏置晶体管MB2接地，放大模块12的输出信号Vout为二级放大晶体管M3的漏极信号，二级放大晶体管M3构成共源级放大电路，对第三节点N3的信号进行二次放大，Vout与第三节点N3的信号反相。二级增益使能信号2stgEN的反相信号2stgEN可以通过输入端连接2stgEN的具有反相功能的电路实现，本公开对此不作特殊限制。

当二级增益使能信号2stgEN为低电平、二级增益使能信号2stgEN的反相信号2stgENF为高电平时，第一开关管K1和第三开关管K3均关闭，第二开关管K2导通，第三节点N3的信号直接作为放大模块12的输出信号Vout，即二级放大功能被禁用。

除了图9所示电路，本领域技术人员还可以通过其他电路设置二级放大电路123，只要能够实现放大功能即可。

图10是本公开一个实施例图9所示实施例对应的带隙基准电路的示意图。

在图9所示实施例中，当二级放大晶体管为P型晶体管时，放大模块12的输出信号Vout与第三节点N3的信号反相，即二级放大模块123的输出信号与一级放大模块121的输出信号反相。

为了使二级放大模块123的输出信号能够表征桥臂的电压差，而不是表征电压差的相反值，带隙基准电路还可以包括：

输入信号交换单元13，连接在放大模块12的同相输入端INP、反相输入端INN和第一桥臂111、第二桥臂112之间，用于在二级增益使能信号2stgEN休眠时，控制放大模块12的反相输入端INN连接第一桥臂111、同相输入端INP连接第二桥臂112，或者，在二级增益使能信号2stgEN有效时，控制放大模块12的同相输入端INP的输入信号和反相输入端INN的输入信号交换。

图10所示的输入信号交换单元13可以应用于任意设置有对一级放大模块121的输出信号进行反相放大的二级放大模块123的电路中，包括但不限于设置有第二放大单元1212的电路中。

图11是本公开一个实施例中输入信号交换单元的示意图。

参考图11，在本公开的一个实施例中，输入信号交换单元13可以包括：

第四开关管K4，为N型晶体管，第一端连接同相输入端INP，第二端连接第二桥臂112，栅极连接二级增益使能信号的反相信号2stgENF；

第五开关管K5，为N型晶体管，第一端连接同相输入端INP，第二端连接第一桥臂111，栅极连接二级增益使能信号2stgEN；

第六开关管K6，为N型晶体管，第一端连接反相输入端INN，第二端连接第二桥臂112，栅极连接二级增益使能信号2stgEN；

第七开关管K7，为N型晶体管，第一端连接反相输入端INN，第二端连接第一桥臂111，栅极连接二级增益使能信号的反相信号2stgENF。

在图11所示实施例中，当二级增益使能信号2stgEN为高电平、二级增益使能信号2stgEN的反相信号2stgENF为低电平时，第四开关管K4关闭，第五开关管K5导通，反相输入端INN连接第二桥臂112；第五开关管K5导通，第七开关管K7关闭，同相输入端INP连接第一桥臂111，实现对放大模块12的两个输入端的输入信号的交换，从而使放大模块12中一级放大模块121的输出信号(第三节点N3的信号)的信号反相。同时，由于二级放大模块123被使能(见图9所示实施例)，放大模块12的输出信号为一级放大模块121的输出信号的反相信号，从而，此时放大模块12的输出信号与仅设置一级放大模块121时同相。

当二级增益使能信号2stgEN为低电平、二级增益使能信号2stgEN的反相信号2stgENF为高电平时，第四开关管K4导通，第五开关管K5关闭，反相输入端INN连接第一桥臂111；第五开关管K5关闭，第七开关管K7导通，同相输入端INP连接第二桥臂112。由于此时二级放大模块123被禁用，因此放大模块12的输出信号Vout为一级放大模块121的输出信号(第三节点N3的信号)，此时电路输出性能与仅设置一级放大模块121时相同。

图12是本公开又一个实施例中带隙基准电路的示意图。

参考图12，在本公开的一个实施例中，在第一放大单元1211包括第三N型晶体管MN3、第四N型晶体管MN4时，带隙基准电路还包括：

增益控制交换单元14，连接在第三N型晶体管MN3的栅极、第四N型晶体管MN4的栅极和第一电阻单元R1、第二电阻单元R2之间，用于在二级增益使能信号2stgEN休眠时，控制第三N型晶体管MN3的栅极连接第二电阻单元R2、第四N型晶体管MN4的栅极连接第一电阻单元R1，或者，在二级增益使能信号2stgEN有效时，控制第三N型晶体管MN3的栅极的连接点第四N型晶体管MN4的栅极的连接点交换。

增益控制交换单元14与输入信号交换单元13需要同时存在，以在放大单元12的输入信号交换时，与输入信号对应的套筒结构的偏置电压Pcas和偏置电压Ncas交换，实现整个放大单元(第一放大单元1211、第二放大单元1212)的输入信号交换。

图13是本公开一个实施例中增益控制交换单元的示意图。

参考图13，在本公开的一个实施例中，增益控制交换单元14可以包括：

第八开关管K8，为N型晶体管，第一端连接第三N型晶体管MN3的栅极，第二端连接第二电阻单元R2，栅极连接二级增益使能信号的反相信号2stgENF；

第九开关管K9，为N型晶体管，第一端连接第三N型晶体管MN3的栅极，第二端连接第一电阻单元R1，栅极连接二级增益使能信号2stgEN；

第十开关管K10，为N型晶体管，第一端连接第四N型晶体管MN4的栅极，第二端连接第二电阻单元R2，栅极连接二级增益使能信号2stgEN；

第十一开关管K11，为N型晶体管，第一端连接第四N型晶体管MN4的栅极，第二端连接第一电阻单元R1，栅极连接二级增益使能信号的反相信号2stgENF。

当二级增益使能信号2stgEN为低电平、二级增益使能信号2stgEN的反相信号2stgENF为高电平时，第八开关管K8、第十一开关管K11导通，第九开关管K9、第十开关管K10关断，第三N型晶体管MN3的栅极连接第二电阻单元R2，第四N型晶体管MN4的栅极连接第一电阻单元R1，与未设置二级放大模块123时相同。当二级增益使能信号2stgEN为高电平、二级增益使能信号2stgEN的反相信号2stgENF为低电平时，第八开关管K8、第十一开关管K11关断，第九开关管K9、第十开关管K10导通，第三N型晶体管MN3的栅极连接第一电阻单元R1，第四N型晶体管MN4的栅极连接第二电阻单元R2，第三N型晶体管MN3的栅极控制信号与第四N型晶体管MN4的栅极控制信号交换，与放大模块12的输入信号交换同时发生，从而使放大模块12的输出信号与仅设置一级放大模块121时相同，避免通过P型晶体管实现的二级放大模块123对输出信号的相位造成反相。

图14是本公开一个实施例中偏置单元的示意图。

参考图14，在本公开的一个实施例中，偏置单元122还包括：

偏置电阻单元Rbias，第一端连接第一电源Vcc，第二端连接偏置节点Nbias，偏置节点Nbias用于传输偏置信号Vbias，偏置电阻单元Rbias包括可调电阻RZ；

自偏置晶体管Mbias，栅极和漏极均连接偏置节点Nbias，源极接地。

在图14所示实施例中，偏置电阻单元Rbias可以包括多个串联的电阻，其中的一或多个是可调电阻，以调节流经偏置节点Nbias的偏置电流Ibias。前述实施例中的一级偏置晶体管MB1、二级偏置晶体管MB2的栅极均连接偏置节点Nbias，以接收偏置信号Vbias。

偏置单元122用于为一级偏置晶体管MB1、二级偏置晶体管MB2提供稳定的偏置电压，还可以通过多种电路实现，本领域技术人员可以根据实际情况自行设置，本公开对此不作特殊限制。

图15是本公开一个实施例中放大模块的电路示意图。

参考图15，放大模块12包括一级放大模块121、二级放大模块123、偏置单元122，其中一级放大模块121包括第一放大单元1211和第二放大单元1212，第一放大单元1211中的晶体管均为厚栅极氧化层晶体管，第二放大单元1212中的晶体管均为薄栅极氧化层晶体管。通过第一放大单元使能信号ThickEn、第二放大单元单元使能信号ThinEn、二级增益使能信号2stgEN的控制，可以实现一级放大+厚栅极氧化层晶体管的放大模块12、一级放大+薄栅极氧化层晶体管的放大模块12、二级放大+厚栅极氧化层晶体管的放大模块12、二级放大+薄栅极氧化层晶体管的放大模块12，从而在各种工况下选择放大模块12的不同工作模式和工作参数。

虽然本公开实施例以第一放大单元1211中的晶体管均为厚栅极氧化层晶体管，第二放大单元1212中的晶体管均为薄栅极氧化层晶体管为例，但是在其他实施例中，还可以设置第一放大单元1211中的晶体管均为薄栅极氧化层晶体管，第二放大单元1212中的晶体管均为厚栅极氧化层晶体管，或者仅设置第一放大单元1211。

根据本公开的第二方面，提供一种芯片，包括如上任一实施例的带隙基准电路。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (15)

1.一种带隙基准电路，其特征在于，包括：

反馈晶体管，源极用于连接第一电源，漏极用于连接第一节点；

基准设定模块，包括并联的第一桥臂和第二桥臂，所述第一桥臂包括顺次串联的第一电阻单元和第一电压调节单元，所述第二桥臂包括顺次串联的第二电阻单元、第三电阻单元和第二电压调节单元，所述第一电阻单元和所述第二电阻单元均连接所述第一节点且阻值相等，所述第一电压调节单元和所述第二电压调节单元均接地；

放大模块，反相输入端连接所述第一桥臂，同相输入端连接所述第二桥臂，输出端连接所述反馈晶体管的栅极；

输出晶体管，栅极连接所述放大模块的输出端，源极连接所述第一电源，漏极作为所述带隙基准电路的输出端。

2.如权利要求1所述的带隙基准电路，其特征在于，所述第一电压调节单元包括第一PNP三级管，所述第一PNP三级管的射极连接所述第一电阻单元，基极和集电极均接地；所述第二电压调节单元包括多个并联的第二PNP三极管，每个所述第二PNP三极管的射极均连接所述第三电阻单元，基极和集电极均接地。

3.如权利要求1或2所述的带隙基准电路，其特征在于，所述第一电阻单元和所述第二电阻单元均包括多个串联的电阻，所述放大模块的反相输入端连接所述第一电阻单元中两个电阻的连接节点，所述放大模块的同相输入端连接所述第二电阻单元中两个电阻的连接节点，所述反相输入端与所述第一节点之间的电阻与所述同相输入端与所述第一节点之间的电阻相等。

4.如权利要求3所述的带隙基准电路，其特征在于，所述第一电阻单元包括第一可调电阻，所述第二电阻单元包括第二可调电阻，所述第一可调电阻的阻值等于所述第二可调电阻的阻值，所述第一可调电阻的远离所述第一节点的一端与所述第一节点之间的电阻等于所述第二可调电阻远离所述第一节点的一端与所述第一节点之间的电阻。

5.如权利要求1所述的带隙基准电路，其特征在于，所述放大模块包括一级放大模块和偏置单元，所述偏置单元包括一级偏置晶体管，所述一级放大模块的第一端用于连接所述第一电源，第二端连接所述偏置单元中的所述一级偏置晶体管的漏极，所述一级放大模块包括：

第一P型晶体管，源极连接所述第一电源，栅极和漏极均连接第二节点；

第二P型晶体管，源极连接所述第一电源，栅极连接所述第二节点，漏极连接所述第三节点；

第一放大单元，包括：

第一N型晶体管，栅极连接所述放大模块的同相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第四节点，所述第四节点与所述第二节点电连接；

第二N型晶体管，栅极连接所述放大模块的反相输入端，源极与所述偏置单元中的一级偏置晶体管的漏极电连接，漏极连接第五节点，所述第五节点与所述第三节点电连接；

其中，所述一级偏置晶体管的栅极用于接收偏置信号，源极接地。

6.如权利要求5所述的带隙基准电路，其特征在于，所述第一放大单元还包括：

第三N型晶体管，栅极连接所述第二电阻单元，源极连接所述第四节点，漏极连接所述第二节点；

第四N型晶体管，栅极连接所述第一电阻单元，源极连接所述第五节点，漏极连接所述第三节点；

其中，所述第三N型晶体管的栅极与所述第一节点之间的电阻等于所述第四N型晶体管的栅极与所述第一节点之间的电阻，所述第三N型晶体管的栅极与所述第一节点之间的电阻小于所述第一N型晶体管的栅极与所述第一节点之间的电阻。

7.如权利要求5所述的带隙基准电路，其特征在于，所述第一放大单元中的晶体管均为厚栅极氧化层晶体管，所述一级放大模块还包括：

第二放大单元，与所述第一放大单元并联，所述第二放大单元与所述第一放大单元的电路结构和输入信号相同，用于根据所述同相输入端和所述反相输入端的输入信号，通过所述第三节点输出第二放大信号，所述第二放大单元中的晶体管均为薄栅极氧化层晶体管；

控制模块，用于控制所述第一放大单元和所述第二放大单元在同一时刻有且仅有一个使能。

8.如权利要求5-7任一项所述的带隙基准电路，其特征在于，所述偏置单元包括二级偏置晶体管，所述放大模块还包括：

二级放大模块，输入端连接所述一级放大单元，第一端连接所述第一电源，第二端连接所述偏置单元中的所述二级偏置晶体管的漏极，用于对所述一级放大单元的输出信号进行二次放大，所述二级偏置晶体管的栅极用于接收所述偏置信号，源极接地。

9.如权利要求8所述的带隙基准电路，其特征在于，所述二级放大模块包括：

二级放大晶体管，栅极连接所述第三节点，源极连接所述第一电源，漏极连接第六节点；

第一开关管，为P型晶体管，第一端连接所述第六节点，第二端连接所述放大模块的输出端，控制端连接二级增益使能信号的反相信号；

第二开关管，为P型晶体管，第一端连接所述第三节点，第二端连接所述放大模块的输出端，控制端连接二级增益使能信号；

第三开关管，为N型晶体管，第一端连接所述放大模块的输出端，控制端连接所述二级增益使能信号，第二端连接所述二级偏置晶体管的漏极。

10.如权利要求9所述的带隙基准电路，其特征在于，所述二级放大晶体管为P型晶体管，所述带隙基准电路还包括：

输入信号交换单元，连接在所述放大模块的同相输入端、反相输入端和所述第一桥臂、所述第二桥臂之间，用于在所述二级增益使能信号休眠时，控制所述放大模块的反相输入端连接所述第一桥臂、同相输入端连接所述第二桥臂，或者，在所述二级增益使能信号有效时，控制所述放大模块的所述同相输入端的输入信号和所述反相输入端的输入信号交换。

11.如权利要求10所述的带隙基准电路，其特征在于，在所述第一放大单元包括第三N型晶体管、第四N型晶体管时，所述带隙基准电路还包括：

增益控制交换单元，连接在所述第三N型晶体管的栅极、所述第四N型晶体管的栅极和所述第一电阻单元、所述第二电阻单元之间，用于在所述二级增益使能信号休眠时，控制所述第三N型晶体管的栅极连接所述第二电阻单元、所述第四N型晶体管的栅极连接所述第一电阻单元，或者，在所述二级增益使能信号有效时，控制所述第三N型晶体管的栅极的连接点所述第四N型晶体管的栅极的连接点交换。

12.如权利要求9所述的带隙基准电路，其特征在于，所述输入信号交换单元包括：

第四开关管，为N型晶体管，第一端连接所述同相输入端，第二端连接所述第二桥臂，栅极连接所述二级增益使能信号的反相信号；

第五开关管，为N型晶体管，第一端连接所述同相输入端，第二端连接所述第一桥臂，栅极连接所述二级增益使能信号；

第六开关管，为N型晶体管，第一端连接所述反相输入端，第二端连接所述第二桥臂，栅极连接所述二级增益使能信号；

第七开关管，为N型晶体管，第一端连接所述反相输入端，第二端连接所述第一桥臂，栅极连接所述二级增益使能信号的反相信号。

13.如权利要求11所述的带隙基准电路，其特征在于，所述增益控制交换单元包括：

第八开关管，为N型晶体管，第一端连接所述第三N型晶体管的栅极，第二端连接所述第二电阻单元，栅极连接所述二级增益使能信号的反相信号；

第九开关管，为N型晶体管，第一端连接所述第三N型晶体管的栅极，第二端连接所述第一电阻单元，栅极连接所述二级增益使能信号；

第十开关管，为N型晶体管，第一端连接所述第四N型晶体管的栅极，第二端连接所述第二电阻单元，栅极连接所述二级增益使能信号；

第十一开关管，为N型晶体管，第一端连接所述第四N型晶体管的栅极，第二端连接所述第一电阻单元，栅极连接所述二级增益使能信号的反相信号。

14.如权利要求5-7任一项所述的带隙基准电路，其特征在于，所述偏置单元还包括：

偏置电阻单元，第一端连接所述第一电源，第二端连接所述偏置节点，所述偏置节点用于传输所述偏置信号，所述偏置电阻单元包括可调电阻；

自偏置晶体管，栅极和漏极均连接所述偏置节点，源极接地。

15.一种芯片，其特征在于，包括如权利要求1～14任一项所述的带隙基准电路。