KR100809716B1 - 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로 - Google Patents

레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로 Download PDF

Info

Publication number
KR100809716B1
KR100809716B1 KR1020070001187A KR20070001187A KR100809716B1 KR 100809716 B1 KR100809716 B1 KR 100809716B1 KR 1020070001187 A KR1020070001187 A KR 1020070001187A KR 20070001187 A KR20070001187 A KR 20070001187A KR 100809716 B1 KR100809716 B1 KR 100809716B1
Authority
KR
South Korea
Prior art keywords
resistor
trimming
bandgap reference
reference circuit
mos transistor
Prior art date
Application number
KR1020070001187A
Other languages
English (en)
Inventor
김형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070001187A priority Critical patent/KR100809716B1/ko
Priority to US11/872,118 priority patent/US20080164937A1/en
Application granted granted Critical
Publication of KR100809716B1 publication Critical patent/KR100809716B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D19/00—Devices for washing the hair or the scalp; Similar devices for colouring the hair
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D44/00—Other cosmetic or toiletry articles, e.g. for hairdressers' rooms
    • A45D44/10—Head-rests; Neck-rests
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J9/00—Programme-controlled manipulators
    • B25J9/10—Programme-controlled manipulators characterised by positioning means for manipulator elements
    • B25J9/102—Gears specially adapted therefor, e.g. reduction gears

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Robotics (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로가 개시된다. 본 발명의 실시예에 따른 밴드갭 기준 회로는 추가적인 트리밍 저항 및 상기 트리밍 저항의 저항값을 변화하여 상기 밴드갭 기준 회로에서의 트리밍 동작을 수행하는 트리밍부를 구비한다. 본 발명에 따른 밴드갭 기준 회로는 온도 변화에 비교적 둔감한 레지스터를 추가하여 트리밍을 수행함으로써 보다 안정적인 기준 전류를 생성할 수 있는 장점이 있다.

Description

레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로{Bandgap reference circuit capable of trimming using additional resistor}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래 기술에 따른 트리밍을 수행하는 밴드갭 기준 회로의 일부를 나타내는 회로도이다.
도 2는 도 1의 밴드갭 기준 회로의 이상적인 기준 전류를 개념적으로 나타내는 그래프이다.
도 3은 종래 기술에 따른 CMOS 스위치를 이용하는 트리밍 방법을 나타내는 도면이다.
도 4의 (a) 및 (b)는 각각 도 3의 CMOS 스위치의 등가 저항 및 온도에 따른 변화를 나타내는 도면이다.
도 5는 트리밍에 의한 저항 성분을 반영한 도 1의 기준 전류를 개념적으로나타내는 그래프이다.
도 6은 본 발명의 실시예에 따른 트리밍을 수행하는 밴드갭 기준 회로의 일부를 나타내는 회로도이다.
도 7은 도 6의 밴드갭 기준 회로의 개선된 동작 특성을 나타내는 그래프이 다.
본 발명은 반도체 장치에 관한 것으로서, 특히 레지스터(resistor) 추가하여 트리밍(trimming)을 수행함으로써 온도 변화에 둔감한 밴드갭 기준 회로(bandgap reference circuit)에 관한 것이다.
일반적으로 시스템에 공급되는 전원 전압은 시간에 따라 변한다. 시스템이 동작하는 주변의 온도나 반도체 칩 등의 발열이 전원 전압의 변화를 야기한다. 이렇게 시스템에 공급되는 전원 전압이 일정하게 유지되지 못하면, 시스템 오작동 등 여러 가지 문제를 초래할 수 있다. 밴드갭 기준 회로는 전자회로 시스템에 안정적인 전압을 공급하기 위해 사용된다.
도 1은 종래 기술에 따른 트리밍을 수행하는 밴드갭 기준 회로의 일부를 나타내는 회로도이다.
도 1을 참조하면, 밴드갭 기준 회로(10)의 기준 전류는 다음의 수학식 1과 같이 나타낼 수 있다. 수학식 1에서 기준 전류 Iref는 트랜지스터 P1 또는 P2에 흐르는 전류 Ia 또는 Ib이다.
Iref = I1 + I2
= VEB/R2 + VTln(N)/R1
이때, 베이스-에미터 전압인 VEB는 온도가 올라갈수록 그 값이 감소하는 음의 온도 계수를 갖는 전압이고, 열전압 VT는 온도가 올라갈수록 그 값이 증가하는 양의 온도 계수를 갖는 전압이다.
따라서, 도 1의 밴드갭 기준 회로(10)는 저항 R1 및 R2를 적절하게 조절하여 온도에 따른 열전압의 변화와 에미터-베이스 전압의 변화를 서로 상쇄시킴으로써, 온도 변화에 무관한 기준 전류를 생성할 수 있다. 종래 기술에 따른 밴드갭 기준 회로(10)는 R1의 저항값을 변화시킴으로써 트리밍(trimming) 동작을 수행한다.
도 3은 종래 기술에 따른 CMOS 스위치를 이용하는 트리밍 방법을 나타내는 도면이다.
도 3을 참조하면, MRS 신호에 응답하여 동작하는 CMOS 스위치를 이용하여 R1의 저항값을 조절한다. 도 3의 CMOS 스위치는 NMOS 트랜지스터로 구현된다. 이때, CMOS 스위치는 도 4의 (a)와 같이 등가 저항 R(T)로 나타낼 수 있다. 그런데, 트랜지스터의 VDS는 온도에 매우 민감하다. 따라서, 등가 저항 R(T)는 도 4의 (b)의 그래프와 같이 온도에 따라 변화한다.
트리밍 및 온도 변화에 따른 영향을 반영한 실제적인 기준 전류는 다음의 수학식 2와 같이 나타낼 수 있다. 수학식 2에는 VEB가 약 2mV/T의 기울기로 감소하고, VTln(N)가 약 0.2 mV의 기울기로 증가하는 밴드갭 기준 회로의 특성 또한 반영된다.
Iref = I1 + I2
= (VEB0 - 2mV/T)/R2 + (VT0ln(N) + 0.2mV/T)/(R1 + R(T))
수학식 2에서 기준 전류는 CMOS 스위치를 이용한 트리밍에 의한 저항 성분 R(T)로 인하여, 도 1의 밴드갭 기준 회로(10)의 기준 전류는 도 5에 도시되는 바와 같이 비선형성을 갖는다.
수학식 2로부터 밴드갭 기준 회로의 기준 전류의 비선형 성분 에러값은 다음의 수학식 3과 같이 나타낼 수 있다.
Err = (-2mV/T)/R2 + (0.2mV/T)/(R1 + R(T))
수학식 3의 비선형 성분 에러값은 시뮬레이션 결과 수 ㎂ 이상이 된다. 이처럼, 종래 기술에 따른 밴드갭 기준 회로에서의 트리밍 방법은 기준 전류 생성에 비선형성을 제공하는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 보다 안정적인 기준 전류를 생성할 수 있는 트리밍 동작을 수행할 수 있는 밴드갭 기준 회로를 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 밴드갭 기준 회로는 바이어스 전압에 응답하여 턴-온되는 제 1 및 제 2 모스 트랜지스터들, 각각 상기 제 1 및 제 2 모스 트랜지스터에 연결되는 제 1 및 제 2 다이오드들, 상기 제 2 모스 트랜지스터 및 상기 제 2 다이오드 사이에 직렬로 연결되는 제 1 저항, 상기 제 2 모스 트랜지스터 및 접지 전압 사이에서 상기 제 2 다이오드 및 상기 제 1 저항과 병렬로 연결되는 제 2 저항, 상기 제 1 모스 트랜지스터 및 상기 제 1 다이오드 사이에 직렬로 연결되는 트리밍 저항 및 상기 제 1 모스 트랜지스터 및 접지 전압 사이에서 상기 제 1 다이오드 및 상기 트리밍 저항과 병렬로 연결되는 제 3 저항을 구비한다.
상기 밴드갭 기준 회로는 상기 트리밍 저항의 저항값을 변화하여 상기 밴드갭 기준 회로에서의 트리밍 동작을 수행하는 트리밍부를 구비한다.
상기 트리밍부는 트리밍 저항의 저항값을 변화시키는 씨모스 스위치들을 구비한다. 상기 씨모스 스위치는 앤모스 트랜지스터로 구현될 수 있다. 상기 씨모스 스위치들은 모드 레지스터 셋(MRS) 신호에 응답하여 스위칭된다.
상기 트리밍 저항의 저항값은 상기 제 1 저항 및 상기 제 2 저항의 저항값보다 작다. 상기 밴드갭 기준 회로는 상기 제 1 저항과 직렬로 연결되는 제 4 저항을 더 구비한다. 상기 제 4 저항의 저항값은 상기 트리밍 저항의 저항값과 동일하다.
상기 밴드갭 기준 회로는 R1 및 R2 각각 상기 제 1 저항 및 제 2 저항이고, 상기 트리밍 저항 및 상기 트리밍 저항에 대한 트리밍에 따른 저항 성분의 합을 r3 + cT(r3, c는 상수, T는 온도)라 하면, Err = (-2mV/T)/R2 + (R2+r3+cT)*(0.2mV/T)/(R1*R2)의 비선형 성분 에러값(Err)을 갖는다. 상기 제 2 저항의 저항값은 상기 제 1 저항의 저항값보다 크다.
상기 제 1 및 제 2 모스 트랜지스터는 피모스 트랜지스터일 수 있다. 상기 밴드갭 기준 회로는 상기 제 1 모스 트랜지스터와 상기 제 3 저항이 연결되는 제 1 노드의 전압 및 상기 제 2 모스 트랜지스터와 상기 제 2 저항이 연결되는 제 2 노드의 전압을 각각 비반전 단자 및 반전 단자의 입력으로 하고, 상기 바이어스 전압을 출력으로 하는 연산 증폭기를 더 구비한다. 상기 제 1 및 제 2 다이오드의 에이터 면적비는 1 : N이다. 상기 제 1 및 제 2 다이오드에 흐르는 전류는 동일하다.
본 발명의 다른 실시예에 따른 밴드갭 기준 회로는 상기 제 2 저항 및 상기 트리밍 저항의 저항값을 변화하여 상기 밴드갭 기준 회로에서의 트리밍 동작을 수행하는 트리밍부를 구비한다.
상기 트리밍부는 상기 트리밍 저항의 저항값을 변화시키는 제 1 트리밍 수단 및 상기 제 2 저항의 저항값을 변화시키는 제 2 트리밍 수단을 구비한다. 상기 제 1 및 제 2 트리밍 수단들은 상기 트리밍 저항 또는 상기 제 2 저항에 연결되는 씨모스 스위치들을 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 6은 본 발명의 실시예에 따른 트리밍을 수행하는 밴드갭 기준 회로의 일 부를 나타내는 회로도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 밴드갭 기준 회로(100)는 제 1 및 제 2 모스 트랜지스터들(P1, P2), 제 1 및 제 2 다이오드들 및 제 1 내지 제 3 저항(R1, R2)을 구비한다. 이때, 제 1 및 제 2 모스 트랜지스터들(P1, P2)는 피모스 트랜지스터이고, 제 2 저항은 제 1 저항(R1)보다 크다.
또한, 밴드갭 기준 회로(100)는 제 1 노드 전압(Va) 및 제 2 노드 전압(Vb)을 각각 비반전 단자 및 반전 단자의 입력으로 하고 바이어스 전압(Vbias)을 출력으로 하는 OP 앰프(미도시)를 더 구비한다.
순방향으로 바이어스된 다이오드들의 에미터 면적비가 1: N이고, 피모스 트랜지스터들의 채널 폭/길이 비율인 W/L이 서로 같도록 설계된다. 따라서, 다이오드들에 흐르는 전류는 같다(I2 = I4).
또한, 제 2 저항 및 제 3 저항의 저항값은 R2로 같고, 제 1 노드 전압(Va) 및 제 2 노드 전압(Vb)이 같으므로 제 1 제 2 저항 및 제 3 저항에 흐르는 전류는 같다(I1 = I3). 따라서, 제 1 및 제 2 모스 트랜지스터(P1, P2)에 흐르는 전류는 같다(Ia =Ib). 이상과 같은 밴드갭 기준 회로의 특징 및 동작에 대해서는 당업자에게 널리 알려진 바, 그에 대한 보다 자세한 설명은 생략한다.
도 6의 밴드갭 기준 회로(100)는 트리밍 동작을 수행하기 위해 제 1 모스 트랜지스터(P1) 및 제 1 다이오드 사이에 직렬로 연결되는 트리밍 저항(R3) 및 트리밍 저항(R3)의 저항값을 변화하여 밴드갭 기준 회로(100)에서의 트리밍 동작을 수행하는 트리밍부(미도시)를 더 구비한다.
트리밍부(미도시)는 트리밍 저항(R3)의 저항값을 변화시키는 씨모스 스위치들(미도시)을 구비한다. 씨모스 스위치들(미도시)은 앤모스 트랜지스터로 구현될 수 있다. 씨모스 스위치들(미도시)은 모드 레지스터 셋(MRS) 신호에 응답하여 스위칭된다. 즉, 트리밍부(미도시)는 도 3과 같이 구현된다.
트리밍 저항(R3)의 추가에 따른 기준 전류(Iref = Ia =Ib)의 유도 과정은 다음의 수학식 4 내지 수학식 7과 같다.
Iref = I1 + I2
= Vb/R2 + I2
제 1 노드 전압(Va) 및 제 2 노드 전압(Vb)은 같고, 제 1 노드 전압(Va)은 VEB+R3*I4이므로, 수학식 4는 다음의 수학식 5와 같이 나타낼 수 있다.
Iref = (VEB+R3*I4)/R2 + I2
제 2 저항 및 제 3 저항에 흐르는 전류는 같으므로(I1 = I3), 수학식 5는 다음의 수학식 6과 같이 나타낼 수 있다.
Iref = VEB/R2 + (R3*I2)/R2 + I2
= VEB/R2 + I2*(R2+R3)/R2
I2는 VTln(N)/R1이므로(수학식 1 참조), 기준 전류는 다음의 수학식 7과 같이 나타낼 수 있다.
Iref = VEB/R2 + (R2+R3)VTln(N)/(R1*R2)
수학식 2에서 설명한 바와 같이, VEB가 약 2mV/T의 기울기로 감소하고, VTln(N)가 약 0.2 mV의 기울기로 증가하므로, 기준 전류(Iref = Ia =Ib)의 비선형 성분 에러값은 다음의 수학식 8과 같이 나타낼 수 있다.
Err = (-2mV/T)/R2 + (R2+R3)*(0.2mV/T)/(R1*R2)
도 6의 밴드갭 기준 회로(100)는 트리밍 저항(R3)을 에 대하여 트리밍을 수행하므로, 도 4의 씨모스 스위치의 등가 저항을 반영하면, 트리밍 저항(R3)의 실제적인 저항값은 다음의 수학식 9와 같이 나타낼 수 있다.
R3 + R(T) = r3 + cT
수학식 9에서, r3와 c는 상수이고, T는 온도를 나타낸다. 수학식 9를 수학식 8에 대입하면, 비선형 성분 에러값은 최종적으로 다음의 수학식 10과 같이 나타낼 수 있다.
Err = (-2mV/T)/R2) + (R2 + r3 + cT)(0.2mV/T)/(R1*R2)
수학식 10과 수학식 3을 비교하면, 제 1 저항보다 제 2 저항이 약 10배 이상 크므로, 트리밍 저항이 제 1 저항보다 작으므로, 수학식 6의 에러값이 온도에 대한 영향을 덜 받는 것을 알 수 있다.
도 7은 도 6의 밴드갭 기준 회로의 개선된 동작 특성을 나타내는 그래프이다.
도 7을 참조하면, 본 발명의 실시예에 따른 트리밍을 수행하는 밴드갭 기준 회로에서의 0℃부터 120℃까지의 온도 변화에 대한 기준 전류의 시뮬레이션 결과(B), 수학식 10의 비선형 성분 에러값은 약 0.3㎂에 불과하다. 따라서, 종래 기술에 따른 트리밍을 수행하는 밴드갭 기준 회로에서의 시뮬레이션 결과(A)의 1.8㎂에 비해 월등히 향상된 것을 알 수 있다.
도 6의 밴드갭 기준 회로(100)는 또한, 제 2 저항(R2)에 대하여도 트리밍을 수행할 수 있다. 트리밍 저항(R3)이 제 1 저항(R1)에 비해 작기 때문에 추가적인 트리밍이 요구될 수 있기 때문이다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 밴드갭 기준 회로는 온도 변화에 비교적 둔감한 레지스터를 추가하여 트리밍을 수행함으로써 보다 안정적인 기준 전류를 생성할 수 있는 장점이 있다.

Claims (20)

  1. 바이어스 전압에 응답하여 턴-온되는 제 1 및 제 2 모스 트랜지스터들;
    각각 상기 제 1 및 제 2 모스 트랜지스터에 연결되는 제 1 및 제 2 다이오드들;
    상기 제 2 모스 트랜지스터 및 상기 제 2 다이오드 사이에 직렬로 연결되는 제 1 저항;
    상기 제 2 모스 트랜지스터 및 접지 전압 사이에서 상기 제 2 다이오드 및 상기 제 1 저항과 병렬로 연결되는 제 2 저항;
    상기 제 1 모스 트랜지스터 및 상기 제 1 다이오드 사이에 직렬로 연결되는 트리밍 저항; 및
    상기 제 1 모스 트랜지스터 및 접지 전압 사이에서 상기 제 1 다이오드 및 상기 트리밍 저항과 병렬로 연결되는 제 3 저항을 구비하는 밴드갭 기준 회로에 있어서,
    상기 밴드갭 기준 회로는,
    상기 트리밍 저항의 저항값을 변화하여 상기 밴드갭 기준 회로에서의 트리밍 동작을 수행하는 트리밍부를 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  2. 제 1 항에 있어서, 상기 트리밍부는,
    상기 트리밍 저항과 연결되는 씨모스 스위치들을 구비하는 것을 특징으로 하 는 밴드갭 기준 회로.
  3. 제 2 항에 있어서, 상기 씨모스 스위치들은,
    앤모스 트랜지스터로 구현되는 것을 특징으로 하는 밴드갭 기준 회로.
  4. 제 2 항에 있어서, 상기 씨모스 스위치들은,
    모드 레지스터 셋(MRS) 신호에 응답하여 스위칭되는 것을 특징으로 하는 밴드갭 기준 회로.
  5. 제 1 항에 있어서, 상기 트리밍 저항의 저항값은,
    상기 제 1 저항 및 상기 제 2 저항의 저항값보다 작은 것을 특징으로 하는 밴드갭 기준 회로.
  6. 제 1 항에 있어서, 상기 밴드갭 기준 회로는,
    상기 제 1 저항과 직렬로 연결되는 제 4 저항을 더 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  7. 제 6 항에 있어서, 상기 제 4 저항의 저항값은,
    상기 트리밍 저항의 저항값과 동일한 것을 특징으로 하는 밴드갭 기준 회로.
  8. 제 1 항에 있어서, 상기 밴드갭 기준 회로는,
    R1 및 R2 각각 상기 제 1 저항 및 제 2 저항이고, 상기 트리밍 저항 및 상기 트리밍 저항에 대한 트리밍에 따른 저항 성분의 합을 r3 + cT(r3, c는 상수, T는 온도)라 하면, 다음의 비선형 성분 에러값(Err)을 갖는 것을 특징으로 하는 밴드갭 기준 회로.
    Err = (-2mV/T)/R2 + (R2+r3+cT)*(0.2mV/T)/(R1*R2)
  9. 제 8 항에 있어서, 상기 제 2 저항의 저항값은,
    상기 제 1 저항의 저항값보다 큰 것을 특징으로 하는 밴드갭 기준 회로.
  10. 제 1 항에 있어서, 상기 제 1 및 제 2 모스 트랜지스터는,
    피모스 트랜지스터인 것을 특징으로 하는 밴드갭 기준 회로.
  11. 제 1 항에 있어서, 상기 밴드갭 기준 회로는,
    상기 제 1 모스 트랜지스터와 상기 제 3 저항이 연결되는 제 1 노드의 전압 및 상기 제 2 모스 트랜지스터와 상기 제 2 저항이 연결되는 제 2 노드의 전압을 각각 비반전 단자 및 반전 단자의 입력으로 하고, 상기 바이어스 전압을 출력으로 하는 연산 증폭기를 더 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  12. 제 1 항에 있어서, 상기 제 1 및 제 2 다이오드의 에이터 면적비는,
    1 : N인 것을 특징으로 하는 밴드갭 기준 회로.
  13. 제 1 항에 있어서, 상기 제 1 및 제 2 다이오드에 흐르는 전류는,
    동일한 것을 특징으로 하는 밴드갭 기준 회로.
  14. 바이어스 전압에 응답하여 턴-온되는 제 1 및 제 2 모스 트랜지스터들;
    각각 상기 제 1 및 제 2 모스 트랜지스터에 연결되는 제 1 및 제 2 다이오드들;
    상기 제 2 모스 트랜지스터 및 상기 제 2 다이오드 사이에 직렬로 연결되는 제 1 저항;
    상기 제 2 모스 트랜지스터 및 접지 전압 사이에서 상기 제 2 다이오드 및 상기 제 1 저항과 병렬로 연결되는 제 2 저항;
    상기 제 1 모스 트랜지스터 및 상기 제 1 다이오드 사이에 직렬로 연결되는 트리밍 저항; 및
    상기 제 1 모스 트랜지스터 및 접지 전압 사이에서 상기 제 1 다이오드 및 상기 트리밍 저항과 병렬로 연결되는 제 3 저항을 구비하는 밴드갭 기준 회로에 있어서,
    상기 제 2 저항 및 상기 트리밍 저항의 저항값을 변화하여 상기 밴드갭 기준 회로에서의 트리밍 동작을 수행하는 트리밍부를 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  15. 제 14 항에 있어서, 상기 트리밍부는,
    상기 트리밍 저항의 저항값을 변화시키는 제 1 트리밍 수단; 및
    상기 제 2 저항의 저항값을 변화시키는 제 2 트리밍 수단을 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  16. 제 15 항에 있어서, 상기 제 1 및 제 2 트리밍 수단들은,
    상기 트리밍 저항 또는 상기 제 2 저항에 연결되는 씨모스 스위치들을 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  17. 제 16 항에 있어서, 상기 씨모스 스위치들은,
    모드 레지스터 셋(MRS) 신호에 응답하여 스위칭되는 것을 특징으로 하는 밴드갭 기준 회로.
  18. 제 14 항에 있어서, 상기 트리밍 저항의 저항값은,
    상기 제 1 저항 및 상기 제 2 저항의 저항값보다 작은 것을 특징으로 하는 밴드갭 기준 회로.
  19. 제 14 항에 있어서, 상기 밴드갭 기준 회로는,
    상기 제 1 저항과 직렬로 연결되는 제 4 저항을 더 구비하는 것을 특징으로 하는 밴드갭 기준 회로.
  20. 제 19 항에 있어서, 상기 제 4 저항의 저항값은,
    상기 트리밍 저항의 저항값과 동일한 것을 특징으로 하는 밴드갭 기준 회로.
KR1020070001187A 2007-01-04 2007-01-04 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로 KR100809716B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070001187A KR100809716B1 (ko) 2007-01-04 2007-01-04 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로
US11/872,118 US20080164937A1 (en) 2007-01-04 2007-10-15 Band gap reference circuit which performs trimming using additional resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001187A KR100809716B1 (ko) 2007-01-04 2007-01-04 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로

Publications (1)

Publication Number Publication Date
KR100809716B1 true KR100809716B1 (ko) 2008-03-06

Family

ID=39397541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001187A KR100809716B1 (ko) 2007-01-04 2007-01-04 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로

Country Status (2)

Country Link
US (1) US20080164937A1 (ko)
KR (1) KR100809716B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638084B1 (en) * 2010-10-22 2014-01-28 Xilinx, Inc. Bandgap bias circuit compenastion using a current density range and resistive loads
JP6716918B2 (ja) * 2016-01-12 2020-07-01 富士電機株式会社 半導体集積回路
CN105955388A (zh) * 2016-05-26 2016-09-21 京东方科技集团股份有限公司 一种基准电路
US10382033B2 (en) * 2017-07-18 2019-08-13 Stmicroelectronics International N.V. Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages
CN112965565B (zh) * 2021-02-08 2022-03-08 苏州领慧立芯科技有限公司 一种低温漂的带隙基准电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055464A (ko) * 1995-12-02 1997-07-31 김광호 밴드갭 기준 전압 발생 회로
JPH11121694A (ja) 1997-10-14 1999-04-30 Toshiba Corp 基準電圧発生回路およびその調整方法
KR20000009916A (ko) * 1998-07-29 2000-02-15 김덕중 밴드갭 기준 전압 발생 회로
KR20000051670A (ko) * 1999-01-25 2000-08-16 전주범 밴드 갭 기준 회로를 이용한 히스테리시스 회로
KR20050013771A (ko) * 2003-07-29 2005-02-05 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
KR20050104027A (ko) * 2004-04-27 2005-11-02 삼성전자주식회사 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501256B1 (en) * 2001-06-29 2002-12-31 Intel Corporation Trimmable bandgap voltage reference
US6841982B2 (en) * 2003-06-09 2005-01-11 Silicon Storage Technology, Inc. Curved fractional CMOS bandgap reference
JP2005122277A (ja) * 2003-10-14 2005-05-12 Denso Corp バンドギャップ定電圧回路
US7170274B2 (en) * 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
JP4780968B2 (ja) * 2005-01-25 2011-09-28 ルネサスエレクトロニクス株式会社 基準電圧回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970055464A (ko) * 1995-12-02 1997-07-31 김광호 밴드갭 기준 전압 발생 회로
JPH11121694A (ja) 1997-10-14 1999-04-30 Toshiba Corp 基準電圧発生回路およびその調整方法
KR20000009916A (ko) * 1998-07-29 2000-02-15 김덕중 밴드갭 기준 전압 발생 회로
KR20000051670A (ko) * 1999-01-25 2000-08-16 전주범 밴드 갭 기준 회로를 이용한 히스테리시스 회로
KR20050013771A (ko) * 2003-07-29 2005-02-05 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
KR20050104027A (ko) * 2004-04-27 2005-11-02 삼성전자주식회사 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로

Also Published As

Publication number Publication date
US20080164937A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
JP3759513B2 (ja) バンドギャップ基準回路
US8222955B2 (en) Compensated bandgap
KR100393226B1 (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
TWI448875B (zh) 參考電壓產生裝置和方法
JP6242274B2 (ja) バンドギャップリファレンス回路及びそれを備えた半導体装置
US7053694B2 (en) Band-gap circuit with high power supply rejection ratio
KR0136121B1 (ko) 과열 검출 회로
KR100888483B1 (ko) 공정 변동을 보상하는 기준 바이어스 회로
US6856190B2 (en) Leak current compensating device and leak current compensating method
US7710190B2 (en) Apparatus and method for compensating change in a temperature associated with a host device
US20090243711A1 (en) Bias current generator
KR100301605B1 (ko) 밴드갭 기준 전압 발생 회로
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
KR100809716B1 (ko) 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로
JP6413005B2 (ja) 半導体装置及び電子システム
US20240044718A1 (en) Overhead protection circuit
JP5272467B2 (ja) 基準電圧発生回路およびリセット回路を内蔵した半導体集積回路
US10073484B2 (en) Power on reset (POR) circuit with current offset to generate reset signal
US10261538B2 (en) Standard voltage circuit and semiconductor integrated circuit
JP6713373B2 (ja) ボルテージレギュレータ
JP3349047B2 (ja) 定電圧回路
KR100825956B1 (ko) 기준전압 발생기
US20180059707A1 (en) Proportional to Absolute Temperature Reference Circuit and a Voltage Reference Circuit
US20120153997A1 (en) Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage
US7129774B1 (en) Method and apparatus for generating a reference signal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee