KR20050013771A - 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 - Google Patents

퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로

Info

Publication number
KR20050013771A
KR20050013771A KR1020030052326A KR20030052326A KR20050013771A KR 20050013771 A KR20050013771 A KR 20050013771A KR 1020030052326 A KR1020030052326 A KR 1020030052326A KR 20030052326 A KR20030052326 A KR 20030052326A KR 20050013771 A KR20050013771 A KR 20050013771A
Authority
KR
South Korea
Prior art keywords
voltage
fuse
reference voltage
trimming
signal
Prior art date
Application number
KR1020030052326A
Other languages
English (en)
Other versions
KR100545711B1 (ko
Inventor
장지은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030052326A priority Critical patent/KR100545711B1/ko
Priority to US10/746,494 priority patent/US6949971B2/en
Publication of KR20050013771A publication Critical patent/KR20050013771A/ko
Application granted granted Critical
Publication of KR100545711B1 publication Critical patent/KR100545711B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 다양한 전압레벨로 기준전압을 트리밍할 수 있는 기준전압 발생회로를 제공하기 위한 것으로, 이를 위해 본 발명은 정입력단으로 입력되는 밴드갭 레퍼런스 전압과 부입력단으로 입력되는 전압의 차이에 대응하는 기준전압을 출력단으로 출력하는 전압출력수단; 상기 전압출력수단의 출력단에 일측단이 접속된 제1 저항; 상기 제1 저항과 접지전압사이에 직렬연결된 다수의 제2 저항을 구비하며, 상기 기준전압의 트리밍을 위한 디코딩신호에 응답하여 상기 다수의 제2 저항중에서 선택된 하나의 저항 일측노드에 인가되는 제1 트리밍 전압을 상기 전압출력수단의 부입력단으로 제공하기 위한 제1 가변저항부; 상기 제1 저항과 접지전압사이에 직렬연결되며, 상기 제2 저항과는 다른 저항값을 가지는 다수의 제3 저항을 구비하며, 상기 기준전압의 트리밍을 위한 디코딩신호에 응답하여 상기 다수의 제3 저항중에서 선택된 하나의 저항 일측노드에 인가되는 제2 트리밍 전압을 상기 전압출력수단의 부입력단으로 제공하기 위한 제2 가변저항부; 및 상기 제1 트리밍 전압 또는 상기 제2 트리밍 전압을 선택적으로 상기 전압출력수단의 부입력단으로 제공하기 위한 선택부를 구비하는 기준전압 발생회로를 제공한다.

Description

퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할 수 있는 기준전압 발생회로{REFERENCE VOLTAGE GENERATING CIRCUIT FOR OUTPUTTING MULTI-LEVEL REFERENCE VOLTAGE USING FUSE TRIMMING}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메모리 장치에서 일정한 레벨을 출력하는 기준전압을 출력하는 기준전압 발생회로에 관한 것이다.
반도체 메모리 장치의 집적도가 증가하게 됨에 따라 전력소모를 줄이기 위해 코어영역에서는 별도의 전압을 사용하거나, 고속 데이터 억세스를 위한 오버드라이빙 동작을 위한 고전압을 사용하는 등 메모리 장치에는 내부에서 필요로 하는 다양한 전압레벨의 내부전압을 생성하여 사용하고 있다. 기준전압 발생회로는 메모리 장치의 내부에서 사용되는 다양한 레벨의 내부전압을 생성하기 위한 기준전압을 출력하게 되는 것이다.
통상적으로 외부에서 메모리 장치로 공급되는 공급전압은 전압레벨이 흔들리게 되는데, 공급전압이 흔들리더라도 일정한 레벨을 유지하는 전압을 출력하는 역할을 하게 되는 회로가 밴드갭 레퍼런스 회로다. 기준전압 발생회로는 밴드갭 레퍼런스 회로에서 출력되는 출력전압을 이용하여 내부동작에 필요한 내부전압을 만들기 위한 기준이 되는 전압을 생성하여 출력하는 역할을 한다.
도1은 통상적인 메모리 장치에서 내부전압을 생성하기 위한 블럭구성도이다.
도1을 참조하여 살펴보면, 메모리 장치에서 내부전압을 생성하기 위해서는 외부전압(VDD)을 입력받아 외부전압(VDD)이 흔들리더라도 일정한 레벨의 밴드갭 레퍼런스 전압(Vbg)을 출력하는 밴드갭 레퍼런스 회로(10)와, 밴드갭 레퍼런스(10)에서 출력되는 밴드갭 레퍼런스 전압(Vbg)을 이용하여 소정레벨의 기준전압(Vref)를 생성하여 출력하는 기준전압 발생회로(20)와, 기준전압 발생회로(20)에서 출력되는 기준전압(Vref)의 전압레벨을 조정하기 위한 기준전압 조절용 퓨즈부(40)와, 기준전압(Vref)을 입력받아 메모리 장치의 동작에 사용되는 다양한 내부전압(Vcore, Vperi, Vpp, Vbb)을 생성하여 출력하는 내부전압 공급부(30)를 구비한다.
여기서 'Vcore'은 메모리 장치에서 단위셀이 구비되는 코어영역에서 사용되는 내부전압이고, Vperi는 메모리 장치 코어영역의 주변영역에서 사용되는 내부전압이고, 'Vpp'는 오버드라이빙 동작등의 고전압이 필요한 경우에 사용되는 내부전압이며, 'Vbb'는 접지전압(VSS)보다 낮은 레벨의 내부전압으로서 코어영역에서 기판바이어스 공급전압으로 사용되는 내부전압이다.
도2는 도1에 도시된 기준전압 발생회로(20)와 기준전압 조절용 퓨즈부(40)를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 기준전압 조절용 퓨즈부(40)는 다수의 퓨즈를 구비하고, 구비되는 퓨즈의 선택적인 단락에 의해 코딩되는 제어코드(F0 ~ F2, F0b ~ F2b)를 출력하는 퓨즈박스(41)와 제어코드(F0 ~ F2, F0b ~ F2b)를 디코딩하여 디코딩된 신호(TRIM0 ~ TRIM7)를 출력하는 퓨즈디코더(42)를 구비한다.
기준전압 발생회로(20)는 퓨즈 디코더(42)에서 출력되는 디코딩된 신호(TRIM0 ~ TRIM7)에 응답하여 저항값을 가변시키는 가변저항부(22)와, 밴드갭 레퍼런스 전압(Vbg)를 정입력단으로 입력받아 기준전압(Vref)을 출력하는 연산증폭기(21)를 구비한다.
가변저항부(22)는 디코딩된 신호(TRIM0 ~ TRIM7)에 의해 일측단이 기준전압(Vref)을 출력하는 연산증폭기(21)의 출력단에 연결된 저항(R1)과, 저항(R1)의 타측단과 접지전압(VSS)사이에 직렬연결된 다수의 저항(R2_1 ~ R2_8)을 구비하고, 디코딩된 신호(TRIM0 ~ TRIM7)에 의해 노드(x)를 다수의 저항(R2_1 ~ R2_8)중 하나의 일측단과 연결하기 위한 다수의 스위칭용 모스트랜지스터(MN4 ~ MN11)를 구비한다.
연산증폭기(20)는 일측이 전원전압(VDD) 공급단에 접속되고, 게이트가 타측에 연결되어 다이오드 접속된 모스트랜지스터(MP2)와, 일측인 전원전압(VDD) 공급단에 연결되고 게이트가 피모스트랜지스터(MP2)의 게이트에 연결되어 전류미러를 형성하는 피모스트랜지스터(MP1)와, 일측단이 피모스트랜지스터(MP1)의 타측에 연결되고 게이트로 밴드갭 레퍼런스 전압(Vbg)을 인가받는 앤모스트랜지스터(MN1)와, 일측단이 피모스트랜지스터(MP2)의 타측에 연결되며 게이트로 노드(x)에 인가되는 전압(Vbg_ref)를 인가받는 앤모스트랜지스터(MN2)와, 앤모스트랜지스터(MN1,MN2)의타측과 접지전압(VSS)에 일측과 타측이 각각 연결되며 게이트로 밴드갭 레퍼런스 전압(Vbg)을 인가받는 앤모스트랜지스터(MN3)와, 일측이 전원전압(VDD) 공급단에 연결되며 게이트가 앤모스트랜지스터(MN1)의 일측에 연결되며 타측단으로 기준전압(Vref)을 출력하는 피모스트랜지스터(MP3)을 구비한다.
도3은 도2에 도시된 퓨즈박스(41)를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 퓨즈박스(41)는 6비트의 코딩된 신호(F0 ~ F2, F0b ~ F2b)를 출력하기 위한 3개의 퓨즈세트(41a,41b,41c)를 구비하게 된다.
하나의 퓨즈세트(41a)는 전원전압(VDD) 공급단에 일측이 연결되고 게이트가 접지전압(VSS)에 연결되어 턴온상태를 유지하는 피모스트랜지스터(MP4)와, 피모스트랜지스터(MP4)의 타측단에 일측이 연결된 퓨즈(f1)와, 퓨즈(f1)의 타측단에 입력단이 연결된 인버터(I1)와, 퓨즈(f1)의 타측단과 접지전압(VSS)를 연결하고 게이트로 인버터(I1)의 출력을 입력받는 앤모스트랜지스터(MN12)와, 인버터(I1)의 출력을 반전하여 코드된 신호(F0)를 출력하는 인버터(I2)와, 인버터(I2)의 출력을 반전하여 코드된 신호(F0b)를 출력하는 인버터(I3)을 구비한다. 또한, 퓨즈세트(41a,41c)도 퓨즈세트(41a)와 같은 구성으로 각각 코딩된 신호(F1,F1b)와 코딩된 신호(F2,F2b)를 출력하게 된다.
도4는 도2에 도시된 퓨즈디코더(42)를 나타내는 회로도이다.
도4를 참조하여 살펴보면, 퓨즈박스(41)에서 출력되는 코드된 신호(F0 ~ F2, F0b ~ F2b)중 서로 다른 3개의 신호를 입력받는 다수의 낸드게이트(ND1 ~ ND8)와, 다수의 낸드게이트(ND1 ~ ND8)에서 출력되는 신호를 각각 반전하여 디코딩된신호(TRIM0 ~ TRIM7)를 출력하는 다수의 인버터(I10 ~ I17)을 구비한다.
이하에서 도1 내지 도4를 참조하여 메모리 장치에서 내부전압을 생성하는 동작을 살펴본다.
먼저 밴드갭 레퍼런스 회로(10)는 외부에서 공급되는 전압(VDD) 공급단과 접지전압(VSS)을 공급받아, 외부전압(VDD)의 전압레벨이 흔들리더라도 일정한 레벨을 유지하는 밴드갭 레퍼런스 전압(Vbg)을 출력한다.
통상 반도체 장치의 외부에서 공급되는 공급전압은 그 레벨이 안정적이지 못하고 전압레벨이 흔들리게 되는데, 공급전압의 전압레벨이 흔들리는 것을 내부회로에 전달하지 못하도록 밴드갭 레퍼런스 회로(10)에서 외부전압의 전압 레벨이 흔들리는 것에 상관 없이 일정한 레벨의 밴드갭 레퍼런스 전압(Vbg)을 생성하여 출력하게 되는 것이다.
이어서 기준전압 발생회로(20)는 밴드갭 레퍼런스 전압(Vbg)을 입력받아 소정레벨을 가지는 기준전압(Vref)을 출력하게 되고, 내부전압 공급부(30)는 기준전압(Vref)을 이용하여 메모리 장치의 내부동작에 사용되는 내부전압(Vcore,Vperi,Vpp,Vbb)을 생성하게 된다.
이 때 기준전압 발생회로(20)에서 출력되는 기준전압(Vref)은 기준전압 조절용 퓨즈부(40)에서 출력되는 디코딩된 신호(TRIM0 ~ TRIM7)에 의해 트리밍된 전압이다.
기준전압 발생회로(20)에서 출력되는 기준전압(Vref)은 내부전압 공급부(30)에서 내부동작에 필요한 각종 내부전압을 생성하는 기준이 되는 중요한 신호이다.
그러나 실제 제조공정에서는 기준전압(Vref)의 전압레벨이 여러 공정변수등에 의해 설계한 바와 같은 전압레벨로 출력되지 않는 경우가 대부분이다.
이를 해결하기 위해 메모리 장치는 다수의 퓨즈를 구비하는 기준전압 조절용 퓨즈부(40)를 두고 있다. 웨이퍼 레벨에서 기준전압 조절용 퓨즈부(40)의 퓨즈를 선택적으로 단락시킴으로서 디코딩된 신호(TRIM0 ~ TRIM7)를 발생시키고, 기준전압 발생회로(20)는 디코딩된 신호(TRIM0 ~ TRIM7)에 응답하여 기준전압(Vref)의 전압레벨을 조정하고 있다.
계속해서 기준전압 조절용 퓨즈부(40)에서 디코딩된 신호(TRIM0 ~ TRIM7)를 생성하는 과정을 살펴본다.
먼저 퓨즈박스(41)는 출력되는 코딩된 신호(F0 ~ F2, F0b ~ F2b)의 비트수 대응하는 다수의 퓨즈세트(41a,41b,41c)를 구비하고 있다. 웨이퍼레벨에서 기준전압(Vref)을 측정하여 원하는 전압레벨이 아닌 경우 퓨즈박스(41)에 구비된 퓨즈(f1,f2,f3)에 레이저를 선택적으로 조사하여 코딩된 신호(F0 ~ F2, F0b ~ F2b)를 코딩한다. 퓨즈디코더(42)는 코딩된 신호(F0 ~ F2, F0b ~ F2b)를 입력받아 8개의 디코딩된 신호(TRIM0 ~ TRIM7) 중 하나를 하이레벨로 활성화시켜 출력한다.
이어서 디코딩된 신호(TRIM0 ~ TRIM7)에 의해 스위칭용 모스트랜지스터(MN4~MN11)중 하나가 턴온되고, 이로 인해 직렬연결된 저항(R2_1 ~ R2_8)중 하나의 일측노드가 노드(x)에 연결된다. 저항(R2_1 ~ R2_8)중에서 노드(x)에 연결되는 저항에 따라 기준전압(Vref)이 조절되어 출력되는 것이다.
도5는 도2에 도시된 기준전압 발생회로(20)에서 출력되는 기준전압(Vref)의전압레벨을 나타내기 위한 등가회로도이다.
도5에 도시된 바와 같이, 연산증폭기(21)의 정출력단(+)으로 밴드갭 레퍼런스 전압(Vbg)을 입력받고, 연산증폭기(21)의 출력단과 접지전압(VSS) 사이에 저항(Ra,Rb)를 직렬로 연결하고, 노드(x)에 인가되는 전압을 부입력단(-)를 입력받으면 출력단으로 출력되는 기준전압(Vref)의 전압레벨은 Vref = Vbg ×(1 + Ra/Rb)로 된다.
여기서 저항값 Ra와 Rb는 도2의 기준전압발생회로에서는 디코딩된 신호(TRIM0 ~ TRIM7)에 의해 정해지게 되는데, 예를 들어 디코딩된 신호(TRIM3)가 활성화되어 입력된다면 저항값(Ra)은 R1와 R2_1 ~ R2_3이 합친 값이 되고, 저항값(Rb)은 R2_4 ~ R2_8이 되는 것이다.
그런데 반도체 장치에 따라서는, 설계된 바와 실제 제조되어 출력되는 기준전압(Vref)사이에 큰 오차가 발생하여 도2에 도시된 8개의 저항(R2_1 ~ R2_8)으로 트리밍할 수 없는 경우도 생긴다. 이런 경우에는 8개의 저항(R2_1 ~ R2_8)보다 더 많은 저항을 직렬연결하여야 한다.
이런 경우에는 추가로 직렬연결되는 저항에 대응하여 스위치용 모스트랜지스터가 늘어나게 된다. 또한 디코딩된 신호가 늘어나게 됨에 따라 디코딩 신호를 출력하는 퓨즈디코더(42)와 퓨즈박스(41)도 크게 증가되어 집적회로 측면에서 면적이 크게 늘어나게 된다.
예를 들어 설계된 기준전압이 1.6V이고 웨이퍼상에서의 테스트시에 출력되는 전압이 1.8인 경우에 하나의 저항값으로 조정가능한 전압레벨이 0.01이라고 하면가변저항부에 구비되는 저항은 20개가 필요하게 되고, 그만큼 퓨즈디코더와 퓨즈박스도 복잡하게 되는 것이다.
여기서 하나의 저항값을 높여 조정가능한 전압레벨을 높이면 구비되는 저항의 수는 줄지만, 이런 경우에는 퓨즈 트리밍동작시 미세조정을 할 수 없는 문제점을 가지고 있다. 예를 들어 하나의 저항값으로 조정가능한 전압레벨을 0.4로 높이면 가변저항부에 5개의 저항만 구비하면 되지만, 퓨즈 트리밍동작으로 조정할 수 있는 기준전압레벨이 1.8, 1.76, 1.72등으로 한정되어 기준전압의 미세한 트리밍이 불가능하게 되는 것이다.
반도체 장치의 개발과정에서 최초에 개발되는 제품은 그 공정변수등의 셋업이 완료되지 않는 특성상 기준전압의 트리밍을 크게 하여야 하고, 일단 개발이 어느정도 끝난 반도체 장치의 경우에는 기준전압의 트리밍 폭을 미세하게 하여야 한다. 따라서 하나의 기준전압 발생장치에서 어느정도의 트리밍폭을 유지하면서 미세한 트리밍이 가능하도록 가변저항부를 두려면 구비되는 저항의 수는 증가될 수 밖에 없는 실정이다.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 전압레벨을 트리밍하기 위해 구비되는 저항소자등을 최소한으로 구비하면서도 다양한 전압레벨로 기준전압을 트리밍할 수 있는 기준전압 발생회로를 제공함을 목적으로 한다.
도1은 통상적인 메모리 장치에서 내부전압을 생성하기 위한 블럭구성도.
도2는 도1의 기준전압 발생회로와 기준전압 조절용 퓨즈부를 나타내는 회로도.
도3은 도2에 도시된 퓨즈박스를 나타내는 회로도.
도4는 도2에 도시된 퓨즈디코더를 나타내는 회로도.
도5는 도2에 도시된 기준전압 발생회로에서 출력되는 기준전압의 전압레벨을 나타내기 위한 등가회로도.
도6은 본 발명의 기준전압 발생회로를 나타내는 블럭구성도.
도7은 도6에 도시된 기준전압 발생회로의 일실시예를 나타내는 회로도.
도8은 도6에 도시된 퓨즈박스를 나타내는 회로도.
도9는 도6에 도시된 퓨즈디코더를 나타내는 회로도.
도10은 도6에 도시된 기준전압 발생회로의 다른 실시예를 나타내는 회로도.
* 도면의 주요부분에 대한 부호설명 *
MN1 ~ MN39 : 앤모스트랜지스터
MP1 ~ MP13 : 피모스트랜지스터
I1 ~ I31 : 인버터
F0 ~ F3 : 퓨즈
T1 ~ T2 : 전송게이트
상기의 과제를 해결하기 위해 본 발명은 정입력단으로 입력되는 밴드갭 레퍼런스 전압과 부입력단으로 입력되는 전압의 차이에 대응하는 기준전압을 출력단으로 출력하는 전압출력수단; 상기 전압출력수단의 출력단에 일측단이 접속된 제1 저항; 상기 제1 저항과 접지전압사이에 직렬연결된 다수의 제2 저항을 구비하며, 상기 기준전압의 트리밍을 위한 디코딩신호에 응답하여 상기 다수의 제2 저항중에서 선택된 하나의 저항 일측노드에 인가되는 제1 트리밍 전압을 상기 전압출력수단의 부입력단으로 제공하기 위한 제1 가변저항부; 상기 제1 저항과 접지전압사이에 직렬연결되며, 상기 제2 저항과는 다른 저항값을 가지는 다수의 제3 저항을 구비하며, 상기 기준전압의 트리밍을 위한 디코딩신호에 응답하여 상기 다수의 제3 저항중에서 선택된 하나의 저항 일측노드에 인가되는 제2 트리밍 전압을 상기 전압출력수단의 부입력단으로 제공하기 위한 제2 가변저항부; 및 상기 제1 트리밍 전압 또는 상기 제2 트리밍 전압을 선택적으로 상기 전압출력수단의 부입력단으로 제공하기 위한 선택부를 구비하는 기준전압 발생회로를 제공한다. 여기서 전압출력수단은 연산증폭기를 이용하여 구현한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도6은 본 발명의 기준전압 발생회로를 나타내는 블럭구성도이다.
도6을 참조하여 살펴보면, 본 발명에 의한 기준전압 발생회로(1000)는 정입력단(+)으로 밴드갭 레퍼런스 전압(Vbg)을 입력받으며 출력단으로 기준전압(Vref)을 출력하는 연산증폭기(300)와, 연산증폭기(300)의 출력단에 일측단이 접속된 저항(R1)와, 저항(R1)과 접지전압(VSS) 공급단사이에 직렬연결된 다수의 저항(R2_1 ~ R2_n)을 구비하며, 기준전압(Vref)의 트리밍을 위한 디코딩신호(TRIM1 ~ TRIMn)에 응답하여 다수의 저항(R2_1 ~ R2_n)중에서 선택된 하나(예를 들어 R2_2)의 저항 일측노드에 인가되는 제1 트리밍 전압(Vt1)을 연산증폭기(300)의 부입력단(-)으로 제공하기 위한 제1 가변저항부(400)와, 저항(R1)과 접지전압(VSS) 공급단사이에 직렬연결되며, 저항(R1)과는 다른 저항값을 가지는 다수의 저항(R3_1 ~ R3_n)을 구비하며, 기준전압(Vref)의 트리밍을 위한 디코딩신호(TRIM1 ~ TRIMn)에 응답하여 저항(R3_1 ~ R3_n)중에서 선택된 하나의 저항(예를 들어 R3_2) 일측노드에 인가되는 제2 트리밍 전압(Vt2)을 연산증폭기(300)의 부입력단(-)으로 제공하기 위한 제2 가변저항부(500)와, 제1 트리밍 전압(Vt1) 또는 제2 트리밍 전압(Vt2)을 선택적으로 연산증폭기(300)의 부입력단(-)으로 제공하기 위한 선택부(600)를 구비한다.
여기서 제2 가변저항부(500)에 구비되는 다수의 저항(R3_1 ~ R3_n)은 상기 제1 가변저항부(400)에 구비되는 다수의 저항에 비해 그 저항값을 1/10 ~ 1/5 범위 로 할 수 있다.
또한, 본 발명의 기준전압 발생회로(1000)는 다수의 퓨즈를 구비하며, 구비된 퓨즈를 선택적으로 블로잉함으로서 코딩되는 코딩신호(F0,F1,..)를 출력하는 퓨즈박스(100)와, 퓨즈박스(100)에서 출력되는 코딩신호(F0,F1,..)를 디코딩하여 디코딩신호(TRIM1~TRIMn)를 출력하는 퓨즈디코더(300)를 더 구비한다.
도7은 도6에 도시된 기준전압 발생회로의 일실시예를 나타내는 회로도이다.
도7에 도시된 기준전압 발생회로는 제1 및 제2 가변저항부에 각각 8개의 저항을 구비하여 8비트의 디코딩된 신호(TRIM0 ~ TRIM7)가 필요한 경우를 나타낸 것이며, 여기서는 코딩신호(F0~F2, F0b~F2b)를 생성하기 위해 퓨즈박스(100)에 3개의 퓨즈가 필요하게 된다.
도7을 참조하여 살펴보면, 본 실시예에 따른 연산증폭기(300)는 일측단이 전원전압(VDD) 공급단에 연결되며, 게이트단이 타측단에 연결되어 다이오드 접속된 피모스트랜지스터(MP8)와, 일측단이 전원전압(VDD) 공급단에 연결되며, 게이트단이 피모스트랜지스터(MP8)의 게이트단에 연결되어 피모스트랜지스터(MP8)와 전류미러를 형성하는 피모스트랜지스터(MP7)와, 밴드갭 레퍼런스 전압(Vbg)을 게이트로 입력받으며 일측단이 피모스트랜지스터(MP7)의 타측단으로 연결되는 앤모스트랜지스터(MN15)와, 일측단이 피모스트랜지스터(MP8)의 타측단에 연결되며, 게이트로 선택부(600)에서 제공되는 전압을 인가받는 앤모스트랜지스터(MN16)와, 앤모스트랜지스터(MN15,MN16)의 타측단과 접지전압(VSS) 공급단을 연결하며 게이트단으로 밴드갭 레퍼런스 전압을 인가받는 앤모스트랜지스터(MN17)와, 일측단이 전원전압(VDD) 공급단에 연결되며 게이트로 앤모스트랜지스터(MN15)의 일측단에 인가되는 전압을 인가받으며 타측단으로 기준전압(Vref)을 출력하는 피모스트랜지스터(MP9)를 구비한다.
또한, 선택부(600)는 선택신호(F_SEL)가 하이레벨인 경우에 턴온되어 제1 트리밍전압(Vt1)을 연산증폭기(300)의 부입력단으로 전달하는 전송게이트(T1)와, 선택신호(F_SELb)가 하이레벨인 경우에 턴온되어 제2 트리밍전압(Vt2)을 연산증폭기(300)의 부입력단으로 전달하는 전송게이트(T2)를 구비한다.
또한 본 실시예에 따른 기준전압 발생회로는 연산증폭기(300)의 출력단과 제1 및 제2 가변저항부(400,500)의 사이에는 저항(R1)을 구비하고 있다.
또한, 제1 가변저항부(400)는 저항(R1)과 접지전압(VSS) 공급단 사이에 직렬연결된 다수의 저항(R2_1 ~ R2_8)과, 디코딩신호(TRIM0 ~ TRIM7)중의 한 비트신호에 응답하여 턴온되어 대응하는 저항(R2_1~R2_8) 일측노드에 인가되는 전압을 제1 트리밍전압(Vt1)으로 제공하기 위한 다수의 스위치용 모스트랜지스터(MN18 ~ MN25)를 구비한다.
또한, 제2 가변저항부(500)는 저항(R1)과 접지전압(VSS) 공급단 사이에 직렬연결된 다수의 저항(R3_1 ~ R3_8)과, 디코딩신호(TRIM0 ~ TRIM7)중의 한 비트신호에 응답하여 턴온되어 대응하는 저항(R3_1~R3_8) 일측노드에 인가되는 전압을 제2 트리밍전압(Vt2)으로 제공하기 위한 다수의 스위치용 모스트랜지스터(MN26 ~ MN33)를 구비한다.
도8은 도6에 도시된 퓨즈박스(100)를 나타내는 회로도이다.
도8을 참조하여 살펴보면, 퓨즈박스(100)는 선택퓨즈(Fs)를 구비하고, 선택퓨즈(Fs)의 블로잉여부에 의해 선택부(600)에서 제1 트리밍 전압(Vt1) 또는 제2 트리밍 전압(Vt2)을 선택할 수 있도록 선택신호(F_SEL,F_SELb)를 출력하는 제1 단위 퓨즈세트(110)와, 다수의 코딩용 퓨즈(F0 ~ F2)를 각각 구비하고, 구비되는 코딩용퓨즈(F0 ~ F2)의 블로잉여부에 의해 각각 코딩신호(F0~F2,F0b~F2b)중 두비트의 신호를 출력하는 다수의 제2 단위 퓨즈세트(120~140)를 구비한다.
또한 제1 단위 퓨즈세트(110)는 일측이 전원전압(VDD) 공급단에 연결되고 게이트로 접지전압(VSS)을 인가받는 피모스트랜지스터(MP13)와, 피모스트랜지스터의 타측에 접속된 선택퓨즈(Fs)와, 선택퓨즈(Fs)의 타측에 입력단이 접속된 인버터(I29)와, 선택퓨즈(Fs)의 타측과 접지전압(VSS)을 연결하며 게이트로 인버터(I29)의 출력단 전압을 인가받는 앤모스트랜지스터(MN37)와, 인버터(I29)의 출력단 신호를 반전하여 선택부(600)에서 제1 트리밍전압(Vt1)을 선택하기 위한 선택신호(F_SEL)를 출력하는 인버터(I30)와, 인버터(I30)의 출력을 반전하여 선택부(600)에서 제2 트리밍전압(Vt2)을 선택하기 위한 선택신호(F_SELb)를 출력하는 인버터(I31)를 구비한다.
제2 단위 퓨즈세트(120)는 일측이 전원전압(VDD) 공급단에 연결되고 게이트로 접지전압(VSS)을 인가받는 피모스트랜지스터(MP10)와, 피모스트랜지스터(MP10)의 타측에 접속된 코딩용 퓨즈(F0)와, 코딩용 퓨즈(F0)의 타측에 입력단이 접속된 인버터(I22)와, 코딩용 퓨즈(F0)의 타측과 상기 접지전압(VSS)을 연결하며 게이트로 인버터(I20)의 출력단 전압을 인가받는 앤모스트랜지스터(MN34)와, 인버터(I20)의 출력단 신호를 반전하여 코딩신호(F0~F2,F0b~F2b)중 한비트인 제1 코딩신호(F0)를 출력하는 인버터(I21)와, 인버터(I21)의 출력을 반전하여 제1 코딩신호(F0)의 반전신호인 코딩신호(F0b)를 출력하는 인버터(I22)를 구비한다.
도9는 도6에 도시된 퓨즈디코더(200)를 나타내는 회로도이다.
도9를 참조하여 살펴보면, 퓨즈디코더(200)는 다수의 제2 퓨즈세트(120 ~140에서 각각 하나의 신호를 입력받되, 하나의 제2 퓨즈세트(예를 들면 110)에서 출력되는 코딩신호(F0,F0b)중 하나를 선택하여 입력받으며, 각각 서로 다른 조합으로 입력받아 디코딩된 신호(TRIM0~TRIM7)중 한비트의 신호를 출력하는 다수의 논리곱 로직게이트(ND9~ND16,I32~I39)를 구비한다.
예를 들어 디코딩된 신호(TRIM0~TRIM7)중 한비트의 신호(TRIM0)을 출력하기 위해서 제2 단위 퓨즈세트(120 ~140)에서 각각 코딩신호(F0b,F1b,F2)를 입력받는 것이다. 여기서 입력받는 코딩신호(F0b,F1b,F2)는 하나의 제2 단위퓨즈세트에서 출력되는 2개의 코딩신호중 하나씩을 선택한 것이다.
이하에서 도7 내지 도10을 참조하여 본 실시예에 따른 기준전압 발생회로의 동작을 살펴본다.
기준전압 발생회로는 밴드갭 레퍼런스 전압(Vbg)를 입력받아 소정레벨을 가지는 기준전압(Vref)을 출력하게 된다. 기준전압 발생회로에서 출력되는 기준전압(Vref)은 전술한 바와 같이 메모리 장치등의 반도체 장치 내부동작을 위해 사용되는 내부전압을 생성하기 위한 기준이 되는 중요한 전압이다. 따라서 반도체 장치의 제조가 끝난 상태에서 기준전압 발생회로에서 출력되는 기준전압(Vref)이 설계시에 원했던 전압레벨을 유지하는 것은 반도체 장치가 정상적인 동작을 하는데 꼭 필요한 것이다.
웨이퍼상태에서 기준전압 발생회로에서 출력되는 기준전압(Vref)을 측정하여 설계시의 원했던 기준전압 레벨과 비교하고, 다른 경우에는 기준전압(Vref)의 전압레벨을 수정하는 트리밍 작업을 하게 된다.
도7에 도시된 바와 같이 본 실시예에 따른 기준전압 발생회로는 트리밍 작업을 통해 기준전압(Vref)을 조정하기 위해 제1 및 제2 가변저항부(400,500)를 두고 있다. 한편 퓨즈박스(100)에서는 선택신호(F_SEL,F_SELb)를 출력하고, 선택신호(F_SEL, F_SELb)에 의해 제1 가변저항부(400) 또는 제2 가변저항부(500)가 선택된다.
제1 및 제2 가변저항부(400,500)는 각각 저항(R1)과 접지전압(VSS) 공급단사이에 직렬연결된 8개의 저항을 구비하고 있다. 여기서 제1 가변저항부(400)와 제2 가변저항부(500)에 구비되는 저항은 각각 그 저항값이 서로 다른 저항값을 가지도록 한다.
예를 들어 제1 가변저항부(400)에 구비되는 하나의 저항에 의해 기준전압(Vref)을 0.1V 정도 변화시킬 수 있도록 구성한다면, 제2 가변저항부(500)에 구비되는 저항에 의해서는 기준전압(Vref)을 0.01V정도 변화시킬수 있도록 구성하는 것이다.
이어서 퓨즈디코더(200)는 퓨즈박스(100)에서 출력되는 코딩신호(F0~F2, F0b~F2b)를 디코딩하여 디코딩신호(TRIM0~TRIM7)중 하나의 신호(예를 들어 TRIM2)를 하이레벨로 활성화시켜 출력하게 된다.
만약 선택신호(F_SEL,F_SELb)에 의해서 제1 가변저항부가 선택되었고, 트리밍을 위한 디코딩 신호(TRIM2)가 하이레벨로 활성화된 상태라면, 기준전압을 생성하기 위한 제1 저항(도5의 Ra 참조)은 저항(R1,R2_1,R2_2)가 되고, 제2 저항(도5의Rb 참조)은 저항(R2_3 ~ R2_8)이 되는 것이다.
계속해서 도8을 참조하여 퓨즈박스(100)와 퓨즈디코더(200)의 동작을 살펴본다. 먼저 퓨즈박스(100)는 선택신호를 출력하기 위한 제1 단위 퓨즈세트(110)와 코딩된 신호(F0 ~ F2, F0b ~ F2b)를 출력하기 위한 다수의 제2 퓨즈세트(120 ~ 140)를 구비하고 있다.
웨이퍼레벨에서 기준전압을 트리밍하기 위해 제1 가변저항부(400)와 제2 가변전항부(500)를 선택하기 위하여 제1 단위 퓨즈세트(110)에 구비되는 선택퓨즈(Fs)의 블로잉 여부를 결정한다. 제1 가변저항부(400)을 선택하기 위해서는 선택퓨즈(Fs)에 레이저를 조사하지 않으면 되는데, 이 때에는 선택신호(F_SEL)가 하이레벨로 출력된다. 제2 가변저항부(500)을 선택하기 위해서는 선택퓨즈(Fs)에 레이저를 조사하여 블로잉시키고, 이 때에는 선택신호(F_SELb)가 하이레벨로 출력된다.
이어서 제2 단위 퓨즈세트(120~140)에 구비되는 코딩용 퓨즈(f0~f2)에 선택적으로 레이저를 조사하여 블로잉시킨다. 이로 인해 코딩된 신호(F0 ~ F2, F0b ~ F2b)가 출력되고, 이를 퓨즈디코더(200)에서 입력받아 디코딩하여 디코딩된 신호(TRIM0~TRIM7)중 하나를 하이레벨로 활성화시켜 출력하게 된다.
활성화되어 출력되는 디코딩된 신호(TRIM0 ~ TRIM7)에 의해 제1 가변저항부(400) 또는 제2 가변저항부(500)에 구비되는 직렬연결된 저항(R2_1 ~ R2_8,R3_1~R3_8)중 하나의 일측노드가 노드(x)에 연결되고, 저항(R2_1 ~ R2_8)중에서 노드(x)에 연결되는 저항에 따라 기준전압(Vref)이 조절되어 출력된다.
따라서 기준전압 발생회로에 제1 및 제2 가변저항부(400,500)를 두고 제1 가변저항부(400)와 제2 가변저항부(500)에 구비되는 저항값을 서로 다르게 조절하게 되면, 다양하게 기준전압(Vref)을 트리밍할 수 있게 되는 것이다. 즉, 기준전압(Vref)을 트리밍할 수 있는 범위를 크게 할 수 있을 뿐 아니라 미세하게 조절할 수도 있는 것이다.
한편, 가변저항부(400,500)에 구비되는 저항의 저항값과 저항의 갯수는 기준전압을 트리밍하는 정도에 따라 달라지게 된다. 만약 하나의 가변저항부를 이용하여 넓은 범위로 기준전압(Vref)을 트리밍한다면 가변저항부에 구비되는 저항의 갯수를 크게 늘어날 것이다.
예를 들어 하나의 저항값으로 기준전압(Vref)을 0.01V 정도 트리밍하도 되어 있다면, 기준전압(Vref)을 0.5V 정도 트리밍하기 위해서 약 50개의 저항이 가변저항부에 구비되어야 한다. 이로 인해 퓨즈박스 및 퓨즈디코더가 크게 복잡하게 될 것이다. 이 때 하나의 저항값으로 기준전압(Vref)을 트리밍하는 전압을 높이게 되면 구비되는 저항의 갯수는 줄어들게 되나, 미세하게 기준전압(Vref)를 트리밍 할 수 없게 된다.
본 발명의 기준전압 발생회로는 제1 가변저항부와 제2 가변저항부를 구비하고, 제1 가변저항부(400)에 구비되는 하나의 저항은 기준전압(Vref)를 0.01V 정도 트리밍할 수 있게 하고, 제2 가변저항부(500)에 구비되는 하나의 저항은 기준전압(Vref)를 0.1V 정도 트리밍할 수 있게 둔다면, 미세하게 기준전압(Vref)를 트리밍할 수 있을 뿐만 아니라 기준전압(Vref)를 트리밍할 수 있는 범위로 증가시킬 수 있게 되는 것이다.
또한, 제1 가변저항부(400)와 제2 가변저항부(500)에 구비되는 저항의 갯수는 종래기술에서 도시된 가변저항부(400,500)에 구비되는 저항의 수와 같아서 퓨즈디코더(200)와 퓨즈박스(100)는 종전의 회로면적과 같게 되는 것이다. 다만 퓨즈박스에서 제1 및 제2 가변저항부를 선택하기 위한 선택부(600)와, 퓨즈박스(100)에서 선택퓨즈(fs)를 구비하는 제1 단위 퓨즈세트(110)을 추가로 구비하게 되어 약간의 면적증가만이 있을 뿐이다.
도10은 도5에 도시된 기준전압 발생회로의 다른 실시예를 나타내는 회로도이다.
제2 실시예에 의한 기준전압 발생회로는 선택부(600')를 제외하고는 도7에 도시된 바와 같은 구성을 하고 있다.
도10을 참조하여 살펴보면, 선택부(600')는 선택신호(F_SEL)이 하이레벨인 경우에 턴온되어 제1 트리밍전압(Vt1)을 연산증폭기(300)의 부입력단(-)으로 전달하는 모스트랜지스터(MN38)와, 선택신호(F_SELb)이 하이레벨인 경우에 턴온되어 제2 트리밍전압(Vt2)을 연산증폭기(300)의 부입력단(-)으로 전달하는 모스트랜지스터(MN39)를 구비한다.
제2 실시예에 의한 기준전압 발생회로의 동작은 도7에 도시된 기준전압 발생회로의 동작과 같으므로 그 설명은 생략한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 기준전압 발생회로에서 출력되는 기준전압을 트리밍하는 데 있어서, 회로의 면적증가없이 넓은 범위로 트리밍할 수 있을 뿐만 아니라, 미세한 범위로 트리밍할 수 있게 되었다.

Claims (12)

  1. 정입력단으로 입력되는 밴드갭 레퍼런스 전압과 부입력단으로 입력되는 전압의 차이에 대응하는 기준전압을 출력단으로 출력하는 전압출력수단;
    상기 전압출력수단의 출력단에 일측단이 접속된 제1 저항;
    상기 제1 저항과 접지전압사이에 직렬연결된 다수의 제2 저항을 구비하며, 상기 기준전압의 트리밍을 위한 디코딩신호에 응답하여 상기 다수의 제2 저항중에서 선택된 하나의 저항 일측노드에 인가되는 제1 트리밍 전압을 상기 전압출력수단의 부입력단으로 제공하기 위한 제1 가변저항부;
    상기 제1 저항과 접지전압사이에 직렬연결되며, 상기 제2 저항과는 다른 저항값을 가지는 다수의 제3 저항을 구비하며, 상기 기준전압의 트리밍을 위한 디코딩신호에 응답하여 상기 다수의 제3 저항중에서 선택된 하나의 저항 일측노드에 인가되는 제2 트리밍 전압을 상기 전압출력수단의 부입력단으로 제공하기 위한 제2 가변저항부; 및
    상기 제1 트리밍 전압 또는 상기 제2 트리밍 전압을 선택적으로 상기 전압출력수단의 부입력단으로 제공하기 위한 선택부
    를 구비하는 기준전압 발생회로.
  2. 제 1 항에 있어서,
    상기 전압출력수단은 연산증폭기인 것을 특징으로 하는 기준전압 발생회로.
  3. 제 2 항에 있어서,
    다수의 퓨즈를 구비하며, 구비된 퓨즈를 선택적으로 블로잉함으로서 코딩되는 코딩신호를 출력하는 퓨즈박스와, 상기 퓨즈박스에서 출력되는 코딩신호를 디코딩하여 상기 디코딩신호를 출력하는 퓨즈디코더를 더 구비하는 것을 특징으로 하는 기준전압 발생회로.
  4. 제 3 항에 있어서,
    상기 퓨즈박스는
    선택퓨즈를 구비하고, 상기 선택퓨즈의 블로잉여부에 의해 상기 선택부에서 상기 제1 트리밍 전압 또는 제2 트리밍 전압을 선택할 수 있도록 선택신호를 출력하는 제1 단위 퓨즈세트; 및
    다수의 코딩용 퓨즈를 각각 구비하고, 상기 다수의 코딩용 퓨즈의 블로잉여부에 의해 각각 상기 코딩신호중 한비트의 신호를 출력하는 다수의 제2 단위 퓨즈세트를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  5. 제 4 항에 있어서,
    상기 제1 단위 퓨즈세트는
    일측이 전원전압 공급단에 연결되고 게이트로 접지전압을 인가받는 제1 피모스트랜지스터;
    상기 제1 피모스트랜지스터의 타측에 접속된 상기 선택퓨즈;
    상기 선택퓨즈의 타측에 입력단이 접속된 제1 인버터;
    상기 선택퓨즈의 타측과 상기 접지전압을 연결하며 게이트로 상기 제1 인버터의 출력단 전압을 인가받는 제1 앤모스트랜지스터;
    상기 제1 인버터의 출력단 신호를 반전하여 상기 선택부에서 상기 제1 트리밍전압을 선택하기 위한 제1 선택신호를 출력하는 제2 인버터; 및
    상기 제2 인버터의 출력을 반전하여 상기 선택부에서 상기 제2 트리밍전압을 선택하기 위한 제 선택신호를 출력하는 제3 인버터를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  6. 제 5 항에 있어서,
    상기 제2 단위 퓨즈세트는
    일측이 전원전압 공급단에 연결되고 게이트로 접지전압을 인가받는 제2 피모스트랜지스터;
    상기 제2 피모스트랜지스터의 타측에 접속된 상기 코딩용 퓨즈;
    상기 코딩용 퓨즈의 타측에 입력단이 접속된 제4 인버터;
    상기 코딩용 퓨즈의 타측과 상기 접지전압을 연결하며 게이트로 상기 제4 인버터의 출력단 전압을 인가받는 제2 앤모스트랜지스터;
    상기 제4 인버터의 출력단 신호를 반전하여 상기 코딩신호중 한비트인 제1 코딩신호를 출력하는 제5 인버터; 및
    상기 제5 인버터의 출력을 반전하여 상기 제1 코딩신호의 반전신호인 제2 코딩신호를 출력하는 제6 인버터를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  7. 제 4 항에 있어서,
    상기 퓨즈디코더는
    상기 다수의 제2 퓨즈세트에서 각각 하나의 신호를 입력받되, 하나의 제2 퓨즈세트에서 출력되는 상기 제1 코딩신호 및 제2 코딩신호중 하나를 선택하여 입력받으며, 각각 서로 다른 조합으로 입력받아 상기 디코딩된 신호중 한 비트의 신호를 출력하는 다수의 논리곱수단를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  8. 제 2 항에 있어서,
    상기 제1 가변저항부는
    상기 제1 저항과 접지전압 공급단사이에 직렬연결된 다수의 상기 제2 저항; 및
    상기 디코딩신호중의 한 비트신호에 각각 응답하여 턴온되며, 상기 다수의 제2 저항 일측노드에 인가되는 전압을 상기 제1 트리밍전압으로 제공하기 위한 다수의 스위칭 수단을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  9. 제 2 항에 있어서,
    상기 선택부는
    선택신호의 제1 레벨에 응답하여 턴온되어 상기 제1 트리밍전압을 상기 연산증폭기의 부입력단으로 전달하는 제1 전송게이트; 및
    상기 선택신호의 제2 레벨에 응답하여 턴온되어 상기 제2 트리밍전압을 상기 연산증폭기의 부입력단으로 전달하는 제2 전송게이트를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  10. 제 2 항에 있어서,
    상기 선택부는
    선택신호의 제1 레벨에 응답하여 턴온되어 상기 제1 트리밍전압을 상기 연산증폭기의 부입력단으로 전달하는 제1 모스트랜지스터; 및
    상기 선택신호의 제2 레벨에 응답하여 턴온되어 상기 제2 트리밍전압을 상기 연산증폭기의 부입력단으로 전달하는 제2 모스트랜지스터를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  11. 제 2 항에 있어서,
    상기 연산증폭기는
    일측단이 전원전압 공급단에 연결되며, 게이트단이 타측단에 연결되어 다이오드 접속된 제1 피모스트랜지스터;
    일측단이 상기 전원전압 공급단에 연결되며, 게이트단이 상기 제1 피모스트랜지스터의 게이트단에 연결되어 상기 제1 피모스트랜지스터와 전류미러를 형성하는 제2 피모스트랜지스터;
    상기 밴드갭 레퍼런스 전압을 게이트로 입력받으며 일측단이 상기 제2 피모스트랜지스터의 타측단으로 연결되는 제1 앤모스트랜지스터;
    일측단이 상기 제1 피모스트랜지스터의 타측단에 연결되며, 게이트로 상기 선택부에서 제공되는 전압을 인가받는 제2 앤모스트랜지스터;
    상기 제1 및 제2 앤모스트랜지스터의 타측단과 상기 접지전압을 연결하며 게이트단으로 상기 밴드갭 레퍼런스 전압을 인가받는 제3 앤모스트랜지스터; 및
    일측단이 상기 전원전압 공급단에 연결되며 게이트로 상기 제1 앤모스트랜지스터의 일측단에 인가되는 전압을 인가받으며 타측단으로 상기 기준전압을 출력하는 제3 피모스트랜지스터를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  12. 제 2 항에 있어서,
    상기 제2 가변저항부에 구비되는 다수의 저항은 상기 제1 가변저항부에 구비되는 다수의 저항에 비해 그 저항값이 1/10 ~ 1/5 인 것을 특징으로 하는 기준전압 발생회로.
KR1020030052326A 2003-07-29 2003-07-29 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 KR100545711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030052326A KR100545711B1 (ko) 2003-07-29 2003-07-29 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
US10/746,494 US6949971B2 (en) 2003-07-29 2003-12-23 Reference voltage generating circuit for outputting multi-level reference voltage using fuse trimming

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052326A KR100545711B1 (ko) 2003-07-29 2003-07-29 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR20050013771A true KR20050013771A (ko) 2005-02-05
KR100545711B1 KR100545711B1 (ko) 2006-01-24

Family

ID=34101752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052326A KR100545711B1 (ko) 2003-07-29 2003-07-29 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로

Country Status (2)

Country Link
US (1) US6949971B2 (ko)
KR (1) KR100545711B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809716B1 (ko) * 2007-01-04 2008-03-06 삼성전자주식회사 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로
US7359255B2 (en) 2005-05-24 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device having auto trimming function for automatically adjusting voltage
KR100831253B1 (ko) * 2006-11-27 2008-05-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
KR102549324B1 (ko) * 2022-02-18 2023-06-29 주식회사 피델릭스 소모 전류를 최소화하면서도, 기준 전압의 레벨의 신속한 복원이 가능한 반도체 메모리 장치의 기준 전압 발생 회로

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684063B1 (ko) * 2004-11-17 2007-02-16 삼성전자주식회사 조절가능한 기준전압 발생회로
US20070296384A1 (en) * 2006-06-26 2007-12-27 Semiconductor Components Industries, Llc. Method of forming a feedback network and structure therefor
TWI338309B (en) * 2006-07-17 2011-03-01 Realtek Semiconductor Corp Trimmer and related trimming method
JP2008053259A (ja) * 2006-08-22 2008-03-06 Fujitsu Ltd 半導体集積回路及びその試験方法
US7605659B2 (en) * 2006-09-07 2009-10-20 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers
US7656255B2 (en) * 2007-02-28 2010-02-02 Agere Systems Inc. Methods and apparatus for programmable active inductance
US7538597B2 (en) * 2007-08-13 2009-05-26 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Fuse cell and method for programming the same
KR100849074B1 (ko) * 2007-09-10 2008-07-30 주식회사 하이닉스반도체 반도체 메모리 장치
US7920026B2 (en) * 2008-04-07 2011-04-05 National Semiconductor Corporation Amplifier output stage with extended operating range and reduced quiescent current
KR100927782B1 (ko) * 2008-05-20 2009-11-20 주식회사 하이닉스반도체 불휘발성 메모리 장치의 독출/검증 기준전압 공급부
US7619402B1 (en) 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
US7920011B1 (en) * 2009-09-16 2011-04-05 Himax Analogic, Inc. Voltage trimming circuit
KR101163036B1 (ko) 2009-10-30 2012-07-09 에스케이하이닉스 주식회사 반도체 메모리 장치의 전압 트리밍 회로 및 방법
US8193854B2 (en) * 2010-01-04 2012-06-05 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bi-directional trimming methods and circuits for a precise band-gap reference
US20110227538A1 (en) * 2010-03-19 2011-09-22 O2Micro, Inc Circuits for generating reference signals
KR101045069B1 (ko) * 2010-03-31 2011-06-29 주식회사 하이닉스반도체 반도체 집적회로
CN101814829B (zh) * 2010-04-22 2015-09-16 上海华虹宏力半导体制造有限公司 电荷泵电路的参考电压产生电路及电荷泵电路
TWI469512B (zh) * 2010-12-20 2015-01-11 Ic Plus Corp 阻抗調整裝置
TWI400464B (zh) * 2011-02-11 2013-07-01 Etron Technology Inc 具有外部測試電壓的電路
US8493137B2 (en) * 2011-09-16 2013-07-23 Elpida Memory, Inc. PSRR in a voltage reference circuit
KR101389620B1 (ko) * 2011-10-28 2014-04-29 에스케이하이닉스 주식회사 멀티 레귤레이터 회로 및 이를 구비한 집적회로
US9157366B2 (en) 2012-05-30 2015-10-13 United Technologies Corporation Adaptive fan with cold turbine
TWI499885B (zh) * 2012-11-23 2015-09-11 Realtek Semiconductor Corp 固定電流產生電路及相關的固定電流產生方法
CN103853226B (zh) * 2012-11-30 2016-06-01 瑞昱半导体股份有限公司 固定电流产生电路及固定电流产生方法
US9488101B2 (en) 2013-03-14 2016-11-08 United Technologies Corporation Adaptive fan reverse core geared turbofan engine with separate cold turbine
US9850822B2 (en) 2013-03-15 2017-12-26 United Technologies Corporation Shroudless adaptive fan with free turbine
WO2016201596A1 (en) * 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US10162377B2 (en) * 2015-06-15 2018-12-25 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory
JP6764331B2 (ja) * 2016-12-16 2020-09-30 ルネサスエレクトロニクス株式会社 電圧監視回路および半導体装置
KR102324194B1 (ko) * 2017-05-22 2021-11-10 삼성전자주식회사 안티퓨즈들을 포함하는 전압 트리밍 회로, 그것의 동작 방법, 그리고 그 전압 트리밍 회로를 포함하는 집적 회로
JP7164264B2 (ja) * 2019-03-28 2022-11-01 ラピスセミコンダクタ株式会社 半導体装置
KR20210121688A (ko) 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 기준 전압 회로
CN111800138B (zh) * 2020-07-27 2021-05-18 中国科学院声学研究所 一种电微调参考电压模数转换装置
KR20220125598A (ko) 2021-03-05 2022-09-14 삼성전자주식회사 전압 트리밍 회로
CN113839630B (zh) * 2021-09-13 2024-01-30 中国科学院上海微系统与信息技术研究所 一种可用于超低温的低压差分放大器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034187A (ja) 1989-06-01 1991-01-10 Nec Ic Microcomput Syst Ltd ヒューズトリミング回路
JP3057100B2 (ja) * 1991-02-12 2000-06-26 株式会社日立製作所 半導体集積回路装置
JPH04362600A (ja) 1991-06-07 1992-12-15 Hitachi Ltd ヒューズトリミング回路、及び半導体集積回路
JP3222507B2 (ja) * 1991-10-16 2001-10-29 富士通株式会社 電圧減衰量の調節回路
JPH05267464A (ja) 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH05327376A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd ディジタル制御可変利得回路
JP2924482B2 (ja) 1992-08-20 1999-07-26 日本電気株式会社 半導体集積回路装置
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
JPH08274266A (ja) 1995-03-29 1996-10-18 Hitachi Ltd ヒューズトリミング回路及びそれを備えた半導体集積回路
JPH1117010A (ja) 1997-06-25 1999-01-22 Nec Corp 半導体装置およびそのレーザーヒューズトリミング方法
JP3512332B2 (ja) * 1998-04-07 2004-03-29 富士通株式会社 内部電圧発生回路
KR100292626B1 (ko) * 1998-06-29 2001-07-12 박종섭 내부전압강하회로
JP3544897B2 (ja) 1999-08-05 2004-07-21 セイコーインスツルメンツ株式会社 半導体集積回路装置
IT1311441B1 (it) * 1999-11-16 2002-03-12 St Microelectronics Srl Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello.
US6445257B1 (en) 1999-11-23 2002-09-03 Micro Linear Corporation Fuse-trimmed tank circuit for an integrated voltage-controlled oscillator
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
JP4767386B2 (ja) * 2000-02-28 2011-09-07 富士通セミコンダクター株式会社 内部電圧発生回路
US6380791B1 (en) * 2000-05-16 2002-04-30 National Semiconductor Corporation Circuit including segmented switch array for capacitive loading reduction

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7359255B2 (en) 2005-05-24 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device having auto trimming function for automatically adjusting voltage
KR100862766B1 (ko) * 2005-05-24 2008-10-13 가부시끼가이샤 도시바 전압을 자동적으로 조정하는 오토트리밍 기능을 갖는반도체 장치
KR100831253B1 (ko) * 2006-11-27 2008-05-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
KR100809716B1 (ko) * 2007-01-04 2008-03-06 삼성전자주식회사 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로
KR102549324B1 (ko) * 2022-02-18 2023-06-29 주식회사 피델릭스 소모 전류를 최소화하면서도, 기준 전압의 레벨의 신속한 복원이 가능한 반도체 메모리 장치의 기준 전압 발생 회로

Also Published As

Publication number Publication date
US20050024129A1 (en) 2005-02-03
US6949971B2 (en) 2005-09-27
KR100545711B1 (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
KR100545711B1 (ko) 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
US6388521B1 (en) MOS differential amplifier with offset compensation
KR100625754B1 (ko) 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법
KR100735752B1 (ko) 스윙 리미터
KR100368982B1 (ko) 씨모스 정전류 레퍼런스 회로
KR101260801B1 (ko) 전압 레귤레이터 및 전압 레귤레이팅 방법
US9958887B2 (en) Device having internal voltage generating circuit
US7254080B2 (en) Fuse circuit and electronic circuit
US5982163A (en) Internal power source voltage trimming circuit
US6255895B1 (en) Circuit for generating a reference voltage trimmed by an anti-fuse programming
US6166589A (en) Reference voltage generator circuit for an integrated circuit device
KR100484257B1 (ko) 반도체 소자의 차동증폭형 입력 버퍼
KR20050041595A (ko) 파워업 신호 발생 장치
KR100282049B1 (ko) 내부 전원 회로를 갖는 반도체 회로 장치
KR100426990B1 (ko) 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로
US7420407B2 (en) Device for controlling internal voltage
KR20080069387A (ko) 기준전압 발생회로
KR20030023476A (ko) 반도체 장치
KR20050041592A (ko) 온도 보상이 가능한 내부전압 발생장치
US7586365B2 (en) Apparatus for controlling voltage
US20020017688A1 (en) Semiconductor memory circuit
US20050128019A1 (en) Refresh oscillator
KR101026381B1 (ko) 기준전압 발생회로
KR100289647B1 (ko) 기준전압 발생회로
JP7292339B2 (ja) 温度補償回路およびこれを用いた半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee