JP4767386B2 - 内部電圧発生回路 - Google Patents
内部電圧発生回路 Download PDFInfo
- Publication number
- JP4767386B2 JP4767386B2 JP2000051336A JP2000051336A JP4767386B2 JP 4767386 B2 JP4767386 B2 JP 4767386B2 JP 2000051336 A JP2000051336 A JP 2000051336A JP 2000051336 A JP2000051336 A JP 2000051336A JP 4767386 B2 JP4767386 B2 JP 4767386B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- constant potential
- internal voltage
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置内に設けられ、外部電源から所定の電圧の内部電源を発生させる内部電圧発生回路に関し、特に半導体記憶装置内に設けられ、定電位からフィードバック回路を有する増幅回路で内部電圧を発生する内部電圧発生回路に関する。
【0002】
【従来の技術】
近年、半導体装置、特に半導体記憶装置では、微細化が進み、デバイス内のトランジスタの耐電圧を低下させると共に高速化及び低消費電力化の目的で、内部動作電圧の低電圧化が進められている。そのため、外部から供給される電源電圧をデバイス内で一旦降圧して内部電圧を発生させる必要があり、この内部電圧を発生する回路が内部電圧発生回路である。回路の安定動作の点からも正確な内部電圧を発生させる必要があるが、製造上のばらつきなどのために調整無しで要求されるレベルの内部電圧を発生させるのは難しく、デバイス毎に補正回路を設けてデバイス毎に内部電圧を正確に調整している。
【0003】
図1は、一般的な内部電源発生回路の構成を示す図である。
図1に示すように、内部電源発生回路では、温度補償レベル発生回路(定電位レベル発生回路)12で所定の電位レベルFVLを発生し、それを増幅器(アンプ)14に反転入力端子に入力する。アンプ14の出力は所定の電圧であり、これがPチャンネル・トランジスタ15のゲートに入力され、Pチャンネル・トランジスタ15のドレイン(ノードB)から内部電圧が出力される。出力される内部電圧は、アンプ14の出力からPチャンネル・トランジスタ15のゲートとドレイン間の電圧を減じた値である。
【0004】
温度補償レベル発生回路12は、よく知られた回路であり、詳しい説明は省略するが、温度上昇に応じて抵抗値は上昇するがトランジスタのゲートとソース間の電圧は逆に減少することを利用して温度にかかわらず一定の電位FVLを出力する回路である。しかし、この温度補償レベル発生回路12は、中間レベルとグランドレベルの2つの収束点を有するので、デバイスの電源投入時にPチャンネル・トランジスタ13を一時的にオン状態にして温度補償レベル発生回路12の出力を電源の高電位側に接続し、中間レベルに向かって収束を開始した後Pチャンネル・トランジスタ13をオフ状態にする。参照番号11は、Pチャンネル・トランジスタ13のゲートに印加する信号を生成する起動信号発生回路である。この回路もよく知られているので、ここでは詳しい説明を省略する。デバイスの他の部分でも起動信号を使用するので、起動信号発生回路11の発生する起動信号は内部電圧発生回路以外の部分にも供給される。
【0005】
内部電圧発生回路の出力とグランドの間に複数の抵抗18−1〜18−15及び19が直列に接続されている。また、アンプ14の非反転入力端子(ノードA)は、内部電圧発生回路の出力及び各抵抗の接続ノードにトランスファーゲート20−1〜20−16を介して接続されている。選択回路16のヒューズF1〜F4をそれぞれ切断するかしないかで4ビットの選択信号が設定でき、16個の状態を選択できる。デコーダ17は4ビットの選択信号をデコードして16本の出力のうち1つをHにする。この出力は、直接及びインバータ21−1〜21−16を介してトランスファーゲート20−1〜20−16に印加され、トランスファーゲート20−1〜20−16の1個をオンさせる。
【0006】
抵抗18−1〜18−15は同じ抵抗値r、抵抗19の抵抗値をRとすると、n(1〜16)番目のトランスファーゲートが導通すると、アンプ14の非反転入力端子の電圧をVA、内部電圧をVBとすると、VA/VB=(R+(16-n)r)/(R+15r) である。例えば、1番目のトランスファーゲートが導通するとVA/VB=1であり、16番目のトランスファーゲートが導通するとVA/VB=R/(R+15r) である。これにより、内部電圧はアンプ14の増幅(又は減衰)の基準となる非反転入力端子にフィードバックされ、しかも非反転入力端子の電圧VAと内部電圧の比が16通りに設定できるので、内部電圧を所望の値に調整できる。すなわち補正点が16ある。
【0007】
【発明が解決しようとする課題】
この場合、デバイスのばらつきの範囲を考慮して調整可能な範囲を決定し、必要な精度を考慮して1段階の調整幅を決定する。そのため出力電圧の精度を高めるためには、1段階の調整幅を小さくすることが必要である。図1の例では、選択信号は4ビットであり16通りの設定が可能であるが、4個のヒューズF1〜F4、4ビットから16本の信号線のいずれかを選択するデコーダ17、及びインバータとトランスファーゲートと抵抗の組が16組必要である。このように、図1の内部電圧発生回路では、調整可能な範囲が同じであれば、1段階の調整幅を小さくすると、すなわち補正点を増加させると、それに応じてデコーダ17の規模が増大し、インバータとトランスファーゲートと抵抗の組数が増加する。そのため、補正点を増加させると、回路面積が大きくなるという問題があった。
【0008】
また、図1の内部電圧発生回路では、温度補償レベル発生回路12の出力と電源の間に接続されたPチャンネル・トランジスタ13のゲートに起動信号を印加している。起動信号発生回路11は外部電源の変化を検出して起動信号を発生させるので、過負荷などにより温度補償レベル発生回路12の出力が一時的に低下してグランドレベルに収束するようになっても、起動信号が発生されない場合が生じる。この場合、温度補償レベル発生回路12の出力はグランドレベルに収束するので、所望の内部電圧が発生されなくなるという問題があった。この場合、内部電圧が発生されないので、デバイスは正常に動作しなくなる。
【0009】
本発明は、このような問題を解決するもので、補正点が多くて高精度の出力電圧が得られる回路面積の小さな内部電圧発生回路の実現と、温度補償レベル発生回路の出力が一時的に低下しても内部電圧が再び確実に発生される内部電圧発生回路の実現を目的とする。
【0010】
【課題を解決するための手段】
上記目的を実現するため、本発明の内部電圧発生回路は、フィードバック回路を構成する直列に接続される抵抗の少なくとも一部は抵抗値の異なるものを使用し、抵抗値の異なる抵抗に並列にトランスファーゲートを設ける。この構成はデコード機能も有するので、デコーダが削除でき、インバータとトランスファーゲートと抵抗の組数を減らすことができるので、補正点を減らさずに回路面積を小さくできる。
【0011】
また、本発明の内部電圧発生回路は、温度補償レベル発生回路(定電位レベル発生回路)の出力変化を検出し、出力が所定値以下の時には、出力と電源の間のスイッチ回路を導通させ、出力が所定値以上の時にはスイッチ回路を遮断する検出信号を発生する定電位レベル検出回路を設け、この検出信号を起動信号の代わりに使用する。これにより、定電位レベル発生回路の出力が一時的に低下しても内部電圧が再び確実に発生される。
【0012】
【発明の実施の形態】
図2は、本発明の第1実施例の内部電圧発生回路の構成を示す図である。
図1の一般の内部電圧発生回路と異なるのは、起動信号発生回路11の代わりに定電位レベル検出回路30が設けられている点と、フィードバック回路の構成である。まず、フィードバック回路について説明する。
【0013】
図示のように、抵抗34−1〜34−5と35が、この回路の出力ノードBとグランドの間の直列に接続されている。抵抗34−1と34−2は異なり、例えば抵抗34−1の抵抗値をrとすると、抵抗34−2の抵抗値は2rである。より具体的には抵抗34−1の抵抗値は25kΩであり、抵抗34−2の抵抗値は50kΩである。また、抵抗34−3〜34−5の抵抗値は同じであり、例えば200kΩである。更に、抵抗35の抵抗値は1.4MΩである。これらの値は、調整範囲や1段階の調整幅などから決定される。
【0014】
トランスファーゲート36−1と36−2が抵抗34−1と34−2に並列に設けられている。電源間に直列に接続した抵抗31Aとヒューズ32Aの接続ノードが、2個のインバータを介して、トランスファーゲート36−1の一方のゲートに、更にインバータを介してトランスファーゲート36−1の他方のゲートに接続されている。これにより、トランスファーゲート36−1は、ヒューズ32Aが切断されていなければオフ(非導通状態)になり、ヒューズ32Aが切断されていればオン(導通状態)になる。同様に、トランスファーゲート36−2は、ヒューズ32Bが切断されていなければオフになり、ヒューズ32Bが切断されていればオンになる。
【0015】
アンプ14の非反転入力端子(ノードA)は、トランスファーゲート36−3〜36−6を介して、抵抗34−2と34−3の接続ノード〜抵抗34−5と35の接続ノードにそれぞれ接続されている。電源間に直列に接続した抵抗31Cとヒューズ32Cの接続ノード及び抵抗31Dとヒューズ32Dの接続ノードが、デコーダ33に接続される。ヒューズ32Cと32Dの切断状態により2ビットの選択信号が設定でき、デコーダ33はこの選択信号をデコードして4本の出力のいずれかをHにする。4本の出力は、それぞれトランスファーゲート36−3〜36−6の一方のゲートに接続されると共に、インバータ37−3〜37−6を介してトランスファーゲート36−3〜36−6の他方のゲートに接続される。これにより、トランスファーゲート36−3〜36−6の1つがオンし、他はオフする。例えば、ヒューズ32Cと32Dが切断されていなければ、トランスファーゲート36−3がオンし、ヒューズ32Cが切断され32Dが切断されていなければ、トランスファーゲート36−4がオンし、ヒューズ32Cが切断されず32Dが切断されていれければ、トランスファーゲート36−5がオンし、ヒューズ32Cと32Dぼ両方が切断されていれば、トランスファーゲート36−6がオンする。
【0016】
抵抗34−1の抵抗値r1と34−2の抵抗値r2は異なるので、ノードBと抵抗34−2と34−3の接続ノードCの間の抵抗は、トランスファーゲート36−1と36−2の状態により、抵抗値ゼロ、r1、r2、r1+r2のいずれかになる。また、トランスファーゲート36−3〜36−6のいずれをオンにするかで4つの状態が取り得るので、合計で16通りの補正点が取り得る。
【0017】
以上のように、第1実施例では図1の場合と同様に16通りの補正点が取り得るが、抵抗、トランスファーゲート及びインバータの組数は16から6に減少し、更にデコーダも4ビットをデコードするものから2ビットをデコードするものに変わっているので、回路面積を小さくできる。
なお、トランスファーゲートの代わりにNチャンネルトランジスタ又はPチャンネルトランジスタを使用することも、別のスイッチ素子を使用することも可能である。
【0018】
次に、定電位レベル検出回路30について説明する。この回路は2個のインバータを接続したラッチ回路(フリップ・フロップ)を有する。一方のインバータの出力ノードをドレインとし、グランドをソースとし、ゲートに温度補償レベル発生回路(定電位レベル発生回路)12の出力FVLが印加されるNチャンネル・トランジスタ91、92が接続されている。このNチャンネル・トランジスタは、出力FVLが低い時にはオフしラッチ回路の出力はHになるので、定電位レベル検出信号ISFはLになり、Pチャンネル・トランジスタ13はオン状態になり、出力FVLを電源の高電位側に接続する。この状態で出力FVLが上昇し、中間レベルに収束するようになると、Nチャンネル・トランジスタ91、92はオンし、ラッチ回路の状態が反転してISFはHになり、Pチャンネル・トランジスタ13はオフする。
【0019】
ここで、Nチャンネル・トランジスタ92に並列にスイッチが設けられており、これを導通するかしないかで出力ノードとグランドの間に直列に接続するNチャンネル・トランジスタの個数を変更できる。これにより、ラッチ回路の状態が反転する出力FVLのレベル、すなわちPチャンネル・トランジスタ13をオン状態からオフ状態に切り替える出力FVLのレベルが調整できる。なお、直列に接続するNチャンネル・トランジスタの個数は3個以上でもよい。
【0020】
以上のように、第1実施例の定電位レベル検出回路30では、温度補償レベル発生回路(定電位レベル発生回路)12の出力FVLのレベルに応じて、Pチャンネル・トランジスタ13の状態を制御しているので、出力FVLが低下した時にはPチャンネル・トランジスタ13がオンして出力FVLを高電位にし、温度補償レベル発生回路12を確実に中間レベルに収束させる。従って、内部電圧が確実に発生される。
【0021】
半導体装置では、外部電源は供給されているが、内部電圧発生回路は停止する特殊なモードを搭載しているものもある。この場合、内部電圧発生回路が停止するため、VFCはGNDレベルになり、FVLもGNDレベルに時間をかけて落ち着く。この状態から、内部電圧発生状態に復帰するとVFCは急激に上昇するが、FVLが上昇するのに時間がかかる。これを解決するために、内部電圧発生回路停止状態時にあらかじめ、Pチャンネルトランジスタ13がオンするようにISFを“L”の状態にしておくことにより、VFCが起ち上がるのと同時にFVLも起ち上がることができ、内部電圧発生回路停止状態からのスムーズな復帰をおこなうことができる。そのため、このような特殊なモードを有する場合には、図3に示すように、Nチャンネル・トランジスタ92のソースとグランドの間に直列にNチャンネル・トランジスタ93を接続し、そのゲートに内部電圧発生停止信号(内部電圧発生停止時“H”)を印加するようにする。
【0022】
図4は、本発明の第2実施例の内部電圧発生回路の構成を示す図である。第2実施例の回路の第1実施例の回路と異なる点は、定電位レベル検出回路40とフィードバック回路である。
第1実施例の定電位レベル検出回路30及び図3の回路は、起動信号を必要としない回路であるが、元々起動信号が存在するチップにこの内部電圧発生回路を組み込む場合、起動信号に応じても動作することが望ましい。第2実施例の定電位レベル検出回路40では、図4の回路において、Nチャンネル・トランジスタ91のゲートに起動信号ISを印加するようにすると共に、外部電源の高電位側と定電位レベル検出回路40の出力ノード(Nチャンネル・トランジスタ91のドレイン)の間にPチャンネル・トランジスタ94を設け、そのゲートに起動信号ISを印加する。これにより、起動信号によってもPチャンネル・トランジスタ13がオンする。
【0023】
フィードバック回路では、5個の抵抗値の異なる抵抗51−1〜51−4及び52を直列に接続し、抵抗51−1〜51−4に並列にトランスファーゲート52−1〜52−4を設ける。これにより、第1実施例に比べて、抵抗とトランスファーゲートとインバータの組数は更に減少し、デコーダも削除できる。但し、この場合は、ノードAがそのまま抵抗51−2と51−3の接続ノードに接続されているため、補正点は若干減少する場合がある。
【0024】
なお、図5に示すようなフィードバック回路を使用することも可能である。この場合には、抵抗値の異なる抵抗61−1〜61−4及び62が、ノードBとグランドの間に直列に接続され、抵抗61−1〜61−4に並列にトランスファーゲート63−1〜63−4が設けられる。ノードAは抵抗61−4と62の接続ノードに接続される。この場合の抵抗とトランスファーゲートとインバータの組数は第2実施例と同じであり、デコーダもない。また、補正点は16点である。
このように、補正点の個数を維持したまま、回路面積を大幅に低減できる。
【0025】
【発明の効果】
以上説明したように、本発明によれば、補正点が多くて高精度の出力電圧が得られる回路面積の小さな内部電圧発生回路が実現されると共に、温度補償レベル発生回路(定電位発生回路)の出力が一時的に低下しても再び内部電圧が確実に発生される内部電圧発生回路が実現される。
【図面の簡単な説明】
【図1】一般の内部電圧発生回路の構成を示す図である。
【図2】本発明の第1実施例の内部電圧発生回路の構成を示す図である。
【図3】定電位レベル検出回路の変形例を示す図である。
【図4】本発明の第2実施例の内部電圧発生回路の構成を示す図である。
【図5】フィードバック回路の変形例を示す図である。
【符号の説明】
12…定電位レベル発生回路(温度補償レベル発生回路)
13…Pチャンネルトランジスタ
14…アンプ
15…出力用Pチャンネルトランジスタ
32A〜32D…ヒューズ
33…デコーダ
34−1〜34−5,35…抵抗
36−1〜34−6…トランスファーゲート
Claims (1)
- 一定の電位を発生し、該一定の電位に相当する中間レベルとグランドレベルの2つの収束状態を有する定電位発生回路と、
前記定電位発生回路の出力を一時的に電源電圧レベルに接続するスイッチ回路と、
前記定電位発生回路の出力する定電位に応じて内部電圧を発生する増幅回路と、
該増幅回路の動作基準端子と前記内部電圧の出力端子の電圧比を規定するフィードバック回路と、
前記定電位発生回路の出力を検出し、該出力が所定値以下の時には前記スイッチ回路を導通させ、前記出力が前記所定値以上の時には前記スイッチ回路を遮断する信号を発生する定電位レベル検出回路と、を備え、
前記定電位レベル検出回路は、
入力と出力が互いに接続された第1および第2のインバータを有するフリップ・フロップ回路と、
前記第1インバータの出力ノードをドレイン側とし、グランドをソース側として直列接続される2個の以上のNチャンネル・トランジスタと、
前記第2インバータの出力ノードをドレインとし、グランドをソースとして接続される設定用Nチャンネル・トランジスタと、を備え、
前記定電位発生回路の出力が、前記2個以上のNチャンネル・トランジスタのグランド側の1個を除く残りのゲートに接続され、
内部電圧発生停止信号が前記設定用Nチャンネル・トランジスタのゲートに印加され、
内部電圧発生停止信号の反転信号が、前記2個以上のNチャンネル・トランジスタのグランド側の1個のゲートに印加され、
前記第1インバータの出力ノードの信号の反転信号が、前記スイッチ回路に接続されることを特徴とする内部電圧発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000051336A JP4767386B2 (ja) | 2000-02-28 | 2000-02-28 | 内部電圧発生回路 |
US09/776,889 US6531914B2 (en) | 2000-02-28 | 2001-02-06 | Internal voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000051336A JP4767386B2 (ja) | 2000-02-28 | 2000-02-28 | 内部電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001242949A JP2001242949A (ja) | 2001-09-07 |
JP4767386B2 true JP4767386B2 (ja) | 2011-09-07 |
Family
ID=18572998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000051336A Expired - Fee Related JP4767386B2 (ja) | 2000-02-28 | 2000-02-28 | 内部電圧発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6531914B2 (ja) |
JP (1) | JP4767386B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542026B2 (en) * | 2001-08-15 | 2003-04-01 | Sun Microsystems, Inc. | Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link |
US6876249B2 (en) * | 2002-08-13 | 2005-04-05 | Semiconductor Components Industries, Llc | Circuit and method for a programmable reference voltage |
KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
US7038523B2 (en) | 2003-10-08 | 2006-05-02 | Infineon Technologies Ag | Voltage trimming circuit |
KR100684063B1 (ko) * | 2004-11-17 | 2007-02-16 | 삼성전자주식회사 | 조절가능한 기준전압 발생회로 |
KR100586555B1 (ko) * | 2005-01-17 | 2006-06-08 | 주식회사 하이닉스반도체 | 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로 |
KR100675886B1 (ko) * | 2005-03-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 전압레벨 검출회로 |
JP4861047B2 (ja) * | 2006-04-24 | 2012-01-25 | 株式会社東芝 | 電圧発生回路及びこれを備える半導体記憶装置 |
TWI338309B (en) * | 2006-07-17 | 2011-03-01 | Realtek Semiconductor Corp | Trimmer and related trimming method |
US7436246B2 (en) * | 2007-02-26 | 2008-10-14 | Ana Semiconductor | Pin number reduction circuit and methodology for mixed-signal IC, memory IC, and SOC |
JP2009003835A (ja) * | 2007-06-25 | 2009-01-08 | Oki Electric Ind Co Ltd | 基準電流発生装置 |
JP2011053957A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 参照電流生成回路 |
IT1400576B1 (it) * | 2010-06-17 | 2013-06-14 | St Microelectronics Grenoble 2 | Circuito integrato con dispositivo per la variazione del valore di un parametro operativo di un circuito elettronico e con lo stesso circuito elettronico. |
CN103328932B (zh) * | 2011-02-28 | 2015-08-05 | 富士电机株式会社 | 半导体集成电路及半导体物理量传感装置 |
KR101332102B1 (ko) * | 2012-05-14 | 2013-11-21 | 삼성전기주식회사 | 가변전원의 온도보상 전원전압 출력회로 및 그 방법 |
TWI646658B (zh) * | 2014-05-30 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9728231B1 (en) * | 2016-05-03 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method for data-writing |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
KR100190101B1 (ko) * | 1996-10-18 | 1999-06-01 | 윤종용 | 반도체 장치의 내부 전압 변환 회로 |
US5942809A (en) * | 1997-12-24 | 1999-08-24 | Oki Electric Industry Co., Ltd. | Method and apparatus for generating internal supply voltage |
JP3512332B2 (ja) * | 1998-04-07 | 2004-03-29 | 富士通株式会社 | 内部電圧発生回路 |
JP2000040394A (ja) * | 1998-07-21 | 2000-02-08 | Fujitsu Ltd | 半導体装置 |
JP3738280B2 (ja) * | 2000-01-31 | 2006-01-25 | 富士通株式会社 | 内部電源電圧生成回路 |
-
2000
- 2000-02-28 JP JP2000051336A patent/JP4767386B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-06 US US09/776,889 patent/US6531914B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20010017567A1 (en) | 2001-08-30 |
US6531914B2 (en) | 2003-03-11 |
JP2001242949A (ja) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767386B2 (ja) | 内部電圧発生回路 | |
US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
JP4648346B2 (ja) | 調整可能なトランジスタボディバイアス回路網 | |
US5534804A (en) | CMOS power-on reset circuit using hysteresis | |
US6147520A (en) | Integrated circuit having controlled impedance | |
JP3512332B2 (ja) | 内部電圧発生回路 | |
US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
JPH1188146A (ja) | レベルインターフェース回路 | |
US7808318B2 (en) | Data amplifying circuit controllable with swing level according to operation mode and output driver including the same | |
JP2000030450A5 (ja) | ||
JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
JPH08272467A (ja) | 基板電位発生回路 | |
US7057446B2 (en) | Reference voltage generating circuit and internal voltage generating circuit for controlling internal voltage level | |
US7932712B2 (en) | Current-mirror circuit | |
US7262638B2 (en) | Current sense amplifier | |
US20060181337A1 (en) | Digitally tunable high-current current reference with high PSRR | |
US6885250B1 (en) | Cascode amplifier circuit for generating and maintaining a fast, stable and accurate bit line voltage | |
US6522591B2 (en) | Semiconductor memory circuit | |
JP3855810B2 (ja) | 差動増幅回路 | |
US6788100B2 (en) | Resistor mirror | |
JPH02177724A (ja) | 出力バッファ回路 | |
WO2000046649A1 (en) | A current compensating bias generator and method therefor | |
JPH06252737A (ja) | トランジスタ・スイッチング | |
JP2927112B2 (ja) | テスト回路 | |
JPH0667739A (ja) | 半導体集積装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |