JP3738280B2 - 内部電源電圧生成回路 - Google Patents
内部電源電圧生成回路 Download PDFInfo
- Publication number
- JP3738280B2 JP3738280B2 JP2000022153A JP2000022153A JP3738280B2 JP 3738280 B2 JP3738280 B2 JP 3738280B2 JP 2000022153 A JP2000022153 A JP 2000022153A JP 2000022153 A JP2000022153 A JP 2000022153A JP 3738280 B2 JP3738280 B2 JP 3738280B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- power supply
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009966 trimming Methods 0.000 claims description 48
- 230000010363 phase shift Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、内部電源電圧生成回路に係り、特に半導体記憶装置において外部電源電圧を降圧させて生成した内部電源電圧を各内部回路に供給するのに好適な内部電源電圧生成回路に関するものである。
【０００２】
【従来の技術】
近年、半導体記憶装置においては、微細化及び低消費電力化が進み、その一つ手段として外部電源電圧を降圧させて生成した内部電源電圧を各内部回路の駆動電源としている。この内部電源電圧を生成する内部電源電圧生成回路は、一般に基準電位発生回路と降圧レギュレータとからなる。
【０００３】
基準電位発生回路は、外部装置から供給される外部電源電圧に対して所望電位の基準電圧を生成し、その生成した基準電圧を降圧レギュレータに出力する。降圧レギュレータは、この基準電圧と前記外部電源電圧を入力する。そして、降圧レギュレータは、基準電圧を制御信号として外部電源電圧を降圧して安定した内部電源電圧を生成する。降圧レギュレータは、生成した内部電源電圧を内部電源線を介して各種の内部回路の動作電源として供給する。
【０００４】
ところで、降圧レギュレータにて生成された内部電源電圧は、近年ますますレベルばらつきを極力小さくすることが要求されている。従って、降圧レギュレータは基準電圧に基づいて外部電源電圧を内部電源電圧に降圧することから、その降圧レギュレータに入力される基準電圧は、精度の高い所望の電位が基準電位発生回路から生成される必要がある。
【０００５】
しかしながら、基準電位発生回路は、数マイクロアンペア・オーダーの電流しか流していない微小電流回路であり、該回路を構成している各トランジスタの閾値は製造ばらつきの影響を受けて一様でない。従って、基準電圧はシビアにレベルがばらついてしまう。
【０００６】
そこで、基準電位発生回路と降圧レギュレータの間に内部リファレンス生成回路を設けた内部電源電圧生成回路が提案されている。この内部リファレンス生成回路は、製造ばらつきに基づくばらつきのある基準電圧を所望電位に調節した基準電圧（第２の基準電圧）にして降圧レギュレータに入力するものである。
【０００７】
図６は、その内部リファレンス生成回路を備えた内部電源電圧生成回路を示す。内部電源電圧生成回路５０は、基準電位発生回路５１、内部リファレンス生成回路５２及び降圧レギュレータ５３を備えている。
【０００８】
基準電位発生回路５１は、外部装置から供給される外部電源電圧Ｖｃｃに対して所望電位の第１の基準電圧Vflat1を生成し、その生成した第１の基準電圧Ｖflat1を内部リファレンス生成回路５２に出力する。内部リファレンス生成回路５２は、その第１の基準電圧Ｖflat1に基づいて第２の基準電圧Ｖflat2を生成する。
【０００９】
図７はその内部リファレンス生成回路５２の一例を示す。図７において、内部リファレンス生成回路５２は、差動アンプ５６、駆動ドライバ５７、トリミング回路５８及び位相補償回路５９を有してる。
【００１０】
差動アンプ５６は、図８に示すように、差動増幅部としての第１のＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）Ｑ１及び第２のＮＭＯＳトランジスタＱ２を有し、両ＮＭＯＳトランジスタＱ１，Ｑ２のソースは共通の電流制御用ＮＭＯＳトランジスタＱ３を介してグランド電圧が印加されているグランド電源線に接続されている。電流制御用ＮＭＯＳトランジスタＱ３のゲートは第１のＮＭＯＳトランジスタＱ１のゲートに接続されている。
【００１１】
又、両ＮＭＯＳトランジスタＱ１，Ｑ２のドレインは、それぞれＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）Ｑ４，Ｑ５を介して外部電源電圧Ｖｃｃが印加されている電源線に接続されている。ＰＭＯＳトランジスタＱ４，Ｑ５のゲートは、互いに接続されているとともに第２のＮＭＯＳトランジスタＱ２のドレインに接続されている。
【００１２】
第１のＮＭＯＳトランジスタＱ１のゲートには、前記基準電位発生回路５１からの第１の基準電圧Vflat1が入力される。第２のＮＭＯＳトランジスタＱ２のゲートには、トリミング回路５８からのフィードバック電圧Ｖｆが入力される。
【００１３】
第１のＮＭＯＳトランジスタＱ１のドレインは差動アンプ５６の出力端子であって、その出力端子が駆動ドライバ５７に接続されている。駆動ドライバ５７はＰＭＯＳトランジスタＱ６よりなり、ＰＭＯＳトランジスタＱ６のゲートに差動アンプ５６の出力電圧Ｖｏｕｔが入力される。ＰＭＯＳトランジスタＱ６のソースは外部電源電圧Ｖｃｃが印加されている電源線に接続され、ＰＭＯＳトランジスタＱ６のドレインは降圧レギュレータ５３に接続されている。そして、ＰＭＯＳトランジスタＱ６のドレイン電位が、第２の基準電圧Ｖflat2として降圧レギュレータ５３に入力される。
【００１４】
又、ＰＭＯＳトランジスタＱ６のドレインは、トリミング回路５８を介してグランド電源線に接続されている。トリミング回路５８は、４個の抵抗Ｒ１〜Ｒ４からなる分圧回路と、分圧回路の各抵抗Ｒ１〜Ｒ４間に一端がそれぞれ接続され他端がそれぞれ前記差動アンプ５６の第２のＮＭＯＳトランジスタＱ２のゲートに接続された３個のトランスファーゲートＧ１〜Ｇ３からなる選択回路からなる。そして、３個のトランスファーゲートＧ１〜Ｇ３のいずれか一つのトランスファーゲートが選択信号φ１〜φ３に基づいてオンされ、残る二つのトランスファーゲートがオフされる。そして、オンしたトランスファーゲートを介して該トランスファーゲートに接続された分圧回路の抵抗Ｒ１〜Ｒ４間に発生する分圧電圧がフィードバック電圧Ｖｆとして差動アンプ５６の非反転入力端子（第２のＮＭＯＳトランジスタＱ２のゲート）に出力される。
【００１５】
又、ＰＭＯＳトランジスタＱ６のドレインは、位相補償回路５９を介してグランド電源線に接続されている。位相補償回路５９は、抵抗Ｒ５及び容量Ｃ１とからなる。
【００１６】
このように構成した内部リファレンス生成回路によれば、差動アンプ５６はフィードバック電圧Ｖｆを第１の基準電圧Ｖflat1と同じレベルとなるように出力電圧のレベルを上下させ、第２の基準電圧Ｖflat2のレベルを調整する。つまり、出荷前にテスト試験において、製造ばらつき等によって基準電位発生回路５１の第１の基準電圧Ｖflat1がばらついて第２の基準電圧Ｖflat2が所定電位になっているかとどうかを検出する。そして、第２の基準電圧Ｖflat2が所定電位にならないことを検出したとき、第２の基準電圧Ｖflat2が所定電位となるように、３個のトランスファーゲートＧ１〜Ｇ３のいずれか一つのトランスファーゲートがオンさせてフィードバック電圧Ｖｆを調節すれば、第２の基準電圧Ｖflat2は所定電位に調整される。従って、降圧レギュレータ５３は、製造ばらつきが補償された第２の基準電圧Ｖflat2に基づいて精度の高い安定した内部電源電圧Ｖｄｄを生成することができる。
【００１７】
尚、ＰＭＯＳトランジスタＱ６のソースに接続された位相補償回路５９は、トリミング回路５８を介して差動アンプ５６に入力される選択されたフィードバック電圧Ｖｆの位相ズレに基づいて内部リファレンス生成回路５２が発振動作するのを防止する。
【００１８】
ところで、半導体記憶装置においては、前記内部電源電圧Ｖｄｄもそれぞれの用途において、別々の電位（例えば、周辺機能回路の電源と、メモリセル（コア）部回路の電源等）が用意されるようになってきている。つまり、半導体記憶装置は、プロセスの微細化に基づく耐圧問題や消費電力の問題、電源ノイズや降圧電位の設定レベルの種々の要因から、例えば入出力回路用内部電源電圧生成回路、周辺機能回路用内部電源電圧生成回路、メモリアレイ部用内部電源電圧生成回路等がそれぞれ独立して設けられるようになってきている。
【００１９】
図９は、そのための内部電源電圧生成回路の構成を示す。図９に示すように、複数個の降圧レギュレータ６１，６２，６３がそれぞれ設けられ、それに伴って１つの基準電位発生回路５１に対して複数個の内部リファレンス生成回路６４，６５，６６が設けられる。つまり、各内部リファレンス生成回路６４，６５，６６は、基準電位発生回路５１の第１の基準電圧Ｖflat1に対してそれぞれ第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cを生成する。そして、各降圧レギュレータ６１，６２，６３は、それぞれの第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cに基づいて内部電源電圧Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃをそれぞれ生成して対応する内部回路に供給する。
【００２０】
しかしながら、この場合、各内部電源電圧Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃに対してそれぞれ内部リファレンス生成回路６４，６５，６６が設けられることになり、その内部リファレンス生成回路が増加する分だけ回路規模が増大する。
【００２１】
そこで、図１０に示すように、１つの内部リファレンス生成回路６７にて、複数個の第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cを生成する方法が提案されている。詳述すると、駆動ドライバ５７を構成するＰＭＯＳトランジスタＱ６のドレイン電位を第２の基準電圧Ｖflat2aとして取り出す他に、トリミング回路５８の５個の抵抗Ｒ１１〜Ｒ１５よりなる分圧回路の分圧電圧をそれぞれの第２の基準電圧Ｖflat2b，Ｖflat2cとして取り出すものである。従って、１つの内部リファレンス生成回路６７にて複数個の第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cを生成することから、半導体記憶装置の回路規模を小型化することができる。
【００２２】
【発明が解決しようとする課題】
しかしながら、トリミング回路５８は、第１の基準電圧Ｖflat１のばらつきに基づいて３個のトランスファーゲートＧ１〜Ｇ３のうちの一つが選択される。従って、差動アンプ５６の非反転入力端子（ＮＭＯＳトランジスタＱ２のゲート）から見た負荷は、選択されるトランスファーゲートによって降圧レギュレータ６２，６３の負荷が加わることになり大きく変動する。この負荷の大きな変動は、発振防止の位相補償回路５９では補償することができず、内部リファレンス生成回路６７が発振する。
【００２３】
又、近年、半導体記憶装置においては、内部電源電圧Ｖｄｄ，Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃのレベルばらつきを極力小さくする傾向にある。そのためにレベルトリミングの精度が細かく、即ち、トリミング回路５８の分圧回路の抵抗の数が増加してきている。図１１は、そのトリミング回路７０を示す。図１１において、トリミング回路７０の分圧回路は１７個の抵抗Ｒａ１〜Ｒａ１７からなる。又、フィードバック電圧Ｖｆを選択する選択回路は、１６個のトランスファーゲートＧａ１〜Ｇａ１６から構成されている。
【００２４】
そして、トランスファーゲートＧａ１〜Ｇａ１６のいずれか一つを選択することによって、１６通りフィードバック電圧Ｖｆを選択することができる。従って、第１の基準電圧Ｖflat1のより細かなばらつきを調整でき、内部電源電圧Ｖｄｄ，Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃのレベルばらつきを小さくすることができる。しかしながら、分圧回路の抵抗及び選択回路のトランスファーゲートの数の増加に基づいて回路規模の増大を招いていた。しかも、１６個のトランスファーゲートＧａ１〜Ｇａ１６を選択するための信号線の増加を招き同様に回路規模の増大を招いていた。
【００２５】
本発明は、上記問題点を解消するためになされたものであって、その目的は回路規模を大きくすることもなく、しかも、フィードバック電圧の調整による負荷の変動を小さくでき精度の高い複数種類の内部電源電圧を生成することができる内部電源電圧生成回路を提供することある。
【００２６】
【課題を解決するための手段】
請求項１に記載の発明は、第１の基準電圧を所定の電圧に基づいて調整して第２の基準電圧を生成するレベルトリミング回路と、前記レベルトリミング回路に接続され、前記第２の基準電圧を用いて１つ以上の内部基準電圧を生成する基準電圧生成回路とを備え、前記レベルトリミング回路は、第１の抵抗、第２の抵抗、及び前記第１の抵抗と第２の抵抗との間に直列に接続されている、同一の抵抗値を有する複数の第３の抵抗で構成されており前記第２の基準電圧を分圧して複数の分圧電圧を生成する分圧回路と、前記第１の抵抗に並列に接続されており該第１の抵抗を短絡させる第１の短絡スイッチと、前記第２の抵抗に並列に接続されており該第２の抵抗を短絡させる第２の短絡スイッチとを有しており、外部の回路から出力される第１の信号に基づいて、前記第１の短絡スイッチ及び第２の短絡スイッチを相補的にオン・オフすることで前記第１の抵抗及び第２の抵抗の何れか一方を短絡させるとともに、外部の回路から出力される第２の信号に基づいて、前記複数の分圧電圧のうち何れか１つの分圧電圧を選択して前記所定の電圧として出力する。
【００２７】
請求項２に記載の発明は、前記レベルトリミング回路は、前記分圧回路からフィードバック電圧として出力される前記分圧電圧及び前記第１の基準電圧に基づいて差動出力電圧を生成する差動アンプと、該差動アンプに接続されており、前記差動出力電圧に応答して前記第２の基準電圧を生成する駆動ドライバとを更に有する。
【００２８】
請求項３に記載の発明は、前記レベルトリミング回路は、前記フィードバック電圧の位相ずれを補償する位相補償回路を更に有する。
【００２９】
請求項４に記載の発明は、前記第３の抵抗はｎ個の抵抗で構成されており、前記第１の抵抗及び第２の抵抗の抵抗値は、それぞれ前記第３の抵抗の抵抗値にｎ−１を乗じた値である。
【００３３】
【発明の実施の形態】
以下、本発明をシンクロナスＤＲＡＭに内蔵された内部電源電圧生成回路に具体化した一実施形態を図面に従って説明する。
【００３４】
図１は、複数個の内部電源電圧Ｖｄｄ１，Ｖｄｄ２，Ｖｄｄ３を生成する内部電源電圧生成回路１の構成を示すブロック回路図である。
内部電源電圧生成回路１は、基準電位発生回路２、内部リファレンス生成回路３及び複数（本実施形態では３個）の第１〜第３降圧レギュレータ４〜６を有している。基準電位発生回路２は、図６で示した従来の基準電位発生回路５１と同一の回路構成であって、図示しない外部装置から供給される外部電源電圧Ｖｃｃに対して第１の基準電圧Vflat1を生成する。その生成された第１の基準電圧Ｖflat1は内部リファレンス生成回路３に出力される。
【００３５】
内部リファレンス生成回路３は、レベルトリミング回路７と基準電圧生成回路８を備えている。レベルトリミング回路７は前記第１の基準電圧Vflat1を入力し、第１の基準電圧Vflat1を予め定めたレベルの第２の基準電圧Ｖflat2に調整し出力する。基準電圧生成回路８は、レベルトリミング回路７からの第２の基準電圧Ｖflat2を入力し、該第２の基準電圧Ｖflat2に基づいて第３の基準電圧としての３種類の第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cを生成する。
【００３６】
第１降圧レギュレータ４は、第１最終内部基準電圧Ｖflat3aを入力し、第１最終内部基準電圧Ｖflat3aを制御信号として外部電源電圧Ｖｃｃを降圧して安定した内部電源電圧Ｖｄｄ１を生成する。第２降圧レギュレータ５は、第２最終内部基準電圧Ｖflat3bを入力し、第２最終内部基準電圧Ｖflat3bを制御信号として外部電源電圧Ｖｃｃを降圧して安定した内部電源電圧Ｖｄｄ２を生成する。第３降圧レギュレータ６は、第３最終内部基準電圧Ｖflat3cを入力し、第３最終内部基準電圧Ｖflat3cを制御信号として外部電源電圧Ｖｃｃを降圧して安定した内部電源電圧Ｖｄｄ３を生成する。
【００３７】
次に、レベルトリミング回路７と基準電圧生成回路８を備えた内部リファレンス生成回路３の詳細を図２に従って説明する。
図２において、レベルトリミング回路７は、差動アンプ１１、駆動ドライバ１２、トリミング回路１３及び位相補償回路１４を有してる。
【００３８】
差動アンプ１１は、前記従来技術で説明した差動アンプ５６と同一構成であるのでその詳細を省略する。差動アンプ１１は、その反転（マイナス）入力端子に前記第１の基準電圧Ｖflat1を入力する。差動アンプ１１の出力端子は駆動ドライバ１２に接続されている。駆動ドライバ１２はＰＭＯＳトランジスタＱ１１よりなり、該ＰＭＯＳトランジスタＱ１１のゲートが前記差動アンプ１１の出力端子と接続されている。該ＰＭＯＳトランジスタＱ１１のソースが外部電源電圧Ｖｃｃが供給されている電源線に接続されている。そして、ＰＭＯＳトランジスタＱ１１のドレインは基準電圧生成回路８に接続され、そのドレイン電位が第２の基準電圧Ｖflat2として基準電圧生成回路８に入力される。
【００３９】
又、ＰＭＯＳトランジスタＱ１１のドレインは、トリミング回路１３を介してグランド電源線に接続されている。トリミング回路１３は、４個の抵抗Ｒ１１〜Ｒ１４からなる分圧回路と、分圧回路の各抵抗Ｒ１１〜Ｒ１４間に一端がそれぞれ接続され他端がそれぞれ前記差動アンプ１１の非反転（プラス）入力端子に接続された３個のトランスファーゲートＧ１１〜Ｇ１３からなる選択回路を有している。
【００４０】
３個のトランスファーゲートＧ１１〜Ｇ１３は、図示しない選択制御回路からの選択信号φ１〜φ３に基づいて、いずれか一つのトランスファーゲートがオンされ、残る二つのトランスファーゲートがオフされる。このオンしたトランスファーゲートを介して該トランスファーゲートに接続された分圧回路の抵抗Ｒ１１〜Ｒ１４間に発生する分圧電圧がフィードバック電圧Ｖｆ１として差動アンプ１１の非反転（プラス）入力端子に出力される。尚、選択制御回路からの選択信号φ１〜φ３は、内部テストモード信号などによって随時可変可能な制御信号、或いは、ＲＯＭなどの固定的な制御信号である。
【００４１】
そして、出荷前のテスト試験において、製造ばらつき等によって基準電位発生回路２の第１の基準電圧Ｖflat1がばらついて第２の基準電圧Ｖflat2が所定電位になっているか否かを検査する。検査の結果、第２の基準電圧Ｖflat2が所定電位になっていないとき、第２の基準電圧Ｖflat2が所定電位となるように、３個のトランスファーゲートＧ１１〜Ｇ１３のいずれか一つのトランスファーゲートがオンさせてフィードバック電圧Ｖｆ１を調節することにより、第２の基準電圧Ｖflat2は所定電位に調整されることになる。従って、基準電圧生成回路８には、製造ばらつきが補償された第２の基準電圧Ｖflat2が入力される。
【００４２】
又、ＰＭＯＳトランジスタＱ１１のドレインとグランド電源線との間には、位相補償回路１４が接続されている。位相補償回路１４は、抵抗Ｒ１５及び容量Ｃ２とからなり、トリミング回路１３を介して差動アンプ１１に入力される選択されたフィードバック電圧Ｖｆの位相ズレを補償してレベルトリミング回路７が発振動作するのを防止する。
【００４３】
レベルトリミング回路７が生成した第２の基準電圧Ｖflat2は、基準電圧生成回路８に入力される。基準電圧生成回路８は、差動アンプ２１、駆動ドライバ２２、分圧回路２３及び位相補償回路２４を有してる。
【００４４】
差動アンプ２１は、差動アンプ１１と同様に、前記従来技術で説明した差動アンプ５６と同一構成であるのでその詳細を省略する。差動アンプ２１は、その反転（マイナス）入力端子に前記第２の基準電圧Ｖflat2を入力する。差動アンプ２１の出力端子はＰＭＯＳトランジスタＱ１２よりなり駆動ドライバ２２に接続されている。該ＰＭＯＳトランジスタＱ１２のゲートが前記差動アンプ２１の出力端子と接続されている。該ＰＭＯＳトランジスタＱ１２のソースが外部電源電圧Ｖｃｃが供給されている電源線に接続されている。そして、ＰＭＯＳトランジスタＱ１２のドレインは第１降圧レギュレータ４に接続され、そのドレイン電位が第１最終内部基準電圧Ｖflat3aとして第１降圧レギュレータ４に入力される。
【００４５】
ＰＭＯＳトランジスタＱ１２のドレインとグランド電源線との間には分圧回路２３が接続されている。分圧回路２３は、４個の抵抗Ｒ２１〜Ｒ２４からなる。そして、抵抗Ｒ２１と抵抗Ｒ２２の接続点は、差動アンプ２１の非反転（プラス）入力端子に接続され、該入力端子にフィードバック電圧Ｖｆ２を入力するようになっている。又、抵抗Ｒ２２と抵抗Ｒ２３の接続点の分圧電圧は、第２最終内部基準電圧Ｖflat3bとして第２降圧レギュレータ５に入力される。さらに、抵抗Ｒ２３と抵抗Ｒ２４の接続点の分圧電圧は、第３最終内部基準電圧Ｖflat3cとして第３降圧レギュレータ６に入力される。
【００４６】
ところで、第１降圧レギュレータ４に入力される第１最終内部基準電圧Ｖflat3aが予め定められた電圧値になるように設定されていて、前記フィードバック電圧Ｖｆ２によって決定される。又、第２最終内部基準電圧Ｖflat3b及び第３最終内部基準電圧Ｖflat3cも予め定められた電圧値になるように設定されていて、前記第１最終内部基準電圧Ｖflat3aを分圧することによって生成される。
【００４７】
つまり、差動アンプ２１は、フィードバック電圧Ｖｆ２を第２の基準電圧Ｖflat2と同じレベルとなるように動作することから、
となる。
【００４８】
となる。
【００４９】
従って、各抵抗Ｒ２１〜Ｒ２４の抵抗値をそれぞれ予め設定することによって、所望の電圧値の第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cを、図３に示すように、基準電圧生成回路８から出力させることができる。
【００５０】
又、ＰＭＯＳトランジスタＱ１２のドレインとグランド電源線との間には、位相補償回路２４が接続されている。位相補償回路２４は、抵抗Ｒ２５及び容量Ｃ３とからなり、分圧回路２３を介して差動アンプ２１に入力される選択されたフィードバック電圧Ｖｆ２の位相ズレを補償して基準電圧生成回路８が発振動作するのを防止する。
【００５１】
次に、上記のように構成したレベルトリミング回路７と基準電圧生成回路８を備えた内部リファレンス生成回路３の特徴を以下に記載する。
（１）本実施形態の内部リファレンス生成回路３は、基準電圧生成回路８に設けた分圧回路２３によって、第１〜第３降圧レギュレータ４〜６のための第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cをそれぞれ生成するようにしたので、回路規模を小型化することができる。
【００５２】
（２）本実施形態の内部リファレンス生成回路３は、レベルトリミング回路７にて、ばらつく第１の基準電圧Ｖflat1を補償した第２の基準電圧Ｖflat2を生成したのち、該第２の基準電圧Ｖflat2を次段の基準電圧生成回路８に入力する。そして、基準電圧生成回路８において第１〜第３降圧レギュレータ４〜６のための第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cをそれぞれ生成するようにした。
【００５３】
つまり、レベルトリミング回路７の差動アンプ１１の非反転（プラス）入力端子から見た負荷は、選択されるトランスファーゲートＧ１１〜Ｇ１３によって第１〜第３降圧レギュレータ４〜６の負荷が加わることがない。従って、負荷の変動は小さく抑えられるため、位相補償回路１４によってレベルトリミング回路７での発振動作を防止することができる。
【００５４】
尚、基準電圧生成回路８の差動アンプ２１の非反転（プラス）入力端子から見た負荷は、第１〜第３降圧レギュレータ４〜６の負荷が見えるが、レベルトリミング回路７のようにトランスファーゲートＧ１１〜Ｇ１３が無いため、変動はない。従って、位相補償回路２４によって基準電圧生成回路８での発振動作を防止することができる。
【００５５】
（３）本実施形態では、基準電圧生成回路８において、差動アンプ２１を設け、その非反転（プラス）入力端子にフィードバック電圧Ｖｆ２を供給するようにした。つまり、第１最終内部基準電圧Ｖflat3aを分圧して得られるフィードバック電圧Ｖｆ２を適宜変更するだけで第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cの電圧値を適宜変更することができる。
【００５６】
（第２実施形態）
本実施形態は、上記第１実施形態の基準電圧生成回路に特徴を有するため、説明の便宜上、基準電圧生成回路について詳細に説明する。
【００５７】
図４は、本実施形態の内部リファレンス生成回路３を説明するための回路図を示す。図４に示すように、本実施形態の基準電圧生成回路３１は、４個の抵抗Ｒ３１〜Ｒ３４からなる分圧回路３２にて構成され、第１実施形態の差動アンプ２１、駆動ドライバ２２及び位相補償回路２４に相当するものを無くした構成にしたものである。この場合、最も高電電位の第１降圧レギュレータ４〜６のための第１最終内部基準電圧Ｖflat3aは、レベルトリミング回路７にて生成された第２の基準電圧Ｖflat2となり、第２の基準電圧Ｖflat2より高い電位の第１最終内部基準電圧Ｖflat3aを得ることはできない。
【００５８】
このように、構成することによっても、上記した第１実施形態で説明した内部リファレンス生成回路３の（１）及び（２）の特徴を有するとともに、差動アンプ２１、駆動ドライバ２２及び位相補償回路２４を省略した分だけ回路規模をさらに小型化することができる。
【００５９】
（第３実施形態）
本実施形態は、上記第１実施形態のレベルトリミング回路に特徴を有するため、説明の便宜上、レベルトリミング回路について詳細に説明する。
【００６０】
図５は、本実施形態の内部リファレンス生成回路３のレベルトリミング回路７を説明するための回路図を示す。図５に示すように、本実施形態のレベルトリミング回路７のトリミング回路３３を構成する分圧回路は１１個の抵抗Ｒ４０〜Ｒ５０からなる。そして、最も駆動ドライバ１２側の第１の抵抗としての抵抗Ｒ４０及び最もグランド電源線側の第２の抵抗としての抵抗Ｒ５０を除く９個の第３の抵抗としての抵抗Ｒ４１〜Ｒ４９の抵抗値は、全て同じ抵抗値である。尚、抵抗Ｒ４０及び抵抗Ｒ５０の抵抗値は、各抵抗Ｒ４１〜Ｒ４９の抵抗値の８倍の値である。
【００６１】
又、フィードバック電圧Ｖｆ１を選択する選択回路は、８個のトランスファーゲートＧ２１〜Ｇ２８と、短絡スイッチとしてのＰＭＯＳトランジスタＴＰ１及びＮＭＯＳトランジスタＴＮ１とから構成されている。トランスファーゲートＧ２１〜Ｇ２８は、抵抗Ｒ４１〜Ｒ４９の各接続点と、差動アンプ１１の非反転（プラス）入力端子との間にそれぞれ接続される。そして、トランスファーゲートＧ２１〜Ｇ２８のいずれ一つが図示しない選択制御回路からの選択信号φ１〜φ８に基づいて選択され、その選択されたトランスファーゲートを介して入力される分圧電圧がフィードバック電圧Ｖｆ１として差動アンプ１１の非反転（プラス）入力端子に入力される。尚、選択制御回路からの選択信号φ１〜φ８は、内部テストモード信号などによって随時可変可能な制御信号、或いは、ＲＯＭなどの固定的な制御信号である。
【００６２】
ＰＭＯＳトランジスタＴＰ１は最も駆動ドライバ１２側の抵抗Ｒ４０と並列に接続され、ＮＭＯＳトランジスタＴＮ１は最もグランド電源線側の抵抗Ｒ５０と並列に接続されている。ＰＭＯＳトランジスタＴＰ１及びＮＭＯＳトランジスタＴＮ１のゲートは、同じく図示しない選択制御回路からのモード選択信号fazを入力する。従って、モード選択信号fazがＨレベルの時（以下、第１モードという）、ＰＭＯＳトランジスタＴＰ１がオフし、ＮＭＯＳトランジスタＴＮ１がオンする。モード選択信号fazがＬレベルの時（以下、第２モードという）、ＰＭＯＳトランジスタＴＰ１がオンし、ＮＭＯＳトランジスタＴＮ１がオフする。
【００６３】
つまり、第１モードにすると、８・Ｖflat2／１７ボルトからＶflat2／１７ボルトの間において、フィードバック電圧Ｖｆ１はトランスファーゲートＧ２１〜Ｇ２８により８通りのフィードバック電圧を得る。又、第２モードにすると、１６・Ｖflat2／１７ボルトから９・Ｖflat2／１７ボルトの間において、フィードバック電圧Ｖｆ１はトランスファーゲートＧ２１〜Ｇ２８により８通りのフィードバック電圧を得る。
【００６４】
従って、モード選択信号faz及び選択信号φ１〜φ８に基づいて、１６通りのフィードバック電圧Ｖｆ１を選択することができ、第１の基準電圧Ｖflat1のより細かなばらつきを調整でき、より精度の高い第２の基準電圧Ｖflat2を生成することができる。
【００６５】
しかも、トリミング回路３３を構成する分圧回路中の抵抗素子の数及び選択回路中のトランスファーゲートの数並びに選択信号φ１〜φ８の信号線の数は、前記した図１１に示す従来の内部リファレンス生成回路５２に比べ、遥かに少なくすることがてき、回路規模の小型化をさらに図ることができる。
【００６６】
尚、本実施形態では、抵抗Ｒ４１〜Ｒ４９の抵抗値を全て同じ抵抗値とし、抵抗Ｒ４０及び抵抗Ｒ５０の抵抗値を各抵抗Ｒ４１〜Ｒ４９の抵抗値の８倍の値としてたが、これに限定されるものではなく、抵抗Ｒ４０〜Ｒ５０を適宜変更して実施してもよい。
【００６７】
発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
・図５に示す第３実施形態で説明したレベルトリミング回路７と図４に示す第２実施形態で説明した基準電圧生成回路３１とで内部リファレンス生成回路３を構成しててもよい。この場合、回路規模をさらに小型化することができることになる。
【００６８】
・各実施形態の内部電源電圧生成回路は、シンクロナスＤＲＡＭに内蔵された内部電源電圧生成回路に具体化したが、その他の半導体記憶装置及び半導体記憶装置以外の半導体装置の内部電源電圧生成回路に具体化してもよい。
【００６９】
・第１実施形態では、第１〜第３降圧レギュレータ４〜６に対して３種類の第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cを生成したが、降圧レギュレータの数は特に限定されるものではなく、１つ又は２つでもよい。さらに４つ以上でもよい。
【００７０】
【発明の効果】
本願請求項に係る発明によれば、回路規模を小さくできしかも負荷の変動を小さくでき精度の高い複数の内部電源電圧を生成することができる効果を有する。
【図面の簡単な説明】
【図１】第１実施形態の内部電源生成回路を説明するためのブロック回路図
【図２】第１実施形態の内部リファレンス生成回路の回路図
【図３】各基準電圧の電位の遷移図
【図４】第２実施形態の基準電圧生成回路を説明するための回路図
【図５】第３実施形態のレベルトリミング回路を説明するための回路図
【図６】従来の内部電源電圧生成回路を説明するためのブロック回路図
【図７】従来の内部リファレンス生成回路の回路図
【図８】差動アンプの回路図
【図９】従来の内部電源電圧生成回路を説明するためのブロック回路図
【図１０】従来の内部リファレンス生成回路の回路図
【図１１】従来の内部リファレンス生成回路の回路図
【符号の説明】
１ 内部電源電圧生成回路
２ 基準電圧発生回路
３ 内部リファレンス生成回路
４ 第１降圧レギュレータ
５ 第２降圧レギュレータ
６ 第３降圧レギュレータ
７ レベルトリミング回路
８ 基準電圧生成回路
１１ 差動アンプ
１２ 駆動ドライバ
１３ トリミング回路
１４ 位相補償回路
２１ 差動アンプ
２２ 駆動ドライバ
２３ 分圧回路
３１ 基準電圧生成回路
３２ 分圧回路
３３ トリミング回路
Ｖｄｄ１，Ｖｄｄ２，Ｖｄｄ３ 内部電源電圧
Ｖｆ１ フィードバック電圧
Ｖflat1 第１の基準電圧
Ｖflat2 第２の基準電圧
Ｖflat3a 第３の基準電圧としての第１最終内部基準電圧
Ｖflat3b 第３の基準電圧としての第２最終内部基準電圧
Ｖflat3c 第３の基準電圧としての第２最終内部基準電圧
Ｒ１１〜Ｒ１４ 分圧回路を構成する抵抗
Ｒ２１〜Ｒ２４ 分圧回路を構成する抵抗
Ｒ３１〜Ｒ３４ 分圧回路を構成する抵抗
Ｒ４０〜Ｒ５０ 抵抗分圧回路を構成する抵抗
Ｇ１１〜Ｇ１３ 選択回路を構成するトランスファーゲート
Ｇ２１〜Ｇ２８ 選択回路を構成するトランスファーゲート
ＴＰ１ 短絡スイッチとしてのＰＭＯＳトランジスタ
ＴＮ１ 短絡スイッチとしてのＮＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、内部電源電圧生成回路に係り、特に半導体記憶装置において外部電源電圧を降圧させて生成した内部電源電圧を各内部回路に供給するのに好適な内部電源電圧生成回路に関するものである。
【０００２】
【従来の技術】
近年、半導体記憶装置においては、微細化及び低消費電力化が進み、その一つ手段として外部電源電圧を降圧させて生成した内部電源電圧を各内部回路の駆動電源としている。この内部電源電圧を生成する内部電源電圧生成回路は、一般に基準電位発生回路と降圧レギュレータとからなる。
【０００３】
基準電位発生回路は、外部装置から供給される外部電源電圧に対して所望電位の基準電圧を生成し、その生成した基準電圧を降圧レギュレータに出力する。降圧レギュレータは、この基準電圧と前記外部電源電圧を入力する。そして、降圧レギュレータは、基準電圧を制御信号として外部電源電圧を降圧して安定した内部電源電圧を生成する。降圧レギュレータは、生成した内部電源電圧を内部電源線を介して各種の内部回路の動作電源として供給する。
【０００４】
ところで、降圧レギュレータにて生成された内部電源電圧は、近年ますますレベルばらつきを極力小さくすることが要求されている。従って、降圧レギュレータは基準電圧に基づいて外部電源電圧を内部電源電圧に降圧することから、その降圧レギュレータに入力される基準電圧は、精度の高い所望の電位が基準電位発生回路から生成される必要がある。
【０００５】
しかしながら、基準電位発生回路は、数マイクロアンペア・オーダーの電流しか流していない微小電流回路であり、該回路を構成している各トランジスタの閾値は製造ばらつきの影響を受けて一様でない。従って、基準電圧はシビアにレベルがばらついてしまう。
【０００６】
そこで、基準電位発生回路と降圧レギュレータの間に内部リファレンス生成回路を設けた内部電源電圧生成回路が提案されている。この内部リファレンス生成回路は、製造ばらつきに基づくばらつきのある基準電圧を所望電位に調節した基準電圧（第２の基準電圧）にして降圧レギュレータに入力するものである。
【０００７】
図６は、その内部リファレンス生成回路を備えた内部電源電圧生成回路を示す。内部電源電圧生成回路５０は、基準電位発生回路５１、内部リファレンス生成回路５２及び降圧レギュレータ５３を備えている。
【０００８】
基準電位発生回路５１は、外部装置から供給される外部電源電圧Ｖｃｃに対して所望電位の第１の基準電圧Vflat1を生成し、その生成した第１の基準電圧Ｖflat1を内部リファレンス生成回路５２に出力する。内部リファレンス生成回路５２は、その第１の基準電圧Ｖflat1に基づいて第２の基準電圧Ｖflat2を生成する。
【０００９】
図７はその内部リファレンス生成回路５２の一例を示す。図７において、内部リファレンス生成回路５２は、差動アンプ５６、駆動ドライバ５７、トリミング回路５８及び位相補償回路５９を有してる。
【００１０】
差動アンプ５６は、図８に示すように、差動増幅部としての第１のＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）Ｑ１及び第２のＮＭＯＳトランジスタＱ２を有し、両ＮＭＯＳトランジスタＱ１，Ｑ２のソースは共通の電流制御用ＮＭＯＳトランジスタＱ３を介してグランド電圧が印加されているグランド電源線に接続されている。電流制御用ＮＭＯＳトランジスタＱ３のゲートは第１のＮＭＯＳトランジスタＱ１のゲートに接続されている。
【００１１】
又、両ＮＭＯＳトランジスタＱ１，Ｑ２のドレインは、それぞれＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）Ｑ４，Ｑ５を介して外部電源電圧Ｖｃｃが印加されている電源線に接続されている。ＰＭＯＳトランジスタＱ４，Ｑ５のゲートは、互いに接続されているとともに第２のＮＭＯＳトランジスタＱ２のドレインに接続されている。
【００１２】
第１のＮＭＯＳトランジスタＱ１のゲートには、前記基準電位発生回路５１からの第１の基準電圧Vflat1が入力される。第２のＮＭＯＳトランジスタＱ２のゲートには、トリミング回路５８からのフィードバック電圧Ｖｆが入力される。
【００１３】
第１のＮＭＯＳトランジスタＱ１のドレインは差動アンプ５６の出力端子であって、その出力端子が駆動ドライバ５７に接続されている。駆動ドライバ５７はＰＭＯＳトランジスタＱ６よりなり、ＰＭＯＳトランジスタＱ６のゲートに差動アンプ５６の出力電圧Ｖｏｕｔが入力される。ＰＭＯＳトランジスタＱ６のソースは外部電源電圧Ｖｃｃが印加されている電源線に接続され、ＰＭＯＳトランジスタＱ６のドレインは降圧レギュレータ５３に接続されている。そして、ＰＭＯＳトランジスタＱ６のドレイン電位が、第２の基準電圧Ｖflat2として降圧レギュレータ５３に入力される。
【００１４】
又、ＰＭＯＳトランジスタＱ６のドレインは、トリミング回路５８を介してグランド電源線に接続されている。トリミング回路５８は、４個の抵抗Ｒ１〜Ｒ４からなる分圧回路と、分圧回路の各抵抗Ｒ１〜Ｒ４間に一端がそれぞれ接続され他端がそれぞれ前記差動アンプ５６の第２のＮＭＯＳトランジスタＱ２のゲートに接続された３個のトランスファーゲートＧ１〜Ｇ３からなる選択回路からなる。そして、３個のトランスファーゲートＧ１〜Ｇ３のいずれか一つのトランスファーゲートが選択信号φ１〜φ３に基づいてオンされ、残る二つのトランスファーゲートがオフされる。そして、オンしたトランスファーゲートを介して該トランスファーゲートに接続された分圧回路の抵抗Ｒ１〜Ｒ４間に発生する分圧電圧がフィードバック電圧Ｖｆとして差動アンプ５６の非反転入力端子（第２のＮＭＯＳトランジスタＱ２のゲート）に出力される。
【００１５】
又、ＰＭＯＳトランジスタＱ６のドレインは、位相補償回路５９を介してグランド電源線に接続されている。位相補償回路５９は、抵抗Ｒ５及び容量Ｃ１とからなる。
【００１６】
このように構成した内部リファレンス生成回路によれば、差動アンプ５６はフィードバック電圧Ｖｆを第１の基準電圧Ｖflat1と同じレベルとなるように出力電圧のレベルを上下させ、第２の基準電圧Ｖflat2のレベルを調整する。つまり、出荷前にテスト試験において、製造ばらつき等によって基準電位発生回路５１の第１の基準電圧Ｖflat1がばらついて第２の基準電圧Ｖflat2が所定電位になっているかとどうかを検出する。そして、第２の基準電圧Ｖflat2が所定電位にならないことを検出したとき、第２の基準電圧Ｖflat2が所定電位となるように、３個のトランスファーゲートＧ１〜Ｇ３のいずれか一つのトランスファーゲートがオンさせてフィードバック電圧Ｖｆを調節すれば、第２の基準電圧Ｖflat2は所定電位に調整される。従って、降圧レギュレータ５３は、製造ばらつきが補償された第２の基準電圧Ｖflat2に基づいて精度の高い安定した内部電源電圧Ｖｄｄを生成することができる。
【００１７】
尚、ＰＭＯＳトランジスタＱ６のソースに接続された位相補償回路５９は、トリミング回路５８を介して差動アンプ５６に入力される選択されたフィードバック電圧Ｖｆの位相ズレに基づいて内部リファレンス生成回路５２が発振動作するのを防止する。
【００１８】
ところで、半導体記憶装置においては、前記内部電源電圧Ｖｄｄもそれぞれの用途において、別々の電位（例えば、周辺機能回路の電源と、メモリセル（コア）部回路の電源等）が用意されるようになってきている。つまり、半導体記憶装置は、プロセスの微細化に基づく耐圧問題や消費電力の問題、電源ノイズや降圧電位の設定レベルの種々の要因から、例えば入出力回路用内部電源電圧生成回路、周辺機能回路用内部電源電圧生成回路、メモリアレイ部用内部電源電圧生成回路等がそれぞれ独立して設けられるようになってきている。
【００１９】
図９は、そのための内部電源電圧生成回路の構成を示す。図９に示すように、複数個の降圧レギュレータ６１，６２，６３がそれぞれ設けられ、それに伴って１つの基準電位発生回路５１に対して複数個の内部リファレンス生成回路６４，６５，６６が設けられる。つまり、各内部リファレンス生成回路６４，６５，６６は、基準電位発生回路５１の第１の基準電圧Ｖflat1に対してそれぞれ第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cを生成する。そして、各降圧レギュレータ６１，６２，６３は、それぞれの第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cに基づいて内部電源電圧Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃをそれぞれ生成して対応する内部回路に供給する。
【００２０】
しかしながら、この場合、各内部電源電圧Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃに対してそれぞれ内部リファレンス生成回路６４，６５，６６が設けられることになり、その内部リファレンス生成回路が増加する分だけ回路規模が増大する。
【００２１】
そこで、図１０に示すように、１つの内部リファレンス生成回路６７にて、複数個の第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cを生成する方法が提案されている。詳述すると、駆動ドライバ５７を構成するＰＭＯＳトランジスタＱ６のドレイン電位を第２の基準電圧Ｖflat2aとして取り出す他に、トリミング回路５８の５個の抵抗Ｒ１１〜Ｒ１５よりなる分圧回路の分圧電圧をそれぞれの第２の基準電圧Ｖflat2b，Ｖflat2cとして取り出すものである。従って、１つの内部リファレンス生成回路６７にて複数個の第２の基準電圧Ｖflat2a，Ｖflat2b，Ｖflat2cを生成することから、半導体記憶装置の回路規模を小型化することができる。
【００２２】
【発明が解決しようとする課題】
しかしながら、トリミング回路５８は、第１の基準電圧Ｖflat１のばらつきに基づいて３個のトランスファーゲートＧ１〜Ｇ３のうちの一つが選択される。従って、差動アンプ５６の非反転入力端子（ＮＭＯＳトランジスタＱ２のゲート）から見た負荷は、選択されるトランスファーゲートによって降圧レギュレータ６２，６３の負荷が加わることになり大きく変動する。この負荷の大きな変動は、発振防止の位相補償回路５９では補償することができず、内部リファレンス生成回路６７が発振する。
【００２３】
又、近年、半導体記憶装置においては、内部電源電圧Ｖｄｄ，Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃのレベルばらつきを極力小さくする傾向にある。そのためにレベルトリミングの精度が細かく、即ち、トリミング回路５８の分圧回路の抵抗の数が増加してきている。図１１は、そのトリミング回路７０を示す。図１１において、トリミング回路７０の分圧回路は１７個の抵抗Ｒａ１〜Ｒａ１７からなる。又、フィードバック電圧Ｖｆを選択する選択回路は、１６個のトランスファーゲートＧａ１〜Ｇａ１６から構成されている。
【００２４】
そして、トランスファーゲートＧａ１〜Ｇａ１６のいずれか一つを選択することによって、１６通りフィードバック電圧Ｖｆを選択することができる。従って、第１の基準電圧Ｖflat1のより細かなばらつきを調整でき、内部電源電圧Ｖｄｄ，Ｖｄｄａ，Ｖｄｄｂ，Ｖｄｄｃのレベルばらつきを小さくすることができる。しかしながら、分圧回路の抵抗及び選択回路のトランスファーゲートの数の増加に基づいて回路規模の増大を招いていた。しかも、１６個のトランスファーゲートＧａ１〜Ｇａ１６を選択するための信号線の増加を招き同様に回路規模の増大を招いていた。
【００２５】
本発明は、上記問題点を解消するためになされたものであって、その目的は回路規模を大きくすることもなく、しかも、フィードバック電圧の調整による負荷の変動を小さくでき精度の高い複数種類の内部電源電圧を生成することができる内部電源電圧生成回路を提供することある。
【００２６】
【課題を解決するための手段】
請求項１に記載の発明は、第１の基準電圧を所定の電圧に基づいて調整して第２の基準電圧を生成するレベルトリミング回路と、前記レベルトリミング回路に接続され、前記第２の基準電圧を用いて１つ以上の内部基準電圧を生成する基準電圧生成回路とを備え、前記レベルトリミング回路は、第１の抵抗、第２の抵抗、及び前記第１の抵抗と第２の抵抗との間に直列に接続されている、同一の抵抗値を有する複数の第３の抵抗で構成されており前記第２の基準電圧を分圧して複数の分圧電圧を生成する分圧回路と、前記第１の抵抗に並列に接続されており該第１の抵抗を短絡させる第１の短絡スイッチと、前記第２の抵抗に並列に接続されており該第２の抵抗を短絡させる第２の短絡スイッチとを有しており、外部の回路から出力される第１の信号に基づいて、前記第１の短絡スイッチ及び第２の短絡スイッチを相補的にオン・オフすることで前記第１の抵抗及び第２の抵抗の何れか一方を短絡させるとともに、外部の回路から出力される第２の信号に基づいて、前記複数の分圧電圧のうち何れか１つの分圧電圧を選択して前記所定の電圧として出力する。
【００２７】
請求項２に記載の発明は、前記レベルトリミング回路は、前記分圧回路からフィードバック電圧として出力される前記分圧電圧及び前記第１の基準電圧に基づいて差動出力電圧を生成する差動アンプと、該差動アンプに接続されており、前記差動出力電圧に応答して前記第２の基準電圧を生成する駆動ドライバとを更に有する。
【００２８】
請求項３に記載の発明は、前記レベルトリミング回路は、前記フィードバック電圧の位相ずれを補償する位相補償回路を更に有する。
【００２９】
請求項４に記載の発明は、前記第３の抵抗はｎ個の抵抗で構成されており、前記第１の抵抗及び第２の抵抗の抵抗値は、それぞれ前記第３の抵抗の抵抗値にｎ−１を乗じた値である。
【００３３】
【発明の実施の形態】
以下、本発明をシンクロナスＤＲＡＭに内蔵された内部電源電圧生成回路に具体化した一実施形態を図面に従って説明する。
【００３４】
図１は、複数個の内部電源電圧Ｖｄｄ１，Ｖｄｄ２，Ｖｄｄ３を生成する内部電源電圧生成回路１の構成を示すブロック回路図である。
内部電源電圧生成回路１は、基準電位発生回路２、内部リファレンス生成回路３及び複数（本実施形態では３個）の第１〜第３降圧レギュレータ４〜６を有している。基準電位発生回路２は、図６で示した従来の基準電位発生回路５１と同一の回路構成であって、図示しない外部装置から供給される外部電源電圧Ｖｃｃに対して第１の基準電圧Vflat1を生成する。その生成された第１の基準電圧Ｖflat1は内部リファレンス生成回路３に出力される。
【００３５】
内部リファレンス生成回路３は、レベルトリミング回路７と基準電圧生成回路８を備えている。レベルトリミング回路７は前記第１の基準電圧Vflat1を入力し、第１の基準電圧Vflat1を予め定めたレベルの第２の基準電圧Ｖflat2に調整し出力する。基準電圧生成回路８は、レベルトリミング回路７からの第２の基準電圧Ｖflat2を入力し、該第２の基準電圧Ｖflat2に基づいて第３の基準電圧としての３種類の第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cを生成する。
【００３６】
第１降圧レギュレータ４は、第１最終内部基準電圧Ｖflat3aを入力し、第１最終内部基準電圧Ｖflat3aを制御信号として外部電源電圧Ｖｃｃを降圧して安定した内部電源電圧Ｖｄｄ１を生成する。第２降圧レギュレータ５は、第２最終内部基準電圧Ｖflat3bを入力し、第２最終内部基準電圧Ｖflat3bを制御信号として外部電源電圧Ｖｃｃを降圧して安定した内部電源電圧Ｖｄｄ２を生成する。第３降圧レギュレータ６は、第３最終内部基準電圧Ｖflat3cを入力し、第３最終内部基準電圧Ｖflat3cを制御信号として外部電源電圧Ｖｃｃを降圧して安定した内部電源電圧Ｖｄｄ３を生成する。
【００３７】
次に、レベルトリミング回路７と基準電圧生成回路８を備えた内部リファレンス生成回路３の詳細を図２に従って説明する。
図２において、レベルトリミング回路７は、差動アンプ１１、駆動ドライバ１２、トリミング回路１３及び位相補償回路１４を有してる。
【００３８】
差動アンプ１１は、前記従来技術で説明した差動アンプ５６と同一構成であるのでその詳細を省略する。差動アンプ１１は、その反転（マイナス）入力端子に前記第１の基準電圧Ｖflat1を入力する。差動アンプ１１の出力端子は駆動ドライバ１２に接続されている。駆動ドライバ１２はＰＭＯＳトランジスタＱ１１よりなり、該ＰＭＯＳトランジスタＱ１１のゲートが前記差動アンプ１１の出力端子と接続されている。該ＰＭＯＳトランジスタＱ１１のソースが外部電源電圧Ｖｃｃが供給されている電源線に接続されている。そして、ＰＭＯＳトランジスタＱ１１のドレインは基準電圧生成回路８に接続され、そのドレイン電位が第２の基準電圧Ｖflat2として基準電圧生成回路８に入力される。
【００３９】
又、ＰＭＯＳトランジスタＱ１１のドレインは、トリミング回路１３を介してグランド電源線に接続されている。トリミング回路１３は、４個の抵抗Ｒ１１〜Ｒ１４からなる分圧回路と、分圧回路の各抵抗Ｒ１１〜Ｒ１４間に一端がそれぞれ接続され他端がそれぞれ前記差動アンプ１１の非反転（プラス）入力端子に接続された３個のトランスファーゲートＧ１１〜Ｇ１３からなる選択回路を有している。
【００４０】
３個のトランスファーゲートＧ１１〜Ｇ１３は、図示しない選択制御回路からの選択信号φ１〜φ３に基づいて、いずれか一つのトランスファーゲートがオンされ、残る二つのトランスファーゲートがオフされる。このオンしたトランスファーゲートを介して該トランスファーゲートに接続された分圧回路の抵抗Ｒ１１〜Ｒ１４間に発生する分圧電圧がフィードバック電圧Ｖｆ１として差動アンプ１１の非反転（プラス）入力端子に出力される。尚、選択制御回路からの選択信号φ１〜φ３は、内部テストモード信号などによって随時可変可能な制御信号、或いは、ＲＯＭなどの固定的な制御信号である。
【００４１】
そして、出荷前のテスト試験において、製造ばらつき等によって基準電位発生回路２の第１の基準電圧Ｖflat1がばらついて第２の基準電圧Ｖflat2が所定電位になっているか否かを検査する。検査の結果、第２の基準電圧Ｖflat2が所定電位になっていないとき、第２の基準電圧Ｖflat2が所定電位となるように、３個のトランスファーゲートＧ１１〜Ｇ１３のいずれか一つのトランスファーゲートがオンさせてフィードバック電圧Ｖｆ１を調節することにより、第２の基準電圧Ｖflat2は所定電位に調整されることになる。従って、基準電圧生成回路８には、製造ばらつきが補償された第２の基準電圧Ｖflat2が入力される。
【００４２】
又、ＰＭＯＳトランジスタＱ１１のドレインとグランド電源線との間には、位相補償回路１４が接続されている。位相補償回路１４は、抵抗Ｒ１５及び容量Ｃ２とからなり、トリミング回路１３を介して差動アンプ１１に入力される選択されたフィードバック電圧Ｖｆの位相ズレを補償してレベルトリミング回路７が発振動作するのを防止する。
【００４３】
レベルトリミング回路７が生成した第２の基準電圧Ｖflat2は、基準電圧生成回路８に入力される。基準電圧生成回路８は、差動アンプ２１、駆動ドライバ２２、分圧回路２３及び位相補償回路２４を有してる。
【００４４】
差動アンプ２１は、差動アンプ１１と同様に、前記従来技術で説明した差動アンプ５６と同一構成であるのでその詳細を省略する。差動アンプ２１は、その反転（マイナス）入力端子に前記第２の基準電圧Ｖflat2を入力する。差動アンプ２１の出力端子はＰＭＯＳトランジスタＱ１２よりなり駆動ドライバ２２に接続されている。該ＰＭＯＳトランジスタＱ１２のゲートが前記差動アンプ２１の出力端子と接続されている。該ＰＭＯＳトランジスタＱ１２のソースが外部電源電圧Ｖｃｃが供給されている電源線に接続されている。そして、ＰＭＯＳトランジスタＱ１２のドレインは第１降圧レギュレータ４に接続され、そのドレイン電位が第１最終内部基準電圧Ｖflat3aとして第１降圧レギュレータ４に入力される。
【００４５】
ＰＭＯＳトランジスタＱ１２のドレインとグランド電源線との間には分圧回路２３が接続されている。分圧回路２３は、４個の抵抗Ｒ２１〜Ｒ２４からなる。そして、抵抗Ｒ２１と抵抗Ｒ２２の接続点は、差動アンプ２１の非反転（プラス）入力端子に接続され、該入力端子にフィードバック電圧Ｖｆ２を入力するようになっている。又、抵抗Ｒ２２と抵抗Ｒ２３の接続点の分圧電圧は、第２最終内部基準電圧Ｖflat3bとして第２降圧レギュレータ５に入力される。さらに、抵抗Ｒ２３と抵抗Ｒ２４の接続点の分圧電圧は、第３最終内部基準電圧Ｖflat3cとして第３降圧レギュレータ６に入力される。
【００４６】
ところで、第１降圧レギュレータ４に入力される第１最終内部基準電圧Ｖflat3aが予め定められた電圧値になるように設定されていて、前記フィードバック電圧Ｖｆ２によって決定される。又、第２最終内部基準電圧Ｖflat3b及び第３最終内部基準電圧Ｖflat3cも予め定められた電圧値になるように設定されていて、前記第１最終内部基準電圧Ｖflat3aを分圧することによって生成される。
【００４７】
つまり、差動アンプ２１は、フィードバック電圧Ｖｆ２を第２の基準電圧Ｖflat2と同じレベルとなるように動作することから、
【００４８】
【００４９】
従って、各抵抗Ｒ２１〜Ｒ２４の抵抗値をそれぞれ予め設定することによって、所望の電圧値の第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cを、図３に示すように、基準電圧生成回路８から出力させることができる。
【００５０】
又、ＰＭＯＳトランジスタＱ１２のドレインとグランド電源線との間には、位相補償回路２４が接続されている。位相補償回路２４は、抵抗Ｒ２５及び容量Ｃ３とからなり、分圧回路２３を介して差動アンプ２１に入力される選択されたフィードバック電圧Ｖｆ２の位相ズレを補償して基準電圧生成回路８が発振動作するのを防止する。
【００５１】
次に、上記のように構成したレベルトリミング回路７と基準電圧生成回路８を備えた内部リファレンス生成回路３の特徴を以下に記載する。
（１）本実施形態の内部リファレンス生成回路３は、基準電圧生成回路８に設けた分圧回路２３によって、第１〜第３降圧レギュレータ４〜６のための第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cをそれぞれ生成するようにしたので、回路規模を小型化することができる。
【００５２】
（２）本実施形態の内部リファレンス生成回路３は、レベルトリミング回路７にて、ばらつく第１の基準電圧Ｖflat1を補償した第２の基準電圧Ｖflat2を生成したのち、該第２の基準電圧Ｖflat2を次段の基準電圧生成回路８に入力する。そして、基準電圧生成回路８において第１〜第３降圧レギュレータ４〜６のための第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cをそれぞれ生成するようにした。
【００５３】
つまり、レベルトリミング回路７の差動アンプ１１の非反転（プラス）入力端子から見た負荷は、選択されるトランスファーゲートＧ１１〜Ｇ１３によって第１〜第３降圧レギュレータ４〜６の負荷が加わることがない。従って、負荷の変動は小さく抑えられるため、位相補償回路１４によってレベルトリミング回路７での発振動作を防止することができる。
【００５４】
尚、基準電圧生成回路８の差動アンプ２１の非反転（プラス）入力端子から見た負荷は、第１〜第３降圧レギュレータ４〜６の負荷が見えるが、レベルトリミング回路７のようにトランスファーゲートＧ１１〜Ｇ１３が無いため、変動はない。従って、位相補償回路２４によって基準電圧生成回路８での発振動作を防止することができる。
【００５５】
（３）本実施形態では、基準電圧生成回路８において、差動アンプ２１を設け、その非反転（プラス）入力端子にフィードバック電圧Ｖｆ２を供給するようにした。つまり、第１最終内部基準電圧Ｖflat3aを分圧して得られるフィードバック電圧Ｖｆ２を適宜変更するだけで第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cの電圧値を適宜変更することができる。
【００５６】
（第２実施形態）
本実施形態は、上記第１実施形態の基準電圧生成回路に特徴を有するため、説明の便宜上、基準電圧生成回路について詳細に説明する。
【００５７】
図４は、本実施形態の内部リファレンス生成回路３を説明するための回路図を示す。図４に示すように、本実施形態の基準電圧生成回路３１は、４個の抵抗Ｒ３１〜Ｒ３４からなる分圧回路３２にて構成され、第１実施形態の差動アンプ２１、駆動ドライバ２２及び位相補償回路２４に相当するものを無くした構成にしたものである。この場合、最も高電電位の第１降圧レギュレータ４〜６のための第１最終内部基準電圧Ｖflat3aは、レベルトリミング回路７にて生成された第２の基準電圧Ｖflat2となり、第２の基準電圧Ｖflat2より高い電位の第１最終内部基準電圧Ｖflat3aを得ることはできない。
【００５８】
このように、構成することによっても、上記した第１実施形態で説明した内部リファレンス生成回路３の（１）及び（２）の特徴を有するとともに、差動アンプ２１、駆動ドライバ２２及び位相補償回路２４を省略した分だけ回路規模をさらに小型化することができる。
【００５９】
（第３実施形態）
本実施形態は、上記第１実施形態のレベルトリミング回路に特徴を有するため、説明の便宜上、レベルトリミング回路について詳細に説明する。
【００６０】
図５は、本実施形態の内部リファレンス生成回路３のレベルトリミング回路７を説明するための回路図を示す。図５に示すように、本実施形態のレベルトリミング回路７のトリミング回路３３を構成する分圧回路は１１個の抵抗Ｒ４０〜Ｒ５０からなる。そして、最も駆動ドライバ１２側の第１の抵抗としての抵抗Ｒ４０及び最もグランド電源線側の第２の抵抗としての抵抗Ｒ５０を除く９個の第３の抵抗としての抵抗Ｒ４１〜Ｒ４９の抵抗値は、全て同じ抵抗値である。尚、抵抗Ｒ４０及び抵抗Ｒ５０の抵抗値は、各抵抗Ｒ４１〜Ｒ４９の抵抗値の８倍の値である。
【００６１】
又、フィードバック電圧Ｖｆ１を選択する選択回路は、８個のトランスファーゲートＧ２１〜Ｇ２８と、短絡スイッチとしてのＰＭＯＳトランジスタＴＰ１及びＮＭＯＳトランジスタＴＮ１とから構成されている。トランスファーゲートＧ２１〜Ｇ２８は、抵抗Ｒ４１〜Ｒ４９の各接続点と、差動アンプ１１の非反転（プラス）入力端子との間にそれぞれ接続される。そして、トランスファーゲートＧ２１〜Ｇ２８のいずれ一つが図示しない選択制御回路からの選択信号φ１〜φ８に基づいて選択され、その選択されたトランスファーゲートを介して入力される分圧電圧がフィードバック電圧Ｖｆ１として差動アンプ１１の非反転（プラス）入力端子に入力される。尚、選択制御回路からの選択信号φ１〜φ８は、内部テストモード信号などによって随時可変可能な制御信号、或いは、ＲＯＭなどの固定的な制御信号である。
【００６２】
ＰＭＯＳトランジスタＴＰ１は最も駆動ドライバ１２側の抵抗Ｒ４０と並列に接続され、ＮＭＯＳトランジスタＴＮ１は最もグランド電源線側の抵抗Ｒ５０と並列に接続されている。ＰＭＯＳトランジスタＴＰ１及びＮＭＯＳトランジスタＴＮ１のゲートは、同じく図示しない選択制御回路からのモード選択信号fazを入力する。従って、モード選択信号fazがＨレベルの時（以下、第１モードという）、ＰＭＯＳトランジスタＴＰ１がオフし、ＮＭＯＳトランジスタＴＮ１がオンする。モード選択信号fazがＬレベルの時（以下、第２モードという）、ＰＭＯＳトランジスタＴＰ１がオンし、ＮＭＯＳトランジスタＴＮ１がオフする。
【００６３】
つまり、第１モードにすると、８・Ｖflat2／１７ボルトからＶflat2／１７ボルトの間において、フィードバック電圧Ｖｆ１はトランスファーゲートＧ２１〜Ｇ２８により８通りのフィードバック電圧を得る。又、第２モードにすると、１６・Ｖflat2／１７ボルトから９・Ｖflat2／１７ボルトの間において、フィードバック電圧Ｖｆ１はトランスファーゲートＧ２１〜Ｇ２８により８通りのフィードバック電圧を得る。
【００６４】
従って、モード選択信号faz及び選択信号φ１〜φ８に基づいて、１６通りのフィードバック電圧Ｖｆ１を選択することができ、第１の基準電圧Ｖflat1のより細かなばらつきを調整でき、より精度の高い第２の基準電圧Ｖflat2を生成することができる。
【００６５】
しかも、トリミング回路３３を構成する分圧回路中の抵抗素子の数及び選択回路中のトランスファーゲートの数並びに選択信号φ１〜φ８の信号線の数は、前記した図１１に示す従来の内部リファレンス生成回路５２に比べ、遥かに少なくすることがてき、回路規模の小型化をさらに図ることができる。
【００６６】
尚、本実施形態では、抵抗Ｒ４１〜Ｒ４９の抵抗値を全て同じ抵抗値とし、抵抗Ｒ４０及び抵抗Ｒ５０の抵抗値を各抵抗Ｒ４１〜Ｒ４９の抵抗値の８倍の値としてたが、これに限定されるものではなく、抵抗Ｒ４０〜Ｒ５０を適宜変更して実施してもよい。
【００６７】
発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
・図５に示す第３実施形態で説明したレベルトリミング回路７と図４に示す第２実施形態で説明した基準電圧生成回路３１とで内部リファレンス生成回路３を構成しててもよい。この場合、回路規模をさらに小型化することができることになる。
【００６８】
・各実施形態の内部電源電圧生成回路は、シンクロナスＤＲＡＭに内蔵された内部電源電圧生成回路に具体化したが、その他の半導体記憶装置及び半導体記憶装置以外の半導体装置の内部電源電圧生成回路に具体化してもよい。
【００６９】
・第１実施形態では、第１〜第３降圧レギュレータ４〜６に対して３種類の第１〜第３最終内部基準電圧Ｖflat3a，Ｖflat3b，Ｖflat3cを生成したが、降圧レギュレータの数は特に限定されるものではなく、１つ又は２つでもよい。さらに４つ以上でもよい。
【００７０】
【発明の効果】
本願請求項に係る発明によれば、回路規模を小さくできしかも負荷の変動を小さくでき精度の高い複数の内部電源電圧を生成することができる効果を有する。
【図面の簡単な説明】
【図１】第１実施形態の内部電源生成回路を説明するためのブロック回路図
【図２】第１実施形態の内部リファレンス生成回路の回路図
【図３】各基準電圧の電位の遷移図
【図４】第２実施形態の基準電圧生成回路を説明するための回路図
【図５】第３実施形態のレベルトリミング回路を説明するための回路図
【図６】従来の内部電源電圧生成回路を説明するためのブロック回路図
【図７】従来の内部リファレンス生成回路の回路図
【図８】差動アンプの回路図
【図９】従来の内部電源電圧生成回路を説明するためのブロック回路図
【図１０】従来の内部リファレンス生成回路の回路図
【図１１】従来の内部リファレンス生成回路の回路図
【符号の説明】
１ 内部電源電圧生成回路
２ 基準電圧発生回路
３ 内部リファレンス生成回路
４ 第１降圧レギュレータ
５ 第２降圧レギュレータ
６ 第３降圧レギュレータ
７ レベルトリミング回路
８ 基準電圧生成回路
１１ 差動アンプ
１２ 駆動ドライバ
１３ トリミング回路
１４ 位相補償回路
２１ 差動アンプ
２２ 駆動ドライバ
２３ 分圧回路
３１ 基準電圧生成回路
３２ 分圧回路
３３ トリミング回路
Ｖｄｄ１，Ｖｄｄ２，Ｖｄｄ３ 内部電源電圧
Ｖｆ１ フィードバック電圧
Ｖflat1 第１の基準電圧
Ｖflat2 第２の基準電圧
Ｖflat3a 第３の基準電圧としての第１最終内部基準電圧
Ｖflat3b 第３の基準電圧としての第２最終内部基準電圧
Ｖflat3c 第３の基準電圧としての第２最終内部基準電圧
Ｒ１１〜Ｒ１４ 分圧回路を構成する抵抗
Ｒ２１〜Ｒ２４ 分圧回路を構成する抵抗
Ｒ３１〜Ｒ３４ 分圧回路を構成する抵抗
Ｒ４０〜Ｒ５０ 抵抗分圧回路を構成する抵抗
Ｇ１１〜Ｇ１３ 選択回路を構成するトランスファーゲート
Ｇ２１〜Ｇ２８ 選択回路を構成するトランスファーゲート
ＴＰ１ 短絡スイッチとしてのＰＭＯＳトランジスタ
ＴＮ１ 短絡スイッチとしてのＮＭＯＳトランジスタ
Claims (4)
- 第１の基準電圧を所定の電圧に基づいて調整して第２の基準電圧を生成するレベルトリミング回路と、
前記レベルトリミング回路に接続され、前記第２の基準電圧を用いて１つ以上の内部基準電圧を生成する基準電圧生成回路と
を備え、前記レベルトリミング回路は、
第１の抵抗、第２の抵抗、及び前記第１の抵抗と第２の抵抗との間に直列に接続されている、同一の抵抗値を有する複数の第３の抵抗で構成されており前記第２の基準電圧を分圧して複数の分圧電圧を生成する分圧回路と、
前記第１の抵抗に並列に接続されており該第１の抵抗を短絡させる第１の短絡スイッチと、
前記第２の抵抗に並列に接続されており該第２の抵抗を短絡させる第２の短絡スイッチと
を有しており、
外部の回路から出力される第１の信号に基づいて、前記第１の短絡スイッチ及び第２の短絡スイッチを相補的にオン・オフすることで前記第１の抵抗及び第２の抵抗の何れか一方を短絡させるとともに、外部の回路から出力される第２の信号に基づいて、前記複数の分圧電圧のうち何れか１つの分圧電圧を選択して前記所定の電圧として出力することを特徴とする内部電源電圧生成回路。 - 前記レベルトリミング回路は、前記分圧回路からフィードバック電圧として出力される前記分圧電圧及び前記第１の基準電圧に基づいて差動出力電圧を生成する差動アンプと、該差動アンプに接続されており、前記差動出力電圧に応答して前記第２の基準電圧を生成する駆動ドライバとを更に有することを特徴とする請求項１に記載の内部電源電圧生成回路。
- 前記レベルトリミング回路は、前記フィードバック電圧の位相ずれを補償する位相補償回路を更に有することを特徴とする請求項２に記載の内部電源電圧生成回路。
- 前記第３の抵抗はｎ個の抵抗で構成されており、前記第１の抵抗及び第２の抵抗の抵抗値は、それぞれ前記第３の抵抗の抵抗値にｎ−１を乗じた値であることを特徴とする請求項１〜３のうち何れか１項に記載の内部電源電圧生成回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022153A JP3738280B2 (ja) | 2000-01-31 | 2000-01-31 | 内部電源電圧生成回路 |
| KR1020010004021A KR100625754B1 (ko) | 2000-01-31 | 2001-01-29 | 내부 전원 전압 생성 회로 및 내부 전원 전압 생성 방법 |
| US09/772,081 US6498469B2 (en) | 2000-01-31 | 2001-01-30 | Internal supply voltage generating circuit and method of generating internal supply voltage using an internal reference voltage generating circuit and voltage-drop regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022153A JP3738280B2 (ja) | 2000-01-31 | 2000-01-31 | 内部電源電圧生成回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001216034A JP2001216034A (ja) | 2001-08-10 |
| JP2001216034A5 JP2001216034A5 (ja) | 2005-03-17 |
| JP3738280B2 true JP3738280B2 (ja) | 2006-01-25 |
Family
ID=18548487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022153A Expired - Fee Related JP3738280B2 (ja) | 2000-01-31 | 2000-01-31 | 内部電源電圧生成回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6498469B2 (ja) |
| JP (1) | JP3738280B2 (ja) |
| KR (1) | KR100625754B1 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4767386B2 (ja) * | 2000-02-28 | 2011-09-07 | 富士通セミコンダクター株式会社 | 内部電圧発生回路 |
| KR100416792B1 (ko) * | 2001-03-27 | 2004-01-31 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 전압 발생방법 |
| JP3851791B2 (ja) * | 2001-09-04 | 2006-11-29 | 株式会社東芝 | 半導体集積回路 |
| JP3661650B2 (ja) * | 2002-02-08 | 2005-06-15 | セイコーエプソン株式会社 | 基準電圧発生回路、表示駆動回路及び表示装置 |
| JP2003242798A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| DE10226057B3 (de) * | 2002-06-12 | 2004-02-12 | Infineon Technologies Ag | Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator |
| JP3993473B2 (ja) | 2002-06-20 | 2007-10-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2004265484A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体記憶装置 |
| KR100545711B1 (ko) * | 2003-07-29 | 2006-01-24 | 주식회사 하이닉스반도체 | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 |
| KR100560945B1 (ko) * | 2003-11-26 | 2006-03-14 | 매그나칩 반도체 유한회사 | 온-칩 기준전압 발생장치를 구비하는 반도체 칩 |
| KR100568116B1 (ko) * | 2004-09-13 | 2006-04-05 | 삼성전자주식회사 | 전압 조절 수단을 구비한 플래시 메모리 장치 |
| US7154794B2 (en) * | 2004-10-08 | 2006-12-26 | Lexmark International, Inc. | Memory regulator system with test mode |
| KR100684063B1 (ko) * | 2004-11-17 | 2007-02-16 | 삼성전자주식회사 | 조절가능한 기준전압 발생회로 |
| KR101145059B1 (ko) * | 2004-12-30 | 2012-05-11 | 인텔렉츄얼 벤처스 투 엘엘씨 | Ｃｍｏｓ 이미지센서 및 그 구동방법 |
| WO2007017926A1 (ja) * | 2005-08-08 | 2007-02-15 | Spansion Llc | 半導体装置およびその制御方法 |
| KR100660875B1 (ko) * | 2005-08-25 | 2006-12-26 | 삼성전자주식회사 | 트리밍전압 발생회로를 구비하는 반도체 메모리 장치 및반도체 메모리 장치에서의 트리밍전압 발생방법 |
| JP4805643B2 (ja) * | 2005-09-21 | 2011-11-02 | 株式会社リコー | 定電圧回路 |
| JP4861047B2 (ja) * | 2006-04-24 | 2012-01-25 | 株式会社東芝 | 電圧発生回路及びこれを備える半導体記憶装置 |
| JP4855197B2 (ja) * | 2006-09-26 | 2012-01-18 | フリースケール セミコンダクター インコーポレイテッド | シリーズレギュレータ回路 |
| KR100817080B1 (ko) * | 2006-12-27 | 2008-03-26 | 삼성전자주식회사 | 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법 |
| US8035254B2 (en) | 2007-04-06 | 2011-10-11 | Power Integrations, Inc. | Method and apparatus for integrated cable drop compensation of a power converter |
| KR100861366B1 (ko) * | 2007-05-15 | 2008-10-01 | 주식회사 하이닉스반도체 | 내부전압 생성회로 |
| KR100870433B1 (ko) * | 2007-06-08 | 2008-11-26 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US8174251B2 (en) | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
| JP4498400B2 (ja) * | 2007-09-14 | 2010-07-07 | Ｏｋｉセミコンダクタ株式会社 | トリミング回路 |
| US7804284B1 (en) | 2007-10-12 | 2010-09-28 | National Semiconductor Corporation | PSRR regulator with output powered reference |
| US8102168B1 (en) * | 2007-10-12 | 2012-01-24 | National Semiconductor Corporation | PSRR regulator with UVLO |
| KR101373751B1 (ko) | 2008-06-03 | 2014-03-13 | 삼성전자주식회사 | 칩 면적을 줄여 트리밍 작업의 확장성을 갖는 불휘발성메모리 장치 |
| JP5160317B2 (ja) * | 2008-06-09 | 2013-03-13 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP2010044686A (ja) | 2008-08-18 | 2010-02-25 | Oki Semiconductor Co Ltd | バイアス電圧生成回路及びドライバ集積回路 |
| JP2010198570A (ja) * | 2009-02-27 | 2010-09-09 | Panasonic Corp | 電圧供給回路 |
| US8193854B2 (en) * | 2010-01-04 | 2012-06-05 | Hong Kong Applied Science and Technology Research Institute Company, Ltd. | Bi-directional trimming methods and circuits for a precise band-gap reference |
| JP2012085163A (ja) * | 2010-10-13 | 2012-04-26 | Lapis Semiconductor Co Ltd | 可変抵抗回路および発振回路 |
| CN102467144B (zh) * | 2010-11-05 | 2014-03-12 | 成都芯源系统有限公司 | 电压调节器的输出电压修调装置及修调方法 |
| US20120194150A1 (en) * | 2011-02-01 | 2012-08-02 | Samsung Electro-Mechanics Company | Systems and methods for low-battery operation control in portable communication devices |
| KR20130036554A (ko) * | 2011-10-04 | 2013-04-12 | 에스케이하이닉스 주식회사 | 레귤레이터 및 고전압 발생기 |
| US20130234692A1 (en) * | 2012-03-07 | 2013-09-12 | Medtronic, Inc. | Voltage supply and method with two references having differing accuracy and power consumption |
| US9013927B1 (en) | 2013-10-10 | 2015-04-21 | Freescale Semiconductor, Inc. | Sector-based regulation of program voltages for non-volatile memory (NVM) systems |
| US9269442B2 (en) | 2014-02-20 | 2016-02-23 | Freescale Semiconductor, Inc. | Digital control for regulation of program voltages for non-volatile memory (NVM) systems |
| JP2015220384A (ja) | 2014-05-20 | 2015-12-07 | マイクロン テクノロジー， インク． | 内部電圧発生回路及び半導体装置 |
| KR20160148937A (ko) * | 2015-06-17 | 2016-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치의 기준전압 발생 장치 |
| US9753472B2 (en) * | 2015-08-14 | 2017-09-05 | Qualcomm Incorporated | LDO life extension circuitry |
| US20170052552A1 (en) * | 2015-08-21 | 2017-02-23 | Qualcomm Incorporated | Single ldo for multiple voltage domains |
| JP6837894B2 (ja) * | 2017-04-03 | 2021-03-03 | 富士通セミコンダクターメモリソリューション株式会社 | 降圧回路及び半導体集積回路 |
| CN108962306A (zh) * | 2017-05-17 | 2018-12-07 | 上海磁宇信息科技有限公司 | 自动优化写电压的磁性存储器及其操作方法 |
| KR102555006B1 (ko) | 2019-02-22 | 2023-07-14 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
| JP2021043786A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体装置および電圧供給方法 |
| US20230083084A1 (en) * | 2021-09-03 | 2023-03-16 | Apple Inc. | Low-voltage Power Supply Reference Generator Circuit |
| US11914451B2 (en) * | 2022-06-02 | 2024-02-27 | Micron Technology, Inc. | Apparatuses and methods for providing internal power voltages |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05282055A (ja) * | 1992-04-02 | 1993-10-29 | Sharp Corp | 安定化電源回路 |
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| JP3365804B2 (ja) * | 1993-01-12 | 2003-01-14 | 株式会社日立製作所 | 通信回線駆動回路、及びインタフェース用ｌｓｉ、並びに通信端末装置 |
| JPH10283040A (ja) * | 1997-04-08 | 1998-10-23 | Toshiba Corp | 電圧分圧回路、差動増幅回路および半導体集積回路装置 |
| JP3398564B2 (ja) | 1997-04-11 | 2003-04-21 | 富士通株式会社 | 半導体装置 |
| JPH117783A (ja) * | 1997-06-13 | 1999-01-12 | Seiko Instr Inc | 半導体集積回路装置 |
| JPH11213664A (ja) * | 1998-01-23 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP4437565B2 (ja) * | 1998-11-26 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路装置、半導体集積回路装置の設計方法、及び、記録媒体 |
-
2000
- 2000-01-31 JP JP2000022153A patent/JP3738280B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-29 KR KR1020010004021A patent/KR100625754B1/ko not_active IP Right Cessation
- 2001-01-30 US US09/772,081 patent/US6498469B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001216034A (ja) | 2001-08-10 |
| US6498469B2 (en) | 2002-12-24 |
| US20010011886A1 (en) | 2001-08-09 |
| KR20010078128A (ko) | 2001-08-20 |
| KR100625754B1 (ko) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3738280B2 (ja) | 内部電源電圧生成回路 | |
| US7061481B2 (en) | Power supply circuit, operational amplifier circuit, liquid crystal device and electronic instrument | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| JP3556328B2 (ja) | 内部電源回路 | |
| US5105102A (en) | Output buffer circuit | |
| KR100212348B1 (ko) | 전위검출회로 및 반도체 집적회로 | |
| US5369354A (en) | Intermediate voltage generating circuit having low output impedance | |
| JP2003084846A (ja) | 基準電圧発生回路 | |
| JP3465840B2 (ja) | 電圧電流変換回路 | |
| JPH0332923B2 (ja) | ||
| KR20010100766A (ko) | 레벨 시프트 회로 및 화상 표시 장치 | |
| KR101080560B1 (ko) | 트랜스컨덕턴스 조정 회로 | |
| JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
| US5945883A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| JP2925995B2 (ja) | 半導体素子の基板電圧調整装置 | |
| US7385437B2 (en) | Digitally tunable high-current current reference with high PSRR | |
| JP3586059B2 (ja) | 半導体回路 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JP2000111867A (ja) | 液晶駆動電源回路 | |
| KR20050041592A (ko) | 온도 보상이 가능한 내부전압 발생장치 | |
| JPH0661801A (ja) | 発振器 | |
| JP2006211514A (ja) | 出力回路を備えた半導体集積回路 | |
| KR19980037968A (ko) | 반도체 메모리 장치의 내부 전원 공급 장치 | |
| JPH086654A (ja) | 定電圧回路およびそれを用いた液晶駆動装置 | |
| KR0179167B1 (ko) | 전압제어 발진기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |