DE10226057B3 - Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator - Google Patents

Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator Download PDF

Info

Publication number
DE10226057B3
DE10226057B3 DE2002126057 DE10226057A DE10226057B3 DE 10226057 B3 DE10226057 B3 DE 10226057B3 DE 2002126057 DE2002126057 DE 2002126057 DE 10226057 A DE10226057 A DE 10226057A DE 10226057 B3 DE10226057 B3 DE 10226057B3
Authority
DE
Germany
Prior art keywords
resistor
voltage divider
capacitor
switch
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002126057
Other languages
English (en)
Inventor
Michael Sommer
Helmut Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002126057 priority Critical patent/DE10226057B3/de
Priority to US10/460,714 priority patent/US6930540B2/en
Application granted granted Critical
Publication of DE10226057B3 publication Critical patent/DE10226057B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2227Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine integrierte Schaltung beschrieben, die einen Spannungsteiler aufweist, der stromsparend ausgebildet ist. Der Spannungsteiler weist einen Kondensator auf, der erfindungsgemäß auch bei abgeschaltetem Spannungsteiler über einen Ladezweig mit einer Potentialsenke oder Potentialquelle bei deaktiviertem Spannungsteiler verbunden ist. Auf diese Weise wird der Kondensator auf einem Ladungszustand gehalten, der dem Ladungszustand bei eingeschaltetem Spannungsteiler entspricht. Somit ist der Spannungsteiler nach einer Aktivierung schneller wieder funktionsfähig, da der Kondensator nicht erneut aufgeladen werden muss.

Description

  • Die Erfindung betrifft eine integrierte Schaltung, insbesondere eine DRAM-Speicherschaltung gemäß dem Oberbegriff des Patentanspruchs 1.
  • Integrierte Schaltungen, insbesondere DRAM-Speicherschaltungen, weisen Spannungsteiler auf, die zum Betreiben der integrierten Schaltung eingesetzt werden (siehe z.B. US 5874830 A ). Die Spannungsteiler verbrauchen Strom, auch wenn die vom Spannungsteiler versorgte integrierte Schaltung nicht arbeitet.
  • Integrierte Schaltungen, die beispielsweise bei mobilen Geräten wie z.B. einem Laptop eingesetzt werden, sollen so wenig wie möglich Strom verbrauchen. Zur Reduzierung des Stromverbrauches ist es bereits bekannt, Teile der integrierten Schaltung abzuschalten und dadurch den Ruhestrom zu reduzieren. Dabei werden auch Spannungsteiler abgeschaltet (siehe etwa OS 6021082 A ). Spannungsteiler weisen jedoch parallel geschaltete Kondensatoren auf. Bisher wurde beim Abschalten des Spannungsteilers auch der Kondensator von der Spannungsversorgung getrennt. Wird nun der Spannungsteiler wieder aktiviert, d.h. mit einer Potentialsenke oder Potentialquelle verbunden, dann hat sich gezeigt, dass ein Betriebszustand, ab dem der Spannungsteiler wieder einsatzfähig ist, erst nach einer relativ langen Verzögerungszeit erreicht wird.
  • Die Aufgabe der Erfindung besteht darin, eine integrierte Schaltung mit einem Spannungsteiler bereitzustellen, die bei einem Aktivieren des Spannungsteilers schneller wieder funktionsfähig ist.
  • Die Aufgabe der Erfindung wird durch die integriere Schaltung gemäß Anspruch 1 gelöst.
  • Versuche haben gezeigt, dass beim Abschalten des Spannungsteilers, d.h. bei der Deaktivierung des Spannungsteilers der mit dem Spannungsteiler gekoppelte Kondensator entladen wird. Für eine volle Funktionsfähigkeit des Spannungsteilers ist es beim Aktivieren des Spannungsteilers deshalb erforderlich, den Kondensator wieder auf den Ladungszustand des Betriebszustandes aufzuladen. Das Aufladen des Kondensators dauert jedoch eine gewisse Aufladezeit, die von dem Ladestrom und der Kapazität des Kondensators abhängt. Erfindungsgemäß wird ein Ladezweig vorgesehen, der den Kondensator auch bei deaktiviertem Spannungsteiler weiterhin mit einer Potentialquelle oder einer Potentialsenke verbindet.
  • Auf diese Weise wird sichergestellt, dass der Kondensator trotz abgeschalteten Spannungsteiler auf dem Ladungszustand bleibt, der dem Betriebszustand des Spannungsteilers entspricht. Auf diese Weise ist ein Wiederaufladen des Kondensators beim Aktivieren des Spannungsteilers nicht erforderlich. Somit ist eine schnelle Aktivierung des Spannungsteilers möglich.
  • Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • In einer bevorzugten Ausführungsform ist ein Ausgang des ersten Widerstandes des Spannungsteilers über eine Aktivierungsschaltung mit einem invertierten Eingang eines Operationsverstärkers verbunden. Bei Deaktivierung des Spannungsteilers unterbricht die Aktivierungsschaltung die Verbindung zwischen dem ersten Widerstand und dem invertierten Eingang des Operationsverstärkers. Für eine schnelle Aktivierung des Spannungsteilers ist es vorteilhaft, wenn der Ausgang des ersten Widerstandes weiterhin mit dem invertierten Eingang verbunden ist. Erfindungsgemäß ist dazu ein Leitungszweig mit einem dritten Widerstand vorgesehen, der den ersten Widerstand auch im deaktivierten Zustand des Spannungsteilers mit dem inver tierten Eingang des Optionsverstärkers verbindet. Damit bleibt der Ausgang des ersten Widerstandes auch bei deaktiviertem Spannungsteiler auf dem Potential des invertierten Eingangs.
  • In einer bevorzugten Ausführungsform ist der Operationsverstärker als geregelte Spannungsquelle ausgebildet. Der Einsatz der erfindungsgemäßen Schaltungsanordnung für geregelte Spannungsquellen ist insbesondere beim Einsatz in Speicherschaltungen vorteilhaft, da Speicherschaltungen geregelte Spannungsquellen aufweisen, die zur Reduktion des Ruhestromes abgeschaltet werden.
  • In einer bevorzugten Ausführungsform weist die Aktivierungsschaltung einen ersten und einen zweiten Schalter auf, die gleichzeitig schaltbar sind, wobei der erste Schalter an den Ausgang des ersten Widerstandes und der zweite Schalter an einen Ausgang des zweiten Widerstandes geschaltet ist.
  • In einer Weiterbildung der erfindungsgemäßen Schaltung weist die Aktivierungsschaltung einen dritten und vierten Schalter auf, wobei der dritte Schalter an den Ausgang des ersten Widerstandes und den Eingang des dritten Widerstandes geschaltet ist, und wobei der vierte Schalter zwischen den zweiten Widerstand und den Ladezweig geschaltet ist. Zudem sind der erste und der zweite Schalter immer invers zum dritten und vierten Schalter geschaltet. Damit sind der erste und der zweite Schalter leitend geschaltet, wenn der dritte und vierte Schalter sperrend geschaltet sind bzw. der erste und der zweite Schalter sind sperrend geschaltet, wenn der dritte und vierte Schalter leitend geschaltet sind. Auf diese Weise wird eine einfache Ansteuerung für die Aktivierung bzw. Deaktivierung des Spannungsteilers bereitgestellt.
  • Die Erfindung wird im folgenden an Hand eines Ausführungsbeispiels an einer Figur erläutert.
  • Die Figur zeigt schematisch eine integrierte Schaltung in Form eines DRAM-Speicherbausteins. Der DRAM-Speicherbaustein wird in seinem komplexen Aufbau nicht näher erläutert sondern es wird nur auf die Schaltungsteile eingegangen, die für das Verständnis der Erfindung erforderlich sind. Die Erläuterung der Erfindung am Beispiel des DRAM-Speicherbausteins begrenzt nicht den Einsatz der erfinderischen Lehre, die in den verschiedensten integrierten Schaltungen einsetzbar ist, bei denen eine schnelle Aktivierung eines Spannungsteilers vorteilhaft ist.
  • Der DRAM-Speicherbaustein weist neben einer Vielzahl von Schaltungsteilen eine geregelte Spannungsquelle mit einem Operationsverstärker auf, der einen nicht invertierenden Eingang 3, einen invertierenden Eingang 4 und einen Ausgang 5 aufweist. Der Ausgang 5 ist mit einer Versorgungsleitung 6 verbunden, die Schaltungsteile des Speicherbausteins 1 mit einer gewünschten Spannung versorgt. Die Versorgungsleitung 6 steht mit einem ersten Anschluss eines ersten Widerstandes 7 und einem ersten Anschluss eines Kondensators 8 in Verbindung. Ein zweiter Anschluss des ersten Widerstandes 7 steht mit einem ersten Transfergatter 9 in Verbindung, das die Funktion eines ersten Schalters aufweist. Ein Ausgang des ersten Transfergatters 9 ist an einen Anschlusspunkt 12 angeschlossen. An den Eingang des ersten Transfergatters 9 ist ein Eingang eines zweiten Transfergatters 10 angeschlossen. Ein Ausgang des zweiten Transfergatters 10 ist an einen Anschluss eines dritten Widerstandes 11 angeschlossen. Ein zweiter Anschluss des dritten Widerstandes 11 steht mit dem Anschlusspunkt 12 in Verbindung. An den Anschlusspunkt 12 ist ebenfalls ein zweiter Anschluss des Kondensators 8 angeschlossen. Der zweite Anschlusspunkt 12 steht mit dem invertierenden Eingang 4 des Operationsverstärkers 2 in Verbindung. Weiterhin ist an den Anschlusspunkt 12 ein Anschluss eines zweiten Widerstandes 13 angeschlossen. Ein zweiter Anschluss des zweiten Widerstandes 13 steht mit einem Eingang eines dritten Transfergatters 14 und mit einem Eingang eines vierten Transfergatters 15 in Verbindung. Ein Ausgang des dritten Transfergatters 14 ist an eine Potentialsenke 16 angeschlossen. Ein Ausgang des vierten Transfergatters 15 ist an einen ersten Anschluss eines vierten Widerstandes 17 angeschlossen. Ein zweiter Anschluss des vierten Widerstandes 17 steht mit der Potentialsenke 16 in Verbindung.
  • Erste Steueranschlüsse des ersten und dritten Transfergatters 9, 14 sind mit einem invertierten Enablesignal verbunden. Zweite Steueranschlüsse des ersten und dritten Transfergatters 9, 14 sind mit einem Enablesignal verbunden. Erste Steueranschlüsse des zweiten und vierten Transfergatters 10, 15 sind mit einem Enablesignal und zweite Steueranschlüsse des zweiten und vierten Transfergatters 10, 15 sind mit einem invertierten Enablesignal verbunden. Das Enablesignal wird von einer Steuerschaltung 18 bereitgestellt. Das invertierte Enablesignal wird über den Ausgang der Steuerschaltung und einem Inverter 19 dem ersten, zweiten, dritten und vierten Transfergatter zugeführt. Die Steuerschaltung 18 und der Inverter 19 sind ebenfalls auf dem Speicherbaustein 1 angeordnet.
  • Im folgenden wird die Funktionsweise der erfindungsgemäßen Schaltungsanordnung erläutert: im Normalbetrieb wird vom Ausgang 5 des Operationsverstärkers 2 eine geregelte Spannung zur Verfügung gestellt, die auf die Referenzspannung geregelt wird, die am nicht invertierten Eingang 3 anliegt. Dazu wird der invertierende Eingang 4 des Operationsverstärkers 2 mit einem Spannungssignal versorgt, das von dem Spannungsteiler bereitgestellt wird, der im wesentlichen durch die Widerstandswerte des ersten und des zweiten Widerstandes 7, 13 festgelegt ist. Im Normalbetriebszustand sind das erste und das dritte Transfergatter 9, 14 leitend und das zweite und das vierte Transfergatter 10, 15 sperrend geschaltet. Dazu werden die Transfergatter 9, 10, 14, 15 mit den entsprechenden Enablesignalen von der Steuerschaltung 18 angesteuert. Bei diesem Schaltungszustand stellt sich ein Stromfluß ein, der im we sentlichen von der Versorgungsleitung 6 über den ersten Widerstand 7, das erste Transfergatter 9, den zweiten Widerstand 13, das dritte Transfergatter 14 zur Potentialsenke 16 führt. Dabei stellt sich am Anschlusspunkt 12 eine Spannung ein, die durch die regulierte Spannung auf der Versorgungsleitung 6 und die Widerstandswerte des ersten und des zweiten Widerstandes 7,13 festgelegt ist. Der Kondensator 8 dient zur Pufferung von Spannungsschwankungen, die auf der Versorgungsleitung 6 auftreten könnten. Wird nun von der Steuerschaltung 18 festgelegt, dass der Spannungsteiler deaktiviert wird, so schaltet die Steuerschaltung 18 ihren Ausgang um und dadurch das erste und das dritte Transfergatter 9, 14 sperrend und das zweite und vierte Transfergatter 10, 15 leitend. Als Folge davon wird die direkte Verbindung zwischen dem zweiten Widerstand 13 und der Potentialsenke 16 getrennt. Zudem wird die direkte Verbindung zwischen dem ersten Widerstand 7 und dem Anschlusspunkt 12 getrennt. Somit wird ein Stromfluß von der Versorgungsleitung 6 über den ersten Widerstand 7 und den zweiten Widerstand 13 direkt zur Potentialsenke 16 unterbrochen. Damit wird Strom eingespart.
  • Im Gegensatz zu bisher bekannten Schaltungsanordnungen wird jedoch der zweite Anschluss des Kondensators 8 weiterhin über den zweiten Widerstand 13, das vierte Transfergatter 15 und den vierten Widerstand 17 mit der Potentialsenke 16 mit Ladung versorgt. Somit wird der vor dem Abschalten des ersten Strompfades auf dem Kondensator anliegende Ladungszustand weiterhin beibehalten. Somit fließt zwar ein geringer Haltestrom für den Kondensator 8, der entspricht jedoch im wesentlichen nur dem Leckstrom des Kondensators 8. Somit ist dieser Stromfluß gering.
  • Zu dem wird über das zweite Transfergatter 10 und den dritten Widerstand 11 erreicht, dass sich am Ausgang des ersten Widerstandes 7 die gleiche Spannung wie am invertierenden Eingang 4 des Operationsverstärkers 2 einstellt.
  • In einer bevorzugten Ausführungsform kann auf das zweite und vierte Transfergatter 10, 15 verzichtet werden. In dieser Ausführungsform ist der Eingang des dritten Widerstandes 11 direkt mit dem Ausgang des ersten Widerstandes 7 verbunden. Zudem ist in dieser Ausführungsform der Eingang des vierten Widerstandes 17 direkt mit dem Ausgang des zweiten Widerstandes 13 verbunden. Die Widerstandswerte für den dritten und vierten Widerstand 11, 17 sind dabei um Größenordnungen größer als die Widerstandswerte für den ersten und zweiten Widerstand, so dass bei leitendem ersten und zweiten Transfergatter 9, 14 nur geringe Ströme über den dritten oder/und vierten Widerstand 11, 17 fließen.
  • Anstelle der Potentialsenke 16 kann auch eine Potentialquelle vorgesehen sein, die zur Einstellung eines Spannungsverhältnisses durch den Spannungsteiler mit den wirksamen ersten und zweiten Widerstand 7, 13 verwendet wird.
  • Vorzugsweise liegen die Widerstandswerte für den dritten und den vierten Widerstand 11, 17 um Zehnerpotenzen höher als die Widerstandswerte für den ersten und den zweiten Widerstand 7, 13. Eine Veränderung gegenüber einem bisher verwendeten Spannungsteiler mit dem ersten und dem zweiten Widerstand 7, 13 zur Einstellung eines gewünschten Spannungsverhältnisses wird dadurch vermieden, dass der dritte und der vierte Widerstand 11, 17 mit Widerstandswerten ausgewählt werden, so dass folgende Relation eingehalten wird: r1/r2 = (r1 + r3)/(r2 + r4), wobei mit r1, r2, r3, r4 die Widerstandswerte des ersten, des zweiten, des dritten und des vierten Widerstandes bezeichnet sind.
  • 1
    Speicherbaustein
    2
    Operationsverstärker
    3
    Nicht invertierter Eingang
    4
    Invertierter Eingang
    5
    Ausgang
    6
    Versorgungsleitung
    7
    1. Widerstand
    8
    Kondensator
    9
    1. Transfergatter
    10
    2. Transfergatter
    11
    3. Widerstand
    12
    Anschlußpunkt
    13
    2. Widerstand
    14
    3. Transfergatter
    15
    4. Transfergatter
    16
    Potentialsenke
    17
    4. Widerstand
    18
    Steuerschaltung
    19
    Inverter

Claims (6)

  1. Integrierte Schaltung, insbesondere DRAM-Speicherbaustein (1), mit einem Spannungsteiler, der eine Reihenschaltung aus einem ersten und zweiten Widerstand (7, 13) aufweist und zwischen eine Ausgangsleitung (6) und eine Potenzialsenke (16) oder Potenzialquelle geschaltet ist, mit einem Kondensator (8), der mit einem ersten Anschluss mit dem Eingang des ersten Widerstandes (7) verbunden ist und parallel zum ersten Widerstand (7) schaltbar ist, mit einer Aktivierungsschaltung (9, 10, 14, 15), mit der die Reihenschaltung aktivier- oder deaktivierbar ist, dadurch gekennzeichnet, dass ein zweiter Anschluss des Kondensators (8) an einen Anschlusspunkt (12) angeschlossen ist, der auf einer Verbindungsleitung zwischen dem ersten und zweiten Widerstand (7, 13) angeordnet ist, dass ein Ladezweig (13, 15, 17) vorgesehen ist, der mit dem zweiten Anschluss des Kondensators (8) und mit der Potenzialsenke (16) bzw. der Potenzialquelle verbunden ist und eine Spannungsversorgung des Kondensators (8) bei deaktiviertem Spannungsteiler ermöglicht.
  2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Eingang des ersten Widerstandes (7) mit einem Ausgang (5) eines Operationsverstärkers (2) verbunden ist, dass der Ausgang des ersten Widerstandes (7) über die Aktivierungsschaltung (9) mit einem invertierenden Eingang (4) des Operationsverstärkers (2) verbunden ist, dass einem nicht invertierenden Eingang (3) eine Referenzspannung zuführbar ist, dass ein Leitungszweig mit einem dritten Widerstand (11) vorgesehen ist, über den der erste Widerstand (7) auch im deaktivierten Zustand des Spannungsteilers mit dem invertierenden Eingang (4) elektrisch leitend verbunden ist.
  3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass der Operationsverstärker (2) als geregelte Spannungsquelle ausgebildet ist.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Ladezweig eine Reihenschaltung aus dem zweiten Widerstand (13) und einen vierten Widerstand (17) aufweist.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Aktivierungsschaltung einen ersten und einen zweiten Schalter (9, 14) aufweist, dass der erste Schalter (9) an den Ausgang des ersten Widerstandes (7) geschaltet ist, dass der zweite Schalter (14) zwischen den zweiten Widerstand (13) und der Potenzialsenke (16) bzw. Potenzialquelle geschaltet ist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Aktivierungsschaltung einen dritten und vierten Schalter (10, 15) aufweist, dass der dritte Schalter (10) zwischen den dritten Widerstand (11) und den ersten Widerstand (7) geschaltet ist, dass der vierte Schalter (15) zwischen den zweiten Widerstand (13) und den Ladezweig geschaltet ist, und dass der erste und der zweite Schalter (9, 14) immer invers zum dritten und vierten Schalter (10, 15) geschaltet sind.
DE2002126057 2002-06-12 2002-06-12 Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator Expired - Fee Related DE10226057B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2002126057 DE10226057B3 (de) 2002-06-12 2002-06-12 Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator
US10/460,714 US6930540B2 (en) 2002-06-12 2003-06-12 Integrated circuit with voltage divider and buffered capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002126057 DE10226057B3 (de) 2002-06-12 2002-06-12 Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator

Publications (1)

Publication Number Publication Date
DE10226057B3 true DE10226057B3 (de) 2004-02-12

Family

ID=29723130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002126057 Expired - Fee Related DE10226057B3 (de) 2002-06-12 2002-06-12 Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator

Country Status (2)

Country Link
US (1) US6930540B2 (de)
DE (1) DE10226057B3 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070229149A1 (en) * 2006-03-30 2007-10-04 Sandisk Corporation Voltage regulator having high voltage protection
US20070232339A1 (en) * 2006-04-03 2007-10-04 Samsung Electronics Co., Ltd. Method And System For Performing Ranging When Using Multiple Channel Communication In A Wireless Network
KR20100125702A (ko) * 2009-05-21 2010-12-01 삼성전자주식회사 전압 레귤레이터를 구비하는 반도체 장치
DE102016216066A1 (de) * 2016-08-26 2018-03-01 Robert Bosch Gmbh Teilnehmer für ein digitales Kommunikationssystem und zugehöriges Kommunikationssystem

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874830A (en) * 1997-12-10 1999-02-23 Micron Technology, Inc. Adaptively baised voltage regulator and operating method
US6021082A (en) * 1997-12-05 2000-02-01 Kabushiki Kaisha Toshiba Semiconductor memory device including an internal power supply circuit having standby and activation mode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512332B2 (ja) * 1998-04-07 2004-03-29 富士通株式会社 内部電圧発生回路
JP3293584B2 (ja) * 1999-03-02 2002-06-17 日本電気株式会社 基準電圧発生装置および方法
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
FR2820904B1 (fr) * 2001-02-09 2003-06-13 Atmel Nantes Sa Dispositif generateur d'une tension de reference precise
JP3851791B2 (ja) * 2001-09-04 2006-11-29 株式会社東芝 半導体集積回路
JP3818231B2 (ja) * 2002-07-12 2006-09-06 株式会社デンソー 電源回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021082A (en) * 1997-12-05 2000-02-01 Kabushiki Kaisha Toshiba Semiconductor memory device including an internal power supply circuit having standby and activation mode
US5874830A (en) * 1997-12-10 1999-02-23 Micron Technology, Inc. Adaptively baised voltage regulator and operating method

Also Published As

Publication number Publication date
US20030231049A1 (en) 2003-12-18
US6930540B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
DE69523341T2 (de) Spannungspegelverschieber
DE3689296T2 (de) Ausgangsschaltung mit Pegelstabilisierung.
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE69430492T2 (de) Eingangs-Buffer und bidirektionaler Buffer für Systeme mit mehreren Spannungen
DE3911450C2 (de)
DE68922240T2 (de) Komplementärausgangsschaltung für eine logische Schaltung.
DE69218746T2 (de) Einschalt-Rücksetzschaltung
DE69312939T2 (de) Integrierte Schaltung mit bidirektionnellem Anschlussstift
DE10226057B3 (de) Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator
EP0022931B1 (de) Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren
DE69427624T2 (de) CMOS-Schaltkreis zur Ausführung Boole'scher Funktionen
DE69131532T2 (de) Schaltung zum Ansteuern einer schwebenden Schaltung mit einem digitalen Signal
DE19950359A1 (de) Input-Output Puffer mit verringertem Rückkoppelungseffekt
EP0689291B1 (de) MOS-Treiberschaltung
EP0496910B1 (de) Schaltungsanordnung zur Generierung eines Rücksetzsignals
EP0869614B1 (de) Eingangsverstärker für Eingangssignale mit steilen Flanken
DE10059309C2 (de) Digitale Pegelanpassung
EP0360915B1 (de) Sensorschaltanordnung
DE102004015318B3 (de) Eingangsschaltung für eine elektronische Schaltung
DE60014986T2 (de) Tristate-Differenz-Ausgangsstufe
EP0404995B1 (de) Integrierte Schaltungsanordnung
DE3741029A1 (de) Integrierte feldeffektschaltung mit drei komplementaeren zustaenden
EP0588111B1 (de) Speicherelement
DE19719448A1 (de) Inverterschaltung
DE69728309T2 (de) Schutzschaltung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee