DE19719448A1 - Inverterschaltung - Google Patents

Description

Die Erfindung betrifft eine Inverterschaltung. Inverterschal­ tungen dienen beispielsweise als Eingangs- oder Ausgangs­ schaltungen von integrierten Schaltungen und werden dabei zur Unterscheidung zwischen zwei logischen Pegeln (Highpegel und Lowpegel) eingesetzt. Sie bewirken eine leistungsmäßige Ent­ kopplung ihrer Eingangssignale von ihren Ausgangssignalen.

Besonders häufig werden CMOS-Inverter eingesetzt. Diese wei­ sen einen n-Kanal-Transistor auf, dessen Sourceanschluß mit einem Bezugspotential verbunden ist und einen p-Kanal-Tran­ sistor, dessen Sourceanschluß mit einem Versorgungspotential verbunden ist. Liegt am Eingang des Inverters das Bezugspo­ tential an, sperrt der n-Kanal-Transistor, während bei Anlie­ gen des Versorgungspotentials am Eingang des Inverters der p-Kanal-Transistor sperrt. Liegt am Eingang des Inverters je­ doch ein Potential an, welches zwischen dem Bezugspotential und dem Versorgungspotential liegt, kann dies dazu führen, daß zwar der n-Kanal-Transistor leitet, der p-Kanal-Tran­ sistor jedoch noch nicht vollständig gesperrt ist (sogenannte "verbotene Zone" der Eingangspegel). Es fließt dann ein sta­ tischer Verluststrom zwischen dem Versorgungspotential über die beiden Transistoren nach Masse. Dies ist vor allem dann störend, wenn der logische Highpegel deutlich unterhalb des Versorgungspotentials liegt, da der p-Kanal-Transistor bei großer Gate-Source-Spannung nur wenig sperrt. Die verbotene Zone ist durch Wahl entsprechender Einsatzspannungen der Transistoren des Inverters einstellbar. Allerdings sind hier­ für Grenzen durch den jeweils verwendeten Herstellprozeß ge­ setzt.

Der Erfindung liegt die Aufgabe zugrunde, eine Inverterschal­ tung mit einem Inverter der beschriebenen Art anzugeben, bei der die verbotene Zone unabhängig von den Einsatzspannungen der Transistoren des Inverters verkleinert ist, so daß ein statischer Verluststrom auch bei einem Eingangssignal mit sehr niedrigen logischen Highpegel vermieden wird.

Diese Aufgabe wird durch eine Inverterschaltung gemäß An­ spruch 1 gelöst. Sie weist einen ersten Inverter auf, bei dem der Source-Anschluß eines Transistors eines ersten Leitung­ styps mit einem ersten Versorgungspotential und der Source-An­ schluß eines Transistors eines zweiten Leitungstyps über wenigstens eine Diode mit einem zweiten Versorgungspotential verbunden ist. Weiterhin weist die Inverterschaltung ein Schaltelement auf, das zur Überbrückung der Diode dient, so­ fern der Transistor vom ersten Leitungstyp aufgrund eines am Eingang des Inverters anliegenden Signals gesperrt ist.

Die Funktionsweise der erfindungsgemäßen Inverterschaltung ist bei gesperrtem Transistor vom ersten Leitungstyp aufgrund der Überbrückung der Diode durch das Schaltelement dieselbe, als wenn die Diode nicht vorhanden wäre. Das Ausgangssignal des ersten Inverters entspricht dann dem zweiten Versorgungs­ potential. Die Inverterschaltung unterscheidet sich in ihrer Funktionsweise gegenüber herkömmlichen Inverterschaltungen darin, daß bei Anliegen eines Signales an ihrem Eingang, auf­ grund dessen der Transistor vom ersten Leitungstyp leitet, die Diode nicht überbrückt ist, so daß das Potential am Source-Anschluß des Transistors des zweiten Leitungstyps nicht das zweite Versorgungspotential ist, sondern gegenüber diesem um die Einsatzspannung der Diode vermindert ist.

Durch Wahl der Einsatzspannung der Diode beziehungsweise durch Wahl einer entsprechenden Anzahl von Dioden kann das Potential am Source-Anschluß des Transistors des zweiten Lei­ tungstyps um einen beliebigen Wert abgesenkt werden. Hier­ durch ist festgelegt, welchen logischen Pegel die Eingangs­ signale der Inverterschaltung aufweisen müssen, damit der Transistor des zweiten Leitungstyps sperrt. Die verbotene Zo­ ne kür Eingangssignale der Inverterschaltung ist bei gleichen elektrischen Eigenschaften der beiden Transistoren des ersten Inverters somit kleiner als bei herkömmlichen Inverterschal­ tungen ohne die erfindungsgemäße Diode.

Auf die beschriebene Weise wird vorteilhaft ein Sperren des Transistors des zweiten Leitungstyps auch bei einem Signal mit relativ niedrigem Highpegel am Eingang der Inverterschal­ tung erreicht und dabei ein statischer Verluststrom zwischen den beiden Versorgungspotentialen über die beiden Transisto­ ren des CMOS-Inverters vermieden.

Gemäß einer Weiterbildung der Erfindung weist die Inverter­ schaltung einen zweiten Inverter auf, der eingangsseitig mit dem Ausgang des ersten Inverters verbunden ist und von den beiden Versorgungspotentialen versorgt wird. Dies hat den Vorteil, daß eine eindeutige Pegelumsetzung der Ausgangs­ signale des ersten Inverters auf die Pegel der beiden Versor­ gungspotentiale erzielt wird. Beim zweiten Inverter tritt ebenfalls kein statischer Verluststrom auf, weil das Potenti­ al an seinem Eingang während der erfindungsgemäßen Überbrüc­ kung der Diode nahezu dem zweiten Versorgungspotential ent­ spricht und bei leitendem Transistor vom ersten Leitungstyp des ersten Inverters gleich dem ersten Versorgungspotential ist.

Gemäß einer Weiterbildung der Erfindung ist es vorgesehen, daß das Schaltelement einen Steueranschluß aufweist, der ent­ weder mit dem Ausgang des ersten Inverters oder mit dem Aus­ gang des zweiten Inverters verbunden ist. Die Wahl, mit dem Ausgang welches Inverters der Steueranschluß zu verbinden ist ist abhängig davon, ob das Schaltelement bei einem hohen oder einem niedrigen Eingangspegel sperrt beziehungsweise leitet.

Vorzugsweise ist das Schaltelement ein Transistor. Die Wahl, mit dem Ausgang welches Inverters der Steueranschluß zu ver­ binden ist, ist dann abhängig davon, ob es sich beim Schalt­ element um einen p-Kanal- oder einen n-Kanal-Transistor bzw. um einen selbstleitenden oder selbstsperrenden Transistor handelt.

Die Verbindung zwischen dem Ausgang des gewählten Inverters und dem Steueranschluß des Schaltelementes kann auch über ei­ nen oder mehrere weitere Inverter oder weitere logische Gat­ ter geführt sein.

Die erfindungsgemäße Inverterschaltung eignet sich insbeson­ dere zum Einsatz in Pegelwandlern, da mit ihr Eingangssignale mit niedrigem logischen Pegel in Ausgangssignale mit dem re­ lativ höheren Pegel des zweiten Versorgungspotentials gewan­ delt werden.

Die Erfindung wird im folgenden anhand der Figuren erläutert. Es zeigen:

Fig. 1 bis 4 Ausführungsbeispiele der Erfindung,

Fig. 5 einen Signalverlauf für das Ausführungsbei­ spiel in Fig. 1.

Fig. 1 zeigt ein erstes Ausführungsbeispiel der erfindungs­ gemäßen Inverterschaltung, die zwischen ihrem Eingang IN und ihrem Ausgang OUT einen ersten Inverter I1 und einen zweiten Inverter I2 in Kettenschaltung aufweist. Beide Inverter I1, I2 sind CMOS-Inverter. Der erste Inverter I1 weist einen n-Kanal-Transistor N1 auf, dessen Source-Anschluß mit einem er­ sten Versorgungspotential Masse verbunden ist, und einen p-Kanal-Transistor P1, dessen Source-Anschluß über eine durch einen Transistor realisierte Diode D mit einem zweiten Ver­ sorgungspotential VDD verbunden ist.

Weiterhin weist die Inverterschaltung ein Schaltelement S in Form eines p-Kanal-Transistors auf, welches parallel zur Di­ ode D geschaltet ist und zu deren Überbrückung dient. Die Überbrückung erfolgt, wenn am Eingang IN der Inverterschal­ tung ein Signal mit einem Pegel unterhalb der Einsatzspannung des n-Kanal-Transistors N1 des ersten Inverters I1 anliegt und dieser deswegen sperrt. Zu diesem Zweck ist der Steueran­ schluß beziehungsweise das Gate des Schaltelements S mit dem Ausgang des zweiten Inverters I2 verbunden.

Im folgenden wird die Funktion der Schaltung in Fig. 1 be­ schrieben: Liegt an ihrem Eingang IN ein Potential an, das oberhalb der Schwellenspannung des n-Kanal Transistors N1 liegt, wird dieser leitend, so daß der Knoten K am Ausgang des ersten Inverters I1 den Wert des ersten Versorgungspoten­ tials Masse annimmt. Durch den zweiten Inverter I2 liegt am Ausgang OUT der Inverterschaltung dann das zweite Versor­ gungspotential VDD vor, so daß das Schaltelement S vollstän­ dig gesperrt ist. Eine Überbrückung der Diode D findet also in diesem Fall nicht statt. Folglich ist das Potential am Source-Anschluß des p-Kanal-Transistors P1 des ersten Inver­ ters I1 gegenüber dem zweiten Versorgungspotential VDD um die Einsatzspannung der Diode D vermindert. Der P-Kanal-Tran­ sistor P1 sperrt vollständig, sofern die Potentialdiffe­ renz zwischen seiner Source und dem Eingang IN nicht kleiner ist als seine Einsatzspannung.

Durch Wahl der Einsatzspannung der Diode D beziehungsweise durch Hintereinanderschaltung mehrerer Dioden D, wie dies beispielsweise noch anhand von Fig. 2 erläutert wird, ist bestimmbar, bei welchem Pegel des Signals am Eingang IN der p-Kanal-Transistor P1 des ersten Inverters I1 sicher sperrt.

Liegt nun andererseits am Eingang IN der Inverterschaltung ein Signal mit dem Pegel des ersten Versorgungspotentials Masse an, so wird der n-Kanal-Transistor N1 des ersten Inver­ ters I1 gesperrt, während sein p-Kanal-Transistor P1 voll­ ständig geöffnet wird. Am Knoten K stellt sich dann zunächst das um die Einsatzspannung der Diode D verminderte zweite Versorgungspotential VDD ein. Dies führt kurzzeitig zu einem Querstrom über die beiden Transistoren N2, P2 des zweiten In­ verters I2, dessen p-Kanal-Transistor P2 vorerst noch nicht vollständig gesperrt wird. Am Ausgang OUT ergibt sich dennoch aufgrund des leitenden n-Kanal-Transistors N2 des zweiten In­ verters I2 Massepotential, so daß das Schaltelement S nun leitend geschaltet wird und die Diode D überbrückt. Nunmehr liegt am Source-Anschluß des p-Kanal-Transistors P1 des er­ sten Inverters I1, bedingt durch die Überbrückung durch das Schaltelement S, direkt das zweite Versorgungspotential VDD an, so daß der Knoten K ebenfalls den Wert des zweiten Ver­ sorgungspotentials VDD annimmt. Dies hat zur Folge, daß der p-Kanal-Transistor P2 des zweiten Inverters I2 nun vollstän­ dig sperrt, so daß im zweiten Inverter I2 kein Verluststrom mehr fließt. Bis auf kurzzeitig auftretende Verlustströme beim Wechsel des Potentials am Eingang IN der Inverterschal­ tung sind durch die Erfindung Querströme also vollständig vermieden, sofern das Highpotential am Eingang IN das durch die Diode D abgesenkte Potential am Source-Anschluß des p-Kanal-Transistors P1 abzüglich seiner Einsatzspannung er­ reicht. Es treten also keine statischen Verlustströme auf, auch wenn der logische Highpegel am Eingang IN weiter als die Einsatzspannung des p-Kanal-Transistors P1 unterhalb des zweiten Versorgungspotentials VDD liegt.

Natürlich ist die erfindungsgemäße Schaltung auch mit Ein­ gangssignalen betreibbar, deren Highpegel den Wert des zwei­ ten Versorgungspotentials VDD haben.

Fig. 2 zeigt ein zweites Ausführungsbeispiel der Erfindung, welches sich gegenüber dem Ausführungsbeispiel in Fig. 1 in zweierlei Hinsicht unterscheidet. Zum einen sind bei diesem zwei Dioden D zwischen dem zweiten Versorgungspotential VDD und der Source des p-Kanal-Transistors P1 des ersten Inver­ ters I1 angeordnet. Zum anderen ist das Schaltelement S der Reihenschaltung dieser Dioden D parallel geschaltet und ab­ weichend vom Ausführungsbeispiel in Fig. 1 als n-Kanal-Tran­ sistor realisiert. Da n-Kanal-Transistoren inverses Schaltverhalten gegenüber P-Kanal-Transistoren aufweisen, ist der Steueranschluß des Schaltelements S in Fig. 2 nicht mit dem Ausgang des zweiten Inverters I2, sondern mit dem Ausgang des ersten Inverters I1 verbunden. Die Wirkungsweise dieser Schaltung ist äquivalent derjenigen aus Fig. 1.

Fig. 3 zeigt ein drittes Ausführungsbeispiel der Erfindung, bei dem als Schaltelement S ebenfalls ein n-Kanal-Transistor vorhanden ist und das sich vom Ausführungsbeispiel aus Fig. 2 im wesentlichen darin unterscheidet, daß dessen Gate nicht mit dem Ausgang des ersten Inverters I1, sondern über einen dritten Inverter I3 mit dem Ausgang des zweiten Inverters I2 verbunden ist. Die Wirkungsweise dieser Schaltung ist iden­ tisch mit derjenigen aus Fig. 2. Zwar benötigt sie gegenüber letzterer einen zusätzlichen Inverter 13, jedoch ist durch die Verwendung des Ausgangssignals des zweiten Inverters I2 zur Sperrung des Schaltelementes S anstelle desjenigen des ersten Inverters I1 durch eine weitere Pegelwandlung gewähr­ leistet, daß das Schaltelement S vollständig leitend wird, wenn Massepotential am Eingang IN der Inverterschaltung an­ liegt.

Fig. 4 zeigt ein viertes Ausführungsbeispiel der Erfindung, bei dem gegenüber dem Ausführungsbeispiel in Fig. 1 die Ver­ sorgungspotentiale Masse, VDD sowie die Leitungstypen der Transistoren vertauscht worden sind. Diese Schaltung ermög­ licht einen Betrieb ohne statische Querströme auch für rela­ tiv hohe Lowpegel der Eingangssignale am Eingang IN.

Fig. 5 zeigt für das Ausführungsbeispiel aus Fig. 1 den Zeitverlauf für ein Signal am Eingang IN und das sich darauf­ hin einstellende Signal am Knoten K am Ausgang des ersten In­ verters I1. Das zweite Versorgungspotential VDD hat dabei ei­ nen Wert von etwa 2,5 V. Im unteren Diagramm ist der Quer­ strom I durch die beiden Transistoren P1, N1 des ersten In­ verters I1 in Abhängigkeit des Potentials am Eingang IN auf­ getragen. Man erkennt, daß, selbst wenn das Signal am Eingang IN der Inverterschaltung - wie dargestellt - einen High-Pegel von etwa 1,5 V nicht überschreitet, nur bei einem Wechsel vom Lowpegel zum Highpegel des Eingangssignals bzw. umgekehrt ein kurzzeitiger Querstrom I fließt. Durch die Erfindung werden statische Querströme also vollständig vermieden.

Claims (5)

1. Inverterschaltung

• - mit einem ersten Inverter (I1) mit einem Transistor eines ersten Leitungstyps (N1; P3), dessen Source-Anschluß mit einem ersten Versorgungspotential (Masse; VDD) verbunden ist, und mit einem Transistor eines zweiten Leitungstyps (P1; N3), dessen Source-Anschluß über wenigstens eine Diode (D) mit einem zweiten Versorgungspotential (VDD; Masse) verbunden ist, und
• - mit einem Schaltelement (S), das zur Überbrückung der Diode (D) dient, sofern der Transistor des ersten Leitungstyps (N1; P3) aufgrund eines am Eingang (IN) des ersten Inver­ ters (I1) anliegenden Signals gesperrt ist.

2. Inverterschaltung nach Anspruch 1, mit einem zweiten Inverter (I2), dessen Eingang mit dem Aus­ gang des ersten Inverters (I1) verbunden ist und der vom er­ sten (Masse; VDD) und vom zweiten (VDD; Masse) Versorgungspo­ tential versorgt wird.

3. Inverterschaltung nach einem der vorstehenden Ansprüche, bei der das Schaltelement (S) einen Steueranschluß aufweist, der mit dem Ausgang des ersten (I1) oder des zweiten (I2) In­ verters verbunden ist.

4. Inverterschaltung nach Anspruch 3, bei der das Schaltelement (S) ein Transistor ist.

5. Inverterschaltung nach einem der vorstehenden Ansprüche, bei der die Diode (D) ein als Diode geschalteter Transistor ist.