DE3213726C1 - Anordnung zum zeitweisen Abschalten eines Schaltungsblockes in einem integrierten Schaltkreis - Google Patents

Description

• In Fig.3 ist die Sperrschaltung als Gegentaktstufe ausgebildet. Die Gegentaktstufe besteht aus dem ersten Transistor 4 und einem zweiten Feldeffekttransistor 6 vom Anreicherungstyp. Die gesteuerten Strecken des ersten und zweiten Transistors 4,6 verbinden die beiden Versorgungsleiter 2, 3. Der Verbindungspunkt der beiden Transistoren 4, 6 ist mit dem Schaltungsblock 1 verbunden.
• Die Gegentaktstufe wird von einer Steuerstufe angesteuert, welche aus einem dritten Transistor 5 und einem vierten Transistor 7 besteht. Der dritte Transistor 5 ist ein Feldeffekttransistor vom Anreicherungstyp.
• Der vierte Transistor 7 ist ein Feldeffekttransistor vom Verarmungstyp. Die Steuereingänge S des ersten Transistors 4 und des dritten Transistors 5 sind mit einer Steuerleitung verbunden. Wird an diese Leitung ein Steuersignal angelegt, so lassen sich sehr hohe An- und Abschaltgeschwindigkeiten, beispielsweise 1,5 ns, erreichen. Die Steuereingänge des zweiten Transistors 6 und des dritten Transistors 7 sind miteinander und mit dem Verbindungspunkt des dritten und vierten Transistors 5, 7 verbunden.
• Fig.4 zeigt einen Schaltungsblock mit einer Leistungsausgangsstufe. Sie kann an ihrem Eingang E mit dem Ausgang eines weiteren Schaltungsblockes 1 verbunden sein. Ein Ausgang A kann beispielsweise mit einer Leitung eines Busses 8 verbunden sein.
• Die Leistungsausgangsstufe besteht aus einer Gegentaktstufe mit einem fünften und sechsten Feldeffekttransistor 10 und 11.
• Der Verbindungspunkt des fünften und sechsten Transistors 10, 11 stellt den Ausgang A dar. Die Ansteuerung der Gegentaktstufe erfolgt über eine Ansteuerschaltung, welche aus einem siebten und achten Transistor 14, 15, deren gesteuerten Strecken zwichen dem ersten und dem zweiten Versorgungsleiter 2, 3 liegen, und aus einem neunten und zehnten Transistor 16, 17, deren gesteuerte Strecken dazu parallel liegen, besteht. Der Verbindungspunkt des siebten und achten Transistors 14, 15 ist mit dem Steuereingang des fünften Transistors 10 verbunden.
• abschaltbar. Die Leistungsausgangsstufe ist zu jedem Zeitpunkt über ein Signal an S 1 in den dritten Zustand schaltbar.
• Zwischen den Eingängen des fünften und sechsten Transistors 10, 11 liegt ein Schalter 18. Mit ihm sind die Verbindungen zur Ansteuerung vertauschbar. Auf diese Weise ist ein Signal am Eingang E, welches zwei Zustände einnehmen kann, invertierbar.
• Der Verbindungspunkt des neunten und zehnten Transistors 16, 17 ist mit dem Steuereingang des sechsten Transistors 11 verbunden. Die Ansteuerschaltung weist einen Eingang E auf, welcher mit dem Steuereingang des neunten Transistors 16 verbunden ist.
• Zum vollständigen Abschalten des Schaltungsblockes liegt zwischen dem zweiten Versorgungsleiter 3 und den Steuereingängen des fünften und sechsten Transistors 10, 11 eine Sperrschaltung, bestehend aus den beiden ersten Transistoren 4, 4', und zwischen dem ersten Versorgungsleiter 2 und der Ansteuerschaltung eine weitere Sperrschaltung.
• Diese weitere Sperrschaltung besteht aus zwei parallelgeschalteten Null-Transistoren 12, 13. Die ersten Transistoren 4, 4' sind über eine Steuerleitung S 1, welche mit ihren Steuereingängen verbunden ist, ansteuerbar. Die Null-Transistoren 12, 13 sind über eine Steuerleitung S2, welche mit ihren Steuereingängen verbunden ist, ansteuerbar. Die gesteuerten Strecken der Null-Transistoren 12, 13 sind jeweils mit den gesteuerten Strecken der Ansteuerschaltung verbunden. Ein Null-Transistor hat bei einer Substratvorspannung von 0 Volt eine Schwellenspannung, die etwa bei 0 Volt liegt.
• Das Signal am Ausgang A kann einen von drei definierten Pegeln annehmen. Sie kennzeichnen einen höherwertigen bzw. einen niederwertigen binären Zustand oder einen dritten, zwischen beiden liegenden, keinem von beiden zugeordneten Zustand. Die Ansteuerschaltung ist über ein Signal an S2 an bzw.

Claims (5)

1. Patentansprüche: 1. Anordnung zum zeitweisen Abschalten eines Schaltungsblockes in einem integrierten Schaltkreis, welcher in n-Kanaltechnologie bzw. p-Kanaltechnologie ausgeführt ist, und welcher einen ersten Versorgungsleiter mit einem ersten Versorgungspotential und einen zweiten Versorgungsleiter mit einem zweiten, niedrigeren bzw. höheren Versorgungspotential aufweist, d a durch g e k e 0 fl -z e i c h n e t, daß zwischen dem zweiten Versorgungsleiter (3) und dem Schaltungsblock (1, 1', 1") eine Sperrschaltung angeordnet ist.
2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrschaltung aus mindestens einem ersten Transistor (4) vom Anreicherungstyp besteht.
3. 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Sperrschaltung als Gegentaktstufe ausgebildet ist, die zwischen dem ersten und zweiten Versorgungsleiter (2, 3) angeordnet ist, und die aus dem ersten Transistor (4) und einem zweiten Transistor (6) vom Anreicherungstyp besteht.
4. 4. Anordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß der integrierte Schaltkreis eine Ansteuerstufe aufweist, und daß zwischen der Ansteuerstufe und dem ersten Versorgungsleiter (2) eine weitere Sperrschaltung liegt.
5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die weitere Sperrschaltung aus mindestens einem Null-Transistor (12, 13) besteht.

   Die Erfindung betrifft eine Anordnung zum zeitweisen Abschalten eines Schaltungsblockes in einem integrierten Schaltkreis, welcher in n-Kanaltechnologie bzw. in p-Kanaltechnologie ausgeführt ist, und welcher einen ersten Versorgungsleiter mit einem ersten Versorgungspotential und einen zweiten Versorgungsleiter mit einem zweiten, niedrigeren bzw. höheren Versorgungspotential aufweist.

   Die Verlustleistung eines integrierten Schaltkreises kann bekanntlich vom Integrationsgrad und der Schaltgeschwindigkeit abhängen. Besonders bei hochintegrierten Schaltkreisen mit beispielsweise 10+4 bis 10+5 Transistoren kann die Verlustleistung erheblich sein.

   Die dadurch entstehende Wärme muß vom Schaltkreis bzw. von dem ihm umgebenden Gehäuse abgeführt werden, was jedoch mit großen Schwierigkeiten verbunden sein kann.

   Es gibt integrierte Schaltkreise, welche eine Anzahl von Schaltungsblöcken aufweisen, die jeweils zeitweilig nicht benötigt werden. Ein derartiger Schaltkreis ist beispielsweise ein busorientiertes Prozessorsystem mit Speicherblöcken und Ein-/Ausgabesteuerungen.

   Der Erfindung lag die Aufgabe zugrunde, eine Anordnung der obengenannten Art anzugeben, welche ein schnelles und sicheres Abschalten gewährleistet.

   Diese Aufgabe wird dadurch gelöst, daß zwischen dem zweiten Versorgungsleiter und dem Schaltungsblock eine Sperrschaltung angeordnet ist. In einer vorteilhaften Ausführungsform der Erfindung besteht die Sperrschaltung aus einem ersten Transistor vom Anreicherungstyp.

   In dieser Anordnung wirkt der erste Transistor als Schalttransistor, der auch bei veränderlichem Spannungsabfall infolge höherer Strombelastung zwischen Drain und Source seine Gate-Steuerspanning ändert.

   Er bleibt immer gleich leitend und somit niederohmig.

   In einer Weiterbildung der Erfindung ist als Sperrschaltung eine Gegentaktstufe vorgesehen, die zwischen dem ersten und dem zweiten Versorgungsleiter angeordnet ist, und die aus dem ersten Transistor und einem zweiten Transistor vom Anreicherungstyp besteht. Damit lassen sich hohe An- und Abschaltgeschwindigkeiten erzielen.

   Weiterbildungen der Erfindung ergeben sich aus den weiteren Unteransprüchen.

   Im folgenden ist die Erfindung anhand von vorteilhaften Ausführungsbeispielen weiter beschrieben.

   Fig 1 zeigt schematisch einen integrierten Schaltkreis mit Schaltungsblöcken; F i g. 2 zeigt eine Anordnung zum zeitweisen Abschaltens eines Schaltungsblockes; F i g. 3 zeigt eine Weiterbildung einer Sperrschaltung zum Abschalten eines Schaltungsblockes; F i g. 4 zeigt eine weitere Ausführung der Sperrschaltung.

   Fig. 1 zeigt einen integrierten Schaltkreis, der aus einer Anzahl von Schaltungsblöcken 1, 1" besteht. Die Schaltungsblöcke 1, 1', 1" können beispielsweise Speicherblöcke, Ein-/Ausgabesteuerungen und Eingangs-/Ausgangsendstufen sein. Ein Speicherblock ist beispielsweise durch ein Quadrat dargestellt. Eine Ein-/Ausgangsendstufe ist beispielsweise durch ein Dreieck dargestellt. Jede Signalleitung ist über die Ein-/Ausgangsendstufen mit einem bus 8 verbunden.

   Alle Schaltungsblöcke 1, 1', 1" sind mit einer ersten und einer zweiten Versorgungsleitung 2,3 verbunden. Diese Verbindung ist zugunsten einer übersichtlichen Darstellung nicht für die Ein-/Ausgabeendstufen eingezeichnet.

   F i g. 2 zeigt einen Schaltungsblock 1 in n-Kanaltechnologie, welcher Eingänge El bis En und Ausgänge A 1 bis Am aufweist. Der Schaltungsblock 1 ist mit einem ersten Versorgungsleiter 2 und einem zweiten Versorgungsleiter 2 verbunden. Am ersten Versorgungsleiter 2 liegt ein erstes Versorgungspotential VDD. Am zweiten Versorgungsleiter 3 liegt ein zweites Versorgungspotential VSS. Das zweite Versorgungspotential VSS ist niedriger als das erste Versorgungspotential VDD. Das erste Versorgungspotential VDD ist beispielsweise 5 Volt, das zweite Versorgungspotential VSS ist beispielsweise 0 Volt.

   Die Verbindung des zweiten Versorgungsleiters 3 mit dem Schaltungsblock 1 erfolgt über eine Sperrschaltung.

   Diese besteht aus einem Feldeffekttransistor 4 vom Anreicherungstyp, dessen gesteuerte Strecke die Verbindung bildet. Durch Anlegen eines Signals am Steuereingang S des Transistors 4 ist die Verbindung unterbrechbar bzw. herstellbar.

   Der Transistor 4 ist so dimensioniert, daß er bei einem maximalen Strom des Schaltungsblockes 1 einen möglichst geringen Spannungsabfall von beispielsweise 0,2 bis 0,3 Volt liefert. Dieser maximale Strom ist im allgemeinen wesentlich kleiner als der Summenstrom aller Verknüpfungsglieder im Schaltungsblock 1, da diese nicht alle gleichzeitig leitend sind. Beim Anlegen eines Signals am Eingang S wird der Transistor 4 vollständig gesperrt.