DE3700296A1 - Halbleiter-differenzverstaerker - Google Patents

Description

Die Erfindung bezieht sich auf einen Halbleiter-Differenzverstärker gemäß dem Oberbegriff des Patentanspruchs 1.

Ein konventioneller Halbleiter-Differenzverstärker dieser Art ist in Fig. 2 dargestellt. In dieser Fig. 2 sind mit den Bezugszeichen Q 1 und Q 2 jeweils ein als Last dienender dritter und vierter P Kanal MOS Transistor mit gleicher Gatebreite und Gatelänge bezeichnet. Dagegen sind mit den Bezugszeichen Q 3 und Q 4 jeweils ein erster und ein zweiter Treiber N Kanal MOS Transistor mit gleicher Gatebreite und Gatelänge bezeichnet. Zwei Eingangsanschlüsse tragen die Bezugszeichen D und D. Ein Verbindungsknoten zwischen den Drainanschlüssen der Transistoren Q 1 und Q 3 ist mit dem Bezugszeichen N bezeichnet. Dagegen trägt ein Verbindungsknoten der Drainanschlüsse der Transistoren Q 2 und Q 4 das Bezugszeichen RD. Dieses Bezugszeichen RD stellt gleichzeitig einen Ausgangsanschluß des Halbleiter-Differenzverstärkers dar. Ein N Kanal MOS Transistor Q 5 dient zur Leistungsabschneidung bzw. Leistungsunterbrechung. Ein internes Signal zur Leistungsabschneidung bzw. Leistungsunterbrechung trägt das Bezugszeichen SE. Eine Versorgungsspannung ist mit dem Bezugszeichen Vcc versehen, während eine Erdspannung das Bezugszeichen GND trägt.

Im folgenden wird der Betrieb dieses Halbleiter-Differenzverstärkers näher erläutert.

Zunächst sei angenommen, daß das interne Signal SE zur Leistungsabschneidung den H-Pegel (hohen logischen Pegel einnimmt und daß der Transistor Q 5 eingeschaltet ist, so daß der Differenzverstärker arbeitet.

In einem solchen Zustand weist der Transistor Q 1 einen üblichen Gateabfluß auf, so daß die Schwankung der Spannung am Knotenpunkt N relativ klein ist im Vergleich zur Schwankung der Spannung am Eingangsanschluß D. Der Knotenpunkt N arbeitet gleichzeitig als Gateeingang des Transistors Q 2, so daß bei Gleichheit der Spannungen an den Eingangsanschlüssen D und D der Ausgangsanschluß RD dieselbe Spannung aufweist, die auch am Knotenpunkt N anliegt. Die Spannungen an den Eingangsanschlüssen D und D sowie die Größen der Transistoren Q 1 bis Q 4 sind so gewählt, daß die Transistoren Q 2 und Q 4 einen Gleichgewichtszustand im Pentodenbereich annehmen. Tritt in diesem Zustand eine kleine Spannungsdifferenz zwischen den Eingangsanschlüssen D und D auf, so verlassen die Transistoren Q 2 und Q 4 den Gleichgewichtszustand. Dies hat eine große Schwankung der Spannung am Ausgangsanschluß RD zur Folge.

Nimmt dagegen das interne Signal SE zur Leistungsabschneidung bzw. Leistungsunterbrechung den L-Pegel (niedrigen logischen Pegel) ein, um den Transistor Q 5 auszuschalten, so werden alle Eindringströme bzw. Ströme, die durch die Transistoren Q 1 bis Q 3 oder durch die Transistoren Q 2 bis Q 4 hindurchfließen, unterbrochen, so daß die gesamte Einrichtung in den Ausschaltzustand überführt wird.

Bei dem so aufgebauten konventionellen Halbleiter-Differenzverstärker wird die Spannungsdifferenz zwischen den beiden Eingangsanschlüssen D und D nur durch den N Kanal MOS Transistor empfangen, so daß die Fähigkeit nur sehr gering ist, die Spannung am Knotenpunkt N oder am Ausgangsanschluß RD zur Spannungsversorgungsseite hochzuziehen. Es ist daher nicht möglich, mit sehr hoher Empfindlichkeit auf außerordentlich kleine Spannungsdifferenzen zwischen den beiden Eingangsanschlüssen D und D zu reagieren.

Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiter- Differenzverstärker mit höherer Empfindlichkeit zu schaffen.

Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.

Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Ein Halbleiter-Differenzverstärker zur Verstärkung einer zwischen einem ersten und einem zweiten Eingangsanschluß liegenden Spannungsdifferenz sowie zur Ausgabe eines Ausgangssignals zu einem Ausgangsanschluß zeichnet sich dadurch aus, daß
- ein erster und ein zweiter MOS Transistor eines ersten Leitfähigkeitstyps sowie ein dritter bis sechster Transistor eines zweiten Leitfähigkeitstyps vorhanden sind,
- die Gateanschlüsse des ersten und fünften MOS Transistors mit dem ersten Eingangsanschluß verbunden sind,
- die Gateanschlüsse des zweiten und sechsten MOS Transistors mit dem zweiten Eingangsanschluß verbunden sind,
- die Drainanschlüsse des ersten, dritten und fünften MOS Transistors und die Gateanschlüsse des dritten und vierten MOS Transistors miteinander verbunden sind,
- die Drainanschlüsse des zweiten, vierten und sechsten MOS Transistors mit dem Ausgangsanschluß verbunden sind,
- die Sourceanschlüsse des ersten und zweiten MOS Transistors mit einer ersten Konstantspannungsquelle verbunden sind, und
- die Sourceanschlüsse des dritten bis sechsten Transistors mit einer zweiten Konstantspannungsquelle verbunden sind.

Nach einer vorteilhaften Ausgestaltung der Erfindung sind die eine oder beide Konstantspannungsquellen zur Versorgung des ersten bis sechsten MOS Transistors durch eine Schalteinrichtung steuerbar.

Nach einer anderen sehr vorteilhaften Ausgestaltung der Erfindung sind bei Leitfähigkeitsverhältnissen A _i = W _i / L _i aus Gatebreite W _i und Gatelänge L _i für die jeweiligen MOS Transistoren mit i = 1, 2, . . ., 6 das Leitfähigkeitsfaktorverhältnis A 1/A 2 von erstem und zweitem MOS Transistor, das Leitfähigkeitsfaktorverhältnis A 3/A 4 von drittem und viertem MOS Transistor und das Leitfähigkeitsfaktorverhältnis A 5/A 6 von fünftem und sechstem MOS Transistor einander gleich.

Die Zeichnung stellt neben dem Stand der Technik ein Ausführungsbeispiel der Erfindung dar. Es zeigen:

Fig. 1 den Schaltungsaufbau eines Halbleiter-Differenzverstärkers nach der Erfindung,

Fig. 2 den Schaltungsaufbau eines herkömmlichen Halbleiter- Differenzverstärkers,

Fig. 3 ein Diagramm zur Erläuterung der Übertragungseigenschaften zwischen Eingang und Ausgang bei einem konventionellen und einem Halbleiter-Differenzverstärker nach der Erfindung, und

Fig. 4 einen Schaltungsaufbau zur Erzielung eines vergrößerten Verstärkungsfaktors bei Verwendung der herkömmlichen Differenzverstärker gemäß Fig. 2

Im folgenden wird zur Erläuterung der Erfindung zunächst auf die Fig. 1 Bezug genommen.

Die Fig. 1 zeigt einen Halbleiter-Differenzverstärker nach einem Ausführungsbeispiel der Erfindung. Gleiche Elemente wie in Fig. 2 sind dabei mit den gleichen Bezugszeichen versehen.

Entsprechend der Fig. 1 sind mit den Bezugszeichen Q 6 und Q 7 jeweils ein fünfter und ein sechster P Kanal MOS Transistor mit gleicher Gatebreite und Gatelänge bezeichnet. Der fünfte Transistor Q 6 liegt zwischen der Versorgungsspannung Vcc und dem Knotenpunkt N, während sein Gateanschluß mit dem Eingangsanschluß D verbunden ist. Ferner liegt der sechste Transistor Q 7 zwischen der Versorgungsspannung Vcc und dem Ausgangsanschluß RD, wobei sein Gateanschluß mit der anderen Eingangsklemme D verbunden ist.

Im folgenden wird die Arbeitsweise des in Fig. 1 gezeigten Halbleiter-Differenzverstärkers näher beschrieben.

Die neuen beiden P Kanal MOS Transistoren Q 6 und Q 7 sind symmetrisch links und rechts vorgesehen, so daß der Knotenpunkt N und der Ausgangsanschluß RD auf gleichen Spannungen gehalten werden, wenn sich die Eingangsanschlüsse D und D auf gleichen Spannungen befinden, ähnlich wie beim konventionellen Differenzverstärker.

Im folgenden sei angenommen, daß zwischen den beiden Eingangsanschlüssen D und D eine kleine Spannungsdifferenz auftritt. Der Transistor Q 6 wird dann in einen leitenderen Zustand überführt, wenn die Spannung am Anschluß D abfällt, während der Transistor Q 6 in einen weniger leitenden Zustand überführt wird, wenn die Spannung am Anschluß D ansteigt. Das hat den Effekt, daß die Schwankung gegenüber der Spannung am Knotenpunkt N ansteigt, die die Gatespannung des Transistors Q 2 ist. Da ferner die Änderungsrichtung am Eingangsanschluß D, also diejenige der Gatespannung des Transistors Q 7, die gleiche ist wie die Änderungsrichtung der Gatespannung des Transistors Q 2, erhöht sich die Spannungsänderung am Ausgangsanschluß RD, die durch irgendeinen der Transistoren Q 6 und Q 7 hervorgerufen worden ist.

Die Fig. 3 zeigt ein Diagramm zur Erläuterung der Übertragungseigenschaften zwischen Eingangsanschluß und Ausgangsanschluß beim konventionellen und beim Halbleiter-Differenzverstärker nach der Erfindung. In der Fig. 3 sind die Übertragungseigenschaften des konventionellen Differenzverstärkers durch gestrichelte Linien dargestellt, während die durchgezogenen Linien die Übertragungseigenschaften des Halbleiter-Differenzverstärkers nach der Erfindung angeben. Die Bezugszeichen V _D , V _D und V _RD bezeichnen in Fig. 3 die Spannungen an den Anschlüssen D, D und RD. Die Gatelänge L und die Gatebreite W der Transistoren sind so gewählt, daß die Transistoren Q 1 und Q 2 jeweils eine Gatelänge L = 2,0 µm und eine Gatebreiten W = 25,0 µm, die Transistoren Q 3 und Q 4 eine Gatelänge L = 1,5 µm und eine Gatebreite W = 6,0 µm und die Transistoren Q 6 und Q 7 jeweils eine Gatelänge L = 2,0 µm und eine Gatebreite W = 20,0 µm aufweisen. Ändert sich beispielsweise die Spannung V _D von einem Wert 3,8 V auf einen Wert 3,7 V, wenn V _D = 3,8 V ist, so beträgt der Änderungsbetrag der Ausgangsspannung V _RD 0,6 V beim Halbleiter-Differenzverstärker nach der Erfindung, während der entsprechende Änderungsbetrag beim konventionellen Differenzverstärker nur 0,35 V beträgt. Der Verstärkungsfaktor ist daher bei dem Differenzverstärker nach der Erfindung gegenüber dem konventionellen Differenzverstärker um einen Faktor von 70% vergrößert.

Es sei noch erwähnt, daß sich auf konventionellem Wege die Empfindlichkeit des Differenzverstärkers dadurch steigern läßt, daß er als Zweistufen-Differenzverstärker ausgebildet wird. Die Fig. 4 zeigt einen derartigen Aufbau. In dieser Fig. 4 sind drei Differenzverstärkerbereiche mit den Bezugszeichen SA ₁, SA ₂ und SA ₃ bezeichnet. Die Bezugszeichen D _ein1 und D _ein1 bezeichnen zwei Eingangsanschlüsse des ersten Differenzverstärkerbereichs SA ₁. In ähnlicher Weise bezeichnen die Bezugszeichen D _ein2, D _ein2 und D _ein3, D _ein3 jeweils zwei Eingangsanschlüsse des zweiten Differenzverstärkerbereichs SA ₂ und des dritten Differenzverstärkerbereichs SA ₃.

Diese drei Differenzverstärkerbereiche SA ₁, SA ₂ und SA ₃ weisen jeweils einen Ausgangsanschluß D _aus1, D _aus2 und D _aus3 auf. Mit dem Bezugszeichen SA ist ein Differenzverstärker bezeichnet, der aus den drei genannten Differenzverstärkerbereichen SA ₁ bis SA ₃ besteht.

Der Eingangsanschluß D des Differenzverstärkers SA ist mit den Anschlüssen D _ein1 und D _ein2 verbunden, während der Eingangsanschluß D mit den Anschlüssen D _ein1 und mit dem Anschluß D _ein2 verbunden ist. Dagegen ist der Ausgangsanschluß D _aus1 mit dem Eingangsanschluß D _ein3 verbunden, während der Ausgangsanschluß D _aus2 mit dem Eingangsanschluß D _ein3 verbunden ist. Der Anschluß D _aus3 stellt den Ausgangsanschluß RD des Differenzverstärkers SA dar.

Zunächst werden bei diesem Differenzverstärker die Verstärkungen mit Hilfe der die erste Stufe bildenden Differenzverstärkerbereiche SA ₁ und SA ₂ in zueinander umgekehrten Richtungen durchgeführt, um auf diese Weise die Spannungsdifferenz zwischen den Anschlüssen D _aus1 und D _aus2 relativ zur Spannungsdifferenz zwischen den Eingangsanschlüssen D und D zu erhöhen. Diese Spannungsdifferenz wird weiter mit Hilfe des Differenzverstärkerbereichs SA ₃ verstärkt, der die zweite Stufe bildet.

Um dieses konventionelle Verfahren durchzuführen, sind, wie bereits erwähnt, drei Differenzverstärker SA ₁, SA ₂ und SA ₃ als Grundeinheiten erforderlich, so daß relativ viel Platz zum Aufbau der Verstärkereinheit benötigt wird. Im Gegensatz dazu werden entsprechend der Erfindung nur zwei P Kanal MOS Transistoren zu einer Differentialverstärker-Grundeinheit hinzugefügt, um auf diese Weise den Verstärkungsfaktor zu vergrößern, wobei hierzu nur sehr wenig Platz benötigt wird.

Im folgenden wird das Verhältnis W/L von Gatebreite W zu Gatelänge L eines MOS Transistors als Leitfähigkeitsfaktor A bezeichnet. Sind die Leitfähigkeitsfaktoren A 6 und A 7 der Transistoren Q 6 und Q 7 jeweils größer als die Leitfähigkeitsfaktoren A 1 und A 2 der Transistoren Q 1 und Q 2, so dominieren bei den die Transistoren Q 4 und Q 7 sowie bei den die Transistoren Q 3 und Q 6 enthaltenden Schaltungen jeweils die CMOS-Invertereigenschaften. Daher ist auch bei einem großen Verstärkungsfaktor, wenn die Eingangsspannung an die Charakteristik des Differentialverstärkers angepaßt ist, der erlaubte Bereich der Eingangsspannung zur Erzielung der Anpassung klein bzw. schmal, während die Fähigkeit, als Differenzverstärker zu arbeiten, der nur in Abhängigkeit der relativen Differenz der Eingangsspannung betrieben wird, schwach ausgebildet ist. Demzufolge ist es erwünscht, die Leitfähigkeitsfaktoren A 6 und A 7 jeweils kleiner zu wählen als die Leitfähigkeitsfaktoren A 1 und A 2.

Im oben beschriebenen Ausführungsbeispiel dient der N Kanal Transistor als Treiber bzw. Steuertransistor, während der P Kanal MOS Transistor als Last- bzw. Belastungstransistor dient. Es ist aber auch möglich, einen P Kanal MOS Transistor als Treiber bzw. Steuertransistor zu verwenden und einen N Kanal MOS Transistor als Last- bzw. Belastungstransistor einzusetzen.

Die Leitfähigkeitsfaktoren A der Transistoren Q 1 und Q 2, der Transistoren Q 3 und Q 4 sowie der Transistoren Q 6 und Q 7 sind beim beschriebenen Ausführungsbeispiel jeweils einander gleich. Es ist allerdings nur erforderlich, daß die Leitfähigkeitsfaktorverhältnisse A der Transistoren Q 1, Q 3 und Q 6 mit den Leitfähigkeitsfaktorverhältnissen A der Transistoren Q 2, Q 4 und Q 7 übereinstimmen, daß also A 1/A 2 = A 3/A 4 = A 6/A 7 ist, so daß die Gleichstrom-(DC-Current)-Differenzverstärkereigenschaften -nicht ungünstig beeinflußt werden.

Weiterhin wird beim beschriebenen Ausführungsbeispiel der N Kanal MOS Transistor als Leistungsabschneide- bzw. -ausschalt MOS Transistor verwendet, der mit Erdpotential verbunden ist. Dieser Transistor kann aber auch durch jeden anderen MOS Transistor ersetzt werden, durch den der Strom unterbrochen werden kann, der vom P Kanal MOS Transistor zum N Kanal MOS Transistor im Differenzverstärker fließt.

Wie aus der Beschreibung klar hervorgeht, werden gemäß der Erfindung über die beiden Eingangsanschlüsse eingegebene Eingangssignale durch den N Kanal und den P Kanal MOS Transistor empfangen, so daß sehr kleine Spannungsdifferenzen zwischen den Eingangsanschlüssen mit hoher Empfindlichkeit detektiert und verarbeitet werden können.

Claims (3)

1. Halbleiter-Differenzverstärker zur Verstärkung einer zwischen einem ersten und einem zweiten Eingangsanschluß (D, D) liegenden Spannungsdifferenz sowie zur Ausgabe eines Ausgangssignals zu einem Ausgangsanschluß (RD), dadurch gekennzeichnet, daß
- ein erster und ein zweiter MOS Transistor (Q 3, Q 4) eines ersten Leitfähigkeitstyps sowie ein dritter bis sechster Transistor (Q 1, Q 2, Q 6, Q 7) eines zweiten Leitfähigkeitstyps vorhanden sind,
- die Gateanschlüsse des ersten und fünften MOS Transistors (Q 3, Q 6) mit dem ersten Eingangsanschluß (D) verbunden sind,
- die Gateanschlüsse des zweiten und sechsten MOS Transistors (Q 4, Q 7) mit dem zweiten Eingangsanschluß (D) verbunden sind,
- die Drainanschlüsse des ersten, dritten und fünften MOS Transistors (Q 3, Q 1, Q 6) und die Gateanschlüsse des dritten und vierten MOS Transistors (Q 1, Q 2) miteinander verbunden sind,
- die Drainanschlüsse des zweiten, vierten und sechsten MOS Transistors (Q 4, Q 2, Q 7) mit dem Ausgangsanschluß (RD) verbunden sind,
- die Sourceanschlüsse des ersten und zweiten MOS Transistors (Q 3, Q 4) mit einer ersten Konstantspannungsquelle (GND) verbunden sind, und
- die Sourceanschlüsse des dritten bis sechsten Transistors (Q 1, Q 2, Q 6, Q 7) mit einer zweiten Konstantspannungsquelle (Vcc) verbunden sind.

2. Halbleiter-Differenzverstärker nach Anspruch 1, dadurch gekennzeichnet, daß eine oder beide Konstantspannungsquellen zur Versorgung des ersten bis sechsten MOS Transistors durch eine Schalteinrichtung steuerbar sind.

3. Halbleiter-Differenzverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei Leitfähigkeitsverhältnissen A _i = W _i /L _i aus Gatebreite (W _i ) und Gatelänge (L _i ) für die jeweiligen MOS Transistoren mit i = 1, 2, . . ., 6 das Leitfähigkeitsfaktorverhältnis A 1/A 2 von erstem und zweitem MOS Transistor (Q 3, Q 4), das Leitfähigkeitsfaktorverhältnis A 3/A 4 von drittem und viertem MOS Transistor (Q 1, Q 2) und das Leitfähigkeitsfaktorverhältnis A 5/ A 6 von fünftem und sechstem MOS Transistor (Q 6, Q 7) einander gleich sind.