DE4211644C2 - Schaltungsanordnung zur Erzeugung einer konstanten Spannung - Google Patents
Schaltungsanordnung zur Erzeugung einer konstanten SpannungInfo
- Publication number
- DE4211644C2 DE4211644C2 DE4211644A DE4211644A DE4211644C2 DE 4211644 C2 DE4211644 C2 DE 4211644C2 DE 4211644 A DE4211644 A DE 4211644A DE 4211644 A DE4211644 A DE 4211644A DE 4211644 C2 DE4211644 C2 DE 4211644C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- voltage
- connection
- source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung
einer konstanten Spannung.
Fig. 1 zeigt ein Schaltungsdiagramm einer derartigen herkömm
lichen Schaltungsanordnung. Die dargestellte Schaltung hat
eine von einer Quellenspannung (Stromzufuhr) unabhängige Vor
spannungsschaltung 1, mit der eine Spannung VDD abgegeben
werden kann und die eine konstante Vorspannung erzeugt. Außer
dem ist eine Startschaltschaltung 2 vorgesehen, die die von
der Stromzufuhr unabhängige Vorspannungsschaltung 1 starten
kann, und zwar beim Beginn der Anlage der Quellenspannung VDD
an diese Schaltung. (Die Schaltung 1 ist im übrigen in US-IEEE
Journal of Solid-State Circuits, Vol. Sc-14, Nr. 3, Juni 1979,
Seiten 655-657, beschrieben).
Die von der Stromzufuhr oder Spannungszufuhr unabhängige Vor
spannungsschaltung 1 hat ein Paar PMOS Transistoren PM1 und
PM2, deren Quellenanschlüsse an die Quellenspannung ange
schlossen sind. Ihre Toranschlüsse sind miteinander verbunden,
um die Spannung VDD von der Spannungsquelle einzugeben.
Ein NMOS Transistor NM2 ist mit seinem Senkenanschluß gemein
sam mit den Toranschlüssen der PMOS Transistoren PM1 und PM2
verbunden. Ein Senkenanschluß des PMOS Transistors PM2 und
dessen Quellenanschluß sind über einen Widerstand R1 an einen
Erdungsanschluß GND angeschlossen, um einen Bypass der Schal
tung auszubilden. Ein NMOS Transistor NM1 ist mit seinem Tor
anschluß und mit seinem Senkenanschluß an den Senkenanschluß
des PMOS Transistors PM1 angeschlossen. Ein Toranschluß des
NMOS Transistors NM2 und dessen Quellenanschluß sind an den
Erdungsanschluß GND angeschlossen, um die Vorspannung über den
gemeinsamen Verbindungspunkt n1 der Senke mit dem PMOS Transi
stor PM1 abzugeben.
Die Startschaltung 2 hat einen Widerstand R2, dessen eine
Seite mit dem Anschluß der Spannungsquelle verbunden ist und
der dadurch an der Quellenspannung VDD anliegt. Ein NMOS Tran
sistor NM4 ist vorgesehen und dessen Senkenanschluß und Tor
anschluß sind an die andere Seite des Widerstandes R2 ange
schlossen. Der Quellenanschluß ist an den Erdungsanschluß
angeschlossen, um als Stromquelle für einen Bypass zu dienen.
Ein NMOS Transistor NM3 ist mit seinem Toranschluß an einen
gemeinsamen Verbindungspunkt des Senkenanschlusses und des
Toranschlusses des NMOS Transistors NM4 angeschlossen. Dessen
Quellenanschluß ist an den Erdungsanschluß GND angeschlossen
und dessen Senkenanschluß ist an eine gemeinsame Verbindung
des Senkenanschlusses des NMOS Transistors NM2 mit den Tor
anschlüssen der PMOS Transistoren PM1 und PM2 angeschlossen,
und zwar in der Vorspannungsschaltung 1, um die Bypass-Strom
schleife der Schaltung auszubilden, damit die Vorspannungs
schaltung 1 bei Beginn der Anlage der Quellenspannung VDD an
der Schaltung startet.
Der Betrieb dieser bekannten Schaltungsanordnung wird im fol
genden beschrieben.
Zwei unterschiedliche Spannungen können am gemeinsamen Ver
bindungspunkt n1 der Senken des PMOS Transistors PM1 und des
NMOS Transistors NM1 in der Einschaltschaltung 1 auftreten.
Die am Verbindungspunkt n1 anliegende Spannung ist nämlich die
zu erhaltende Vorspannung oder sie beträgt 0 Volt. Falls die
unabhängige Vorspannungsschaltung 1 bei Anliegen der Quellen
spannung VDD an der Schaltung nicht startet, kann die Schaltung
selbst keine Stromschleife ausbilden. Unter diesen Bedingungen
ergibt sich, daß der Ausgang der Vorspannung am Verbindungs
punkt n1 oder der Verbindungspunkt n1 der Senken des PMOS
Transistors PM1 und des NMOS Transistors NM1 eine Vorspannung
von 0 Volt haben.
Es besteht daher die Notwendigkeit, die von der Strom- oder
Spannungszufuhr unabhängige Vorspannungsschaltung 1 zu star
ten, und zwar unter Verwendung der Startschaltung 2. Bei An
lage der Quellenspannung VDD in einem vorübergehenden Zustand
an der Schaltung wird die Quellenspannung VDD an die Toran
schlüsse der NMOS Transistoren NM3 und NM4 angelegt, und zwar
über den Widerstand R2 in der Startschaltung 2, wodurch be
wirkt wird, daß der NMOS Transistor NM3 sofort eingeschaltet
wird. Als Ergebnis des Einschaltens des NMOS Transistors NM3
in der Einschaltschaltung 2 ergibt sich, daß die gemeinsame
Verbindung der Senkenanschlüsse des PMOS Transistors PM2
und NMOS Transistors NM2 mit den Toranschlüssen der PMOS Tran
sistoren PM1 und PM2 in der von der Zufuhr unabhängigen Vor
spannungsschaltung 1 mit dem Erdungsanschluß GND verbunden
wird. Daraus ergibt sich die Bypass-Stromschleife. Im Ergebnis
liegt also die Erdungsspannung an den Toranschlüssen der PMOS
Transistoren PM1 und PM2 an, wodurch die Schaltung eingeschal
tet wird.
Jetzt wird die Quellenspannung VDD an die Toranschlüsse der
NMOS Transistoren NM1 und NM2 über den eingeschalteten PMOS
Transistor PM1 angelegt, wodurch die Schaltung eingeschaltet
wird. Als Ergebnis wird die Quellenspannung VDD durch den
Leitfähigkeitswert des PMOS Transistors PM1 und des NMOS Tran
sistors NM1 geteilt, wodurch am Verbindungspunkt n1 eine Vor
spannung erzeugt wird.
Wenn jetzt die Quellenspannung VDD einen stabilisierten Zustand
erreicht, nachdem sie durch den anfänglichen Übergangszustand
hindurch gegegangen ist, wird die Quellenspannung VDD an den
Toranschluß des NMOS Transistors NM4 angelegt, und zwar über
den Widerstand R2, wodurch die Schaltung eingeschaltet wird.
Als Ergebnis liegt eine niedrige Spannung am Toranschluß des
NMOS Transistors NM3 an, wodurch die Schaltung ausgeschaltet
wird. Dies beruht darauf, daß die Quellenspannung VDD durch den
Widerstand R2 an den Erdungsanschluß GND kurzgeschlossen wird,
und zwar durch den eingeschalteten NMOS Transistor NM4. Die
Startschaltung 2 startet also die Vorspannungsschaltung 1
nicht mehr länger, weil der NMOS Transistor NM3 der Schaltung
ausgeschaltet ist. Insbesondere wird die Ausbildung der By
pass-Stromschleife durch den NMOS Transistor NM3 in der Start
schaltung 2 nicht mehr länger ermöglicht. Im Ergebnis erzeugt
die Vorspannungsschaltung 1 eine stabile Vorspannung, wobei
die Stromschleife durch sich selbst aufrechterhalten bleibt.
Diese herkömmliche Schaltungsanordnung hat aber einen Nach
teil, indem der NMOS Transistor NM4 in der Startschaltung 2
eingeschaltet ist, auch nachdem die Quellenspannung VDD stabi
lisiert ist. Das Einschalten des NMOS Transistors NM4 unter
dieser Bedingung bewirkt einen Stromfluß IS durch sich hin
durch mit erhöhtem Stromverbrauch. Schwankt die Quellenspan
nung VDD, so schwankt auch der Betrag des Stroms und daraus
ergibt sich eine Beeinflussung der Vorspannung der Vorspan
nungsschaltung 1. In anderen Worten gesagt, falls der Be
triebsbereich der Quellenspannung VDD groß ist, so kann eine
Schwankung in der Vorspannung auftreten.
Der Erfindung liegt daher die Aufgabe zugrunde, eine unabhän
gige Startschaltung für eine Schaltungsanordnung zur Erzeugung
einer konstanten Spannung vorzuschlagen.
Die Lösung dieser Aufgabe erfolgt durch die Merkmale des
Anspruchs 1.
Die Erfindung wird im folgenden anhand eines Ausführungsbei
spieles näher erläutert. Es zeigt:
Fig. 1 das schon diskutierte Schaltdiagramm für eine
herkömmliche Schaltungsanordnung;
Fig. 2 ein Schaltdiagramm einer erfindungsgemäßen,
Schaltungsanordnung.
In Fig. 2 ist dargestellt, daß die Schaltungsanordnung eine
Vorspannungsschaltung 1 aufweist, die Spannung VDD von einer
Leistungsquelle erhält und die eine konstante Vorspannung
erzeugt. Außerdem ist eine Startschaltung 2 vorgesehen, die
die Vorspannungsschaltung 1 startet, und zwar bei der Anlage
der Quellenspannung VDD an die Schaltung.
Die Vorspannungsschaltung 1 hat ein Paar PMOS Transistoren PM1
und PM2, deren Quellenanschlüsse an die Spannungsquelle VDD
angeschlossen sind. Deren Toranschlüsse sind miteinander ver
bunden.
Ein NMOS Transistor NM2 ist vorgesehen, dessen Senkenanschluß
an die gemeinsame Verbindung der Toranschlüsse der PMOS Tran
sistoren PM1 und PM2 angeschlossen ist sowie an einen Senken
anschluß des PMOS Transistors PM2. Dessen Quellenanschluß ist
an einen Erdungsanschluß GND angeschlossen, und zwar über
einen Widerstand R1, um einen Bypass auszubilden.
Es ist auch ein NMOS Transistor NM1 vorgesehen, dessen Tor
anschluß und Senkenanschluß gemeinsam an einen Senkenanschluß
des PMOS Transistors PM1 angeschlossen sind. Ein Toranschluß
des NMOS Transistors NM2 und dessen Quellenanschluß sind an
den Erdungsanschluß GND angeschlossen, um die Vorspannung über
die gemeinsame Senkenverbindung n1 mit dem PMOS Transistor PM1
abzugeben.
Die Startschaltung 2 hat einen Widerstand R2, dessen eine
Seite an den Leistungsquellenanschluß angeschlossen ist, um an
die Quellenspannung VDD angelegt zu werden. Ein Kondensator C1
ist vorgesehen, dessen eine Seite an die andere Seite des
Widerstands R2 angeschlossen ist und dessen andere Seite an
den Verbindungspunkt n1 für den Ausgang der Vorspannung ange
schlossen ist oder auch an den gemeinsamen Verbindungspunkt
n1 der Senken des PMOS Transistors PM1 und des NMOS Transi
stors NM1 in der Schaltung 1, um einen Startstrom der Vor
spannungsschaltung zuzuleiten und um eine Schwankung der Quel
lenspannung VDD und der Ausgangs-Vorspannung zu puffern.
Im folgenden wird die Arbeitsweise dieser Schaltungsanordnung
beschrieben.
Bei Anlage der Quellenspannung VDD an die Schaltung wird die
Quellenspannung VDD gleichzeitig an die Schaltung 1 und an die
Schaltung 2 angelegt. Die Quellenspannung VDD, die an der
Startschaltung 2 anliegt, ist wegen des Widerstands R2 und
des Kondensators C1 störarm. Diese störarme Spannung wird dann
an den Verbindungspunkt n1 für den Ausgang der Vorspannung in
der Schaltung 1 angelegt. In anderen Worten gesagt, bei Beginn
der Anlage der Quellenspannung wird eine hohe Spannung über
den Widerstand R2 und den Kondensator C1 an die Toranschlüsse
der NMOS Transistoren NM1 und NM2 in der Schaltung 1 angelegt,
und zwar während einer kurzen Zeit, wodurch die Transistoren
eingeschaltet werden.
Als Ergebnis dieses Einschaltens der NMOS Transistoren NM1 und
NM2 werden die Toranschlüsse der PMOS Transistoren PM1 und PM2
über den NMOS Transistor NM2 und den Widerstand R1 an den
Erdungsanschluß GND angelegt, wodurch der Bypass ausgebildet
wird. Die Erdungsspannung wird also an die Toranschlüsse der
PMOS Transistoren PM1 und PM2 angelegt, wodurch diese Transi
storen eingeschaltet werden. Dann wird die Quellenspannung VDD
an die Toranschlüsse der NMOS Transistoren NM1 und NM2 ange
legt, und zwar über die eingeschalteten PMOS Transistoren PM1
und PM2. Die Quellenspannung wird auch über die NMOS Transi
storen NM1 und NM2 und über den Widerstand R1 mit der Erdung
kurzgeschlossen. Als Ergebnis ist festzuhalten, daß die Quel
lenspannung VDD durch den Leitfähigkeitswert des PMOS Tran
sistors PM1 und des NMOS Transistors NM1 geteilt wird, so daß
die Vorspannung am Verbindungspunkt n1 erzeugt wird.
Wenn jetzt die Quellenspannung VDD stabilisiert wird, nachdem
sie das anfängliche Übergangsstadium durchschritten hat, wird
sie an eine Seite des Kondensators C1 angelegt, und zwar über
den Widerstand R2 in der Einschaltschaltung 2. Die Quellen
spannung gelangt auch zur anderen Seite des Kondensators C1,
und zwar über den PMOS Transistor PM1. Als Ergebnis ist fest
zuhalten, daß die Stromschleife durch den Kondensator C1
blockiert wird, weil am Kondensator C1 keine Potentialdiffe
renz anliegt. Das heißt, daß die Stromschleife in der Start
schaltung 2 durch den Kondensator C1 blockiert wird, nachdem
die Quellenspannung VDD einen stabilisierten Zustand erreicht
hat. Daher verbraucht die Schaltung keinen weiteren Strom. Als
Ergebnis ist festzuhalten, daß die Vorspannungsschaltung 1
die Vorspannung stabil erzeugt, wobei die Stromschleife durch
sich aufrechterhalten bleibt, und zwar ohne die Startspannung
von der Startschaltung 2.
Weil die Stromschleife der Startschaltung 2 vom Kondensator C1
blockiert wird, nachdem die Quellenspannung VDD den stabili
sierten Zustand erreicht hat, hat die Startschaltung 2 keinen
Effekt auf die Vorspannung. Daher wird eine konstante Spannung
erzeugt, auch wenn der Betriebsbereich der Quellenspannung VDD
groß ist.
Andererseits, wenn eine abrupte Änderung in der Quellenspan
nung VDD auftritt, die auf Störungen beruht, so wird eine
Potentialdifferenz am Kondensator C1 erzeugt, weil die Quel
lenspannung VDD über den Widerstand R1 in der Schaltung 2 an
der anderen Seite des Kondensators C1 anliegt und auch an der
anderen Seite des Kondensators C1 über den PMOS Transistor
PM1 in der Schaltung 1. Diese Potentialdifferenz bewirkt ein
Laden bzw. Entladen des Kondensators C1, wodurch bewirkt wird,
daß die Vorspannung an Schwankungen gehindert wird. Die Vor
spannung wird somit stabilisiert, auch wenn die Quellenspan
nung schwankt.
Es ist also eine Schaltungsanordnung zur Erzeugung einer kon
stanten Spannung vorgesehen, die einen zusätzlichen Stromver
brauch verhindert, der in der Schaltung auftreten kann, nach
dem die Quellenspannung ihren stabilisierten Stand erreicht
hat. Hierzu wird der Kondensator in der Startschaltung ver
wendet. Weil die Stromschleife der Startschaltung vom Konden
sator blockiert wird, nachdem die Quellenspannung den stabili
sierten Zustand erreicht hat, hat die Startschaltung keine
Wirkung auf die Vorspannung. Die Schaltungsanordnung arbeitet
also auch dann, wenn der Betriebsbereich der Quellenspannung
groß ist. Auch wenn eine abrupte Schwankung in der Quellen
spannung wegen einer entsprechenden Störung auftritt, so kann
die Vorspannung in der Vorspannungsschaltung durch den Kon
densator stabilisiert werden. Die Verwendung des Kondensators
anstelle der entsprechenden Bauelemente in Fig. 1 verringert
außerdem den Flächenbedarf der Schaltung.
Claims (2)
1. Schaltungsanordnung zur Erzeugung einer konstanten Span
nung mit zwei Stromspiegeln mit vier Feldeffekttransisto
ren (PM1, PM2, NM1, NM2), von denen zwei erste Transisto
ren (PM1, PM2) mit ihren Toranschlüssen miteinander ver
bunden sind, deren Quellanschlüsse an eine gemeinsame
äußere Spannungsquelle (VDD) angeschlossen sind und deren
Senkenanschlüsse jeweils an die Senkenanschlüsse der
beiden zweiten Transistoren (NM1, NM2) angeschlossen
sind, deren Toranschlüsse ebenfalls miteinander verbunden
sind und deren Quellanschlüsse geerdet sind, wobei die
Verbindung der beiden Senkenanschlüsse jeweils eines der
Transistoren (PM2, NM2) des ersten und des zweiten Paares
mit der Verbindung der beiden Toranschlüsse der Transi
storen des ersten Paares (PM1, PM2) verbunden ist, wobei
ferner die Verbindung der beiden Senkenanschlüsse der
beiden anderen Transistoren (PM1, NM1) miteinander über
einen gemeinsamen Verbindungspunkt (n1) an die Verbindung
der beiden Toranschlüsse des zweiten Transistorpaares
(NM1, NM2) angeschlossen ist, und wobei eine Startschal
tung (2) vorgesehen ist, die eine Serienschaltung eines
Widerstandes (R2) und eines Kondensators (C1) aufweist
und die an den gemeinsamen Verbindungspunkt (n1) einer
seits und an die äußere Spannungsquelle (VDD) anderer
seits angeschlossen ist.
2. Schaltungsanordnung nach Patentanspruch 1,
dadurch gekennzeichnet,
daß der Quellenanschluß eines der Transistoren (NM2) des
zweiten Paares über einen weiteren Widerstand (R1) ge
erdet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910006769U KR940004026Y1 (ko) | 1991-05-13 | 1991-05-13 | 바이어스의 스타트업회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4211644A1 DE4211644A1 (de) | 1992-11-19 |
DE4211644C2 true DE4211644C2 (de) | 1995-04-27 |
Family
ID=19313745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4211644A Expired - Lifetime DE4211644C2 (de) | 1991-05-13 | 1992-04-07 | Schaltungsanordnung zur Erzeugung einer konstanten Spannung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5243231A (de) |
JP (1) | JP2540816Y2 (de) |
KR (1) | KR940004026Y1 (de) |
DE (1) | DE4211644C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4224584A1 (de) * | 1992-07-22 | 1994-01-27 | Mikroelektronik Und Technologi | Hochgenaue Referenzspannungsquelle |
DE4437757C2 (de) * | 1994-02-15 | 2001-11-08 | Lg Semicon Co Ltd | Referenzspannungserzeugungsschaltung |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69427311T2 (de) * | 1993-01-08 | 2001-11-22 | Sony Corp | Vorspannungsstabilisierungsschaltung |
JP3278673B2 (ja) * | 1993-02-01 | 2002-04-30 | 株式会社 沖マイクロデザイン | 定電圧発生回路 |
JP3037031B2 (ja) * | 1993-08-02 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | パワーオン信号発生回路 |
JP3318105B2 (ja) * | 1993-08-17 | 2002-08-26 | 三菱電機株式会社 | 起動回路 |
JPH07130170A (ja) * | 1993-10-29 | 1995-05-19 | Mitsubishi Electric Corp | 基準電圧発生回路 |
FR2716758B1 (fr) * | 1994-02-28 | 1996-05-31 | Sgs Thomson Microelectronics | Circuit de polarisation pour transistor dans une cellule de mémorisation. |
FR2721772B1 (fr) * | 1994-06-27 | 1996-09-06 | Sgs Thomson Microelectronics | Circuit de commande d'une source de polarisation comportant un dispositif de mise en veille. |
EP0724209A1 (de) * | 1995-01-25 | 1996-07-31 | International Business Machines Corporation | Leistungssteuerungssystem für integrierte Schaltungen |
US5555166A (en) * | 1995-06-06 | 1996-09-10 | Micron Technology, Inc. | Self-timing power-up circuit |
JPH09114534A (ja) * | 1995-10-13 | 1997-05-02 | Seiko I Eishitsuku:Kk | 基準電圧発生回路 |
US5815028A (en) * | 1996-09-16 | 1998-09-29 | Analog Devices, Inc. | Method and apparatus for frequency controlled bias current |
GB2336960B (en) * | 1998-05-01 | 2003-08-27 | Sgs Thomson Microelectronics | Start up circuits and bias generators |
JP3476363B2 (ja) * | 1998-06-05 | 2003-12-10 | 日本電気株式会社 | バンドギャップ型基準電圧発生回路 |
US6201435B1 (en) | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
DE19956122A1 (de) * | 1999-11-13 | 2001-05-17 | Inst Halbleiterphysik Gmbh | Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Stromquelle |
US6404252B1 (en) | 2000-07-31 | 2002-06-11 | National Semiconductor Corporation | No standby current consuming start up circuit |
KR20020046292A (ko) * | 2000-12-12 | 2002-06-21 | 곽정소 | 전류소모를 최소하기 위한 스타트업회로 |
JP3811141B2 (ja) * | 2003-06-06 | 2006-08-16 | 東光株式会社 | 出力可変型定電流源回路 |
US7015746B1 (en) | 2004-05-06 | 2006-03-21 | National Semiconductor Corporation | Bootstrapped bias mixer with soft start POR |
DK1635240T3 (da) * | 2004-09-14 | 2010-06-07 | Dialog Semiconductor Gmbh | Dynamiske transkonduktansboostingteknikker til strømspejle |
JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
US7372316B2 (en) * | 2004-11-25 | 2008-05-13 | Stmicroelectronics Pvt. Ltd. | Temperature compensated reference current generator |
US20060232904A1 (en) * | 2005-04-13 | 2006-10-19 | Taiwan Semiconductor Manufacturing Co. | Supply voltage independent sensing circuit for electrical fuses |
TW200715092A (en) * | 2005-10-06 | 2007-04-16 | Denmos Technology Inc | Current bias circuit and current bias start-up circuit thereof |
US20070241738A1 (en) * | 2006-04-12 | 2007-10-18 | Dalius Baranauskas | Start up circuit apparatus and method |
US20080150594A1 (en) * | 2006-12-22 | 2008-06-26 | Taylor Stewart S | Start-up circuit for supply independent biasing |
TW200901608A (en) * | 2007-06-27 | 2009-01-01 | Beyond Innovation Tech Co Ltd | Bias supply, start-up circuit, and start-up method for bias circuit |
TW200903213A (en) * | 2007-07-02 | 2009-01-16 | Beyond Innovation Tech Co Ltd | Bias supply, start-up circuit, and start-up method for bias circuit |
US8575998B2 (en) * | 2009-07-02 | 2013-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voltage reference circuit with temperature compensation |
EP3611728A1 (de) | 2012-03-21 | 2020-02-19 | Samsung Electronics Co., Ltd. | Verfahren und vorrichtung für hochfrequente codierung/decodierung zur bandbreitenerweiterung |
US11237585B2 (en) * | 2017-10-27 | 2022-02-01 | Marvel Asia Pte, Ltd. | Self-biased current trimmer with digital scaling input |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3703648A (en) * | 1970-09-11 | 1972-11-21 | Seeburg Corp | Reset circuit for logic system in quiescent state for a predetermined time upon application of power and upon power fluctuations below a predetermined level |
US3648154A (en) * | 1970-12-10 | 1972-03-07 | Motorola Inc | Power supply start circuit and amplifier circuit |
US3806742A (en) * | 1972-11-01 | 1974-04-23 | Motorola Inc | Mos voltage reference circuit |
DE2616363C3 (de) * | 1975-04-24 | 1981-07-16 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven | Vorrichtung zur Lieferung eines konstanten Speisegleichstromes |
JPS5724123A (en) * | 1980-07-18 | 1982-02-08 | Mitsubishi Electric Corp | Reset circuit |
JPS5741828A (en) * | 1980-08-26 | 1982-03-09 | Hashimoto Forming Co Ltd | Roller bending equipment |
JPS5748830A (en) * | 1980-09-08 | 1982-03-20 | Pioneer Electronic Corp | Power-on reset signal generating circuit |
US4342926A (en) * | 1980-11-17 | 1982-08-03 | Motorola, Inc. | Bias current reference circuit |
US4495425A (en) * | 1982-06-24 | 1985-01-22 | Motorola, Inc. | VBE Voltage reference circuit |
NL8400523A (nl) * | 1984-02-20 | 1985-09-16 | Philips Nv | Geintegreerde logische bufferschakeling. |
GB2163614A (en) * | 1984-08-22 | 1986-02-26 | Philips Electronic Associated | Battery economising circuit |
GB8518692D0 (en) * | 1985-07-24 | 1985-08-29 | Gen Electric Co Plc | Power-on reset circuit arrangements |
US4737669A (en) * | 1986-07-31 | 1988-04-12 | Rca Corporation | Slow-start system for a control circuit |
US4857864A (en) * | 1987-06-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Current mirror circuit |
US4769589A (en) * | 1987-11-04 | 1988-09-06 | Teledyne Industries, Inc. | Low-voltage, temperature compensated constant current and voltage reference circuit |
US4961009A (en) * | 1988-06-29 | 1990-10-02 | Goldstar Semiconductor, Ltd. | Current-voltage converting circuit utilizing CMOS-type transistor |
JPH02214911A (ja) * | 1989-02-15 | 1990-08-27 | Omron Tateisi Electron Co | 集積回路の起動回路 |
US5083079A (en) * | 1989-05-09 | 1992-01-21 | Advanced Micro Devices, Inc. | Current regulator, threshold voltage generator |
GB8913439D0 (en) * | 1989-06-12 | 1989-08-02 | Inmos Ltd | Current mirror circuit |
US5155384A (en) * | 1991-05-10 | 1992-10-13 | Samsung Semiconductor, Inc. | Bias start-up circuit |
-
1991
- 1991-05-13 KR KR2019910006769U patent/KR940004026Y1/ko not_active IP Right Cessation
-
1992
- 1992-03-27 US US07/859,203 patent/US5243231A/en not_active Expired - Lifetime
- 1992-04-07 DE DE4211644A patent/DE4211644C2/de not_active Expired - Lifetime
- 1992-05-12 JP JP1992030919U patent/JP2540816Y2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4224584A1 (de) * | 1992-07-22 | 1994-01-27 | Mikroelektronik Und Technologi | Hochgenaue Referenzspannungsquelle |
DE4437757C2 (de) * | 1994-02-15 | 2001-11-08 | Lg Semicon Co Ltd | Referenzspannungserzeugungsschaltung |
Also Published As
Publication number | Publication date |
---|---|
JP2540816Y2 (ja) | 1997-07-09 |
KR940004026Y1 (ko) | 1994-06-17 |
US5243231A (en) | 1993-09-07 |
JPH0521534U (ja) | 1993-03-19 |
DE4211644A1 (de) | 1992-11-19 |
KR920022294U (ko) | 1992-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4211644C2 (de) | Schaltungsanordnung zur Erzeugung einer konstanten Spannung | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE60036776T2 (de) | Verstärkerschaltung | |
DE69210087T2 (de) | Vorspannungseinschaltschaltkreis | |
DE3621533C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere für ein DRAM, die bei geringem Leistungsverbrauch eine stabile interne Versorgungsspannung liefert | |
DE2541352C2 (de) | Oszillator in C-MOS-Technologie | |
DE1537263B2 (de) | Treiberschaltung mit mos feldeffekttransistoren | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE2411839B2 (de) | Integrierte Feldeffekttransistor-Schaltung | |
EP0529119A1 (de) | Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung | |
DE68921136T2 (de) | Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen. | |
DE4334513C1 (de) | CMOS-Schaltung mit erhöhter Spannungsfestigkeit | |
DE69218746T2 (de) | Einschalt-Rücksetzschaltung | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
EP0499673B1 (de) | Regelschaltung für einen Substratvorspannungsgenerator | |
DE3736380A1 (de) | Schaltungsanordnung zur kontrolle der drain-source-spannung eines mos-transistors | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE69313177T2 (de) | Verstärker mit Ausgangsstrombegrenzung | |
EP0589221A1 (de) | Integrierte Halbleiterschaltungsanordnung | |
DE69026648T2 (de) | Differenzverstärkerschaltung mit hoher Betriebsgeschwindigkeit | |
DE3717922C2 (de) | ||
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
EP0496910B1 (de) | Schaltungsanordnung zur Generierung eines Rücksetzsignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right | ||
R071 | Expiry of right |