JP3278673B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JP3278673B2 JP3278673B2 JP01478093A JP1478093A JP3278673B2 JP 3278673 B2 JP3278673 B2 JP 3278673B2 JP 01478093 A JP01478093 A JP 01478093A JP 1478093 A JP1478093 A JP 1478093A JP 3278673 B2 JP3278673 B2 JP 3278673B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- power supply
- node
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/46—Reflex amplifiers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
いられ、半導体装置に所望の電圧を供給する定電圧発生
回路に関するものである。
例を示す回路図である。この定電圧発生回路では、第1
の電源(例えば、電源電位Vcc)と第2の電源(例え
ば、接地電位Vss)との間に、カレントミラー型バイ
アス回路10と次段回路20とが接続されている。カレ
ントミラー型バイアス回路10は、電源電位Vccと接
地電位Vssとの間に直列接続された第1の抵抗素子で
ある抵抗11、第1のトランジスタであるPチャネルM
OSトランジスタ(以下、PMOSという)12、及び
NチャネルMOSトランジスタ(以下、NMOSとい
う)13を有している。さらに、電源電位Vccと接地
電位Vssとの間に、直列接続された第2のトランジス
タであるPMOS14とNMOS15とを有している。
PMOS12のゲートは、NMOS14のゲート及びド
レインと、出力ノードである出力端子16とNMOS1
5のドレインとに接続されている。さらに、NMOS1
3のドレイン及びゲートが、NMOS15のゲートに共
通接続されている。NMOS13及び15により、カレ
ントミラー回路が構成されている。出力端子16には、
次段回路20が接続されている。次段回路20は、定電
流源として働くPMOS21を有している。PMOS2
1は、ソースが電源電位Vccに、ゲートが出力端子1
6にそれぞれ接続され、そのドレインに流す一定電流を
他の構成素子に供給するトランジスタである。次に、図
2の定電圧発生回路の動作を説明する。カレントミラー
型バイアス回路10では、PMOS12,14及びNM
OS13,15を弱反転領域で動作させており、抵抗1
1の電圧降下をV11とすれば、次式(1)で表わされ
る。
与えられる。
ス回路10は、電源電位Vccに対する依存性がない定
電圧源として動作する。
定電圧発生回路を構成するカレントミラー型バイアス回
路10では、電源電位Vccの変動に対して、出力端子
16がフローティング状態となる場合があり、その時、
出力端子16に接続される次段回路20のPMOS21
を制御できないという問題があった。例えば、電源電位
Vccが5Vから3Vに急激に低下する場合を考える。
この時、PMOS14の閾値を1Vとすると、出力端子
16の電位は、4Vから2Vへ低下しようとする。とこ
ろが、次段回路20の負荷容量が大きいと、時定数が大
きいので、電源電位Vccの急激な変化に対し、出力端
子16の電位が追随できなくなって3V程度の高い電位
が維持される。その結果、PMOS14が非導通とな
り、同時に、出力端子16の電位をゲート入力とするP
MOS12が非導通となる。次に、NMOS13に電流
が流れなくなり、共通のゲート入力であるNMOS1
3,15が非導通となる。従って、出力端子16はフロ
ーティング状態となり、次段回路20のPMOS21を
制御できなくなる。この状態は、接合容量からのリーク
電流等で、出力端子16の電位がPMOS14の閾値
分、電源電位Vccより低下するまで維持される。本発
明は、前記従来技術が持っていた課題として、電源電位
Vccの急激な変動に対して出力が不安定になるいう点
について解決した定電圧発生回路を提供するものであ
る。
に、本発明のうちの第1の発明は、第1の電極が第1の
電源に第1の抵抗素子を介して接続され、出力ノードの
電位に基づき導通状態が制御される第1のトランジスタ
と、第1の電極が前記第1の電源に接続され、第2の電
極が前記出力ノードに接続され、前記出力ノードの電位
に基づき導通状態が制御される第2のトランジスタと、
前記第1及び第2のトランジスタの第2の電極及び第2
の電源に接続されたカレントミラー回路とを有し、前記
出力ノードから一定の電圧を出力する定電圧発生回路に
おいて、第1の電極が前記第1の電源に接続され、第2
の電極が前記出力ノードに接続され、所定の電流を前記
第1の電極から前記第2の電極へ流す第3のトランジス
タと、第1の電極が前記第2の電源に接続され、第2の
電極が前記出力ノードに接続され、前記第2の電極から
前記第1の電極へ前記所定の電流とほぼ同一の電流を流
す第4のトランジスタとを有している。 第2の発明は、
第1の発明の定電圧発生回路において、前記第3のトラ
ンジス タは第1ノードの電位に基づき導通状態が制御さ
れ、前記第4のトランジスタは第2ノードの電位に基づ
き導通状態が制御され、第1の電極が前記第1の電源に
接続され、第2の電極が前記第1ノードに接続され、前
記第1ノードの電位に基づき導通状態が制御される第5
のトランジスタと、第1の電極が前記第2の電源に接続
され、第2の電極が第2の抵抗素子を介して前記第1ノ
ードに接続され、前記第2ノードの電位に基づき導通状
態が制御される第6のトランジスタとをさらに有してい
る。 第3の発明は、第2の発明の定電圧発生回路におい
て、前記第3のトランジスタのゲート幅に対する前記第
5のトランジスタのゲート幅の比と、前記第4のトラン
ジスタのゲート幅に対する前記第6のトランジスタのゲ
ート幅の比とが等しい。
うに定電圧発生回路を構成したので、第3と第4のトラ
ンジスタには、ほぼ同一の電流が流れる。そのため、電
源電位が短時間に急激に変化した場合、第3と第4のト
ランジスタが第1のトランジスタ及びカレントミラー回
路に対して常時電流を供給し続けるので、例えば、出力
ノードの電位が第2の電源側へ抜けて低下する。これに
より、第1及び第2のトランジスタが常に導通状態を維
持し、出力ノードがフローティング状態にならないよう
に動作する。従って、前記課題を解決できるのである。
路の回路図であり、従来の図2中の要素と共通の要素に
は共通の符号が付されている。本実施例の定電圧発生回
路では、従来のカレントミラー型バイアス回路10を用
い、その電源電位Vccと接地電位Vssとの間に、電
流バイパス回路30と、該電流バイパス回路30に所定
の電位を供給するためのバイアス回路40とを、付加し
た構成となっている。電流バイパス回路30は、電源電
位Vccと接地電位Vssとの間に直列接続された第3
のトランジスタであるPMOS31及び第4のトランジ
スタであるNMOS32を有し、該PMOS31のドレ
インとNMOS32のドレインがカレントミラー型バイ
アス回路10の出力ノードである出力端子16に共通接
続されている。バイアス回路40は、電源電位Vccと
接地電位Vssとの間に直列接続された第5のトランジ
スタであるPMOS41、第2の抵抗素子である抵抗4
2、及び第6のトランジスタであるNMOS43を有し
ている。PMOS41のゲート(第1ノード)及びドレ
インは、NMOS31のゲートに共通接続され、さらに
NMOS43のゲート(第2ノード)及びドレインが、
NMOS32のゲートに共通接続されている。図1のカ
レントミラー型バイアス回路10及び次段回路20の動
作は従来と同様であるので、以下、本実施例の特徴であ
る電流バイパス回路30及びバイアス回路40の動作に
ついて説明する。PMOS41の電圧降下をV41、抵
抗42の抵抗値R42、及びNMOS43の電圧降下を
V43とすると、バイアス回路40内を流れる電流iB
は、次式(3)で与えられる。
に、NMOS32のゲートはNMOS43のゲートにそ
れぞれ接続されており、該PMOS31と41及びNM
OS32と43のゲート・ソース間電圧は等しいので、
該PMOS31及びNMOS32が電流源として働く。
PMOS31及びNMOS32を流れる電流をi31及
びi32とすると、次式(4),(5)で与えられる。
NMOS32のドレインは、共にカレントミラー型バイ
アス回路10の出力端子16に接続されているものの、
該カレントミラー型バイアス回路10の出力端子16と
の電気的干渉がほとんどなくなる。そのため、例えば、
前述したように電源電位Vccが5Vから3Vに短時間
で急激に変化して、出力端子16に3V程度の高い電位
が残留した場合、PMOS12と14が非導通になろう
とする。しかし、電流バイパス回路30に常時電流が流
れているため、出力端子16の電位は、接地電位Vss
側へ抜けて低下する。従って、PMOS12及び14は
常に導通状態を維持し、その結果、出力端子16がフロ
ーティング状態にならず、安定した出力が行える。
例えば、図1のPMOSをNMOSに、NMOSをPM
OSに代え、第1の電源をVssに、第2の電源をVc
cに代えても、上記実施例とほぼ同様の作用、効果が得
られる。また、抵抗11,42を負荷MOSで構成する
等、カレントミラー型バイアス回路10、電流バイパス
回路30、及びバイアス回路40を他の回路構成に変更
する等、種々の変形が可能である。
及び第3の発明によれば、定電圧を出力する出力ノード
によって導通制御される第1及び第2のトランジスタ、
及び該出力ノードと第1の電源または第2の電源との間
に、ほぼ同一の電流を流す第3及び第4のトランジスタ
を設けたので、この第3及び第4のトランジスタにはほ
ぼ同一の電流が流れる。そのため、電源電位が短時間に
急激に変化しても、第1及び第2のトランジスタは常に
導通状態が維持される。従って、出力ノードがフローテ
ィング状態にならず、安定した出力電圧が得られる。
である。
アス回路 11,42 抵抗 12,14,21,31,41 PMOS 13,15,32,43 NMOS 16 出力端子 20 次段回路 30 電流バイパス回路 40 バイアス回路 Vcc 電源電位 Vss 接地電位
Claims (3)
- 【請求項1】 第1の電極が第1の電源に第1の抵抗素
子を介して接続され、出力ノードの電位に基づき導通状
態が制御される第1のトランジスタと、 第1の電極が前記第1の電源に接続され、第2の電極が
前記出力ノードに接続され、前記出力ノードの電位に基
づき導通状態が制御される第2のトランジスタと、 前記第1及び第2のトランジスタの第2の電極及び第2
の電源に接続されたカレントミラー回路とを有し、前記
出力ノードから一定の電圧を出力する定電圧発生回路に
おいて、 第1の電極が前記第1の電源に接続され、第2の電極が
前記出力ノードに接続され、所定の電流を前記第1の電
極から前記第2の電極へ流す第3のトランジスタと、 第1の電極が前記第2の電源に接続され、第2の電極が
前記出力ノードに接続され、前記第2の電極から前記第
1の電極へ前記所定の電流とほぼ同一の電流を流す第4
のトランジスタとを有することを特徴とする定電圧発生
回路。 - 【請求項2】 前記第3のトランジスタは第1ノードの
電位に基づき導通状態が制御され、前記第4のトランジ
スタは第2ノードの電位に基づき導通状態が制御され、 第1の電極が前記第1の電源に接続され、第2の電極が
前記第1ノードに接続され、前記第1ノードの電位に基
づき導通状態が制御される第5のトランジスタと、 第1の電極が前記第2の電源に接続され、第2の電極が
第2の抵抗素子を介して前記第1ノードに接続され、前
記第2ノードの電位に基づき導通状態が制御される第6
のトランジスタとをさらに有することを特徴とする請求
項1記載の定電圧発生回路。 - 【請求項3】 前記第3のトランジスタのゲート幅に対
する前記第5のトランジスタのゲート幅の比と、前記第
4のトランジスタのゲート幅に対する前記第 6のトラン
ジスタのゲート幅の比とが等しい請求項2記載の定電圧
発生回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01478093A JP3278673B2 (ja) | 1993-02-01 | 1993-02-01 | 定電圧発生回路 |
US08/189,545 US5510750A (en) | 1993-02-01 | 1994-02-01 | Bias circuit for providing a stable output current |
KR1019940001834A KR100201083B1 (ko) | 1993-02-01 | 1994-02-01 | 바이어스 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01478093A JP3278673B2 (ja) | 1993-02-01 | 1993-02-01 | 定電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06230840A JPH06230840A (ja) | 1994-08-19 |
JP3278673B2 true JP3278673B2 (ja) | 2002-04-30 |
Family
ID=11870571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01478093A Expired - Fee Related JP3278673B2 (ja) | 1993-02-01 | 1993-02-01 | 定電圧発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5510750A (ja) |
JP (1) | JP3278673B2 (ja) |
KR (1) | KR100201083B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696916A (ja) * | 1991-03-14 | 1994-04-08 | Takeshi Masumoto | 磁気冷凍作業物質とその製造方法 |
JP3349047B2 (ja) * | 1996-08-30 | 2002-11-20 | 東芝マイクロエレクトロニクス株式会社 | 定電圧回路 |
US5936392A (en) * | 1997-05-06 | 1999-08-10 | Vlsi Technology, Inc. | Current source, reference voltage generator, method of defining a PTAT current source, and method of providing a temperature compensated reference voltage |
JP3832943B2 (ja) * | 1997-10-15 | 2006-10-11 | 沖電気工業株式会社 | 定電流源回路とそれを用いたディジタル/アナログ変換回路 |
US6469533B1 (en) * | 2000-04-10 | 2002-10-22 | Intel Corporation | Measuring a characteristic of an integrated circuit |
DE602004025466D1 (de) * | 2004-09-14 | 2010-03-25 | Dialog Semiconductor Gmbh | Dynamische Transkonduktanz-Erhöhungstechnik für Stromspiegel |
DE102007031054B4 (de) * | 2007-07-04 | 2018-08-02 | Texas Instruments Deutschland Gmbh | Referenzspannungsgenerator mit Bootstrap-Effekt |
US7944281B2 (en) * | 2008-12-12 | 2011-05-17 | Mosys, Inc. | Constant reference cell current generator for non-volatile memories |
US20150194418A1 (en) * | 2014-01-09 | 2015-07-09 | Ati Technologies Ulc | Electrostatic discharge equalizer |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS562017A (en) * | 1979-06-19 | 1981-01-10 | Toshiba Corp | Constant electric current circuit |
US4450367A (en) * | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
JPH02268010A (ja) * | 1989-04-10 | 1990-11-01 | Canon Inc | Mosトランジスタを用いた定電流回路 |
US5038053A (en) * | 1990-03-23 | 1991-08-06 | Power Integrations, Inc. | Temperature-compensated integrated circuit for uniform current generation |
NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
US5109187A (en) * | 1990-09-28 | 1992-04-28 | Intel Corporation | CMOS voltage reference |
KR940004026Y1 (ko) * | 1991-05-13 | 1994-06-17 | 금성일렉트론 주식회사 | 바이어스의 스타트업회로 |
-
1993
- 1993-02-01 JP JP01478093A patent/JP3278673B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-01 US US08/189,545 patent/US5510750A/en not_active Expired - Lifetime
- 1994-02-01 KR KR1019940001834A patent/KR100201083B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5510750A (en) | 1996-04-23 |
JPH06230840A (ja) | 1994-08-19 |
KR940020669A (ko) | 1994-09-16 |
KR100201083B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3095809B2 (ja) | 基準発生器 | |
JP3139542B2 (ja) | 参照電圧発生回路 | |
US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
JP3575453B2 (ja) | 基準電圧発生回路 | |
US20010005160A1 (en) | Reference voltage generation circuit using source followers | |
JPH06110570A (ja) | 低電力vcc/2発生器 | |
JP2000112548A (ja) | 基準電圧発生回路 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
JP3465840B2 (ja) | 電圧電流変換回路 | |
JP3335183B2 (ja) | バッファ回路 | |
JPH11202955A (ja) | 半導体素子の内部電圧発生回路 | |
JP3278673B2 (ja) | 定電圧発生回路 | |
US20050030000A1 (en) | Reference voltage generator circuit | |
JP2004194124A (ja) | ヒステリシスコンパレータ回路 | |
JP2933070B2 (ja) | チャ−ジポンプ回路 | |
US5742155A (en) | Zero-current start-up circuit | |
JP3356223B2 (ja) | 降圧回路及びこれを内蔵した半導体集積回路 | |
EP0397408A1 (en) | Reference voltage generator | |
JP3068580B2 (ja) | バイアス回路及びリセット回路 | |
JP3389291B2 (ja) | 高速電流感知増幅器 | |
EP0651311A2 (en) | Self-exciting constant current circuit | |
JPH0950325A (ja) | 基準電圧発生回路 | |
JP2002258954A (ja) | ボルテージレギュレータ | |
JP3052818B2 (ja) | 定電流回路 | |
JP2551148B2 (ja) | 半導体集積回路用入力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |