JP3068580B2 - バイアス回路及びリセット回路 - Google Patents
バイアス回路及びリセット回路Info
- Publication number
- JP3068580B2 JP3068580B2 JP10360339A JP36033998A JP3068580B2 JP 3068580 B2 JP3068580 B2 JP 3068580B2 JP 10360339 A JP10360339 A JP 10360339A JP 36033998 A JP36033998 A JP 36033998A JP 3068580 B2 JP3068580 B2 JP 3068580B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- drain
- current
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
しない一定電圧を出力するバイアス回路に係り、特に、
外部からリセット信号を与えることなく起動することが
できるバイアス回路に関する。
出力するバイアス回路としては、例えば、図2に模式的
に示すような回路がある。この従来のバイアス回路は、
Nチャネル形のMOS(Metal Oxide Semiconductor;
金属酸化膜半導体)トランジスタMN10からなるリセ
ット信号入力部10と、バイアス電圧生成部11と、バ
イアス電圧生成部11に一定の電流を供給する定電流供
給部12とを備えている。バイアス電圧生成部11は、
抵抗R10とNチャネル形のMOSトランジスタMN1
1,MN12とを備え、トランジスタMN11とトラン
ジスタMN12とは、ゲート同士が接続されており、い
わゆるカレントミラーを構成している。また、トランジ
スタMN11のソースは抵抗R10を介して共通電位
(接地)端子Tg2に接続されている。トランジスタM
N11の基板と、トランジスタMN12のソースと基板
は共に共通電位端子Tg2に接続されている。一方、定
電流供給部12は、基板とソースが電源電圧端子Tv2
に接続され、ゲート同士が接続された2つのPチャネル
形のMOSトランジスタMP10,MP11を備え、い
わゆるカレントミラーを構成している。即ち、トランジ
スタMP10のドレインから流出する電流とトランジス
タMP11のドレインから流出する電流は、素子の形状
により決定される一定の比を有する関係にある。そし
て、トランジスタMP10,MP11のゲートとトラン
ジスタMP10のドレインは、トランジスタMN11の
ドレインに接続されている。また、トランジスタMP1
1のドレインはトランジスタMN11,MN12のゲー
トとトランジスタMN12のドレインに接続されている
と共に、バイアス電圧を出力する出力端子To2に接続
されている。
路において、電源電圧端子Tv2に電源を接続して電圧
が供給されている状態では、出力端子To2に生じる電
圧は、トランジスタMN12のゲート・ソース間電圧に
等しくなる。また、出力端子To2の電圧は、抵抗R1
0に生じる電圧とトランジスタMN11のゲート・ソー
ス間電圧との和にも等しい。即ち、このバイアス回路の
出力電圧は、トランジスタMN11,MN12における
チャネル長とチャネル幅との比(ディメンジョン)と抵
抗R10の抵抗値とで決定される一定値となる。このよ
うなバイアス回路は、動作開始時に電源電圧端子Tv2
に電源を接続するだけでは直ちに起動することができな
いため、例えば、リセット信号を入力するリセット信号
入力端子Trを設けて、他の回路で作成したリセット信
号により起動する。
29号公報及び特開平10−198448号公報に開示
されている技術がある。
ている技術は、バイアス回路の出力側にフィードバック
回路を有し、このフィードバック回路内に電源立ち上が
り時の起動が容易な負荷定電流源を設けることにより、
安定な動作を行うようにしている。
れている技術は、バイアス回路を起動するためのスター
トアップ部を設け、動作電源電圧投入により、定電流を
供給するカレントミラー回路を起動するようにしてい
る。
バイアス回路は、電源接続時にリーク電流等の微少な電
流に頼ることなく確実に起動するためには、リセット信
号入力端子Trから、別途このバイアス回路を起動する
ためのリセット信号を入力する必要があった。
特開平10−198448号公報に開示されている技術
は、いずれもバイアス回路が起動を完了した後も、バイ
アス回路を起動するための回路が動作したままであるの
で、消費電力が大きくなってしまうという問題がある。
のであり、外部からリセット信号を入力することなく直
ちに起動することができるバイアス回路を提供すること
を目的とする。また、この発明は、電源接続時に効率よ
く起動して消費電力を低減するバイアス回路及びそれを
起動するためのリセット回路を提供することを他の目的
とする。
係るバイアス回路は、一定の電流を供給する定電流供給
手段と、前記定電流供給手段から電流の供給を受けて一
定のバイアス電圧を生成するバイアス電圧生成手段と、
電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段がバイアス電圧を出
力するのに従って電流の供給を停止する起動手段とを備
える、ことを特徴とする。
ると、起動手段が電源電圧の供給を受けて電流供給手段
とバイアス電圧生成手段を起動するのための電流を供給
することにより、バイアス電圧生成手段を起動すること
ができる。これにより、外部からリセット信号を入力す
ることなく直ちに起動することができる。また、起動手
段は、バイアス電圧生成手段がバイアス電圧の出力を開
始して動作が安定すると電流の供給を停止する。これに
より、消費電力を低減することができる。
ス回路は、一定の電流を供給する定電流供給手段と、前
記定電流供給手段から電流の供給を受けて一定のバイア
ス電圧を生成するバイアス電圧生成手段と、電源接続時
に電源電圧の供給を受けて前記定電流供給手段と前記バ
イアス電圧生成手段を起動するための電流を供給し、前
記バイアス電圧生成手段がバイアス電圧を出力するのに
従って動作を停止する起動手段とを備える、ことを特徴
とする。前記バイアス電圧生成手段は、ソースが抵抗を
介して接地されたNチャネル型の第1のMOSトランジ
スタと、前記第1のMOSトランジスタとカレントミラ
ー接続されたNチャネル型の第2のトランジスタを含
み、前記定電流供給手段は、ゲートとドレインが前記第
1のMOSトランジスタのドレインに接続されたPチャ
ネル型の第3のMOSトランジスタと、前記第3のMO
Sトランジスタとカレントミラー接続されると共に、ド
レインが前記第1のMOSトランジスタ及び前記第2の
MOSトランジスタのゲートと前記第2のMOSトラン
ジスタのドレインに接続されたPチャネル型の第4のM
OSトランジスタを含む、ことが望ましい。
続され、ゲートが接地されたPチャネル型の第5のMO
Sトランジスタと、ソースが前記第5のMOSトランジ
スタのドレインに接続され、基板が電源に接続されたP
チャネル型の第6のMOSトランジスタと、ゲートとド
レインが前記第6のMOSトランジスタのゲートとドレ
インに接続され、ソースと基板が接地されたNチャネル
型の第7のMOSトランジスタと、ゲートが前記第6の
MOSトランジスタのゲートとドレイン及び前記第7の
MOSトランジスタのゲートとドレインに接続され、ソ
ースが前記第1のトランジスタのソースと共に抵抗を介
して接地され、ドレインが前記定電流供給手段と前記バ
イアス電圧生成手段との接続部に接続されたNチャネル
型の第8のMOSトランジスタを有する、ことが望まし
い。前記起動手段は、前記バイアス電圧生成手段が起動
して、バイアス電圧が所定値に達すると、電流の供給を
停止することが望ましい。前記バイアス電圧生成手段
は、カレントミラー回路を備え、前記起動手段は、前記
バイアス電圧生成手段が起動して、前記カレントミラー
回路の所定点を流れる電流が所定値に達すると、電流の
供給を停止することが望ましい。
ト回路は、電源から供給される電圧を降下させる電圧降
下手段と、前記電圧降下手段が降下させた電圧を受けて
電流を供給することによりバイアス回路を起動し、当該
バイアス回路が起動するに従って電流の供給を停止する
起動手段とを備える、バイアス回路を起動するためのも
のである。
電圧降下手段が電源電圧を降下させて起動手段に浅いバ
イアスをかけることにより、バイアス回路に電流を供給
して起動し、バイアス回路の起動により電流の供給を停
止することができる。これにより、バイアス回路を起動
するための回路の構成が簡単となり、消費電力も抑える
ことができる。
が電源に接続され、ゲートが接地されたPチャネル型の
第5のMOSトランジスタと、ソースが前記第3のMO
Sトランジスタのドレインに接続され、基板が電源に接
続されたPチャネル型の第6のMOSトランジスタとを
含み、前記起動手段は、ゲートとドレインが前記第6の
MOSトランジスタのゲートとドレインに接続され、ソ
ースと基板が接地されたNチャネル型の第7のMOSト
ランジスタと、ゲートが前記第6のMOSトランジスタ
のゲートとドレイン及び前記第7のMOSトランジスタ
のゲートとドレインに接続され、ソースが抵抗を介して
接地されたNチャネル型の第8のMOSトランジスタを
含んでもよい。また、この発明の第4の観点に係るバイ
アス回路は、一定の電流を供給する定電流供給手段と、
前記定電流供給手段から電流の供給を受けてバイアス電
圧を生成するバイアス電圧生成手段と、電源接続時に電
源電圧の供給を受けて前記定電流供給手段と前記バイア
ス電圧生成手段とを起動するための電流を供給し、前記
バイアス電圧生成手段が出力するバイアス電圧が所定値
に達すると、電流の供給を停止する起動手段とを備え
る、ことを特徴とする。また、この発明の第5の観点に
係るバイアス回路は、一定電流の供給を受けてバイアス
電圧を生成するバイアス電圧生成手段と、電源接続時に
電源電圧の供給を受けて、前記バイアス電圧生成手段を
起動するための電流を供給し、前記バイアス電圧生成手
段がバイアス電圧を出力するのに従って電流の供給を停
止する起動手段とを備える、ことを特徴とする。前記起
動手段は、前記バイアス電圧生成手段が出力するバイア
ス電圧が所定値に達すると、電流の供給を停止してもよ
い。 前記バイアス電圧生成手段は、カレントミラー回路
を備え、前記起動手段は、前記カレントミラー回路の所
定点を流れる電流が所定値に達すると、電流の供給を停
止してもよい。前記バイアス電圧生成手段は、ソースが
抵抗を介して接地されたNチャネル型の第1のMOSト
ランジスタと、前記第1のMOSトランジスタとカレン
トミラー接続されたNチャネル型の第2のトランジスタ
を含み、前記定電流供給手段は、ゲートとドレインが前
記第1のMOSトランジスタのドレインに接続されたP
チャネル型の第3のMOSトランジスタと、前記第3の
MOSトランジスタとカレントミラー接続されると共
に、ドレインが前記第1のMOSトランジスタ及び前記
第2のMOSトランジスタのゲートと前記第2のMOS
トランジスタのドレインに接続されたPチャネル型の第
4のMOSトランジスタを含んでもよい。前記起動手段
は、ソースと基板が電源に接続され、ゲートが接地され
たPチャネル型の第5のMOSトランジスタと、ソース
が前記第5のMOSトランジスタのドレインに接続さ
れ、基板が電源に接続されたPチャネル型の第6のMO
Sトランジスタと、ゲートとドレインが前記第6のMO
Sトランジスタのゲートとドレインに接続され、ソース
と基板が接地されたNチャネル型の第7のMOSトラン
ジスタと、ゲートが前記第6のMOSトランジスタのゲ
ートとドレイン及び前記第7のMOSトランジスタのゲ
ートとドレインに接続され、ソースが前記第1のトラン
ジスタのソースと共に抵抗を介して接地され、ドレイン
が前記定電流供給手段と前記バイアス電圧生成手段との
接続部に接続されたNチャネル型の第8のMOSトラン
ジスタを有してもよい。
明の実施の形態に係るバイアス回路について詳細に説明
する。
アス回路の一例を示す模式図である。図示するように、
このバイアス回路は、回路起動部1とバイアス電圧生成
部2と定電流供給部3とを有している。
圧生成部2と定電流供給部3を起動させるための部位で
あり、トランジスタMP1,MP2,MN1,MN2を
備えたリセット回路である。
ル型のMOS(Metal Oxide Semiconductor;金属酸化
膜半導体)トランジスタであり、電源電圧端子Tv1に
接続された電源から供給される電圧を降下するためのも
のである。
ル型のMOSトランジスタであり、バイアス電圧生成部
2と定電流供給部3を起動するための電流を供給するた
めのものである。
ランジスタMP2の基板と共に電源電圧端子Tv1に接
続されている。トランジスタMP1のゲートは、トラン
ジスタMN1のソースと基板とトランジスタMN2の基
板と共に共通電位端子Tg1に接続されている。トラン
ジスタMP1のドレインは、トランジスタMP2のソー
スに接続されている。トランジスタMP2のゲートとド
レインは、トランジスタMN1のゲートとドレインとト
ランジスタMN2のゲートに共通接続されている。トラ
ンジスタMN2のドレインは、バイアス電圧生成部2の
トランジスタMN3のドレインに接続されていると共
に、定電流供給部3のトランジスタMP3のゲートとド
レインとトランジスタMP4のゲートに共通接続されて
いる。また、トランジスタMN2のソースは、バイアス
電圧生成部2のトランジスタMN3のソースと共に抵抗
R1の一端に接続されている。
から一定の電流を受けて、一定のバイアス電圧を出力す
るためのものであり、抵抗R1と、トランジスタMN
3,MN4とを備えている。
ル型のMOSトランジスタである。
ソースとトランジスタMN3のソースに接続されている
と共に、他の一端が共通電位端子Tg1に接続されてい
る。トランジスタMN3の基板は、トランジスタMN4
のソースと基板と共に共通電位端子Tg1に接続されて
いる。トランジスタMN3のゲートとトランジスタMN
4のゲートは、互いに接続されていると共に、トランジ
スタMN4のドレインと定電流供給部3のトランジスタ
MP4のドレインと出力端子To1に共通接続されてい
る。
に一定の電流を供給するためのカレントミラー回路であ
り、トランジスタMP3,MP4を備えている。
ル型のMOSトランジスタである。トランジスタMP3
のソースと基板とトランジスタMP4のソースと基板
は、共に電源電圧端子Tv1に接続されている。
作を説明する。このバイアス回路は、電源接続時に外部
からリセット信号を入力することなく起動して、一定の
バイアス電圧を出力できるようにしたバイアス回路であ
る。
が供給された直後は、トランジスタMP3,MP4,M
N3,MN4がいずれも遮断状態にある。即ち、バイア
ス電圧生成部2は動作を停止しており、出力端子To1
にはバイアス電圧が出力されていない。
MP1とトランジスタMP2が導通する。トランジスタ
MP1とトランジスタMP2が導通することにより、ト
ランジスタMN1とトランジスタMN2のゲート電圧が
上昇し、トランジスタMN1とトランジスタMN2が導
通する。トランジスタMN2が導通すると、トランジス
タMN2にドレイン電流Idsが流れることによりトラ
ンジスタMP3が導通する。トランジスタMP3が導通
すると、トランジスタMP4は、カレントミラーである
ことにより、トランジスタMP3のドレイン電流に対し
て一定の比率を持ったドレイン電流を流す。トランジス
タMP4が導通するのに応じてトランジスタMN3,M
N4のゲート電圧が上昇し、トランジスタMN4が導通
する。さらに、カレントミラーであることにより、トラ
ンジスタMN3も導通してトランジスタMN4のドレイ
ン電流に対して一定の比率を持ったドレイン電流が流れ
る。
ジスタMN3を流れるドレイン電流は全て抵抗R1に流
入し、電流量の増大と共にトランジスタMN2,MN3
のソースと抵抗R1との接続点における電位が上昇す
る。
端子Tv1から供給された電圧をトランジスタMP1,
MP2のソース・ドレイン間で降下したものが印加さ
れ、トランジスタMN2は、浅いバイアスがかけられて
いる。このため、接続点における電位が上昇すること
によりトランジスタMN2は非導通となり、トランジス
タMN2のドレイン電流Idsは零となる。即ち、回路
起動部1は、バイアス電圧生成部2が起動するに従って
動作を停止する。これにより、このバイアス電圧生成部
2の起動が完了して動作が安定する。
のゲート・ソース間電圧と等しい電圧が出力される。ま
た、この出力端子To1に生じる電圧は、抵抗R1に生
じる電圧とトランジスタMN3のゲート・ソース間電圧
との和にも等しい。即ち、このバイアス回路の出力電圧
は、電源から供給される電圧によらず、トランジスタM
N3,MN4におけるチャネル長とチャネル幅との比
(ディメンジョン)と抵抗R1の抵抗値とで決定される
一定値となる。
よれば、電源電圧が供給されると、回路起動部1が電源
電圧によりバイアス電圧生成部2と定電流供給部3を起
動するための電流を供給し、バイアス電圧生成部2の起
動に従って回路起動部1からの電流の供給を停止するこ
とができる。これにより、電源接続時に外部からのリセ
ット信号なしに起動して、回路固有の一定電圧を出力す
ることができる。従って、このバイアス回路を起動する
ためのリセット信号を作成するための回路を別途用意す
る必要がなくなり、動作中に電源が切断された場合で
も、電源を再び接続すると自発的に直ちに再起動するこ
とができる。また、回路起動部1は、バイアス電圧生成
部2が起動するに従って動作を停止するので、消費電力
を低減することができる。
ず、様々な変形及び応用が可能である。例えば、定電流
供給部3は、上記のカレントミラー接続されたPチャネ
ル型のMOSトランジスタMN3,MN4によるものに
限らず、一定の電流を供給できる任意の回路を採用する
ことができ、構成も任意に変更可能である。また、バイ
アス電圧生成部2も、例えば、バイポーラトランジスタ
のバンドギャップ電圧を利用した回路といった、バイア
ス電圧を生成するための任意の回路を採用することがで
きる。
アス回路を起動するための信号を外部から入力すること
なしに電源電圧の供給を受けて起動する。これにより、
回路の構成が簡単となり、回路の起動が容易になる。
るに従って動作を停止するリセット回路を備えている。
これにより、消費電力を低減することができる。
構成を模式的に示す図である。
ある。
生成部 3,12 定電流供給部 10 リセット信号
入力部 R1,R10 抵抗 MN1〜MN4,MN10〜MN12 Nチャネル型
MOSトランジスタ MP1〜MP4,MP10,MP11 Pチャネル型
MOSトランジスタ Tr リセット信号
入力端子 Tv1,Tv2 電源電圧端子 Tg1,Tg2 共通電位端子 To1,To2 出力端子
Claims (5)
- 【請求項1】一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けて一定のバイ
アス電圧を生成するバイアス電圧生成手段と、 電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段がバイアス電圧を出
力するのに従って電流の供給を停止する起動手段とを備
え、 前記バイアス電圧生成手段は、 ソースが抵抗を介して接地されたNチャネル型の第1の
MOSトランジスタと、 前記第1のMOSトランジスタとカレントミラー接続さ
れたNチャネル型の第2のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第1のMOSトランジスタのド
レインに接続されたPチャネル型の第3のMOSトラン
ジスタと、 前記第3のMOSトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第1のMOSトランジスタ
及び前記第2のMOSトランジスタのゲートと前記第2
のMOSトランジスタのドレインに接続されたPチャネ
ル型の第4のMOSトランジスタを含み、 前記起動手段は、 ソースと基板が電源に接続され、ゲートが接地されたP
チャネル型の第5のMOSトランジスタと、 ソースが前記第5のMOSトランジスタのドレインに接
続され、基板が電源に接続されたPチャネル型の第6の
MOSトランジスタと、 ゲートとドレインが前記第6のMOSトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Nチャネル型の第7のMOSトランジスタと、 ゲートが前記第6のMOSトランジスタのゲートとドレ
イン及び前記第7のMOSトランジスタのゲートとドレ
インに接続され、ソースが前記第1のトランジ スタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたNチャネル型の第8のMOSトランジスタを有
する、 ことを特徴とするバイアス回路。 - 【請求項2】前記起動手段は、前記バイアス電圧生成手
段が起動して、バイアス電圧が所定値に達すると、電流
の供給を停止する、 ことを特徴とする請求項1に記載のバイアス回路。 - 【請求項3】前記バイアス電圧生成手段は、カレントミ
ラー回路を備え、 前記起動手段は、前記バイアス電圧生成手段が起動し
て、前記カレントミラー回路の所定点を流れる電流が所
定値に達すると、電流の供給を停止する、 ことを特徴とする請求項1に記載のバイアス回路。 - 【請求項4】電源から供給される電圧を降下させる電圧
降下手段と、 前記電圧降下手段が降下させた電圧を受けて電流を供給
することによりバイアス回路を起動し、当該バイアス回
路が起動するに従って電流の供給を停止する起動手段と
を備え、 前記電圧降下手段は、 ソースと基板が電源に接続され、ゲートが接地されたP
チャネル型の第5のMOSトランジスタと、 ソースが前記第3のMOSトランジスタのドレインに接
続され、基板が電源に接続されたPチャネル型の第6の
MOSトランジスタとを含み、 前記起動手段は、 ゲートとドレインが前記第6のMOSトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Nチャネル型の第7のMOSトランジスタと、 ゲートが前記第6のMOSトランジスタのゲートとドレ
イン及び前記第7のMOSトランジスタのゲートとドレ
インに接続され、ソースが抵抗を介して接地されたNチ
ャネル型の第8のMOSトランジスタを含む、 ことを特徴とするバイアス回路を起動するためのリセッ
ト回路。 - 【請求項5】一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けてバイアス電
圧を生成するバイアス電圧生成手段と、 電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段が出力するバイアス
電圧が所定値に達すると、電流の供給を停止する起動手
段とを備え、 前記バイアス電圧生成手段は、カレントミラー回路を備
え、 前記起動手段は、前記カレントミラー回路の所定点を流
れる電流が所定値に達すると、電流の供給を停止し、 前記バイアス電圧生成手段は、 ソースが抵抗を介して接地されたNチャネル型の第1の
MOSトランジスタと、 前記第1のMOSトランジスタとカレントミラー接続さ
れたNチャネル型の第2のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第1のMOSトランジスタのド
レインに接続されたPチャネル型の第3のMOSトラン
ジスタと、 前記第3のMOSトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第1のMOSトランジスタ
及び前記第2のMOSトランジスタのゲートと前記第2
のMOSトランジスタのドレインに接続されたPチャネ
ル型の第4のMOSトランジスタを含み、 前記起動手段は、 ソースと基板が電源に接続され、ゲートが接地されたP
チャネル型の第5のMOSトランジスタと、 ソースが前記第5のMOSトランジスタのドレインに接
続され、基板が電源に接続されたPチャネル型の第6の
MOSトランジスタと、 ゲートとドレインが前記第6のMOSトランジスタのゲ
ートとドレインに接続 され、ソースと基板が接地された
Nチャネル型の第7のMOSトランジスタと、 ゲートが前記第6のMOSトランジスタのゲートとドレ
イン及び前記第7のMOSトランジスタのゲートとドレ
インに接続され、ソースが前記第1のトランジスタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたNチャネル型の第8のMOSトランジスタを有
する、 ことを特徴とするバイアス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10360339A JP3068580B2 (ja) | 1998-12-18 | 1998-12-18 | バイアス回路及びリセット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10360339A JP3068580B2 (ja) | 1998-12-18 | 1998-12-18 | バイアス回路及びリセット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000181558A JP2000181558A (ja) | 2000-06-30 |
JP3068580B2 true JP3068580B2 (ja) | 2000-07-24 |
Family
ID=18468977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10360339A Expired - Fee Related JP3068580B2 (ja) | 1998-12-18 | 1998-12-18 | バイアス回路及びリセット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3068580B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018210A (ja) * | 2009-07-09 | 2011-01-27 | New Japan Radio Co Ltd | バイアス回路 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442257B1 (ko) * | 2002-01-09 | 2004-07-30 | 엘지전자 주식회사 | 전류기입형 amoel 패널의 데이터 구동회로 |
JP3561716B1 (ja) | 2003-05-30 | 2004-09-02 | 沖電気工業株式会社 | 定電圧回路 |
DE102004013175A1 (de) | 2004-03-17 | 2005-10-06 | Atmel Germany Gmbh | Schaltungsanordnung zur Lastregelung im Empfangspfad eines Transponders |
JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
JP5323142B2 (ja) * | 2010-07-30 | 2013-10-23 | 株式会社半導体理工学研究センター | 基準電流源回路 |
JP6298683B2 (ja) * | 2014-03-28 | 2018-03-20 | ラピスセミコンダクタ株式会社 | 半導体回路、半導体装置、及び電位供給回路 |
-
1998
- 1998-12-18 JP JP10360339A patent/JP3068580B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011018210A (ja) * | 2009-07-09 | 2011-01-27 | New Japan Radio Co Ltd | バイアス回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2000181558A (ja) | 2000-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3139542B2 (ja) | 参照電圧発生回路 | |
US7755419B2 (en) | Low power beta multiplier start-up circuit and method | |
JP3420536B2 (ja) | Cmosバンドギャップ電圧基準 | |
KR940004026Y1 (ko) | 바이어스의 스타트업회로 | |
JP3519958B2 (ja) | 基準電圧発生回路 | |
JP3399433B2 (ja) | 基準電圧発生回路 | |
JP3068580B2 (ja) | バイアス回路及びリセット回路 | |
JPH04229313A (ja) | バッファ回路 | |
JPH08191243A (ja) | レベル変換回路 | |
JP2933070B2 (ja) | チャ−ジポンプ回路 | |
US8040340B2 (en) | Control circuit having a comparator for a bandgap circuit | |
JP3278673B2 (ja) | 定電圧発生回路 | |
JP4848959B2 (ja) | 電源回路 | |
US6963191B1 (en) | Self-starting reference circuit | |
JP2002268758A (ja) | ボルテージレギュレータ | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP2004355523A (ja) | 定電圧回路 | |
JP3673479B2 (ja) | ボルテージレギュレータ | |
JPH03102412A (ja) | Mos集積回路 | |
US20060181336A1 (en) | Bandgap reference voltage generator without start-up failure | |
JP3395404B2 (ja) | 定電流回路 | |
JP2006313438A (ja) | 基準電圧生成回路 | |
JP3527971B2 (ja) | バイアス回路 | |
JP5428259B2 (ja) | 基準電圧発生回路および電源クランプ回路 | |
KR0157916B1 (ko) | 파워 온 리셋 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |