JP2000181558A - バイアス回路及びリセット回路 - Google Patents
バイアス回路及びリセット回路Info
- Publication number
- JP2000181558A JP2000181558A JP10360339A JP36033998A JP2000181558A JP 2000181558 A JP2000181558 A JP 2000181558A JP 10360339 A JP10360339 A JP 10360339A JP 36033998 A JP36033998 A JP 36033998A JP 2000181558 A JP2000181558 A JP 2000181558A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- drain
- gate
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 電源接続時に外部からリセット信号を入力す
ることなく直ちに起動する。 【解決手段】 電源電圧端子Ｔｖ１に電源が接続される
と、回路起動部１は、電源から電圧を取り込んでバイア
ス電圧生成部２と定電流供給部３を起動するための電流
を供給する。回路起動部１のトランジスタＭＮ２のソー
スは、バイアス電圧生成部２のトランジスタＭＮ３のソ
ースと共に抵抗Ｒ１の一端に接続されている。このた
め、バイアス電圧生成部２がバイアス電圧を生成し始
め、接続点の電位が上昇するとトランジスタＭＮ２は
非導通となり回路の起動が完了する。起動が完了した後
の出力端子Ｔｏ１に生じる電圧は、バイアス電圧生成部
２のトランジスタＭＮ３，ＭＮ４におけるチャネル長と
チャネル幅の比（ディメンジョン）及び抵抗Ｒ１の抵抗
値で決定される一定値となる。
ることなく直ちに起動する。 【解決手段】 電源電圧端子Ｔｖ１に電源が接続される
と、回路起動部１は、電源から電圧を取り込んでバイア
ス電圧生成部２と定電流供給部３を起動するための電流
を供給する。回路起動部１のトランジスタＭＮ２のソー
スは、バイアス電圧生成部２のトランジスタＭＮ３のソ
ースと共に抵抗Ｒ１の一端に接続されている。このた
め、バイアス電圧生成部２がバイアス電圧を生成し始
め、接続点の電位が上昇するとトランジスタＭＮ２は
非導通となり回路の起動が完了する。起動が完了した後
の出力端子Ｔｏ１に生じる電圧は、バイアス電圧生成部
２のトランジスタＭＮ３，ＭＮ４におけるチャネル長と
チャネル幅の比（ディメンジョン）及び抵抗Ｒ１の抵抗
値で決定される一定値となる。
Description
【０００１】
【発明の属する技術分野】この発明は、電源電圧に依存
しない一定電圧を出力するバイアス回路に係り、特に、
外部からリセット信号を与えることなく起動することが
できるバイアス回路に関する。
しない一定電圧を出力するバイアス回路に係り、特に、
外部からリセット信号を与えることなく起動することが
できるバイアス回路に関する。
【０００２】
【従来の技術】従来、電源電圧に依存しない一定電圧を
出力するバイアス回路としては、例えば、図２に模式的
に示すような回路がある。この従来のバイアス回路は、
Ｎチャネル形のＭＯＳ（Metal Oxide Semiconductor；
金属酸化膜半導体）トランジスタＭＮ１０からなるリセ
ット信号入力部１０と、バイアス電圧生成部１１と、バ
イアス電圧生成部１１に一定の電流を供給する定電流供
給部１２とを備えている。バイアス電圧生成部１１は、
抵抗Ｒ１０とＮチャネル形のＭＯＳトランジスタＭＮ１
１，ＭＮ１２とを備え、トランジスタＭＮ１１とトラン
ジスタＭＮ１２とは、ゲート同士が接続されており、い
わゆるカレントミラーを構成している。また、トランジ
スタＭＮ１１のソースは抵抗Ｒ１０を介して共通電位
（接地）端子Ｔｇ２に接続されている。トランジスタＭ
Ｎ１１の基板と、トランジスタＭＮ１２のソースと基板
は共に共通電位端子Ｔｇ２に接続されている。一方、定
電流供給部１２は、基板とソースが電源電圧端子Ｔｖ２
に接続され、ゲート同士が接続された２つのＰチャネル
形のＭＯＳトランジスタＭＰ１０，ＭＰ１１を備え、い
わゆるカレントミラーを構成している。即ち、トランジ
スタＭＰ１０のドレインから流出する電流とトランジス
タＭＰ１１のドレインから流出する電流は、素子の形状
により決定される一定の比を有する関係にある。そし
て、トランジスタＭＰ１０，ＭＰ１１のゲートとトラン
ジスタＭＰ１０のドレインは、トランジスタＭＮ１１の
ドレインに接続されている。また、トランジスタＭＰ１
１のドレインはトランジスタＭＮ１１，ＭＮ１２のゲー
トとトランジスタＭＮ１２のドレインに接続されている
と共に、バイアス電圧を出力する出力端子Ｔｏ２に接続
されている。
出力するバイアス回路としては、例えば、図２に模式的
に示すような回路がある。この従来のバイアス回路は、
Ｎチャネル形のＭＯＳ（Metal Oxide Semiconductor；
金属酸化膜半導体）トランジスタＭＮ１０からなるリセ
ット信号入力部１０と、バイアス電圧生成部１１と、バ
イアス電圧生成部１１に一定の電流を供給する定電流供
給部１２とを備えている。バイアス電圧生成部１１は、
抵抗Ｒ１０とＮチャネル形のＭＯＳトランジスタＭＮ１
１，ＭＮ１２とを備え、トランジスタＭＮ１１とトラン
ジスタＭＮ１２とは、ゲート同士が接続されており、い
わゆるカレントミラーを構成している。また、トランジ
スタＭＮ１１のソースは抵抗Ｒ１０を介して共通電位
（接地）端子Ｔｇ２に接続されている。トランジスタＭ
Ｎ１１の基板と、トランジスタＭＮ１２のソースと基板
は共に共通電位端子Ｔｇ２に接続されている。一方、定
電流供給部１２は、基板とソースが電源電圧端子Ｔｖ２
に接続され、ゲート同士が接続された２つのＰチャネル
形のＭＯＳトランジスタＭＰ１０，ＭＰ１１を備え、い
わゆるカレントミラーを構成している。即ち、トランジ
スタＭＰ１０のドレインから流出する電流とトランジス
タＭＰ１１のドレインから流出する電流は、素子の形状
により決定される一定の比を有する関係にある。そし
て、トランジスタＭＰ１０，ＭＰ１１のゲートとトラン
ジスタＭＰ１０のドレインは、トランジスタＭＮ１１の
ドレインに接続されている。また、トランジスタＭＰ１
１のドレインはトランジスタＭＮ１１，ＭＮ１２のゲー
トとトランジスタＭＮ１２のドレインに接続されている
と共に、バイアス電圧を出力する出力端子Ｔｏ２に接続
されている。
【０００３】このような構成を有する従来のバイアス回
路において、電源電圧端子Ｔｖ２に電源を接続して電圧
が供給されている状態では、出力端子Ｔｏ２に生じる電
圧は、トランジスタＭＮ１２のゲート・ソース間電圧に
等しくなる。また、出力端子Ｔｏ２の電圧は、抵抗Ｒ１
０に生じる電圧とトランジスタＭＮ１１のゲート・ソー
ス間電圧との和にも等しい。即ち、このバイアス回路の
出力電圧は、トランジスタＭＮ１１，ＭＮ１２における
チャネル長とチャネル幅との比（ディメンジョン）と抵
抗Ｒ１０の抵抗値とで決定される一定値となる。このよ
うなバイアス回路は、動作開始時に電源電圧端子Ｔｖ２
に電源を接続するだけでは直ちに起動することができな
いため、例えば、リセット信号を入力するリセット信号
入力端子Ｔｒを設けて、他の回路で作成したリセット信
号により起動する。
路において、電源電圧端子Ｔｖ２に電源を接続して電圧
が供給されている状態では、出力端子Ｔｏ２に生じる電
圧は、トランジスタＭＮ１２のゲート・ソース間電圧に
等しくなる。また、出力端子Ｔｏ２の電圧は、抵抗Ｒ１
０に生じる電圧とトランジスタＭＮ１１のゲート・ソー
ス間電圧との和にも等しい。即ち、このバイアス回路の
出力電圧は、トランジスタＭＮ１１，ＭＮ１２における
チャネル長とチャネル幅との比（ディメンジョン）と抵
抗Ｒ１０の抵抗値とで決定される一定値となる。このよ
うなバイアス回路は、動作開始時に電源電圧端子Ｔｖ２
に電源を接続するだけでは直ちに起動することができな
いため、例えば、リセット信号を入力するリセット信号
入力端子Ｔｒを設けて、他の回路で作成したリセット信
号により起動する。
【０００４】その他には、例えば、特開平８−１６６８
２９号公報及び特開平１０−１９８４４８号公報に開示
されている技術がある。
２９号公報及び特開平１０−１９８４４８号公報に開示
されている技術がある。
【０００５】特開平８−１６６８２９号公報に開示され
ている技術は、バイアス回路の出力側にフィードバック
回路を有し、このフィードバック回路内に電源立ち上が
り時の起動が容易な負荷定電流源を設けることにより、
安定な動作を行うようにしている。
ている技術は、バイアス回路の出力側にフィードバック
回路を有し、このフィードバック回路内に電源立ち上が
り時の起動が容易な負荷定電流源を設けることにより、
安定な動作を行うようにしている。
【０００６】特開平１０−１９８４４８号公報に開示さ
れている技術は、バイアス回路を起動するためのスター
トアップ部を設け、動作電源電圧投入により、定電流を
供給するカレントミラー回路を起動するようにしてい
る。
れている技術は、バイアス回路を起動するためのスター
トアップ部を設け、動作電源電圧投入により、定電流を
供給するカレントミラー回路を起動するようにしてい
る。
【０００７】
【発明が解決しようとする課題】上記従来技術における
バイアス回路は、電源接続時にリーク電流等の微少な電
流に頼ることなく確実に起動するためには、リセット信
号入力端子Ｔｒから、別途このバイアス回路を起動する
ためのリセット信号を入力する必要があった。
バイアス回路は、電源接続時にリーク電流等の微少な電
流に頼ることなく確実に起動するためには、リセット信
号入力端子Ｔｒから、別途このバイアス回路を起動する
ためのリセット信号を入力する必要があった。
【０００８】また、特開平８−１６６８２９号公報及び
特開平１０−１９８４４８号公報に開示されている技術
は、いずれもバイアス回路が起動を完了した後も、バイ
アス回路を起動するための回路が動作したままであるの
で、消費電力が大きくなってしまうという問題がある。
特開平１０−１９８４４８号公報に開示されている技術
は、いずれもバイアス回路が起動を完了した後も、バイ
アス回路を起動するための回路が動作したままであるの
で、消費電力が大きくなってしまうという問題がある。
【０００９】この発明は、上記実状に鑑みてなされたも
のであり、外部からリセット信号を入力することなく直
ちに起動することができるバイアス回路を提供すること
を目的とする。また、この発明は、電源接続時に効率よ
く起動して消費電力を低減するバイアス回路及びそれを
起動するためのリセット回路を提供することを他の目的
とする。
のであり、外部からリセット信号を入力することなく直
ちに起動することができるバイアス回路を提供すること
を目的とする。また、この発明は、電源接続時に効率よ
く起動して消費電力を低減するバイアス回路及びそれを
起動するためのリセット回路を提供することを他の目的
とする。
【００１０】
【課題を解決するための手段】この発明の第１の観点に
係るバイアス回路は、一定の電流を供給する電流供給手
段と、前記電流供給手段から電流の供給を受けて一定の
バイアス電圧を生成するバイアス電圧生成手段と、電源
接続時に電源電圧の供給を受けて前記電流供給手段と前
記バイアス電圧生成手段を起動するための電流を供給
し、前記バイアス電圧生成手段がバイアス電圧を出力す
るのに従って電流の供給を停止する起動手段とを備え
る、ことを特徴とする。
係るバイアス回路は、一定の電流を供給する電流供給手
段と、前記電流供給手段から電流の供給を受けて一定の
バイアス電圧を生成するバイアス電圧生成手段と、電源
接続時に電源電圧の供給を受けて前記電流供給手段と前
記バイアス電圧生成手段を起動するための電流を供給
し、前記バイアス電圧生成手段がバイアス電圧を出力す
るのに従って電流の供給を停止する起動手段とを備え
る、ことを特徴とする。
【００１１】このような構成において、電源が接続され
ると、起動手段が電源電圧の供給を受けて電流供給手段
とバイアス電圧生成手段を起動するのための電流を供給
することにより、バイアス電圧生成手段を起動すること
ができる。これにより、外部からリセット信号を入力す
ることなく直ちに起動することができる。また、起動手
段は、バイアス電圧生成手段がバイアス電圧の出力を開
始して動作が安定すると電流の供給を停止する。これに
より、消費電力を低減することができる。
ると、起動手段が電源電圧の供給を受けて電流供給手段
とバイアス電圧生成手段を起動するのための電流を供給
することにより、バイアス電圧生成手段を起動すること
ができる。これにより、外部からリセット信号を入力す
ることなく直ちに起動することができる。また、起動手
段は、バイアス電圧生成手段がバイアス電圧の出力を開
始して動作が安定すると電流の供給を停止する。これに
より、消費電力を低減することができる。
【００１２】前記バイアス電圧生成手段は、ソースが抵
抗を介して接地されたＮチャネル型の第１のＭＯＳトラ
ンジスタと、前記第１のＭＯＳトランジスタとカレント
ミラー接続されたＮチャネル型の第２のトランジスタを
含み、前記定電流供給手段は、ゲートとドレインが前記
第１のＭＯＳトランジスタのドレインに接続されたＰチ
ャネル型の第３のＭＯＳトランジスタと、前記第３のＭ
ＯＳトランジスタとカレントミラー接続されると共に、
ドレインが前記第１のＭＯＳトランジスタ及び前記第２
のＭＯＳトランジスタのゲートと前記第２のＭＯＳトラ
ンジスタのドレインに接続されたＰチャネル型の第４の
ＭＯＳトランジスタを含む、ことが望ましい。
抗を介して接地されたＮチャネル型の第１のＭＯＳトラ
ンジスタと、前記第１のＭＯＳトランジスタとカレント
ミラー接続されたＮチャネル型の第２のトランジスタを
含み、前記定電流供給手段は、ゲートとドレインが前記
第１のＭＯＳトランジスタのドレインに接続されたＰチ
ャネル型の第３のＭＯＳトランジスタと、前記第３のＭ
ＯＳトランジスタとカレントミラー接続されると共に、
ドレインが前記第１のＭＯＳトランジスタ及び前記第２
のＭＯＳトランジスタのゲートと前記第２のＭＯＳトラ
ンジスタのドレインに接続されたＰチャネル型の第４の
ＭＯＳトランジスタを含む、ことが望ましい。
【００１３】前記起動手段は、ソースと基板が電源に接
続され、ゲートが接地されたＰチャネル型の第５のＭＯ
Ｓトランジスタと、ソースが前記第５のＭＯＳトランジ
スタのドレインに接続され、基板が電源に接続されたＰ
チャネル型の第６のＭＯＳトランジスタと、ゲートとド
レインが前記第６のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースと基板が接地されたＮチャネル
型の第７のＭＯＳトランジスタと、ゲートが前記第６の
ＭＯＳトランジスタのゲートとドレイン及び前記第７の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースが前記第１のトランジスタのソースと共に抵抗を介
して接地され、ドレインが前記定電流供給手段と前記バ
イアス電圧生成手段との接続部に接続されたＮチャネル
型の第８のＭＯＳトランジスタを有する、ことが望まし
い。
続され、ゲートが接地されたＰチャネル型の第５のＭＯ
Ｓトランジスタと、ソースが前記第５のＭＯＳトランジ
スタのドレインに接続され、基板が電源に接続されたＰ
チャネル型の第６のＭＯＳトランジスタと、ゲートとド
レインが前記第６のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースと基板が接地されたＮチャネル
型の第７のＭＯＳトランジスタと、ゲートが前記第６の
ＭＯＳトランジスタのゲートとドレイン及び前記第７の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースが前記第１のトランジスタのソースと共に抵抗を介
して接地され、ドレインが前記定電流供給手段と前記バ
イアス電圧生成手段との接続部に接続されたＮチャネル
型の第８のＭＯＳトランジスタを有する、ことが望まし
い。
【００１４】また、この発明の第２の観点に係るリセッ
ト回路は、電源から供給される電圧を降下させる電圧降
下手段と、前記電圧降下手段が降下させた電圧を受けて
電流を供給することによりバイアス回路を起動し、当該
バイアス回路が起動するに従って電流の供給を停止する
起動手段とを備える、バイアス回路を起動するためのも
のである。
ト回路は、電源から供給される電圧を降下させる電圧降
下手段と、前記電圧降下手段が降下させた電圧を受けて
電流を供給することによりバイアス回路を起動し、当該
バイアス回路が起動するに従って電流の供給を停止する
起動手段とを備える、バイアス回路を起動するためのも
のである。
【００１５】このような構成を有するリセット回路は、
電圧降下手段が電源電圧を降下させて起動手段に浅いバ
イアスをかけることにより、バイアス回路に電流を供給
して起動し、バイアス回路の起動により電流の供給を停
止することができる。これにより、バイアス回路を起動
するための回路の構成が簡単となり、消費電力も抑える
ことができる。
電圧降下手段が電源電圧を降下させて起動手段に浅いバ
イアスをかけることにより、バイアス回路に電流を供給
して起動し、バイアス回路の起動により電流の供給を停
止することができる。これにより、バイアス回路を起動
するための回路の構成が簡単となり、消費電力も抑える
ことができる。
【００１６】また、前記電圧降下手段は、ソースと基板
が電源に接続され、ゲートが接地されたＰチャネル型の
第５のＭＯＳトランジスタと、ソースが前記第５のＭＯ
Ｓトランジスタのドレインに接続され、基板が電源に接
続されたＰチャネル型の第６のＭＯＳトランジスタとを
含み、前記起動手段は、ゲートとドレインが前記第６の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースと基板が接地されたＮチャネル型の第７のＭＯＳト
ランジスタと、ゲートが前記第４のＭＯＳトランジスタ
のゲートとドレイン及び前記第７のＭＯＳトランジスタ
のゲートとドレインに接続され、ソースが抵抗を介して
接地されたＮチャネル型の第８のＭＯＳトランジスタを
含んでもよい。
が電源に接続され、ゲートが接地されたＰチャネル型の
第５のＭＯＳトランジスタと、ソースが前記第５のＭＯ
Ｓトランジスタのドレインに接続され、基板が電源に接
続されたＰチャネル型の第６のＭＯＳトランジスタとを
含み、前記起動手段は、ゲートとドレインが前記第６の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースと基板が接地されたＮチャネル型の第７のＭＯＳト
ランジスタと、ゲートが前記第４のＭＯＳトランジスタ
のゲートとドレイン及び前記第７のＭＯＳトランジスタ
のゲートとドレインに接続され、ソースが抵抗を介して
接地されたＮチャネル型の第８のＭＯＳトランジスタを
含んでもよい。
【００１７】
【発明の実施の形態】以下に、図面を参照して、この発
明の実施の形態に係るバイアス回路について詳細に説明
する。
明の実施の形態に係るバイアス回路について詳細に説明
する。
【００１８】図１は、この発明の実施の形態に係るバイ
アス回路の一例を示す模式図である。図示するように、
このバイアス回路は、回路起動部１とバイアス電圧生成
部２と定電流供給部３とを有している。
アス回路の一例を示す模式図である。図示するように、
このバイアス回路は、回路起動部１とバイアス電圧生成
部２と定電流供給部３とを有している。
【００１９】回路起動部１は、電源投入時にバイアス電
圧生成部２と定電流供給部３を起動させるための部位で
あり、トランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２を
備えたリセット回路である。
圧生成部２と定電流供給部３を起動させるための部位で
あり、トランジスタＭＰ１，ＭＰ２，ＭＮ１，ＭＮ２を
備えたリセット回路である。
【００２０】トランジスタＭＰ１，ＭＰ２は、Ｐチャネ
ル型のＭＯＳ（Metal Oxide Semiconductor；金属酸化
膜半導体）トランジスタであり、電源電圧端子Ｔｖ１に
接続された電源から供給される電圧を降下するためのも
のである。
ル型のＭＯＳ（Metal Oxide Semiconductor；金属酸化
膜半導体）トランジスタであり、電源電圧端子Ｔｖ１に
接続された電源から供給される電圧を降下するためのも
のである。
【００２１】トランジスタＭＮ１，ＭＮ２は、Ｎチャネ
ル型のＭＯＳトランジスタであり、バイアス電圧生成部
２と定電流供給部３を起動するための電流を供給するた
めのものである。
ル型のＭＯＳトランジスタであり、バイアス電圧生成部
２と定電流供給部３を起動するための電流を供給するた
めのものである。
【００２２】トランジスタＭＰ１のソースと基板は、ト
ランジスタＭＰ２の基板と共に電源電圧端子Ｔｖ１に接
続されている。トランジスタＭＰ１のゲートは、トラン
ジスタＭＮ１のソースと基板とトランジスタＭＮ２の基
板と共に共通電位端子Ｔｇ１に接続されている。トラン
ジスタＭＰ１のドレインは、トランジスタＭＰ２のソー
スに接続されている。トランジスタＭＰ２のゲートとド
レインは、トランジスタＭＮ１のゲートとドレインとト
ランジスタＭＮ２のゲートに共通接続されている。トラ
ンジスタＭＮ２のドレインは、バイアス電圧生成部２の
トランジスタＭＮ３のドレインに接続されていると共
に、定電流供給部３のトランジスタＭＰ３のゲートとド
レインとトランジスタＭＰ４のゲートに共通接続されて
いる。また、トランジスタＭＮ２のソースは、バイアス
電圧生成部２のトランジスタＭＮ３のソースと共に抵抗
Ｒ１の一端に接続されている。
ランジスタＭＰ２の基板と共に電源電圧端子Ｔｖ１に接
続されている。トランジスタＭＰ１のゲートは、トラン
ジスタＭＮ１のソースと基板とトランジスタＭＮ２の基
板と共に共通電位端子Ｔｇ１に接続されている。トラン
ジスタＭＰ１のドレインは、トランジスタＭＰ２のソー
スに接続されている。トランジスタＭＰ２のゲートとド
レインは、トランジスタＭＮ１のゲートとドレインとト
ランジスタＭＮ２のゲートに共通接続されている。トラ
ンジスタＭＮ２のドレインは、バイアス電圧生成部２の
トランジスタＭＮ３のドレインに接続されていると共
に、定電流供給部３のトランジスタＭＰ３のゲートとド
レインとトランジスタＭＰ４のゲートに共通接続されて
いる。また、トランジスタＭＮ２のソースは、バイアス
電圧生成部２のトランジスタＭＮ３のソースと共に抵抗
Ｒ１の一端に接続されている。
【００２３】バイアス電圧生成部２は、定電流供給部３
から一定の電流を受けて、一定のバイアス電圧を出力す
るためのものであり、抵抗Ｒ１と、トランジスタＭＮ
３，ＭＮ４とを備えている。
から一定の電流を受けて、一定のバイアス電圧を出力す
るためのものであり、抵抗Ｒ１と、トランジスタＭＮ
３，ＭＮ４とを備えている。
【００２４】トランジスタＭＮ３，ＭＮ４は、Ｎチャネ
ル型のＭＯＳトランジスタである。
ル型のＭＯＳトランジスタである。
【００２５】抵抗Ｒ１は、一端がトランジスタＭＮ２の
ソースとトランジスタＭＮ３のソースに接続されている
と共に、他の一端が共通電位端子Ｔｇ１に接続されてい
る。トランジスタＭＮ３の基板は、トランジスタＭＮ４
のソースと基板と共に共通電位端子Ｔｇ１に接続されて
いる。トランジスタＭＮ３のゲートとトランジスタＭＮ
４のゲートは、互いに接続されていると共に、トランジ
スタＭＮ４のドレインと定電流供給部３のトランジスタ
ＭＰ４のドレインと出力端子Ｔｏ１に共通接続されてい
る。
ソースとトランジスタＭＮ３のソースに接続されている
と共に、他の一端が共通電位端子Ｔｇ１に接続されてい
る。トランジスタＭＮ３の基板は、トランジスタＭＮ４
のソースと基板と共に共通電位端子Ｔｇ１に接続されて
いる。トランジスタＭＮ３のゲートとトランジスタＭＮ
４のゲートは、互いに接続されていると共に、トランジ
スタＭＮ４のドレインと定電流供給部３のトランジスタ
ＭＰ４のドレインと出力端子Ｔｏ１に共通接続されてい
る。
【００２６】定電流供給部３は、バイアス電圧生成部２
に一定の電流を供給するためのカレントミラー回路であ
り、トランジスタＭＰ３，ＭＰ４を備えている。
に一定の電流を供給するためのカレントミラー回路であ
り、トランジスタＭＰ３，ＭＰ４を備えている。
【００２７】トランジスタＭＰ３，ＭＰ４は、Ｐチャネ
ル型のＭＯＳトランジスタである。トランジスタＭＰ３
のソースと基板とトランジスタＭＰ４のソースと基板
は、共に電源電圧端子Ｔｖ１に接続されている。
ル型のＭＯＳトランジスタである。トランジスタＭＰ３
のソースと基板とトランジスタＭＰ４のソースと基板
は、共に電源電圧端子Ｔｖ１に接続されている。
【００２８】次に、上記構成を有するバイアス回路の動
作を説明する。このバイアス回路は、電源接続時に外部
からリセット信号を入力することなく起動して、一定の
バイアス電圧を出力できるようにしたバイアス回路であ
る。
作を説明する。このバイアス回路は、電源接続時に外部
からリセット信号を入力することなく起動して、一定の
バイアス電圧を出力できるようにしたバイアス回路であ
る。
【００２９】電源電圧端子Ｔｖ１に電源を接続して電圧
が供給された直後は、トランジスタＭＰ３，ＭＰ４，Ｍ
Ｎ３，ＭＮ４がいずれも遮断状態にある。即ち、バイア
ス電圧生成部２は動作を停止しており、出力端子Ｔｏ１
にはバイアス電圧が出力されていない。
が供給された直後は、トランジスタＭＰ３，ＭＰ４，Ｍ
Ｎ３，ＭＮ４がいずれも遮断状態にある。即ち、バイア
ス電圧生成部２は動作を停止しており、出力端子Ｔｏ１
にはバイアス電圧が出力されていない。
【００３０】電圧の供給を受けて、まず、トランジスタ
ＭＰ１とトランジスタＭＰ２が導通する。トランジスタ
ＭＰ１とトランジスタＭＰ２が導通することにより、ト
ランジスタＭＮ１とトランジスタＭＮ２のゲート電圧が
上昇し、トランジスタＭＮ１とトランジスタＭＮ２が導
通する。トランジスタＭＮ２が導通すると、トランジス
タＭＮ２にドレイン電流Ｉｄｓが流れることによりトラ
ンジスタＭＰ３が導通する。トランジスタＭＰ３が導通
すると、トランジスタＭＰ４は、カレントミラーである
ことにより、トランジスタＭＰ３のドレイン電流に対し
て一定の比率を持ったドレイン電流を流す。トランジス
タＭＰ４が導通するのに応じてトランジスタＭＮ３，Ｍ
Ｎ４のゲート電圧が上昇し、トランジスタＭＮ４が導通
する。さらに、カレントミラーであることにより、トラ
ンジスタＭＮ３も導通してトランジスタＭＮ４のドレイ
ン電流に対して一定の比率を持ったドレイン電流が流れ
る。
ＭＰ１とトランジスタＭＰ２が導通する。トランジスタ
ＭＰ１とトランジスタＭＰ２が導通することにより、ト
ランジスタＭＮ１とトランジスタＭＮ２のゲート電圧が
上昇し、トランジスタＭＮ１とトランジスタＭＮ２が導
通する。トランジスタＭＮ２が導通すると、トランジス
タＭＮ２にドレイン電流Ｉｄｓが流れることによりトラ
ンジスタＭＰ３が導通する。トランジスタＭＰ３が導通
すると、トランジスタＭＰ４は、カレントミラーである
ことにより、トランジスタＭＰ３のドレイン電流に対し
て一定の比率を持ったドレイン電流を流す。トランジス
タＭＰ４が導通するのに応じてトランジスタＭＮ３，Ｍ
Ｎ４のゲート電圧が上昇し、トランジスタＭＮ４が導通
する。さらに、カレントミラーであることにより、トラ
ンジスタＭＮ３も導通してトランジスタＭＮ４のドレイ
ン電流に対して一定の比率を持ったドレイン電流が流れ
る。
【００３１】トランジスタＭＮ３が導通すると、トラン
ジスタＭＮ３を流れるドレイン電流は全て抵抗Ｒ１に流
入し、電流量の増大と共にトランジスタＭＮ２，ＭＮ３
のソースと抵抗Ｒ１との接続点における電位が上昇す
る。
ジスタＭＮ３を流れるドレイン電流は全て抵抗Ｒ１に流
入し、電流量の増大と共にトランジスタＭＮ２，ＭＮ３
のソースと抵抗Ｒ１との接続点における電位が上昇す
る。
【００３２】トランジスタＭＮ２のゲートには電源電圧
端子Ｔｖ１から供給された電圧をトランジスタＭＰ１，
ＭＰ２のソース・ドレイン間で降下したものが印加さ
れ、トランジスタＭＮ２は、浅いバイアスがかけられて
いる。このため、接続点における電位が上昇すること
によりトランジスタＭＮ２は非導通となり、トランジス
タＭＮ２のドレイン電流Ｉｄｓは零となる。即ち、回路
起動部１は、バイアス電圧生成部２が起動するに従って
動作を停止する。これにより、このバイアス電圧生成部
２の起動が完了して動作が安定する。
端子Ｔｖ１から供給された電圧をトランジスタＭＰ１，
ＭＰ２のソース・ドレイン間で降下したものが印加さ
れ、トランジスタＭＮ２は、浅いバイアスがかけられて
いる。このため、接続点における電位が上昇すること
によりトランジスタＭＮ２は非導通となり、トランジス
タＭＮ２のドレイン電流Ｉｄｓは零となる。即ち、回路
起動部１は、バイアス電圧生成部２が起動するに従って
動作を停止する。これにより、このバイアス電圧生成部
２の起動が完了して動作が安定する。
【００３３】出力端子Ｔｏ１には、トランジスタＭＮ４
のゲート・ソース間電圧と等しい電圧が出力される。ま
た、この出力端子Ｔｏ１に生じる電圧は、抵抗Ｒ１に生
じる電圧とトランジスタＭＮ３のゲート・ソース間電圧
との和にも等しい。即ち、このバイアス回路の出力電圧
は、電源から供給される電圧によらず、トランジスタＭ
Ｎ３，ＭＮ４におけるチャネル長とチャネル幅との比
（ディメンジョン）と抵抗Ｒ１の抵抗値とで決定される
一定値となる。
のゲート・ソース間電圧と等しい電圧が出力される。ま
た、この出力端子Ｔｏ１に生じる電圧は、抵抗Ｒ１に生
じる電圧とトランジスタＭＮ３のゲート・ソース間電圧
との和にも等しい。即ち、このバイアス回路の出力電圧
は、電源から供給される電圧によらず、トランジスタＭ
Ｎ３，ＭＮ４におけるチャネル長とチャネル幅との比
（ディメンジョン）と抵抗Ｒ１の抵抗値とで決定される
一定値となる。
【００３４】以上の説明のように、このバイアス回路に
よれば、電源電圧が供給されると、回路起動部１が電源
電圧によりバイアス電圧生成部２と定電流供給部３を起
動するための電流を供給し、バイアス電圧生成部２の起
動に従って回路起動部１からの電流の供給を停止するこ
とができる。これにより、電源接続時に外部からのリセ
ット信号なしに起動して、回路固有の一定電圧を出力す
ることができる。従って、このバイアス回路を起動する
ためのリセット信号を作成するための回路を別途用意す
る必要がなくなり、動作中に電源が切断された場合で
も、電源を再び接続すると自発的に直ちに再起動するこ
とができる。また、回路起動部１は、バイアス電圧生成
部２が起動するに従って動作を停止するので、消費電力
を低減することができる。
よれば、電源電圧が供給されると、回路起動部１が電源
電圧によりバイアス電圧生成部２と定電流供給部３を起
動するための電流を供給し、バイアス電圧生成部２の起
動に従って回路起動部１からの電流の供給を停止するこ
とができる。これにより、電源接続時に外部からのリセ
ット信号なしに起動して、回路固有の一定電圧を出力す
ることができる。従って、このバイアス回路を起動する
ためのリセット信号を作成するための回路を別途用意す
る必要がなくなり、動作中に電源が切断された場合で
も、電源を再び接続すると自発的に直ちに再起動するこ
とができる。また、回路起動部１は、バイアス電圧生成
部２が起動するに従って動作を停止するので、消費電力
を低減することができる。
【００３５】この発明は、上記実施の形態に限定され
ず、様々な変形及び応用が可能である。例えば、定電流
供給部３は、上記のカレントミラー接続されたＰチャネ
ル型のＭＯＳトランジスタＭＮ３，ＭＮ４によるものに
限らず、一定の電流を供給できる任意の回路を採用する
ことができ、構成も任意に変更可能である。また、バイ
アス電圧生成部２も、例えば、バイポーラトランジスタ
のバンドギャップ電圧を利用した回路といった、バイア
ス電圧を生成するための任意の回路を採用することがで
きる。
ず、様々な変形及び応用が可能である。例えば、定電流
供給部３は、上記のカレントミラー接続されたＰチャネ
ル型のＭＯＳトランジスタＭＮ３，ＭＮ４によるものに
限らず、一定の電流を供給できる任意の回路を採用する
ことができ、構成も任意に変更可能である。また、バイ
アス電圧生成部２も、例えば、バイポーラトランジスタ
のバンドギャップ電圧を利用した回路といった、バイア
ス電圧を生成するための任意の回路を採用することがで
きる。
【００３６】
【発明の効果】以上の説明のように、この発明は、バイ
アス回路を起動するための信号を外部から入力すること
なしに電源電圧の供給を受けて起動する。これにより、
回路の構成が簡単となり、回路の起動が容易になる。
アス回路を起動するための信号を外部から入力すること
なしに電源電圧の供給を受けて起動する。これにより、
回路の構成が簡単となり、回路の起動が容易になる。
【００３７】また、この発明は、バイアス回路が起動す
るに従って動作を停止するリセット回路を備えている。
これにより、消費電力を低減することができる。
るに従って動作を停止するリセット回路を備えている。
これにより、消費電力を低減することができる。
【図１】この発明の実施の形態にかかるバイアス回路の
構成を模式的に示す図である。
構成を模式的に示す図である。
【図２】従来のバイアス回路の構成を模式的に示す図で
ある。
ある。
１ 回路起動部 ２，１１ バイアス電圧
生成部 ３，１２ 定電流供給部 １０ リセット信号
入力部 Ｒ１，Ｒ１０ 抵抗 ＭＮ１〜ＭＮ４，ＭＮ１０〜ＭＮ１２ Ｎチャネル型
ＭＯＳトランジスタ ＭＰ１〜ＭＰ４，ＭＰ１０，ＭＰ１１ Ｐチャネル型
ＭＯＳトランジスタ Ｔｒ リセット信号
入力端子 Ｔｖ１，Ｔｖ２ 電源電圧端子 Ｔｇ１，Ｔｇ２ 共通電位端子 Ｔｏ１，Ｔｏ２ 出力端子
生成部 ３，１２ 定電流供給部 １０ リセット信号
入力部 Ｒ１，Ｒ１０ 抵抗 ＭＮ１〜ＭＮ４，ＭＮ１０〜ＭＮ１２ Ｎチャネル型
ＭＯＳトランジスタ ＭＰ１〜ＭＰ４，ＭＰ１０，ＭＰ１１ Ｐチャネル型
ＭＯＳトランジスタ Ｔｒ リセット信号
入力端子 Ｔｖ１，Ｔｖ２ 電源電圧端子 Ｔｇ１，Ｔｇ２ 共通電位端子 Ｔｏ１，Ｔｏ２ 出力端子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１１月１日（１９９９．１１．
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項３】前記バイアス電圧生成手段は、 ソースが抵抗を介して接地されたＮチャネル型の第１の
ＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタとカレントミラー接続さ
れたＮチャネル型の第２のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第１のＭＯＳトランジスタのド
レインに接続されたＰチャネル型の第３のＭＯＳトラン
ジスタと、 前記第３のＭＯＳトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第１のＭＯＳトランジスタ
及び前記第２のＭＯＳトランジスタのゲートと前記第２
のＭＯＳトランジスタのドレインに接続されたＰチャネ
ル型の第４のＭＯＳトランジスタを含む、ことを特徴と
する請求項１又は２に記載のバイアス回路。
ＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタとカレントミラー接続さ
れたＮチャネル型の第２のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第１のＭＯＳトランジスタのド
レインに接続されたＰチャネル型の第３のＭＯＳトラン
ジスタと、 前記第３のＭＯＳトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第１のＭＯＳトランジスタ
及び前記第２のＭＯＳトランジスタのゲートと前記第２
のＭＯＳトランジスタのドレインに接続されたＰチャネ
ル型の第４のＭＯＳトランジスタを含む、ことを特徴と
する請求項１又は２に記載のバイアス回路。
【請求項４】前記起動手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第５のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタと、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが前記第１のトランジスタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたＮチャネル型の第８のＭＯＳトランジスタを有
する、ことを特徴とする請求項３に記載のバイアス回
路。
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第５のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタと、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが前記第１のトランジスタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたＮチャネル型の第８のＭＯＳトランジスタを有
する、ことを特徴とする請求項３に記載のバイアス回
路。
【請求項７】電源から供給される電圧を降下させる電圧
降下手段と、 前記電圧降下手段が降下させた電圧を受けて電流を供給
することによりバイアス回路を起動し、当該バイアス回
路が起動するに従って電流の供給を停止する起動手段と
を備える、ことを特徴とするバイアス回路を起動するた
めのリセット回路。
降下手段と、 前記電圧降下手段が降下させた電圧を受けて電流を供給
することによりバイアス回路を起動し、当該バイアス回
路が起動するに従って電流の供給を停止する起動手段と
を備える、ことを特徴とするバイアス回路を起動するた
めのリセット回路。
【請求項８】前記電圧降下手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第３のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタとを含み、 前記起動手段は、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが抵抗を介して接地されたＮチ
ャネル型の第８のＭＯＳトランジスタを含む、ことを特
徴とする請求項７に記載のリセット回路。
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第３のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタとを含み、 前記起動手段は、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが抵抗を介して接地されたＮチ
ャネル型の第８のＭＯＳトランジスタを含む、ことを特
徴とする請求項７に記載のリセット回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【課題を解決するための手段】この発明の第１の観点に
係るバイアス回路は、一定の電流を供給する定電流供給
手段と、前記定電流供給手段から電流の供給を受けて一
定のバイアス電圧を生成するバイアス電圧生成手段と、
電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段がバイアス電圧を出
力するのに従って電流の供給を停止する起動手段とを備
える、ことを特徴とする。
係るバイアス回路は、一定の電流を供給する定電流供給
手段と、前記定電流供給手段から電流の供給を受けて一
定のバイアス電圧を生成するバイアス電圧生成手段と、
電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段がバイアス電圧を出
力するのに従って電流の供給を停止する起動手段とを備
える、ことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】また、この発明の第２の観点に係るバイア
ス回路は、一定の電流を供給する定電流供給手段と、前
記定電流供給手段から電流の供給を受けて一定のバイア
ス電圧を生成するバイアス電圧生成手段と、電源接続時
に電源電圧の供給を受けて前記定電流供給手段と前記バ
イアス電圧生成手段を起動するための電流を供給し、前
記バイアス電圧生成手段がバイアス電圧を出力するのに
従って動作を停止する起動手段とを備える、ことを特徴
とする。前記バイアス電圧生成手段は、ソースが抵抗を
介して接地されたＮチャネル型の第１のＭＯＳトランジ
スタと、前記第１のＭＯＳトランジスタとカレントミラ
ー接続されたＮチャネル型の第２のトランジスタを含
み、前記定電流供給手段は、ゲートとドレインが前記第
１のＭＯＳトランジスタのドレインに接続されたＰチャ
ネル型の第３のＭＯＳトランジスタと、前記第３のＭＯ
Ｓトランジスタとカレントミラー接続されると共に、ド
レインが前記第１のＭＯＳトランジスタ及び前記第２の
ＭＯＳトランジスタのゲートと前記第２のＭＯＳトラン
ジスタのドレインに接続されたＰチャネル型の第４のＭ
ＯＳトランジスタを含む、ことが望ましい。
ス回路は、一定の電流を供給する定電流供給手段と、前
記定電流供給手段から電流の供給を受けて一定のバイア
ス電圧を生成するバイアス電圧生成手段と、電源接続時
に電源電圧の供給を受けて前記定電流供給手段と前記バ
イアス電圧生成手段を起動するための電流を供給し、前
記バイアス電圧生成手段がバイアス電圧を出力するのに
従って動作を停止する起動手段とを備える、ことを特徴
とする。前記バイアス電圧生成手段は、ソースが抵抗を
介して接地されたＮチャネル型の第１のＭＯＳトランジ
スタと、前記第１のＭＯＳトランジスタとカレントミラ
ー接続されたＮチャネル型の第２のトランジスタを含
み、前記定電流供給手段は、ゲートとドレインが前記第
１のＭＯＳトランジスタのドレインに接続されたＰチャ
ネル型の第３のＭＯＳトランジスタと、前記第３のＭＯ
Ｓトランジスタとカレントミラー接続されると共に、ド
レインが前記第１のＭＯＳトランジスタ及び前記第２の
ＭＯＳトランジスタのゲートと前記第２のＭＯＳトラン
ジスタのドレインに接続されたＰチャネル型の第４のＭ
ＯＳトランジスタを含む、ことが望ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】前記起動手段は、ソースと基板が電源に接
続され、ゲートが接地されたＰチャネル型の第５のＭＯ
Ｓトランジスタと、ソースが前記第５のＭＯＳトランジ
スタのドレインに接続され、基板が電源に接続されたＰ
チャネル型の第６のＭＯＳトランジスタと、ゲートとド
レインが前記第６のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースと基板が接地されたＮチャネル
型の第７のＭＯＳトランジスタと、ゲートが前記第６の
ＭＯＳトランジスタのゲートとドレイン及び前記第７の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースが前記第１のトランジスタのソースと共に抵抗を介
して接地され、ドレインが前記定電流供給手段と前記バ
イアス電圧生成手段との接続部に接続されたＮチャネル
型の第８のＭＯＳトランジスタを有する、ことが望まし
い。前記起動手段は、前記バイアス電圧生成手段が起動
して、バイアス電圧が所定値に達すると、電流の供給を
停止することが望ましい。前記バイアス電圧生成手段
は、カレントミラー回路を備え、前記起動手段は、前記
バイアス電圧生成手段が起動して、前記カレントミラー
回路の所定点を流れる電流が所定値に達すると、電流の
供給を停止することが望ましい。
続され、ゲートが接地されたＰチャネル型の第５のＭＯ
Ｓトランジスタと、ソースが前記第５のＭＯＳトランジ
スタのドレインに接続され、基板が電源に接続されたＰ
チャネル型の第６のＭＯＳトランジスタと、ゲートとド
レインが前記第６のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースと基板が接地されたＮチャネル
型の第７のＭＯＳトランジスタと、ゲートが前記第６の
ＭＯＳトランジスタのゲートとドレイン及び前記第７の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースが前記第１のトランジスタのソースと共に抵抗を介
して接地され、ドレインが前記定電流供給手段と前記バ
イアス電圧生成手段との接続部に接続されたＮチャネル
型の第８のＭＯＳトランジスタを有する、ことが望まし
い。前記起動手段は、前記バイアス電圧生成手段が起動
して、バイアス電圧が所定値に達すると、電流の供給を
停止することが望ましい。前記バイアス電圧生成手段
は、カレントミラー回路を備え、前記起動手段は、前記
バイアス電圧生成手段が起動して、前記カレントミラー
回路の所定点を流れる電流が所定値に達すると、電流の
供給を停止することが望ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】また、この発明の第３の観点に係るリセッ
ト回路は、電源から供給される電圧を降下させる電圧降
下手段と、前記電圧降下手段が降下させた電圧を受けて
電流を供給することによりバイアス回路を起動し、当該
バイアス回路が起動するに従って電流の供給を停止する
起動手段とを備える、バイアス回路を起動するためのも
のである。
ト回路は、電源から供給される電圧を降下させる電圧降
下手段と、前記電圧降下手段が降下させた電圧を受けて
電流を供給することによりバイアス回路を起動し、当該
バイアス回路が起動するに従って電流の供給を停止する
起動手段とを備える、バイアス回路を起動するためのも
のである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】また、前記電圧降下手段は、ソースと基板
が電源に接続され、ゲートが接地されたＰチャネル型の
第５のＭＯＳトランジスタと、ソースが前記第３のＭＯ
Ｓトランジスタのドレインに接続され、基板が電源に接
続されたＰチャネル型の第６のＭＯＳトランジスタとを
含み、前記起動手段は、ゲートとドレインが前記第６の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースと基板が接地されたＮチャネル型の第７のＭＯＳト
ランジスタと、ゲートが前記第６のＭＯＳトランジスタ
のゲートとドレイン及び前記第７のＭＯＳトランジスタ
のゲートとドレインに接続され、ソースが抵抗を介して
接地されたＮチャネル型の第８のＭＯＳトランジスタを
含んでもよい。また、この発明の第４の観点に係るバイ
アス回路は、一定の電流を供給する定電流供給手段と、
前記定電流供給手段から電流の供給を受けてバイアス電
圧を生成するバイアス電圧生成手段と、電源接続時に電
源電圧の供給を受けて前記定電流供給手段と前記バイア
ス電圧生成手段とを起動するための電流を供給し、前記
バイアス電圧生成手段が出力するバイアス電圧が所定値
に達すると、電流の供給を停止する起動手段とを備え
る、ことを特徴とする。また、この発明の第５の観点に
係るバイアス回路は、一定電流の供給を受けてバイアス
電圧を生成するバイアス電圧生成手段と、電源接続時に
電源電圧の供給を受けて、前記バイアス電圧生成手段を
起動するための電流を供給し、前記バイアス電圧生成手
段がバイアス電圧を出力するのに従って電流の供給を停
止する起動手段とを備える、ことを特徴とする。前記起
動手段は、前記バイアス電圧生成手段が出力するバイア
ス電圧が所定値に達すると、電流の供給を停止してもよ
い。前記バイアス電圧生成手段は、カレントミラー回路
を備え、前記起動手段は、前記カレントミラー回路の所
定点を流れる電流が所定値に達すると、電流の供給を停
止してもよい。前記バイアス電圧生成手段は、ソースが
抵抗を介して接地されたＮチャネル型の第１のＭＯＳト
ランジスタと、前記第１のＭＯＳトランジスタとカレン
トミラー接続されたＮチャネル型の第２のトランジスタ
を含み、前記定電流供給手段は、ゲートとドレインが前
記第１のＭＯＳトランジスタのドレインに接続されたＰ
チャネル型の第３のＭＯＳトランジスタと、前記第３の
ＭＯＳトランジスタとカレントミラー接続されると共
に、ドレインが前記第１のＭＯＳトランジスタ及び前記
第２のＭＯＳトランジスタのゲートと前記第２のＭＯＳ
トランジスタのドレインに接続されたＰチャネル型の第
４のＭＯＳトランジスタを含んでもよい。前記起動手段
は、ソースと基板が電源に接続され、ゲートが接地され
たＰチャネル型の第５のＭＯＳトランジスタと、ソース
が前記第５のＭＯＳトランジスタのドレインに接続さ
れ、基板が電源に接続されたＰチャネル型の第６のＭＯ
Ｓトランジスタと、ゲートとドレインが前記第６のＭＯ
Ｓトランジスタのゲートとドレインに接続され、ソース
と基板が接地されたＮチャネル型の第７のＭＯＳトラン
ジスタと、ゲートが前記第６のＭＯＳトランジスタのゲ
ートとドレイン及び前記第７のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースが前記第１のトラン
ジスタのソースと共に抵抗を介して接地され、ドレイン
が前記定電流供給手段と前記バイアス電圧生成手段との
接続部に接続されたＮチャネル型の第８のＭＯＳトラン
ジスタを有してもよい。 ─────────────────────────────────────────────────────
が電源に接続され、ゲートが接地されたＰチャネル型の
第５のＭＯＳトランジスタと、ソースが前記第３のＭＯ
Ｓトランジスタのドレインに接続され、基板が電源に接
続されたＰチャネル型の第６のＭＯＳトランジスタとを
含み、前記起動手段は、ゲートとドレインが前記第６の
ＭＯＳトランジスタのゲートとドレインに接続され、ソ
ースと基板が接地されたＮチャネル型の第７のＭＯＳト
ランジスタと、ゲートが前記第６のＭＯＳトランジスタ
のゲートとドレイン及び前記第７のＭＯＳトランジスタ
のゲートとドレインに接続され、ソースが抵抗を介して
接地されたＮチャネル型の第８のＭＯＳトランジスタを
含んでもよい。また、この発明の第４の観点に係るバイ
アス回路は、一定の電流を供給する定電流供給手段と、
前記定電流供給手段から電流の供給を受けてバイアス電
圧を生成するバイアス電圧生成手段と、電源接続時に電
源電圧の供給を受けて前記定電流供給手段と前記バイア
ス電圧生成手段とを起動するための電流を供給し、前記
バイアス電圧生成手段が出力するバイアス電圧が所定値
に達すると、電流の供給を停止する起動手段とを備え
る、ことを特徴とする。また、この発明の第５の観点に
係るバイアス回路は、一定電流の供給を受けてバイアス
電圧を生成するバイアス電圧生成手段と、電源接続時に
電源電圧の供給を受けて、前記バイアス電圧生成手段を
起動するための電流を供給し、前記バイアス電圧生成手
段がバイアス電圧を出力するのに従って電流の供給を停
止する起動手段とを備える、ことを特徴とする。前記起
動手段は、前記バイアス電圧生成手段が出力するバイア
ス電圧が所定値に達すると、電流の供給を停止してもよ
い。前記バイアス電圧生成手段は、カレントミラー回路
を備え、前記起動手段は、前記カレントミラー回路の所
定点を流れる電流が所定値に達すると、電流の供給を停
止してもよい。前記バイアス電圧生成手段は、ソースが
抵抗を介して接地されたＮチャネル型の第１のＭＯＳト
ランジスタと、前記第１のＭＯＳトランジスタとカレン
トミラー接続されたＮチャネル型の第２のトランジスタ
を含み、前記定電流供給手段は、ゲートとドレインが前
記第１のＭＯＳトランジスタのドレインに接続されたＰ
チャネル型の第３のＭＯＳトランジスタと、前記第３の
ＭＯＳトランジスタとカレントミラー接続されると共
に、ドレインが前記第１のＭＯＳトランジスタ及び前記
第２のＭＯＳトランジスタのゲートと前記第２のＭＯＳ
トランジスタのドレインに接続されたＰチャネル型の第
４のＭＯＳトランジスタを含んでもよい。前記起動手段
は、ソースと基板が電源に接続され、ゲートが接地され
たＰチャネル型の第５のＭＯＳトランジスタと、ソース
が前記第５のＭＯＳトランジスタのドレインに接続さ
れ、基板が電源に接続されたＰチャネル型の第６のＭＯ
Ｓトランジスタと、ゲートとドレインが前記第６のＭＯ
Ｓトランジスタのゲートとドレインに接続され、ソース
と基板が接地されたＮチャネル型の第７のＭＯＳトラン
ジスタと、ゲートが前記第６のＭＯＳトランジスタのゲ
ートとドレイン及び前記第７のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースが前記第１のトラン
ジスタのソースと共に抵抗を介して接地され、ドレイン
が前記定電流供給手段と前記バイアス電圧生成手段との
接続部に接続されたＮチャネル型の第８のＭＯＳトラン
ジスタを有してもよい。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年３月１３日（２０００．３．１
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項２】前記起動手段は、前記バイアス電圧生成手
段が起動して、バイアス電圧が所定値に達すると、電流
の供給を停止する、ことを特徴とする請求項１に記載の
バイアス回路。
段が起動して、バイアス電圧が所定値に達すると、電流
の供給を停止する、ことを特徴とする請求項１に記載の
バイアス回路。
【請求項３】前記バイアス電圧生成手段は、カレントミ
ラー回路を備え、 前記起動手段は、前記バイアス電圧生成手段が起動し
て、前記カレントミラー回路の所定点を流れる電流が所
定値に達すると、電流の供給を停止する、ことを特徴と
する請求項１に記載のバイアス回路。
ラー回路を備え、 前記起動手段は、前記バイアス電圧生成手段が起動し
て、前記カレントミラー回路の所定点を流れる電流が所
定値に達すると、電流の供給を停止する、ことを特徴と
する請求項１に記載のバイアス回路。
【請求項４】電源から供給される電圧を降下させる電圧
降下手段と、 前記電圧降下手段が降下させた電圧を受けて電流を供給
することによりバイアス回路を起動し、当該バイアス回
路が起動するに従って電流の供給を停止する起動手段と
を備え、 前記電圧降下手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第３のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタとを含み、 前記起動手段は、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが抵抗を介して接地されたＮチ
ャネル型の第８のＭＯＳトランジスタを含む、 ことを特
徴とするバイアス回路を起動するためのリセット回路。
降下手段と、 前記電圧降下手段が降下させた電圧を受けて電流を供給
することによりバイアス回路を起動し、当該バイアス回
路が起動するに従って電流の供給を停止する起動手段と
を備え、 前記電圧降下手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第３のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタとを含み、 前記起動手段は、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが抵抗を介して接地されたＮチ
ャネル型の第８のＭＯＳトランジスタを含む、 ことを特
徴とするバイアス回路を起動するためのリセット回路。
【請求項５】一定の電流を供給する定電流供給手段と、 前記定電流供給手段から電流の供給を受けてバイアス電
圧を生成するバイアス電圧生成手段と、 電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段が出力するバイアス
電圧が所定値に達すると、電流の供給を停止する起動手
段とを備え、 前記バイアス電圧生成手段は、カレントミラー回路を備
え、 前記起動手段は、前記カレントミラー回路の所定点を流
れる電流が所定値に達すると、電流の供給を停止し、 前記バイアス電圧生成手段は、 ソースが抵抗を介して接地されたＮチャネル型の第１の
ＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタとカレントミラー接続さ
れたＮチャネル型の第２のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第１のＭＯＳトランジスタのド
レインに接続されたＰチャネル型の第３のＭＯＳトラン
ジスタと、 前記第３のＭＯＳトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第１のＭＯＳトランジスタ
及び前記第２のＭＯＳトランジスタのゲートと前記第２
のＭＯＳトランジスタのドレインに接続されたＰチャネ
ル型の第４のＭＯＳトランジスタを含み、 前記起動手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第５のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタと、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが前記第１のトランジスタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたＮチャネル型の第８のＭＯＳトランジスタを有
する、 ことを特徴とするバイアス回路。
圧を生成するバイアス電圧生成手段と、 電源接続時に電源電圧の供給を受けて前記定電流供給手
段と前記バイアス電圧生成手段を起動するための電流を
供給し、前記バイアス電圧生成手段が出力するバイアス
電圧が所定値に達すると、電流の供給を停止する起動手
段とを備え、 前記バイアス電圧生成手段は、カレントミラー回路を備
え、 前記起動手段は、前記カレントミラー回路の所定点を流
れる電流が所定値に達すると、電流の供給を停止し、 前記バイアス電圧生成手段は、 ソースが抵抗を介して接地されたＮチャネル型の第１の
ＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタとカレントミラー接続さ
れたＮチャネル型の第２のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第１のＭＯＳトランジスタのド
レインに接続されたＰチャネル型の第３のＭＯＳトラン
ジスタと、 前記第３のＭＯＳトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第１のＭＯＳトランジスタ
及び前記第２のＭＯＳトランジスタのゲートと前記第２
のＭＯＳトランジスタのドレインに接続されたＰチャネ
ル型の第４のＭＯＳトランジスタを含み、 前記起動手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第５のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタと、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが前記第１のトランジスタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたＮチャネル型の第８のＭＯＳトランジスタを有
する、 ことを特徴とするバイアス回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 一樹 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 5H420 NA17 NB02 NB14 NB25 NB36 NC38
Claims (5)
- 【請求項１】一定の電流を供給する電流供給手段と、 前記電流供給手段から電流の供給を受けて一定のバイア
ス電圧を生成するバイアス電圧生成手段と、 電源接続時に電源電圧の供給を受けて前記電流供給手段
と前記バイアス電圧生成手段を起動するための電流を供
給し、前記バイアス電圧生成手段がバイアス電圧を出力
するのに従って電流の供給を停止する起動手段とを備え
る、ことを特徴とするバイアス回路。 - 【請求項２】前記バイアス電圧生成手段は、 ソースが抵抗を介して接地されたＮチャネル型の第１の
ＭＯＳトランジスタと、 前記第１のＭＯＳトランジスタとカレントミラー接続さ
れたＮチャネル型の第２のトランジスタを含み、 前記定電流供給手段は、 ゲートとドレインが前記第１のＭＯＳトランジスタのド
レインに接続されたＰチャネル型の第３のＭＯＳトラン
ジスタと、 前記第３のＭＯＳトランジスタとカレントミラー接続さ
れると共に、ドレインが前記第１のＭＯＳトランジスタ
及び前記第２のＭＯＳトランジスタのゲートと前記第２
のＭＯＳトランジスタのドレインに接続されたＰチャネ
ル型の第４のＭＯＳトランジスタを含む、ことを特徴と
する請求項１に記載のバイアス回路。 - 【請求項３】前記起動手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第５のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタと、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが前記第１のトランジスタのソ
ースと共に抵抗を介して接地され、ドレインが前記定電
流供給手段と前記バイアス電圧生成手段との接続部に接
続されたＮチャネル型の第８のＭＯＳトランジスタを有
する、ことを特徴とする請求項２に記載のバイアス回
路。 - 【請求項４】電源から供給される電圧を降下させる電圧
降下手段と、 前記電圧降下手段が降下させた電圧を受けて電流を供給
することによりバイアス回路を起動し、当該バイアス回
路が起動するに従って電流の供給を停止する起動手段と
を備える、ことを特徴とするバイアス回路を起動するた
めのリセット回路。 - 【請求項５】前記電圧降下手段は、 ソースと基板が電源に接続され、ゲートが接地されたＰ
チャネル型の第５のＭＯＳトランジスタと、 ソースが前記第３のＭＯＳトランジスタのドレインに接
続され、基板が電源に接続されたＰチャネル型の第６の
ＭＯＳトランジスタとを含み、 前記起動手段は、 ゲートとドレインが前記第６のＭＯＳトランジスタのゲ
ートとドレインに接続され、ソースと基板が接地された
Ｎチャネル型の第７のＭＯＳトランジスタと、 ゲートが前記第６のＭＯＳトランジスタのゲートとドレ
イン及び前記第７のＭＯＳトランジスタのゲートとドレ
インに接続され、ソースが抵抗を介して接地されたＮチ
ャネル型の第８のＭＯＳトランジスタを含む、ことを特
徴とする請求項４に記載のリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10360339A JP3068580B2 (ja) | 1998-12-18 | 1998-12-18 | バイアス回路及びリセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10360339A JP3068580B2 (ja) | 1998-12-18 | 1998-12-18 | バイアス回路及びリセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000181558A true JP2000181558A (ja) | 2000-06-30 |
| JP3068580B2 JP3068580B2 (ja) | 2000-07-24 |
Family
ID=18468977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10360339A Expired - Fee Related JP3068580B2 (ja) | 1998-12-18 | 1998-12-18 | バイアス回路及びリセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068580B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003248459A (ja) * | 2002-01-09 | 2003-09-05 | Lg Electronics Inc | 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 |
| US6940335B2 (en) | 2003-05-30 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Constant-voltage circuit |
| DE102004013175A1 (de) * | 2004-03-17 | 2005-10-06 | Atmel Germany Gmbh | Schaltungsanordnung zur Lastregelung im Empfangspfad eines Transponders |
| JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JP2012048709A (ja) * | 2010-07-30 | 2012-03-08 | Handotai Rikougaku Kenkyu Center:Kk | 基準電流源回路 |
| JP2015192402A (ja) * | 2014-03-28 | 2015-11-02 | ラピスセミコンダクタ株式会社 | 半導体回路、半導体装置、及び電位供給回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5424750B2 (ja) * | 2009-07-09 | 2014-02-26 | 新日本無線株式会社 | バイアス回路 |
-
1998
- 1998-12-18 JP JP10360339A patent/JP3068580B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003248459A (ja) * | 2002-01-09 | 2003-09-05 | Lg Electronics Inc | 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 |
| US6940335B2 (en) | 2003-05-30 | 2005-09-06 | Oki Electric Industry Co., Ltd. | Constant-voltage circuit |
| DE102004013175A1 (de) * | 2004-03-17 | 2005-10-06 | Atmel Germany Gmbh | Schaltungsanordnung zur Lastregelung im Empfangspfad eines Transponders |
| US7317307B2 (en) | 2004-03-17 | 2008-01-08 | Atmel Germany Gmbh | Circuit arrangement for load regulation in the receive path of a transponder |
| US7746231B2 (en) | 2004-03-17 | 2010-06-29 | Atmel Automotive Gmbh | Circuit arrangement for load regulation in the receive path of a transponder |
| JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JP2012048709A (ja) * | 2010-07-30 | 2012-03-08 | Handotai Rikougaku Kenkyu Center:Kk | 基準電流源回路 |
| JP2015192402A (ja) * | 2014-03-28 | 2015-11-02 | ラピスセミコンダクタ株式会社 | 半導体回路、半導体装置、及び電位供給回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3068580B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7755419B2 (en) | Low power beta multiplier start-up circuit and method | |
| US8040195B2 (en) | Current source device, oscillator device and pulse generator | |
| JP2000112548A (ja) | 基準電圧発生回路 | |
| JPH11212660A (ja) | 参照電圧発生回路 | |
| JPH04304708A (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| JP3399433B2 (ja) | 基準電圧発生回路 | |
| JP3335183B2 (ja) | バッファ回路 | |
| KR20060104899A (ko) | 온도변화 적응형 내부 전원 발생 장치 | |
| JPH11176945A (ja) | ヒュージング装置 | |
| JP3068580B2 (ja) | バイアス回路及びリセット回路 | |
| US8040340B2 (en) | Control circuit having a comparator for a bandgap circuit | |
| JP4848959B2 (ja) | 電源回路 | |
| JPH1188072A (ja) | Ｍｏｓ半導体集積回路 | |
| JP3278673B2 (ja) | 定電圧発生回路 | |
| US6963191B1 (en) | Self-starting reference circuit | |
| JP2000163141A (ja) | 降圧電源回路 | |
| JP2004355523A (ja) | 定電圧回路 | |
| JP2002268758A (ja) | ボルテージレギュレータ | |
| US20060181336A1 (en) | Bandgap reference voltage generator without start-up failure | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| US9960762B2 (en) | Startup circuit | |
| US11249118B2 (en) | Current sensing circuit | |
| JP2006313438A (ja) | 基準電圧生成回路 | |
| JP3395404B2 (ja) | 定電流回路 | |
| KR20080024411A (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |