JPH04304708A - リング発振器，リング発振器の補償回路及びリング発振器の補償方法 - Google Patents
リング発振器，リング発振器の補償回路及びリング発振器の補償方法Info
- Publication number
- JPH04304708A JPH04304708A JP3359106A JP35910691A JPH04304708A JP H04304708 A JPH04304708 A JP H04304708A JP 3359106 A JP3359106 A JP 3359106A JP 35910691 A JP35910691 A JP 35910691A JP H04304708 A JPH04304708 A JP H04304708A
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- transistor
- power supply
- channel transistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【発明の技術分野】本発明は、リング発振器に関してお
り、さらに子細には、電圧、温度、およびまたは半導体
プロセス変数の影響を補正するリング発振器に関してい
る。
り、さらに子細には、電圧、温度、およびまたは半導体
プロセス変数の影響を補正するリング発振器に関してい
る。
【０００２】
【従来技術と問題点】リング発振器は技術的によく知ら
れている。奇数個から成る直列接続インバータ段には、
発振を引き起こすための、第一インバータ段の入力に連
結された最後のインバータ段の出力がある。インバータ
段の数が発振周波数を決める。一般に、各インバータ段
には、５ボルトなどの第一電源電圧に接続された第一電
源ノードがあり、接地などの第二電源電圧に接続された
第二電源ノードがある。生成された発振信号は、クロッ
ク信号などとして用いることができる。しかし、発振信
号の動作周波数は不安定である。周波数は、電圧、温度
の関数として、およびリング発振器を集積回路に組み込
んでいる場合には、半導体プロセス変数の関数として、
大きく変わることがある。周波数不安定性のために、リ
ング発振器は、安定した周波数の希望されるアプリケー
ションでは比較的限定的な用途になる。
れている。奇数個から成る直列接続インバータ段には、
発振を引き起こすための、第一インバータ段の入力に連
結された最後のインバータ段の出力がある。インバータ
段の数が発振周波数を決める。一般に、各インバータ段
には、５ボルトなどの第一電源電圧に接続された第一電
源ノードがあり、接地などの第二電源電圧に接続された
第二電源ノードがある。生成された発振信号は、クロッ
ク信号などとして用いることができる。しかし、発振信
号の動作周波数は不安定である。周波数は、電圧、温度
の関数として、およびリング発振器を集積回路に組み込
んでいる場合には、半導体プロセス変数の関数として、
大きく変わることがある。周波数不安定性のために、リ
ング発振器は、安定した周波数の希望されるアプリケー
ションでは比較的限定的な用途になる。
【０００３】これまでに、集積回路リング発振器を補正
するための手法では、Ｊａｉｎ他に与えられた米国出願
第４，７１４，９０１号などでの複雑な回路部、または
Ｋｕｏに与えられた米国出願第４，５４７，７４９号な
どにみられるように別回路を必要とした。該回路は、安
定した発振周波数を有する補正リング発振器をもたらす
が、集積回路の面積を増大させるのが欠点である。電圧
、温度、および半導体プロセス変数に関して、リング発
振器の発振周波数を安定化させるための、できる限り少
ない構成部品を含む単純回路が望まれている。
するための手法では、Ｊａｉｎ他に与えられた米国出願
第４，７１４，９０１号などでの複雑な回路部、または
Ｋｕｏに与えられた米国出願第４，５４７，７４９号な
どにみられるように別回路を必要とした。該回路は、安
定した発振周波数を有する補正リング発振器をもたらす
が、集積回路の面積を増大させるのが欠点である。電圧
、温度、および半導体プロセス変数に関して、リング発
振器の発振周波数を安定化させるための、できる限り少
ない構成部品を含む単純回路が望まれている。
【０００４】
【発明の目的】したがって、電圧および温度に関してや
、集積回路に組み込んだ場合には、半導体処理変数に関
して、リング発振器の発振周波数を安定化することが、
本発明の目的である。発明の別の目的は、できる限り少
ない成部品を含むリング発振器のための補正回路を与え
ることである。
、集積回路に組み込んだ場合には、半導体処理変数に関
して、リング発振器の発振周波数を安定化することが、
本発明の目的である。発明の別の目的は、できる限り少
ない成部品を含むリング発振器のための補正回路を与え
ることである。
【０００５】
【発明の概要】本発明に依れば、各インバータ段に電源
電圧を受け入れるための電源ノードを有する多数の奇数
個の直列接続ＣＭＯＳインバータ段から成るリング発振
器に補正回路が設けられる。該補正回路は第一および第
二のＰ−チャンネル・トランジスタおよび抵抗器を有す
る。第一のトランジスタは、電源電圧ＶＤＤに連結され
たソース、および接地に連結されたゲートがある。抵抗
器は、第一のトランジスタのドレインと接地との間に連
結される。第二のトランジスタは、ＶＤＤに連結された
ソース、第一のトランジスタのドレインに連結されたゲ
ート、およびリング発振器の各インバータ段の電源ノー
ドに連結されたドレインを有する。したがって、補正回
路は、電圧、温度、および半導体処理変数に関して補正
された電源電圧をインバータ段へ与える。
電圧を受け入れるための電源ノードを有する多数の奇数
個の直列接続ＣＭＯＳインバータ段から成るリング発振
器に補正回路が設けられる。該補正回路は第一および第
二のＰ−チャンネル・トランジスタおよび抵抗器を有す
る。第一のトランジスタは、電源電圧ＶＤＤに連結され
たソース、および接地に連結されたゲートがある。抵抗
器は、第一のトランジスタのドレインと接地との間に連
結される。第二のトランジスタは、ＶＤＤに連結された
ソース、第一のトランジスタのドレインに連結されたゲ
ート、およびリング発振器の各インバータ段の電源ノー
ドに連結されたドレインを有する。したがって、補正回
路は、電圧、温度、および半導体処理変数に関して補正
された電源電圧をインバータ段へ与える。
【０００６】動作時には、第一のトランジスタの導電率
により、リング発振器のトランジスタの導電率をモニタ
し、第二のトランジスタの導電率を逆方向に制御する。 第二のトランジスタは、インバータ段に補正された電力
を供給し、それによりリング発振器トランジスタの導電
率および発振周波数を制御する。
により、リング発振器のトランジスタの導電率をモニタ
し、第二のトランジスタの導電率を逆方向に制御する。 第二のトランジスタは、インバータ段に補正された電力
を供給し、それによりリング発振器トランジスタの導電
率および発振周波数を制御する。
【０００７】
【発明の実施例の詳細説明】図１に、一般にリング発振
器回路１２および補正回路１４から成る補正されたリン
グ発振器１０を示す。補正されたリング発振器１０は、
原則的に、相補型金属酸化膜半導体（“ＣＭＯＳ”）プ
ロセスを用いた集積回路上に組み立てられる。
器回路１２および補正回路１４から成る補正されたリン
グ発振器１０を示す。補正されたリング発振器１０は、
原則的に、相補型金属酸化膜半導体（“ＣＭＯＳ”）プ
ロセスを用いた集積回路上に組み立てられる。
【０００８】リング発振器１２は、奇数個の直列接続Ｃ
ＭＯＳインバータ段２０−２２、２４−２６、および２
８−３０から構成する。各インバータ段は、Ｐ−チャン
ネル・トランジスタ２０、２４、２８、およびＮ−チャ
ンネル・トランジスタ２２、２６、３０から成る。各段
では、Ｐ−チャンネルおよびＮ−チャンネル・トランジ
スタは、ゲートが相互に連結されて入力を形成し、ドレ
インが相互に連結されて出力を形成している。最後のイ
ンバータ２８−３０の出力３１は、発振を生起せしめる
ために、導体４６を介して第一のインバータ２０−２２
の入力１９に連結される。各インバータ段には、電源電
圧を受け取るため、対応するＰ−チャンネル・トランジ
スタのソースに第一の電源ノード、対応するＮ−チャン
ネル・トランジスタのソースに第二の電源ノードを有す
る。
ＭＯＳインバータ段２０−２２、２４−２６、および２
８−３０から構成する。各インバータ段は、Ｐ−チャン
ネル・トランジスタ２０、２４、２８、およびＮ−チャ
ンネル・トランジスタ２２、２６、３０から成る。各段
では、Ｐ−チャンネルおよびＮ−チャンネル・トランジ
スタは、ゲートが相互に連結されて入力を形成し、ドレ
インが相互に連結されて出力を形成している。最後のイ
ンバータ２８−３０の出力３１は、発振を生起せしめる
ために、導体４６を介して第一のインバータ２０−２２
の入力１９に連結される。各インバータ段には、電源電
圧を受け取るため、対応するＰ−チャンネル・トランジ
スタのソースに第一の電源ノード、対応するＮ−チャン
ネル・トランジスタのソースに第二の電源ノードを有す
る。
【０００９】補正回路１４を、一般には、各インバータ
の第一の電源ノードに連結された中間電源ノード４４、
第一のＰ−チャンネル・トランジスタ３２、抵抗器３４
、および第二のＰ−チャンネル・トランジスタ３６から
構成する。第一のトランジスタ３２は、端子４０におい
て第１の電源電圧ＶＤＤに連結されたソースを有する。 第１の電源電圧ＶＤＤは一般に５ボルトに設定される。 Ｐ−チャンネル・トランジスタ３２のゲートは、トラン
ジスタにバイアスがかけられるように、第２の電源すな
わち接地に連結される。抵抗器３４は、Ｐ−チャンネル
・トランジスタ３２のドレイン４２と接地との間に連結
される。Ｐ−チャンネル・トランジスタ３６は、ＶＤＤ
に連結されたソース、Ｐ−チャンネル・トランジスタ３
２のドレイン４２と連結されたゲート、および中間電源
ノード４４に連結されたドレインを有する。この構成は
、ノード４４において、リング発振器１２の各インバー
タに補正された電源電圧を供給する。
の第一の電源ノードに連結された中間電源ノード４４、
第一のＰ−チャンネル・トランジスタ３２、抵抗器３４
、および第二のＰ−チャンネル・トランジスタ３６から
構成する。第一のトランジスタ３２は、端子４０におい
て第１の電源電圧ＶＤＤに連結されたソースを有する。 第１の電源電圧ＶＤＤは一般に５ボルトに設定される。 Ｐ−チャンネル・トランジスタ３２のゲートは、トラン
ジスタにバイアスがかけられるように、第２の電源すな
わち接地に連結される。抵抗器３４は、Ｐ−チャンネル
・トランジスタ３２のドレイン４２と接地との間に連結
される。Ｐ−チャンネル・トランジスタ３６は、ＶＤＤ
に連結されたソース、Ｐ−チャンネル・トランジスタ３
２のドレイン４２と連結されたゲート、および中間電源
ノード４４に連結されたドレインを有する。この構成は
、ノード４４において、リング発振器１２の各インバー
タに補正された電源電圧を供給する。
【００１０】動作中は、第一のＰ−チャンネル・トラン
ジスタ３２の導電率は、インバータ段に電源を供給する
第二のＰ−チャンネル・トランジスタ３６の導電率を逆
方向に制御する。リング発振器１２の周波数は、インバ
ータ段のデバイスの漸増する導電率とともに増加するの
で、制御機構は、Ｐ−チャンネル・トランジスタ３６の
導電率を減少させることにより、リング発振器の周波数
を公称レベルに戻す。ＣＭＯＳトランジスタの導電率は
、温度または半導体処理変数の変化により増加する。 リング発振器１２および補正回路１４は原則的に同じ基
板上の集積回路に組み立てられるので、Ｐ−チャンネル
・トランジスタ３２は、同様なトランジスタ２０、２４
、および２８の導電率の変化をモニタする。Ｐ−チャン
ネル・トランジスタ３２の導電率が増加すると、抵抗器
３４にさらに多くの電流が流れ、回路ノード４２の電圧
が増加する。続いて、Ｐ−チャンネル・トランジスタ３
６のゲート・ソース電圧が減少して、その導電率および
リング発振器１２に供給される電流が減少する。したが
って、リング発振器１２のトランジスタの導電率の増加
およびそれに伴う発振器周波数の増加は、発振器周波数
を公称レベルに戻すリング発振器１２への電流を少なく
供給することにより制御される。
ジスタ３２の導電率は、インバータ段に電源を供給する
第二のＰ−チャンネル・トランジスタ３６の導電率を逆
方向に制御する。リング発振器１２の周波数は、インバ
ータ段のデバイスの漸増する導電率とともに増加するの
で、制御機構は、Ｐ−チャンネル・トランジスタ３６の
導電率を減少させることにより、リング発振器の周波数
を公称レベルに戻す。ＣＭＯＳトランジスタの導電率は
、温度または半導体処理変数の変化により増加する。 リング発振器１２および補正回路１４は原則的に同じ基
板上の集積回路に組み立てられるので、Ｐ−チャンネル
・トランジスタ３２は、同様なトランジスタ２０、２４
、および２８の導電率の変化をモニタする。Ｐ−チャン
ネル・トランジスタ３２の導電率が増加すると、抵抗器
３４にさらに多くの電流が流れ、回路ノード４２の電圧
が増加する。続いて、Ｐ−チャンネル・トランジスタ３
６のゲート・ソース電圧が減少して、その導電率および
リング発振器１２に供給される電流が減少する。したが
って、リング発振器１２のトランジスタの導電率の増加
およびそれに伴う発振器周波数の増加は、発振器周波数
を公称レベルに戻すリング発振器１２への電流を少なく
供給することにより制御される。
【００１１】同様に、電源ＶＤＤの増加は、補正回路１
４により補正される。ＶＤＤの増加は、ゲート・ソース
電圧およびＰ−チャンネル・トランジスタ３２の導電率
を増加させ、それにより抵抗器３４の電量および回路ノ
ード４２の電圧を増加させる。したがって、Ｐ−チャン
ネル・トランジスタ３６のゲート・ソース電圧が減少し
て、Ｐ−チャンネル・トランジスタ３６により供給され
る電流の流れを一定に保つ。このように、リング発振器
１２のトランジセスタは公称動作電源で差動され、ＶＤ
Ｄの変動にもかかわらず、発振周波数は比較的一定のま
まである。
４により補正される。ＶＤＤの増加は、ゲート・ソース
電圧およびＰ−チャンネル・トランジスタ３２の導電率
を増加させ、それにより抵抗器３４の電量および回路ノ
ード４２の電圧を増加させる。したがって、Ｐ−チャン
ネル・トランジスタ３６のゲート・ソース電圧が減少し
て、Ｐ−チャンネル・トランジスタ３６により供給され
る電流の流れを一定に保つ。このように、リング発振器
１２のトランジセスタは公称動作電源で差動され、ＶＤ
Ｄの変動にもかかわらず、発振周波数は比較的一定のま
まである。
【００１２】抵抗器３４は、ＣＭＯＳ半導体プロセスで
容易に得られるＮ型アイランドを用いて製造することが
できる。該実現により、温度変動に関する周波数安定度
が約一桁向上し、電源電圧変動の安定度も約２倍向上す
ることが、コンピュータ・シミュレーションにより確認
された。所望する場合には、温度、電圧、および半導体
プロセス変動に伴う抵抗値の変化が５％以下の抵抗器を
オンチップＮ形アイランド抵抗器の代りに用いることが
できる。該精密抵抗器は、外部（オフチップ）抵抗器ま
たはトリム内部幕抵抗器にすることができることを、コ
ンピュータ・シミュレートョンにより確認した。この場
合、周波数安定度は、半導体プロセス変動に関して約一
桁改良することができる。
容易に得られるＮ型アイランドを用いて製造することが
できる。該実現により、温度変動に関する周波数安定度
が約一桁向上し、電源電圧変動の安定度も約２倍向上す
ることが、コンピュータ・シミュレーションにより確認
された。所望する場合には、温度、電圧、および半導体
プロセス変動に伴う抵抗値の変化が５％以下の抵抗器を
オンチップＮ形アイランド抵抗器の代りに用いることが
できる。該精密抵抗器は、外部（オフチップ）抵抗器ま
たはトリム内部幕抵抗器にすることができることを、コ
ンピュータ・シミュレートョンにより確認した。この場
合、周波数安定度は、半導体プロセス変動に関して約一
桁改良することができる。
【００１３】特定の半導体集積回路プロセスに関する最
大周波数安定度を達成するために、トランジスタ３２お
よび３６のサイズ、および抵抗器３４の値を選択した。 以下の値は、代表的なＣＭＯＳプロセスおよび発振周波
数に対して与えられたものであるが、他のプロセスまた
は動作条件において異なる値の要求されよう。
大周波数安定度を達成するために、トランジスタ３２お
よび３６のサイズ、および抵抗器３４の値を選択した。 以下の値は、代表的なＣＭＯＳプロセスおよび発振周波
数に対して与えられたものであるが、他のプロセスまた
は動作条件において異なる値の要求されよう。
【００１４】
例：
Ｐ−チャンネルしきい電圧＝１ボルト
Ｎ−チャンネルしきい電圧＝１ボルト
ＶＤＤ＝５ボルト
【００１５】
リング発振器１２：
Ｐ−チャンネル・トランジスタのサイズ：幅＝１６ミク
ロン 長さ＝１．２ミクロン Ｎ−チャネル・トランジスタのサイズ：幅＝１６ミクロ
ン 長さ＝１．２ミクロン インバータ段数＝９ 発振周波数＝１００ＭＨｚ
ロン 長さ＝１．２ミクロン Ｎ−チャネル・トランジスタのサイズ：幅＝１６ミクロ
ン 長さ＝１．２ミクロン インバータ段数＝９ 発振周波数＝１００ＭＨｚ
【００１６】
補正回路１４：
トランジスタ３２のサシズ：
幅＝５０ミクロン
長さ＝２ミクロン
トランジスタ３６のサイズ：
幅＝２００ミクロン
長さ＝２ミクロン
抵抗器３４の値＝１３００オーム
【００１７】トランジスタ３６のサイズは、インバータ
段の数と正比例し、リング発振器１２の全インバータ段
に十分な電力を供給するように選択される。抵抗器３４
は、トランジスタ３６のゲート・ソース間電圧を変調す
るのに十分な値であるように選択される。抵抗器の値が
低過ぎる場合には、変調はされない。抵抗器の値が高過
ぎる場合には、抵抗器３４の両端で過度の電圧降下が発
生して、ゲート・ソース電圧を減少させるので、トラン
ジスタ３６をオフにする。抵抗器の値およびトランジス
タのサイズの適切な最終値を得るには、初期値を選択し
周波数安定度を最大にするために、その値を逐次変更し
てみることが望ましい。
段の数と正比例し、リング発振器１２の全インバータ段
に十分な電力を供給するように選択される。抵抗器３４
は、トランジスタ３６のゲート・ソース間電圧を変調す
るのに十分な値であるように選択される。抵抗器の値が
低過ぎる場合には、変調はされない。抵抗器の値が高過
ぎる場合には、抵抗器３４の両端で過度の電圧降下が発
生して、ゲート・ソース電圧を減少させるので、トラン
ジスタ３６をオフにする。抵抗器の値およびトランジス
タのサイズの適切な最終値を得るには、初期値を選択し
周波数安定度を最大にするために、その値を逐次変更し
てみることが望ましい。
【００１８】本発明を望ましい実施例において記述して
きたが、開示された発明は、数多くの点で変更すること
ができるし、これまでに詳細に記載してきた他の実施例
も当然考えうるものであることは、技術熟練者に明らか
である。例えば、Ｎ−チャンネル・トランジスタを補正
回路１４で使用できることは明らかであり、該回路では
、補正回路は、Ｎ−チャンネル・トランジスタ２２、２
６、および３０のソースと接地との間に連結され、Ｐ−
チャンネル・トランジスタ２０、２４、および２８のソ
ースはＶＤＤに連結される。
きたが、開示された発明は、数多くの点で変更すること
ができるし、これまでに詳細に記載してきた他の実施例
も当然考えうるものであることは、技術熟練者に明らか
である。例えば、Ｎ−チャンネル・トランジスタを補正
回路１４で使用できることは明らかであり、該回路では
、補正回路は、Ｎ−チャンネル・トランジスタ２２、２
６、および３０のソースと接地との間に連結され、Ｐ−
チャンネル・トランジスタ２０、２４、および２８のソ
ースはＶＤＤに連結される。
【００１９】
【発明の効果】従って本発明の実施により、簡単な補正
回路によって温度、電源電圧集積化プロセス・パラメー
タの変動に対して発振周波数の高安定なリング発振器が
行われる。
回路によって温度、電源電圧集積化プロセス・パラメー
タの変動に対して発振周波数の高安定なリング発振器が
行われる。
【図１】本発明の一実施例の補正回路を有するリング発
振器の回路図である。 １０：補正されたリング発振器 １２：リング発振器 １４：補正回路
振器の回路図である。 １０：補正されたリング発振器 １２：リング発振器 １４：補正回路
Claims (7)
- 【請求項１】後記（イ）及至（ニ）から成るリング発振
器の周波数を安定化するためのリング発振器の補正回路
。該リング発振器は電源電圧を受電するための電源ノー
ドを有する奇数個のインバータ段を縦続接続して成り、
最後尾のインバータの出力端子が、先頭のインバータの
入力端子に接続されている。 （イ）各インバータの前記電源ノードに結合された中間
電源ノード。 （ロ）電圧源の第一の供給源に接続された第一の電流電
極と第二の電流電極と前記電圧源の第二の供給源に接続
された第一の制御電極とを有する第１のトランジスタ。 （ハ）前記第二の電流電極と前記第二の供給源とを接続
する抵抗器。 （ニ）前記第一の供給源に接続された第三の電流電極と
前記第一のトランジスタの第二の電流電極に接続された
第二の制御電極と前記中間電源ノードに接続された第四
の電流電極とを有する第二のトランジスタ。 - 【請求項２】前記抵抗器がＮ型アイランドから成る請求
項１記載のリング発振器の補正回路。 - 【請求項３】前記抵抗器がトリミング薄膜抵抗である請
求項１記載のリング発振器の補正回路。 - 【請求項４】前記リング発振器と前記第一，第二のトラ
ンジスタが同集積回路上に組み立てられ、前記抵抗器が
外部精密抵抗器である特徴を有する請求項１記載のリン
グ発振器の補正回路。 - 【請求項５】前記第二のトランジスタのサイズが前記イ
ンバータの個数に比例するようにした請求項１記載のリ
ング発振器の補正回路。 - 【請求項６】後記（イ）及至（ロ）から成るリング発振
器。 （イ）中間ノードに接続された第一の電源ノードと接地
に接続された第二の電源ノードと第一のＮチャンネル，
トランジスタと第一のＰチャンネル・トランジスタを有
するＣＭＯＳインバータを奇数個備えたリング発振器。 （ロ）後記（ロ−１）及至（ロ−２）を含み、定電圧源
と前記中間ノードとの間に接続された補正回路。 （ロ−１）ゲートと，定電圧源に接続されたソースと前
記中間ノードに接続されたドレーンとを備えた第二のＰ
チャネル・トランジスタ。 （ロ−２）前記インバータの前記第一のＰチャンネル・
トランジ導電率に対して前記第二のＰチャンネル・トラ
ンジスタの導電率を逆方向に制御するための該第二のＰ
チャンネル・トランジスタの前記ゲートに接続された手
段。 - 【請求項７】公称周波数の発振信号を供給するための出
力端子と中間ノードとに接続された奇数個の相補Ｐチャ
ンネル，Ｎチャンネル・トランジスタ・インバータ段を
備えたＣＭＯＳリング発振器の発振周波数を補正するた
めの後記（イ）及至（ロ）の工程より成るリング発振器
の補正方法。 （イ）定電圧電源と前記中間ノードとを第一のＰチャン
ネル・トランジスタで結合する工程。 （ロ）前記各インバータ段の前記Ｐチャンネル・トラン
ジスタの導電率に対して前記第一のＰチャンネル・トラ
ンジスタの導電率を逆方向に制御する工程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US637040 | 1991-01-03 | ||
| US07/637,040 US5072197A (en) | 1991-01-03 | 1991-01-03 | Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04304708A true JPH04304708A (ja) | 1992-10-28 |
| JP3144700B2 JP3144700B2 (ja) | 2001-03-12 |
Family
ID=24554297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35910691A Expired - Fee Related JP3144700B2 (ja) | 1991-01-03 | 1991-12-27 | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5072197A (ja) |
| JP (1) | JP3144700B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072372A (en) * | 1997-11-07 | 2000-06-06 | Oki Electric Industry Co., Ltd. | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit |
| WO2008018276A1 (en) * | 2006-08-11 | 2008-02-14 | Nec Corporation | Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method |
| US7548131B2 (en) | 2006-10-05 | 2009-06-16 | Oki Semiconductor Co., Ltd. | Oscillation circuit with temperature-dependent current source |
| JPWO2019221166A1 (ja) * | 2018-05-15 | 2021-07-08 | 国立研究開発法人科学技術振興機構 | 測定器、収納装置および測定システム |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241286A (en) * | 1991-08-28 | 1993-08-31 | Fred Mirow | FET oscillator using voltage and temperature compensated amplifier |
| JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| US5416446A (en) * | 1992-12-08 | 1995-05-16 | At&T Corp. | Digital programmable frequency generator |
| US5479129A (en) * | 1993-11-24 | 1995-12-26 | At&T Corp. | Variable propagation delay digital signal inverter |
| US5485126A (en) * | 1994-01-25 | 1996-01-16 | International Business Machines Corporation | Ring oscillator circuit having output with fifty percent duty cycle |
| JP3703516B2 (ja) * | 1994-04-25 | 2005-10-05 | セイコーインスツル株式会社 | 発振回路 |
| US5440277A (en) * | 1994-09-02 | 1995-08-08 | International Business Machines Corporation | VCO bias circuit with low supply and temperature sensitivity |
| JPH08130449A (ja) * | 1994-11-01 | 1996-05-21 | Mitsubishi Electric Corp | 電圧制御型遅延回路およびそれを用いた内部クロック発生回路 |
| US5469120A (en) * | 1994-12-07 | 1995-11-21 | Lsi Logic Corporation | High performance voltage controlled oscillator |
| US5694090A (en) * | 1996-04-18 | 1997-12-02 | Micron Technology, Inc. | Voltage and temperature compensated oscillator frequency stabilizer |
| US5760657A (en) * | 1996-09-30 | 1998-06-02 | Intel Corporation | Method and apparatus employing a process dependent impedance that compensates for manufacturing variations in a voltage controlled oscillator |
| DE19844306C2 (de) * | 1998-09-17 | 2002-11-21 | Ihp Gmbh | Ringoszillator |
| US6496056B1 (en) * | 1999-03-08 | 2002-12-17 | Agere Systems Inc. | Process-tolerant integrated circuit design |
| US6084483A (en) * | 1999-03-10 | 2000-07-04 | Lexar Media, Inc. | Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit |
| US6157231A (en) * | 1999-03-19 | 2000-12-05 | Credence System Corporation | Delay stabilization system for an integrated circuit |
| US6414557B1 (en) * | 2000-02-17 | 2002-07-02 | Broadcom Corporation | High noise rejection voltage-controlled ring oscillator architecture |
| US6404246B1 (en) | 2000-12-20 | 2002-06-11 | Lexa Media, Inc. | Precision clock synthesizer using RC oscillator and calibration circuit |
| US6628558B2 (en) | 2001-06-20 | 2003-09-30 | Cypress Semiconductor Corp. | Proportional to temperature voltage generator |
| JP3919176B2 (ja) * | 2002-05-28 | 2007-05-23 | シャープ株式会社 | 補正回路、遅延回路およびリングオシレータ回路 |
| US20040012449A1 (en) * | 2002-07-16 | 2004-01-22 | Illegems Paul F. | Ring oscillator with frequency stabilization |
| CN100353661C (zh) * | 2002-10-31 | 2007-12-05 | 上海华虹集成电路有限责任公司 | 中频频率基准源 |
| KR100586545B1 (ko) * | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
| TWI349439B (en) | 2004-03-22 | 2011-09-21 | Integrated Device Tech | Monolithic clock generator and timing/frequency reference |
| WO2008033809A2 (en) * | 2006-09-13 | 2008-03-20 | Conexant Systems, Inc. | Systems for implementing a temperature and process compensated two-stage ring oscillator |
| US9325323B2 (en) | 2014-08-30 | 2016-04-26 | Stmicroelectronics International N.V. | CMOS oscillator having stable frequency with process, temperature, and voltage variation |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978431A (en) * | 1975-07-03 | 1976-08-31 | Motorola, Inc. | Temperature compensated oscillator |
| JPS5240371A (en) * | 1975-09-27 | 1977-03-29 | Citizen Watch Co Ltd | Electronic watch |
| US4205518A (en) * | 1975-09-27 | 1980-06-03 | Citizen Watch Co., Ltd. | Voltage conversion system for electronic timepiece |
| US4259715A (en) * | 1975-09-27 | 1981-03-31 | Citizen Watch Co., Ltd. | Voltage conversion system for electronic timepiece |
| JPS54155080A (en) * | 1978-05-27 | 1979-12-06 | Citizen Watch Co Ltd | Pace generator |
| JPS55135780A (en) * | 1979-04-10 | 1980-10-22 | Citizen Watch Co Ltd | Electronic watch |
| US4443116A (en) * | 1981-01-09 | 1984-04-17 | Citizen Watch Company Limited | Electronic timepiece |
| US4519086A (en) * | 1982-06-16 | 1985-05-21 | Western Digital Corporation | MOS Phase lock loop synchronization circuit |
| US4547749A (en) * | 1983-12-29 | 1985-10-15 | Motorola, Inc. | Voltage and temperature compensated FET ring oscillator |
| US4710648A (en) * | 1984-05-09 | 1987-12-01 | Hitachi, Ltd. | Semiconductor including signal processor and transient detector for low temperature operation |
| US4559616A (en) * | 1984-10-03 | 1985-12-17 | Quadri Corporation | Fast, non-volatile semiconductor/bubble memory with temperature-compensated magnetic bias field |
| US4714901A (en) * | 1985-10-15 | 1987-12-22 | Gould Inc. | Temperature compensated complementary metal-insulator-semiconductor oscillator |
| JPS62159006U (ja) * | 1986-03-31 | 1987-10-08 |
-
1991
- 1991-01-03 US US07/637,040 patent/US5072197A/en not_active Expired - Lifetime
- 1991-12-27 JP JP35910691A patent/JP3144700B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072372A (en) * | 1997-11-07 | 2000-06-06 | Oki Electric Industry Co., Ltd. | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit |
| WO2008018276A1 (en) * | 2006-08-11 | 2008-02-14 | Nec Corporation | Voltage controlled oscillator, frequency synthesizer and oscillating frequency control method |
| JPWO2008018276A1 (ja) * | 2006-08-11 | 2009-12-24 | 日本電気株式会社 | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 |
| US7940139B2 (en) | 2006-08-11 | 2011-05-10 | Nec Corporation | Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method |
| JP4735870B2 (ja) * | 2006-08-11 | 2011-07-27 | 日本電気株式会社 | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 |
| US7548131B2 (en) | 2006-10-05 | 2009-06-16 | Oki Semiconductor Co., Ltd. | Oscillation circuit with temperature-dependent current source |
| JPWO2019221166A1 (ja) * | 2018-05-15 | 2021-07-08 | 国立研究開発法人科学技術振興機構 | 測定器、収納装置および測定システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3144700B2 (ja) | 2001-03-12 |
| US5072197A (en) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04304708A (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| JP4043683B2 (ja) | プロセスに対して寛容性のある集積回路の設計手法 | |
| US7391274B2 (en) | Low voltage operating ring oscillator with almost constant delay time | |
| US5955874A (en) | Supply voltage-independent reference voltage circuit | |
| US7755419B2 (en) | Low power beta multiplier start-up circuit and method | |
| US5982227A (en) | CMOS current source circuit | |
| US7268614B2 (en) | Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference | |
| US7830200B2 (en) | High voltage tolerant bias circuit with low voltage transistors | |
| US6188270B1 (en) | Low-voltage reference circuit | |
| US5801570A (en) | Semiconductor intergrated circuit with MOS transistors compensated of characteristic and performance deviations and deviation compensation system therein | |
| JP2004086750A (ja) | バンドギャップ回路 | |
| JPS5925243B2 (ja) | 定電流源 | |
| US5883507A (en) | Low power temperature compensated, current source and associated method | |
| JP7314042B2 (ja) | 定電流回路 | |
| JPH06230840A (ja) | バイアス回路 | |
| JP2000284844A (ja) | バンドギャップ回路及びこれを具備する半導体装置 | |
| CN110365293B (zh) | 振荡装置 | |
| US20190334509A1 (en) | Self-compensated oscillator circuit | |
| KR0172436B1 (ko) | 반도체 장치의 기준전압 발생회로 | |
| JP2000330657A (ja) | 半導体装置 | |
| WO2024218889A1 (ja) | インバータ回路 | |
| JP2000194432A (ja) | Ｃｍｏｓロジック用電源回路 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| JP2004080550A (ja) | 電圧制御発振器 | |
| JP3085362B2 (ja) | ディレイ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |