JP2004080550A - 電圧制御発振器 - Google Patents

Abstract

【課題】集積回路に組み込む場合に必要なレイアウト面積が少なくなり小面積で、かつ従来に比べ、より安定な発振周波数を確保することができる電圧制御発振器を提供する。
【解決手段】奇数個のＣＭＯＳインバータ９をリング状に連結したリングオシレータ１２と、レベルシフト回路１３と、制御電圧入力用の入力端子１、２を有する電圧電流変換回路７と、リングオシレータ１２の電源ＶＤＤＩに接続されたコンデンサ８とを備え、入力端子１からの入力電圧の増加に従い、バイアス制御用のＮチャネルＭＯＳ型トランジスタ４が、飽和領域に遷移することにより、定電流源として動作する。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電圧により発振周波数が制御される電圧制御発振器であり、特に集積回路に使用される電圧制御発振器に関するものである。
【０００２】
【従来の技術】
従来から、入力電圧により発振周波数が制御される電圧制御発振器であり、特に集積回路に使用される電圧制御発振器の一つとして、入力電圧をＮチャネルＭＯＳ型トランジスタによりゲート受けし、その入力電圧に応じて電流変換する電圧電流変換回路を持つ電圧制御発振器が広く知られている。
【０００３】
このような従来の電圧制御発振器について、図面を用いて以下に説明する。
図２は従来の電圧制御発振器の一構成例を示す回路ブロック図である。図２に示すように、この電圧制御発振器１７は、電圧電流変換回路１６と、コンデンサ８と、奇数個のＣＭＯＳインバータ９をリング状に接続したリングオシレータ１２と、レベルシフト回路１３とで構成されている。
【０００４】
この電圧制御発振器１７において、リングオシレータ１２を構成するＣＭＯＳインバータ９は、ＰチャネルＭＯＳ型トランジスタ１１とＮチャネルＭＯＳ型トランジスタ１０のドレイン同士およびゲート同士を接続したものであり、ＣＭＯＳインバータ９の電源端子ＶＤＤＩには、電圧電流変換回路１６の出力およびコンデンサ８が接続されている。
【０００５】
以上のように構成された電圧制御発振器１７では、入力端子１に入力電圧を印加し、その入力電圧を、電圧電流変換回路１６にて電流に変換して出力し、この出力電流をさらにコンデンサ８により電圧に変換して、リングオシレータ１２の電源端子ＶＤＤＩに供給することにより、このリングオシレータ１２の発振周波数を可変とすることを可能としたものである。
【０００６】
なお、上記の電圧電流変換回路１６の実現手段の一構成例として、図２に示すように、ゲート受けのＮチャネルＭＯＳ型トランジスタを用い、入力端子１からの入力電圧を電流に変換するＮチャネルＭＯＳ型トランジスタ３のドレイン・ソース間電流を、ＰチャネルＭＯＳ型トランジスタ５、６からなるカレントミラー回路により取り出す構成としたものがある。
【０００７】
上記以外の電圧電流変換回路の実現手段の構成例として、図３に示すように、オペアンプ入力型の電圧電流変換回路２０があり、オペアンプ１９と、ＮチャネルＭＯＳ型トランジスタ３と、抵抗１８と、ＰチャネルＭＯＳ型トランジスタ５、６からなるカレントミラー回路とで構成されている。
【０００８】
【発明が解決しようとする課題】
しかしながら上記のような従来の電圧制御発振器において、図２で示す電圧電流変換回路１６を用いた電圧制御発振器１７では、ＮチャネルＭＯＳ型トランジスタ３のプロセスバラツキや温度特性などにより、このＮチャネルＭＯＳ型トランジスタ３のドレイン・ソース間電流が大きく変動し、この電流変動の影響により、図５に示す電圧制御発振器の入力電圧−発振周波数特性のように、発振周波数が最も低くなるｗｏｒｓｔ条件と、発振周波数が最も高くなるｂｅｓｔ条件では、発振周波数が大きく異なってしまうという問題点を有していた。
【０００９】
これに対して、電圧制御発振器の設計においては、所望の発振周波数がｗｏｒｓｔ条件でも得られる必要があるが、この時、ｂｅｓｔ条件では所望の発振周波数以上の発振周波数が出力されることが分かる。これにより、電圧制御発振器の出力を入力とする後段の分周器等のディジタル回路が、ｂｅｓｔ条件における高速な発振周波数には、追従することができず、回路が正しく動作しないという危険性がある。従って、電圧制御発振器の入力電圧−発振周波数特性のｗｏｒｓｔ条件とｂｅｓｔ条件の差が小さいことが望ましい。
【００１０】
電流の変動が小さい電圧電流変換回路として、図３に示す電圧電流変換回路２０がある。これは、入力端子１から入力される入力電圧と、抵抗１８の抵抗値により、次式のように電流値が決定されるため、ＮチャネルＭＯＳ型トランジスタ３の温度特性による影響を受けないという特徴がある。
【００１１】
電流値＝入力電圧÷抵抗値
従って、電圧電流変換回路２０は、電流の変動を小さくすることができ、これにより電圧制御発振器の発振周波数の変動も小さくなる。
【００１２】
しかしながら、この電圧電流変換回路２０は、図２に示す電圧電流変換回路１６と比較し、オペアンプ１９および抵抗１８が追加されるため、集積回路のレイアウト面積が増大し、コストアップにつながってしまう。また、オペアンプ１９の特性上、ＮチャネルＭＯＳ型トランジスタ単体での場合と比べて、入力端子１に入力可能な電圧範囲が狭くなってしまうという問題点をも有していた。
【００１３】
本発明は、上記従来の問題点を解決するもので、集積回路に組み込む場合に必要なレイアウト面積が少なくなり小面積で、かつ特定の発振周波数以上の発振を抑制することができ、従来に比べ、より安定な発振周波数を確保することができる電圧制御発振器を提供する。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために本発明の請求項１に記載の電圧制御発振器は、ＣＭＯＳインバータを奇数個リング状に連結したリングオシレータと、前記リングオシレータの出力レベルを変換するレベルシフト回路と、入力電圧により、前記リングオシレータの電源ラインに供給する電流を制御する電圧電流変換回路と、前記電圧電流変換回路から供給される電流を前記リングオシレータの電源電圧に変換するコンデンサとからなる電圧制御発振器において、前記電圧電流変換回路を、前記入力電圧により電流を制御する第１のＮチャネルＭＯＳ型トランジスタと、前記第１のＮチャネルＭＯＳ型トランジスタと直列に接続され、ゲートに所定のＤＣ固定バイス電圧が与えられて、動作状態が飽和領域に遷移し、定電流源として動作する第２のＮチャネルＭＯＳ型トランジスタと、前記第１、第２のＮチャネルＭＯＳ型トランジスタのドレイン・ソース間を流れる電流を前記リングオシレータに供給する第３、第４のＰチャネルＭＯＳ型トランジスタからなるカレントミラー回路とで構成したことを特徴とする。
【００１５】
この構成により、第２のＮチャネルＭＯＳ型トランジスタを飽和領域に遷移させて動作させることで定電流源とし、電圧電流変換回路の出力電流を特定の値に制限することにより、リングオシレータの発振周波数の変化を抑制することができる。
【００１６】
また、本発明の請求項２に記載の電圧制御発振器は、請求項１に記載の電圧制御発振器であって、第２のＮチャネルＭＯＳ型トランジスタ単体のゲート・ソース間電圧−ドレイン・ソース間電流特性に基づいて、温度特性的に、温度変化に対して前記ドレイン・ソース間電流の変化が最小となるゲート・ソース間電圧を求め、その電圧を、前記第２のＮチャネルＭＯＳ型トランジスタのゲートに、ＤＣ固定バイアス電圧として与えるよう構成したことを特徴とする。
【００１７】
この構成により、電圧電流変換回路の電流値に対して、温度特性的に温度変化に対する変動を最小限に抑えることにより、リングオシレータの発振周波数の変化を抑制することができる。
【００１８】
また、本発明の請求項３に記載の電圧制御発振器は、請求項１に記載の電圧制御発振器であって、電圧電流変換回路にＤＡコンバータを設けるとともに、前記電圧電流変換回路を含め全回路を集積回路化し、前記電圧電流変換回路に対して、前記集積回路の外部端子より所定のディジタル信号を与えて、前記ＤＡコンバータによりアナログ信号に変換し、そのアナログ信号を、第２のＮチャネルＭＯＳ型トランジスタのゲートに、ＤＣ固定バイアス電圧として与えるよう構成したことを特徴とする。
【００１９】
この構成により、集積回路の外部からディジタル値により、容易にＤＣ固定バイアス電圧を与えることができ、集積回路のプロセスバラツキに起因する第２のＮチャネルＭＯＳ型トランジスタの特性変動による電流値の変化にも対応することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を示す電圧制御発振器について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の電圧制御発振器を説明する。
【００２１】
図１は本実施の形態１の電圧制御発振器の構成を示す回路ブロック図である。図１に示すように、本実施の形態１の電圧制御発振器１５は、入力端子１からの入力電圧を電流に変換し、入力電圧が所定の電圧を超えると定電流状態となる電圧電流変換回路７と、電圧電流変換回路７からの出力電流を電圧に変換するコンデンサ８と、ＰチャネルＭＯＳ型トランジスタ１１とＮチャネルＭＯＳ型トランジスタのドレイン同士およびゲート同士が接続されたＣＭＯＳインバータ９が奇数個リング状に接続され、それらＣＭＯＳインバータ９の電源端子ＶＤＤＩがコンデンサ８に接続されたリングオシレータ１２と、リングオシレータ１２の出力電圧を、出力端子１４に接続される後段回路の電源電圧と等しくなるように、レベルシフトするレベルシフト回路１３とで構成されており、リングオシレータ１２の電源端子ＶＤＤＩの電圧値に応じて、ＣＭＯＳインバータ９の遅延時間が変化し、この遅延時間からリングオシレータ１２の発振周波数が決定される。
【００２２】
さらに電圧電流変換回路７は、入力端子１からの入力電圧によりドレイン・ソース間電流を変化させるＮチャネルＭＯＳ型トランジスタ３と、これと直列に接続され、入力端子２に所定のＤＣバイアス電圧が与えられるＮチャネルＭＯＳ型トランジスタ４と、ＮチャネルＭＯＳ型トランジスタ３、４のドレイン・ソース間電流を取り出すためのカレントミラー回路を形成するＰチャネルＭＯＳ型トランジスタ５、６とで構成される。
【００２３】
なお、ＮチャネルＭＯＳ型トランジスタ４のゲートを入力端子１とし、ＮチャネルＭＯＳ型トランジスタ３のゲートを入力端子２とする構成でもよい。
以上のように構成された電圧制御発振器１５の電圧電流変換回路７においては、ＮチャネルＭＯＳ型トランジスタ４のドレイン・ソース間電圧をＶＤＳ４、ゲート・ソース間電圧をＶＧＳ４、しきい値電圧をＶｔ４として、次式を満たすとき、このＮチャネルＭＯＳ型トランジスタ４は、飽和状態で動作し、定電流源となる。
【００２４】
ＶＤＳ４＞（ＶＧＳ４−Ｖｔ４）
これに基き、入力端子１からの入力電圧を上昇させていくと、ＶＤＳ４が増加し、上式の条件が満たされた場合に、ＮチャネルＭＯＳ型トランジスタ４は飽和状態になって、リングオシレータ１２に供給される電流は定電流となり、リングオシレータ１２の発振周波数は特定の周波数に固定され、これにより電圧制御発振器１５からの出力信号も特定の周波数に固定される。
【００２５】
図７は本実施の形態１の電圧制御発振器１５における入力電圧−発振周波数出力特性を示す特性図である。本実施の形態１の電圧制御発振器１５においては、図７に示すように、入力電圧が所定の電圧２８になると、入力電圧の増大方向の変化に対して、発振周波数の変動はなくなり略一定となる。
【００２６】
図６は本実施の形態１の電圧制御発振器１５における電圧電流変換回路７を構成するバイアス制御用のＮチャネルＭＯＳ型トランジスタ４のゲート・ソース間電圧−ドレイン・ソース間電流特性図である。本実施の形態１の電圧制御発振器１５において、電圧電流変換回路７内のＮチャネルＭＯＳ型トランジスタ４のドレイン・ソース間電流は、図６に示すように、ゲート・ソース間電圧が所定の電圧２６より小さい範囲では、温度が高温で大きくなり低温で小さくなる。逆に、ゲート・ソース間電圧が所定電圧２６より大きい場合は、温度が低温で大きくなり高温で小さくなる。
【００２７】
以上のような温度特性を示すゲート・ソース間電圧−ドレイン・ソース間電流特性図に基いて、温度変化に対するドレイン・ソース間電流の変動が最小となるゲート・ソース間電圧２６を、ＤＣバイアス固定電圧としてＮチャネルＭＯＳ型トランジスタ４の入力端子２に与えることにより、そのＮチャネルＭＯＳ型トランジスタ４の温度特性において、ドレイン・ソース間電流として、温度変化に対する変動が最小となるドレイン・ソース間電流２７を得ることができる。
【００２８】
以上により、発振周波数が特定の周波数より上昇することが無く安定化することができ、過発振による後段の分周器等のディジタル回路の誤動作を防ぐことができる。
（実施の形態２）
本発明の実施の形態２の電圧制御発振器を説明する。
【００２９】
図４は本実施の形態２の電圧制御発振器の構成を示す回路ブロック図である。本実施の形態２の電圧制御発振器２５は、電圧電流変換回路２４を含めて、半導体を用いた集積回路として構成され、図４に示すように、この電圧制御発振器２５における電圧電流変換回路２４には、ＤＡコンバータ２３が設けられ、集積回路の外部より、ディジタル値がＤＡコンバータ２３の入力端子２２に与えられ、この信号がＤＡコンバータ２３によりＤＡ変換され、ＤＣ固定バイアス電圧として、ＮチャネルＭＯＳ型トランジスタ４のゲートに接続されている入力端子２に与えられる。
【００３０】
以上の構成により、集積回路の外部からディジタル値により、容易にＤＣ固定バイアス電圧を与えることができ、集積回路のプロセスバラツキに起因するＮチャネルＭＯＳ型トランジスタ４の特性変動による電流値の変化にも対応することができる。
【００３１】
そのため、バイアス制御用のＮチャネルＭＯＳ型トランジスタ４のプロセスバラツキによる電流値の変動を容易に補正することができ、発振周波数の安定化を容易に実現することができる。
【００３２】
【発明の効果】
以上のように本発明によれば、第２のＮチャネルＭＯＳ型トランジスタを飽和領域に遷移させて動作させることで定電流源とし、電圧電流変換回路の出力電流を特定の値に制限することにより、リングオシレータの発振周波数の変化を抑制することができる。
【００３３】
そのため、発振周波数が特定の周波数より上昇することが無く安定化することができ、過発振による後段の分周器等のディジタル回路の誤動作を防ぐことができる。
【００３４】
また、電圧電流変換回路の電流値に対して、温度特性的に温度変化に対する変動を最小限に抑えることにより、リングオシレータの発振周波数の変化を抑制することができる。
【００３５】
そのため、発振周波数のより一層の安定化を図ることができる。
また、集積回路の外部からディジタル値により、容易にＤＣ固定バイアス電圧を与えることができ、集積回路のプロセスバラツキに起因する第２のＮチャネルＭＯＳ型トランジスタの特性変動による電流値の変化にも対応することができる。
【００３６】
そのため、バイアス制御用のＮチャネルＭＯＳ型トランジスタのプロセスバラツキによる電流値の変動を容易に補正することができ、発振周波数の安定化を容易に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の電圧制御発振器の構成例を示す回路ブロック図
【図２】従来の電圧制御発振器の構成例１を示す回路ブロック図
【図３】従来の電圧制御発振器の構成例２を示す回路ブロック図
【図４】本発明の実施の形態２の電圧制御発振器の構成例を示す回路ブロック図
【図５】従来の電圧制御発振器の入力電圧−発振周波数特性図
【図６】本発明の実施の形態１の電圧制御発振器における電圧電流変換回路内のＮチャネルＭＯＳ型トランジスタのゲート・ソース間電圧−ドレイン・ソース間電流特性図
【図７】同実施の形態１の電圧制御発振器における入力電圧−発振周波数特性図
【符号の説明】
１、２、２２　　入力端子
３、４、１０　　ＮチャネルＭＯＳ型トランジスタ
５、６、１１　　ＰチャネルＭＯＳ型トランジスタ
７、１６、２０、２４　　電圧電流変換回路
８　　コンデンサ
９　　ＣＭＯＳインバータ
１２　　リングオシレータ
１３　　レベルシフト回路
１４　　出力端子
１５、１７、２１、２５　　電圧制御発振器
１８　　抵抗
１９　　オペアンプ
２３　　ＤＡコンバータ

Claims (3)

1. ＣＭＯＳインバータを奇数個リング状に連結したリングオシレータと、前記リングオシレータの出力レベルを変換するレベルシフト回路と、入力電圧により、前記リングオシレータの電源ラインに供給する電流を制御する電圧電流変換回路と、前記電圧電流変換回路から供給される電流を前記リングオシレータの電源電圧に変換するコンデンサとからなる電圧制御発振器において、前記電圧電流変換回路を、前記入力電圧により電流を制御する第１のＮチャネルＭＯＳ型トランジスタと、前記第１のＮチャネルＭＯＳ型トランジスタと直列に接続され、ゲートに所定のＤＣ固定バイス電圧が与えられて、動作状態が飽和領域に遷移し、定電流源として動作する第２のＮチャネルＭＯＳ型トランジスタと、前記第１、第２のＮチャネルＭＯＳ型トランジスタのドレイン・ソース間を流れる電流を前記リングオシレータに供給する第３、第４のＰチャネルＭＯＳ型トランジスタからなるカレントミラー回路とで構成したことを特徴とする電圧制御発振器。
2. 第２のＮチャネルＭＯＳ型トランジスタ単体のゲート・ソース間電圧−ドレイン・ソース間電流特性に基づいて、温度特性的に、温度変化に対して前記ドレイン・ソース間電流の変化が最小となるゲート・ソース間電圧を求め、その電圧を、前記第２のＮチャネルＭＯＳ型トランジスタのゲートに、ＤＣ固定バイアス電圧として与えるよう構成したことを特徴とする請求項１に記載の電圧制御発振器。
3. 電圧電流変換回路にＤＡコンバータを設けるとともに、前記電圧電流変換回路を含め全回路を集積回路化し、前記電圧電流変換回路に対して、前記集積回路の外部端子より所定のディジタル信号を与えて、前記ＤＡコンバータによりアナログ信号に変換し、そのアナログ信号を、第２のＮチャネルＭＯＳ型トランジスタのゲートに、ＤＣ固定バイアス電圧として与えるよう構成したことを特徴とする請求項１に記載の電圧制御発振器。

Images