JP2006121250A - 発振回路 - Google Patents

発振回路 Download PDF

Info

Publication number
JP2006121250A
JP2006121250A JP2004305107A JP2004305107A JP2006121250A JP 2006121250 A JP2006121250 A JP 2006121250A JP 2004305107 A JP2004305107 A JP 2004305107A JP 2004305107 A JP2004305107 A JP 2004305107A JP 2006121250 A JP2006121250 A JP 2006121250A
Authority
JP
Japan
Prior art keywords
voltage
constant current
constant
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004305107A
Other languages
English (en)
Other versions
JP4684616B2 (ja
Inventor
Makoto Sakaguchi
誠 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2004305107A priority Critical patent/JP4684616B2/ja
Priority to US11/247,200 priority patent/US7391276B2/en
Publication of JP2006121250A publication Critical patent/JP2006121250A/ja
Application granted granted Critical
Publication of JP4684616B2 publication Critical patent/JP4684616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators

Landscapes

  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】MOSトランジスタの閾値電圧の製造ばらつきについて、発振周波数の補正をかけることができる発振回路を提供する。
【解決手段】リングオシレータOSCを構成するインバータ回路の入力反転用トランジスタと同じ導電型のp型トランジスタP4をダイオード接続すると共に第1抵抗R1を介して接地し、これに定電流源I1からの定電流を流すことで、製造ばらつきによる閾値電圧変動に追随したターンオン電圧を得て、この電圧を演算増幅器A1を介してp型トランジスタP6のゲートに供給し、n型トランジスタN0とインバータ回路の各n型トランジスタN1、N2、N3によるカレントミラーを通じてリングオシレータOSCに流す電流の制御に利用する構成とした。
【選択図】 図1

Description

本発明は、一定の周波数を出力する発振回路に関し、特にその発振周波数を決定するMOSトランジスタの閾値電圧の製造ばらつきを補償する発振回路に関する。
従来、各種電子機器等に用いられる発振回路では、種々の物理的な条件の変化に対して、所望の発振周波数の信号を安定して発生させるために種々の工夫が施されている。その理由は、所望の周波数にて設計していた電子機器が動作しなくなったり、他の電子機器に悪影響を及ぼしたりするからである。
以下、従来の発振回路200について、図2を参照して説明する。図2において、CI2は温度に依存しない定電流回路、OSCは奇数段のインバータ回路をリング状に接続したリングオシレータである。定電流回路CI2を構成するn型トランジスタN7のソースは接地され、ドレインはゲートと共通接続されると共に定電流源I2を介して電源VDDに接続されている。
3段の各インバータ回路の負荷用MOSトランジスタとしてのn型トランジスタN1、N2、N3の各ソースは接地され、各ゲートはn型トランジスタN7のゲートに共通接続されている。また、各インバータ回路の入力反転用トランジスタとしてのp型トランジスタP1、P2、P3の各ソースは電源VDDに接続され、各ドレインはそれぞれn型トランジスタN1、N2、N3の各ドレインに接続されている。そして、p型トランジスタP1とn型トランジスタN1の各ドレイン接続点が、次段のp型トランジスタP2のゲートに接続され、同じくp型トランジスタP2とn型トランジスタN2の各ドレイン接続点が、次段のp型トランジスタP3のゲートに接続され、最終段のp型トランジスタP3とn型トランジスタN3の各ドレイン接続点が、初段のp型トランジスタP1のゲートに接続されている。
尚、各p型トランジスタP1、P2、P3は同一形状、同一特性のトランジスタであり、各n型トランジスタN1、N2、N3も同一形状、同一特性のトランジスタとされることが多いが、形状は違っていてもよい。また、n型トランジスタN7は各n型トランジスタN1、N2、N3とゲート長が同じでゲート幅が異なるトランジスタとされることが多い。
上記構成の発振回路200の動作を説明する。n型トランジスタN7とインバータ回路の各n型トランジスタN1、N2、N3はカレントミラーを構成しているので、インバータ回路の各n型トランジスタには、n型トランジスタN7とのミラー比に応じた電流が流れる。そして、温度の影響を受けにくい定電流源I2を用い、温度依存のない常に安定した定電流をリングオシレータOSCに供給している。
したがって、温度依存のない定電流がリングオシレータOSCの各インバータ回路に供給されるので、リングオシレータOSCでも温度に依存されず、精度のよい安定した発振周波数を出力することができる。また、I2を調整することにより周波数を調整することができる(例えば、特許文献1参照。)。尚、発振回路200は、特許文献1の電源とグラウンド及び各トランジスタのn型とp型の極性を反転させた例を示している。
特開2003−283305号公報 (第3、4頁、第1図)
ところが、各インバータ回路を構成するp型トランジスタP1、P2、P3の閾値電圧が拡散工程等の製造ばらつきにより変動すると、発振周波数も変動するという問題点がある。これは、発振回路の周波数が、各インバータ回路に流れる電流と、p型トランジスタP1、P2、P3の各入力容量(サイズで決まる為ほぼ一定)と、各段の入力反転用トランジスタであるp型トランジスタP1、P2、P3の閾値電圧でほぼ決まるからである。
請求項1記載の発明は、入力反転用MOSトランジスタと負荷用MOSトランジスタとからなるインバータがリング状に奇数段接続されたリングオシレータと、負荷用MOSトランジスタに定電流を供給する定電流回路とを具備した発振回路において、定電流回路は、入力反転用MOSトランジスタの閾値電圧に追随した定電圧を発生させる定電圧発生手段と、定電圧を定電流に変換する電圧電流変換手段とを有することを特徴とする発振回路である。
本発明では、製造ばらつきにより、リングオシレータの各インバータ回路を構成する入力反転用MOSトランジスタの閾値電圧が高くなると、リングオシレータの周波数が、各インバータ回路の入力反転用MOSトランジスタに流れる電流、サイズで決まる入力容量及び閾値電圧でほぼ決まるため、リングオシレータ自体の発振周波数は低くなる。
しかし、入力反転用MOSトランジスタの閾値電圧に追随した定電圧を発生させる定電圧発生手段と、この定電圧を定電流に変換する電圧電流変換手段とにより、リングオシレータの各インバータ回路を構成する負荷用MOSトランジスタに流れる電流が大きくなる。この結果、リングオシレータの発振周波数が上がるように補正がかかる。
逆に、入力反転用MOSトランジスタの閾値電圧が低くなると、リングオシレータの発振周波数は高くなるが、負荷用MOSトランジスタに流れる電流が小さくなり、リングオシレータの発振周波数が下がるように補正がかかる。こうして発振周波数の変化の割合と、入力反転用MOSトランジスタの閾値電圧変化に追随した負荷用MOSトランジスタに流れる電流変化の割合を定電圧発生手段と電圧電流変換手段とにより合わせることで、製造ばらつきについての補正をかけている。
本発明の発振回路によれば、閾値電圧の製造ばらつきについて発振周波数の補正をかけることができる。
発振周波数のばらつきを、リングオシレータを構成するインバータ回路の入力反転用トランジスタと同じ導電型のトランジスタをダイオード接続すると共に抵抗を介して接地し、これに定電流を流すことで、製造ばらつきによる閾値電圧変動に追随したターンオン電圧を得て、この電圧をリングオシレータに流れる電流の制御に利用することで実現した。
以下、本発明の実施例1の発振回路100について、図1を参照して説明する。尚、図2と同一のものについては同一符号を付してその説明を省略する。図1において、CI1は温度に依存しない定電流回路、OSCは奇数段のインバータ回路をリング状に接続したリングオシレータであり、リングオシレータOSCは図1のものと同一である。
P4はリングオシレータOSCを構成するインバータ回路の入力反転用トランジスタと同じ導電型の定電圧出力用MOSトランジスタとしてのp型トランジスタで、ゲートとドレインが接続されてダイオード接続されると共に第1抵抗R1を介して接地されている。第1抵抗R1は、正の温度係数を持った拡散抵抗である。そして、p型トランジスタP4のソースが、定電流源I1を介して電源VDDに接続されている。
A1は演算増幅器で、反転入力端にはp型トランジスタP4のソースと定電流源I1との接続点の電圧が入力されている。P5はp型トランジスタで、ソースが電源VDDに、ゲートが演算増幅器A1の出力端にそれぞれ接続され、ドレインが演算増幅器A1の非反転入力端に接続されると共に第2抵抗R2を介して接地されている。
P6はソースが電源VDDに、ゲートが演算増幅器A1の出力端にそれぞれ接続されたp型トランジスタである。N0はソースが接地され、ドレインがゲートと共通接続されると共にp型トランジスタP6のドレインに接続されたn型トランジスタである。
こうして定電流回路CI1が構成され、n型トランジスタN0のゲートが3段の各インバータ回路を構成する負荷用MOSトランジスタとしてのn型トランジスタN1、N2、N3の各ゲートに接続されている。
尚、p型トランジスタP4は各インバータ回路の入力反転用トランジスタを構成する各p型トランジスタP1、P2、P3とゲート長が同じでゲート幅が異なるトランジスタであり、p型トランジスタP5はp型トランジスタP6とゲート長が同じでゲート幅が異なるトランジスタであることが好ましい。また、n型トランジスタN0は各n型トランジスタN1、N2、N3とゲート長が同じでゲート幅が異なるトランジスタであることが好ましい。回路設計が容易となり補償精度も向上するからである。
上記構成の発振回路100の動作を説明する。ダイオード接続されたp型トランジスタP4及び第1抵抗R1の直列回路には定電流源I1による温度に依存しない一定の電流が流れる。そして、例えば回路の温度が上昇した場合、p型トランジスタP4のソースとドレイン間の電圧は下がるが、拡散抵抗である第1抵抗R1の抵抗値は上がる。したがって、p型トランジスタP4及び第1抵抗R1の素子の両端電圧に関する温度特性を好適に選定することで両者の電圧変動は打ち消され、p型トランジスタP4と定電流源I1との接続点の電圧は温度に依存しない一定値となる。
この電圧は、演算増幅器A1の反転入力端に入力されており、演算増幅器A1のイマジナリショートのはたらきにより非反転入力端すなわちp型トランジスタP5と第2抵抗R2との接続点の電圧も温度に依存しない一定値となる。そして、p型トランジスタP5と第2抵抗R2を流れる電流を一定にする電圧が、演算増幅器A1の出力端に現れることとなる。
この演算増幅器A1の温度に依存しない出力電圧は、p型トランジスタP6にも与えられているため、これに接続されているn型トランジスタN0には温度に依存しない一定の電流が流れる。n型トランジスタN0を基準トランジスタとし、インバータ回路の各n型トランジスタN1、N2、N3をミラートランジスタとするカレントミラーを構成しているので、インバータ回路の各n型トランジスタには、n型トランジスタN0とのミラー比に応じた電流が流れる。
したがって、温度依存のない定電流がリングオシレータOSCの各インバータ回路に供給されるので、リングオシレータOSCでも温度に依存されず、精度のよい安定した発振周波数を出力することができる。
次に、製造ばらつきにより、各インバータ回路を構成するp型トランジスタP1、P2、P3の閾値電圧が高くなると、リングオシレータOSC自体の発振周波数は低くなるが、p型トランジスタP4のターンオン電圧も高くなり、演算増幅器A1の反転入力端の電圧は上昇し、出力端の電圧は下降する。したがって、各p型トランジスタP5、P6に流れる電流が大きくなり、リングオシレータOSCの各n型トランジスタN1、N2、N3に流れる電流も大きくなる。この結果、リングオシレータOSCの発振周波数が上がるように補正がかかる。
逆に、p型トランジスタP1、P2、P3の閾値電圧が低くなると、リングオシレータOSC自体の発振周波数は高くなるが、p型トランジスタP4のターンオン電圧も低くなり、演算増幅器A1の反転入力端の電圧は下がり、出力端の電圧は上昇する。したがって、各p型トランジスタP5、P6に流れる電流が小さくなり、リングオシレータOSCの各n型トランジスタN1、N2、N3に流れる電流も小さくなる。この結果、リングオシレータOSCの発振周波数が下がるように補正がかかる。こうして発振周波数の変化の割合と、p型トランジスタP1、P2、P3の閾値電圧変化に追随したn型トランジスタN1、N2、N3に流れる電流変化の割合を合わせることで、製造ばらつきについての補正をかけている。
以上説明したように、リングオシレータOSCを構成するインバータ回路の入力反転用トランジスタと同じ導電型のp型トランジスタP4をダイオード接続すると共に第1抵抗R1を介して接地し、これに定電流を流すことで、製造ばらつきによる閾値電圧変動に追随したターンオン電圧を得て、この電圧をリングオシレータOSCに流す電流の制御に利用する構成としたので、発振周波数の閾値電圧の製造ばらつきについて補正をかけることができる。なお、発振回路100の第2抵抗R2を半導体集積回路に組み込まずに外部接続し、この第2抵抗R2を調整することにより周波数を容易に調整することもできる。
尚、本発明の第1実施例の発振回路100では、回路の温度が上昇した場合、p型トランジスタP4のソースとドレイン間の電圧が下がる場合で説明したが、これとは逆の温度特性となる場合には、第1抵抗R1を負の抵抗値温度特性を持つ例えばポリシリ抵抗とすればよい。また、本発明の第1実施例の発振回路100とは逆に、電源とグラウンド及び各トランジスタのn型とp型の極性を反転させた回路構成としてもよい。
本発明の発振回路は、MOSトランジスタの閾値電圧の製造ばらつきを補償する必要のある発振回路に広く適用できる。例えば、近年のDVDやMDなどの光ディスクの情報を読みとるための光ピックアップ用レーザーダイオード駆動回路で使用されている高周波重畳モジュール内の発振回路である。高周波重畳モジュールは、種々のレーザーノイズを低減するために、レーザーダイオード駆動電流に数百MHzの高周波電流を重畳する役割をしており、発振周波数の安定性が求められている。
本発明の第1実施例の発振回路図。 従来例の発振回路図。
符号の説明
CI1、CI2 定電流回路
I1、I2 定電流源
N0、N7 n型トランジスタ
N1、N2、N3 n型トランジスタ
OSC リングオシレータ
P1、P2、P3 p型トランジスタ
P4、P5、P6 p型トランジスタ
R1、R2 抵抗
VDD 電源
100、200 発振回路

Claims (2)

  1. 入力反転用MOSトランジスタと負荷用MOSトランジスタとからなるインバータがリング状に奇数段接続されたリングオシレータと、負荷用MOSトランジスタに定電流を供給する定電流回路とを具備した発振回路において、
    前記定電流回路は、前記入力反転用MOSトランジスタの閾値電圧に追随した定電圧を発生させる定電圧発生手段と、前記定電圧を前記定電流に変換する電圧電流変換手段とを有することを特徴とする発振回路。
  2. 前記定電圧発生手段は、定電流源と、定電流源からの定電流により前記入力反転用MOSトランジスタの閾値電圧に追随した定電圧を出力する定電圧出力用MOSトランジスタとを有し、
    前記電圧電流変換手段は、前記定電圧を反転増幅する反転増幅器と、反転増幅器の出力を定電流に変換して前記負荷用MOSトランジスタに供給する電圧電流変換回路とを有することを特徴とする請求項1記載の発振回路。
JP2004305107A 2004-10-20 2004-10-20 発振回路 Expired - Fee Related JP4684616B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004305107A JP4684616B2 (ja) 2004-10-20 2004-10-20 発振回路
US11/247,200 US7391276B2 (en) 2004-10-20 2005-10-12 Oscillation apparatus capable of compensating for fluctuation of oscillation frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004305107A JP4684616B2 (ja) 2004-10-20 2004-10-20 発振回路

Publications (2)

Publication Number Publication Date
JP2006121250A true JP2006121250A (ja) 2006-05-11
JP4684616B2 JP4684616B2 (ja) 2011-05-18

Family

ID=36180162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004305107A Expired - Fee Related JP4684616B2 (ja) 2004-10-20 2004-10-20 発振回路

Country Status (2)

Country Link
US (1) US7391276B2 (ja)
JP (1) JP4684616B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009017556A (ja) * 2007-07-03 2009-01-22 Samsung Electro-Mechanics Co Ltd 周波数可変オシレータ
JP2009100449A (ja) * 2007-09-28 2009-05-07 Rohm Co Ltd オシレータ
JP2011082811A (ja) * 2009-10-07 2011-04-21 Asahi Kasei Electronics Co Ltd ばらつき検出回路、半導体集積回路装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150614A1 (en) * 2006-12-20 2008-06-26 Peter Vancorenland Method and system for dynamic supply voltage biasing of integrated circuit blocks
DE102006061721B4 (de) * 2006-12-28 2016-12-29 Infineon Technologies Ag Kompensationsgrößen-Bereitstellungsschaltung, Spannungs-Kompensationsschaltung, spannungskompensierte Schaltung, Vorrichtung zur Bereitstellung einer Kompensationsgröße, Verfahren zum Bereitstellen einer Kompensationsgröße und Ring-Oszillator
TWI326155B (en) * 2007-03-07 2010-06-11 Advanced Analog Technology Inc High precision oscillation circuit and the method thereof
CN101127525A (zh) * 2007-09-07 2008-02-20 华为技术有限公司 一种偏置电路以及压控振荡器
US7750744B2 (en) * 2008-01-25 2010-07-06 International Business Machines Corporation Single-ended to differential translator to control current starved delay cell bias
KR101526496B1 (ko) * 2008-09-19 2015-06-10 삼성전자주식회사 대칭 구조를 가지는 오실레이터
US8604884B2 (en) * 2011-06-30 2013-12-10 Silicon Laboratories Inc. VCO insensitive to power supply ripple
US8866536B1 (en) 2013-11-14 2014-10-21 United Microelectronics Corp. Process monitoring circuit and method
CN103595402B (zh) * 2013-11-18 2017-05-24 四川和芯微电子股份有限公司 高精度振荡器
JP2016025644A (ja) * 2014-07-24 2016-02-08 株式会社東芝 発振回路及び位相同期回路
JP6407902B2 (ja) 2016-02-17 2018-10-17 株式会社東芝 発振回路
IT201800001115A1 (it) * 2018-01-16 2019-07-16 St Microelectronics Srl Un circuito oscillatore, e relativo circuito integrato
DE102019109322A1 (de) * 2019-04-09 2020-10-29 Tdk Electronics Ag Oszillatorvorrichtung
WO2022127097A1 (zh) * 2020-12-15 2022-06-23 长鑫存储技术有限公司 工艺角检测电路与工艺角检测方法
TWI822533B (zh) * 2022-12-27 2023-11-11 立錡科技股份有限公司 溫度補償震盪器與環形震盪器溫度補償方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01277027A (ja) * 1988-04-28 1989-11-07 Toshiba Corp デジタル・アナログ変換回路
JPH03245613A (ja) * 1990-02-22 1991-11-01 Fujitsu Ltd 半導体集積回路装置
JPH0661801A (ja) * 1992-08-06 1994-03-04 Mitsubishi Electric Corp 発振器
JPH0738388A (ja) * 1993-07-16 1995-02-07 Toshiba Corp クロック発生回路
JPH0738348A (ja) * 1993-07-23 1995-02-07 Nec Corp 半導体集積回路
JPH088651A (ja) * 1994-06-24 1996-01-12 Kinseki Ltd 電圧制御発振器
JPH09186294A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 電圧発生回路及び半導体装置
JPH1022742A (ja) * 1996-07-02 1998-01-23 Fujitsu Ltd 半導体集積回路装置
JPH11220872A (ja) * 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd チャージポンプ回路の駆動回路
JP2000059181A (ja) * 1998-08-06 2000-02-25 Yamaha Corp 電圧制御発振器
JP2001068976A (ja) * 1999-08-30 2001-03-16 Nec Kansai Ltd 発振器
JP2003283305A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 温度補償付発振回路
JP2004080550A (ja) * 2002-08-21 2004-03-11 Matsushita Electric Ind Co Ltd 電圧制御発振器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412349A (en) * 1992-03-31 1995-05-02 Intel Corporation PLL clock generator integrated with microprocessor

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01277027A (ja) * 1988-04-28 1989-11-07 Toshiba Corp デジタル・アナログ変換回路
JPH03245613A (ja) * 1990-02-22 1991-11-01 Fujitsu Ltd 半導体集積回路装置
JPH0661801A (ja) * 1992-08-06 1994-03-04 Mitsubishi Electric Corp 発振器
JPH0738388A (ja) * 1993-07-16 1995-02-07 Toshiba Corp クロック発生回路
JPH0738348A (ja) * 1993-07-23 1995-02-07 Nec Corp 半導体集積回路
JPH088651A (ja) * 1994-06-24 1996-01-12 Kinseki Ltd 電圧制御発振器
JPH09186294A (ja) * 1995-12-28 1997-07-15 Fujitsu Ltd 電圧発生回路及び半導体装置
JPH1022742A (ja) * 1996-07-02 1998-01-23 Fujitsu Ltd 半導体集積回路装置
JPH11220872A (ja) * 1998-02-03 1999-08-10 Oki Electric Ind Co Ltd チャージポンプ回路の駆動回路
JP2000059181A (ja) * 1998-08-06 2000-02-25 Yamaha Corp 電圧制御発振器
JP2001068976A (ja) * 1999-08-30 2001-03-16 Nec Kansai Ltd 発振器
JP2003283305A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 温度補償付発振回路
JP2004080550A (ja) * 2002-08-21 2004-03-11 Matsushita Electric Ind Co Ltd 電圧制御発振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009017556A (ja) * 2007-07-03 2009-01-22 Samsung Electro-Mechanics Co Ltd 周波数可変オシレータ
JP2009100449A (ja) * 2007-09-28 2009-05-07 Rohm Co Ltd オシレータ
JP2011082811A (ja) * 2009-10-07 2011-04-21 Asahi Kasei Electronics Co Ltd ばらつき検出回路、半導体集積回路装置

Also Published As

Publication number Publication date
US7391276B2 (en) 2008-06-24
US20060082419A1 (en) 2006-04-20
JP4684616B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
JP4684616B2 (ja) 発振回路
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US7391274B2 (en) Low voltage operating ring oscillator with almost constant delay time
JP5649857B2 (ja) レギュレータ回路
JP4947703B2 (ja) チャージポンプ回路
US20090001958A1 (en) Bandgap circuit
KR20100077271A (ko) 기준전압 발생회로
CN101751062A (zh) 用于改善环形振荡器频率变动的低噪声基准电压产生电路
US9112510B2 (en) Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit
JP4920219B2 (ja) 演算増幅器
JP5318676B2 (ja) 半導体装置
US7969253B2 (en) VCO with stabilized reference current source module
US9300276B2 (en) Oscillation control circuit for biasing ring oscillator by bandgap reference signal and related method
JP2007243594A (ja) 温度補償型水晶発振器
US10747248B2 (en) Oscillator
JP2006211514A (ja) 出力回路を備えた半導体集積回路
JP2003283305A (ja) 温度補償付発振回路
CN110601658A (zh) 低电压vco的控制电压范围的自动补偿
JP5482096B2 (ja) 定電流生成回路、集積回路装置及び電子機器
JP2010041449A (ja) 発振回路
JP2010219486A (ja) 中間電位発生回路
JP4053838B2 (ja) 水晶発振回路
JP2017135657A (ja) レベルシフト回路
JP2003150258A (ja) バイアス電圧発生回路
JP2013172431A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060421

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100226

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees