JP2001068976A - 発振器 - Google Patents
発振器Info
- Publication number
- JP2001068976A JP2001068976A JP24333499A JP24333499A JP2001068976A JP 2001068976 A JP2001068976 A JP 2001068976A JP 24333499 A JP24333499 A JP 24333499A JP 24333499 A JP24333499 A JP 24333499A JP 2001068976 A JP2001068976 A JP 2001068976A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- ring oscillator
- diode
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 周囲温度およびＭＯＳトランジスタの閾値電
圧の設計値からのばらつきに対して安定した発振周波数
の発振器を提供する。 【解決手段】 ＣＭＯＳインバータ２１よりなるリング
オシレータ部２０の発振周波数の温度特性を相殺する温
度係数を有するとともに、ＣＭＯＳインバータ２１を構
成するＭＯＳトランジスタの閾値電圧の設計値からのば
らつきによる発振周波数のばらつきを相殺する供給電圧
を電圧供給部３０からリングオシレータ部２０に供給す
る。電圧供給部３０は電流源３１に発振周波数の温度特
性を相殺するためのダイオード３６を含み、電圧取出し
回路３２に発振周波数のばらつきを相殺するためのダイ
オード接続で直列接続のＭＯＳトランジスタ３８，３９
を含む。リングオシレータ部２０の出力はレベルシフト
回路４０に入力され、電源端子ＶDDと接地端子Ｇndとの
電位レベルにレベルシフトされて出力される。
圧の設計値からのばらつきに対して安定した発振周波数
の発振器を提供する。 【解決手段】 ＣＭＯＳインバータ２１よりなるリング
オシレータ部２０の発振周波数の温度特性を相殺する温
度係数を有するとともに、ＣＭＯＳインバータ２１を構
成するＭＯＳトランジスタの閾値電圧の設計値からのば
らつきによる発振周波数のばらつきを相殺する供給電圧
を電圧供給部３０からリングオシレータ部２０に供給す
る。電圧供給部３０は電流源３１に発振周波数の温度特
性を相殺するためのダイオード３６を含み、電圧取出し
回路３２に発振周波数のばらつきを相殺するためのダイ
オード接続で直列接続のＭＯＳトランジスタ３８，３９
を含む。リングオシレータ部２０の出力はレベルシフト
回路４０に入力され、電源端子ＶDDと接地端子Ｇndとの
電位レベルにレベルシフトされて出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳインバー
タよりなるリングオシレータを用いた発振器に関し、特
に半導体集積回路装置に適した発振器に関する。
タよりなるリングオシレータを用いた発振器に関し、特
に半導体集積回路装置に適した発振器に関する。
【０００２】
【従来の技術】ＣＭＯＳインバータが奇数段接続された
リングオシレータが知られている。図５に示すようにリ
ングオシレータ１０は、奇数段からなるＣＭＯＳインバ
ータ１１の各段に電源電圧ＶDDを供給し、隣接する各前
後段で前段の出力を後段に入力し、最終段の出力を初段
に帰還入力することにより、電源電圧ＶDDと各インバー
タ１１の立ち上がり遅延時間と立ち下がり遅延時間とで
決まる発振周波数の信号を最終段から取り出す構成とな
っている。発振周波数は電源電圧ＶDDが高くなると高く
なり、また遅延時間が短くなると高くなる。
リングオシレータが知られている。図５に示すようにリ
ングオシレータ１０は、奇数段からなるＣＭＯＳインバ
ータ１１の各段に電源電圧ＶDDを供給し、隣接する各前
後段で前段の出力を後段に入力し、最終段の出力を初段
に帰還入力することにより、電源電圧ＶDDと各インバー
タ１１の立ち上がり遅延時間と立ち下がり遅延時間とで
決まる発振周波数の信号を最終段から取り出す構成とな
っている。発振周波数は電源電圧ＶDDが高くなると高く
なり、また遅延時間が短くなると高くなる。
【０００３】各インバータ１１の遅延時間は温度依存性
を有するためリングオシレータ１０の発振周波数も温度
依存性を有する。また、各インバータ１１の遅延時間は
インバータ１１を構成するＰチャネル型ＭＯＳトランジ
スタ１２とＮチャネル型ＭＯＳトランジスタ１３のゲー
ト容量および動作抵抗で決まり、リングオシレータ１０
の発振周波数はこの遅延時間をインバータ１１の段数倍
した時間で決定されるが、動作抵抗と各トランジスタ１
２，１３の閾値電圧とは比例関係にあるためリングオシ
レータ１０の発振周波数も閾値電圧の大きさに依存す
る。従って、リングオシレータ１０への電源電圧ＶDDが
一定に保たれているものとすると、図６に示すように、
第１の問題として周囲温度Ｔの上昇に伴って発振周波数
ｆが低下するため温度変動に対して安定した発振周波数
が得られないとともに、第２の問題としてＭＯＳトラン
ジスタの閾値電圧ＶＴの製造時のばらつきにより閾値電
圧ＶＴが高いと発振周波数ｆは低いほうに、閾値電圧Ｖ
Ｔが低いと発振周波数ｆは高いほうにばらつき、均一な
発振周波数のリングオシレータを製造することが難し
い。
を有するためリングオシレータ１０の発振周波数も温度
依存性を有する。また、各インバータ１１の遅延時間は
インバータ１１を構成するＰチャネル型ＭＯＳトランジ
スタ１２とＮチャネル型ＭＯＳトランジスタ１３のゲー
ト容量および動作抵抗で決まり、リングオシレータ１０
の発振周波数はこの遅延時間をインバータ１１の段数倍
した時間で決定されるが、動作抵抗と各トランジスタ１
２，１３の閾値電圧とは比例関係にあるためリングオシ
レータ１０の発振周波数も閾値電圧の大きさに依存す
る。従って、リングオシレータ１０への電源電圧ＶDDが
一定に保たれているものとすると、図６に示すように、
第１の問題として周囲温度Ｔの上昇に伴って発振周波数
ｆが低下するため温度変動に対して安定した発振周波数
が得られないとともに、第２の問題としてＭＯＳトラン
ジスタの閾値電圧ＶＴの製造時のばらつきにより閾値電
圧ＶＴが高いと発振周波数ｆは低いほうに、閾値電圧Ｖ
Ｔが低いと発振周波数ｆは高いほうにばらつき、均一な
発振周波数のリングオシレータを製造することが難し
い。
【０００４】上記問題のうち第１の問題である発振周波
数の温度変動を補償した「電圧制御発振器」が特開昭６
０−６３３２０号公報に開示されている。この「電圧制
御発振器」は、リングオシレータに同一のＭＯＳＩＣチ
ップ内で接続される「電圧レギュレータ」の出力電圧が
周囲温度の上昇に伴って上昇するように構成されてい
る。具体的には「電圧レギュレータ」においてダイオー
ドの順方向電圧により出力電圧に温度特性を持たす構成
としている。従って、上記温度特性を有する「電圧レギ
ュレータ」の出力電圧をリングオシレータに供給するこ
とにより、リングオシレータが周囲温度の上昇に伴って
発振周波数が低下するのを供給電圧の上昇に伴って発振
周波数が高くなることで相殺でき、リングオシレータの
発振周波数の温度変動を補償できる。
数の温度変動を補償した「電圧制御発振器」が特開昭６
０−６３３２０号公報に開示されている。この「電圧制
御発振器」は、リングオシレータに同一のＭＯＳＩＣチ
ップ内で接続される「電圧レギュレータ」の出力電圧が
周囲温度の上昇に伴って上昇するように構成されてい
る。具体的には「電圧レギュレータ」においてダイオー
ドの順方向電圧により出力電圧に温度特性を持たす構成
としている。従って、上記温度特性を有する「電圧レギ
ュレータ」の出力電圧をリングオシレータに供給するこ
とにより、リングオシレータが周囲温度の上昇に伴って
発振周波数が低下するのを供給電圧の上昇に伴って発振
周波数が高くなることで相殺でき、リングオシレータの
発振周波数の温度変動を補償できる。
【０００５】
【発明が解決しようとする課題】ところで、特開昭６０
−６３３２０号公報に開示されている発振器は、第１の
問題は解決されているものの、第２の問題を依然として
有している。従って、本発明は上記の第１および第２の
問題点を同時に解決するためになされたもので、発振周
波数の温度変動とリングオシレータのインバータを構成
するＭＯＳトランジスタの閾値電圧の製造ばらつきによ
る発振周波数の製造ばらつきを同時に補償した発振器を
提供することを目的とする。
−６３３２０号公報に開示されている発振器は、第１の
問題は解決されているものの、第２の問題を依然として
有している。従って、本発明は上記の第１および第２の
問題点を同時に解決するためになされたもので、発振周
波数の温度変動とリングオシレータのインバータを構成
するＭＯＳトランジスタの閾値電圧の製造ばらつきによ
る発振周波数の製造ばらつきを同時に補償した発振器を
提供することを目的とする。
【０００６】
【課題を解決するための手段】（１）本発明に係わる発
振器は、ＣＭＯＳインバータよりなるリングオシレータ
部と、このリングオシレータ部へ電圧を供給する電圧供
給部とを半導体集積回路装置内に備えた発振器におい
て、前記電圧供給部が前記リングオシレータ部の発振周
波数の温度特性を相殺する第１補償手段と、前記ＣＭＯ
Ｓインバータを構成する相異なる導電型のＭＯＳトラン
ジスタの閾値電圧の設計値からのばらつきによる発振周
波数のばらつきを相殺する第２補償手段とを有すること
を特徴とする。 （２）本発明に係わる発振器は上記（１）項において、
前記電圧供給部は電流源と、この電流源からの電流に基
づく電圧を取出す電圧取出し回路と、この電圧取出し回
路からの電圧を前記リングオシレータ部への供給電圧と
して出力するソースフォロア回路とを有し、前記第１補
償手段が前記電流源に含まれ、前記第２補償手段が前記
電圧取出し回路に含まれていることを特徴とする。 （３）本発明に係わる発振器は上記（２）項において、
前記電流源はダイオード接続のＭＯＳトランジスタと、
抵抗と、順方向のダイオードとを電源端子と接地端子間
に直列接続で含み、前記電圧取出し回路は前記ダイオー
ド接続のＭＯＳトランジスタにミラー接続されたＭＯＳ
トランジスタと、前記ＣＭＯＳインバータを構成する相
異なる導電型のＭＯＳトランジスタと略同一の閾値電圧
を有するダイオード接続で直列接続の相異なる導電型の
ＭＯＳトランジスタとを電源端子と接地端子間に直列接
続で含み、前記第１補償手段が前記ダイオードであり、
前記第２補償手段が前記ダイオード接続で直列接続の相
異なる導電型のＭＯＳトランジスタであることを特徴と
する。前記リングオシレータ部の出力をレベルシフト回
路により電源端子と接地端子と （４）本発明に係わる発振器は上記（３）項において、
前記リングオシレータ部の出力をレベルシフト回路によ
り電源端子と接地端子との電位レベルにレベルシフトし
て出力するようにしたことを特徴とする。
振器は、ＣＭＯＳインバータよりなるリングオシレータ
部と、このリングオシレータ部へ電圧を供給する電圧供
給部とを半導体集積回路装置内に備えた発振器におい
て、前記電圧供給部が前記リングオシレータ部の発振周
波数の温度特性を相殺する第１補償手段と、前記ＣＭＯ
Ｓインバータを構成する相異なる導電型のＭＯＳトラン
ジスタの閾値電圧の設計値からのばらつきによる発振周
波数のばらつきを相殺する第２補償手段とを有すること
を特徴とする。 （２）本発明に係わる発振器は上記（１）項において、
前記電圧供給部は電流源と、この電流源からの電流に基
づく電圧を取出す電圧取出し回路と、この電圧取出し回
路からの電圧を前記リングオシレータ部への供給電圧と
して出力するソースフォロア回路とを有し、前記第１補
償手段が前記電流源に含まれ、前記第２補償手段が前記
電圧取出し回路に含まれていることを特徴とする。 （３）本発明に係わる発振器は上記（２）項において、
前記電流源はダイオード接続のＭＯＳトランジスタと、
抵抗と、順方向のダイオードとを電源端子と接地端子間
に直列接続で含み、前記電圧取出し回路は前記ダイオー
ド接続のＭＯＳトランジスタにミラー接続されたＭＯＳ
トランジスタと、前記ＣＭＯＳインバータを構成する相
異なる導電型のＭＯＳトランジスタと略同一の閾値電圧
を有するダイオード接続で直列接続の相異なる導電型の
ＭＯＳトランジスタとを電源端子と接地端子間に直列接
続で含み、前記第１補償手段が前記ダイオードであり、
前記第２補償手段が前記ダイオード接続で直列接続の相
異なる導電型のＭＯＳトランジスタであることを特徴と
する。前記リングオシレータ部の出力をレベルシフト回
路により電源端子と接地端子と （４）本発明に係わる発振器は上記（３）項において、
前記リングオシレータ部の出力をレベルシフト回路によ
り電源端子と接地端子との電位レベルにレベルシフトし
て出力するようにしたことを特徴とする。
【０００７】
【発明の実施の形態】以下に、本発明に基づき、第１実
施例の半導体集積回路装置からなる発振器を図１、図３
および図４を参照して説明する。図１において、１００
は半導体集積回路装置で、発振器はこの半導体集積回路
装置１００内で構成され、リングオシレータ部２０と、
このリングオシレータ部２０へ電圧を供給する電圧供給
部３０と、リングオシレータ部２０の出力を電源端子Ｖ
DDと接地端子Ｇndとの電位レベルにレベルシフトさせて
出力するためのレベルシフト回路４０とを備え、電源端
子ＶDDと接地端子Ｇnd間に供給される電源電圧ＶDDによ
り駆動する。尚、電源電圧ＶDDは半導体集積回路装置１
００内に定電圧電源を設けてそこから供給してもよい。
施例の半導体集積回路装置からなる発振器を図１、図３
および図４を参照して説明する。図１において、１００
は半導体集積回路装置で、発振器はこの半導体集積回路
装置１００内で構成され、リングオシレータ部２０と、
このリングオシレータ部２０へ電圧を供給する電圧供給
部３０と、リングオシレータ部２０の出力を電源端子Ｖ
DDと接地端子Ｇndとの電位レベルにレベルシフトさせて
出力するためのレベルシフト回路４０とを備え、電源端
子ＶDDと接地端子Ｇnd間に供給される電源電圧ＶDDによ
り駆動する。尚、電源電圧ＶDDは半導体集積回路装置１
００内に定電圧電源を設けてそこから供給してもよい。
【０００８】リングオシレータ部２０は従来のリングオ
シレータ１０と同様に奇数段からなるＣＭＯＳインバー
タ２１の隣接する各前後段で前段の出力を後段に入力
し、最終段の出力を初段に帰還入力する構成としてい
る。インバータ２１はＰチャネル型ＭＯＳトランジスタ
２２とＮチャネル型ＭＯＳトランジスタ２３とを含んで
いる。ＭＯＳトランジスタ２２のソースは電圧供給部３
０に、およびＭＯＳトランジスタ２３のソースは接地端
子Ｇndに接続されている。リングオシレータ部２０の発
振周波数と、周囲温度ＴおよびＭＯＳトランジスタ２
２，２３の閾値電圧ＶＴとの特性関係はリングオシレー
タ部２０への供給電圧が一定とすると、リングオシレー
タ１０と同様に図６に示す特性関係を有している。
シレータ１０と同様に奇数段からなるＣＭＯＳインバー
タ２１の隣接する各前後段で前段の出力を後段に入力
し、最終段の出力を初段に帰還入力する構成としてい
る。インバータ２１はＰチャネル型ＭＯＳトランジスタ
２２とＮチャネル型ＭＯＳトランジスタ２３とを含んで
いる。ＭＯＳトランジスタ２２のソースは電圧供給部３
０に、およびＭＯＳトランジスタ２３のソースは接地端
子Ｇndに接続されている。リングオシレータ部２０の発
振周波数と、周囲温度ＴおよびＭＯＳトランジスタ２
２，２３の閾値電圧ＶＴとの特性関係はリングオシレー
タ部２０への供給電圧が一定とすると、リングオシレー
タ１０と同様に図６に示す特性関係を有している。
【０００９】電圧供給部３０は、電流源３１と、電圧取
出し回路３２と、ソースフォロア回路３３とを有してい
る。電流源３１は、ダイオード接続のＰチャネル型ＭＯ
Ｓトランジスタ３４と、抵抗３５と、第１補償手段とし
ての少なくとも１個の（複数個の場合は複数個を直列接
続した）ダイオード３６とを含んでいる。ＭＯＳトラン
ジスタ３４はソースを電源端子ＶDDに、およびドレイン
を抵抗３５の一端に接続するとともに、ドレインとゲー
トとを直接接続し、抵抗３５は他端をダイオード３６の
アノードに接続し、ダイオード３６はカソードを接地端
子Ｇndに接続している。電圧取出し回路３２は、電流源
３１からの電流を取出すためのＰチャネル型ＭＯＳトラ
ンジスタ３７と、負荷用で第２補償手段としてのダイオ
ード接続で直列接続されたＰチャネル型ＭＯＳトランジ
スタ３８およびＮチャネル型ＭＯＳトランジスタ３９と
を含んでいる。ＭＯＳトランジスタ３７はソースを電源
端子ＶDDに、ドレインをＭＯＳトランジスタ３８のソー
スに、およびゲートをＭＯＳトランジスタ３４のゲート
に接続し、ＭＯＳトランジスタ３８はドレインをＭＯＳ
トランジスタ３９のドレインに接続するとともにドレイ
ンとゲートとを直接接続し、ＭＯＳトランジスタ３９は
ソースを接地端子Ｇndに接続するとともにドレインとゲ
ートとを直接接続している。ソースフォロア回路３３は
入力をＭＯＳトランジスタ３７とＭＯＳトランジスタ３
８の接続点に接続し、出力をリングオシレータ部２０の
ＭＯＳトランジスタ２２のソースに接続している。ＭＯ
Ｓトランジスタ３８，３９の閾値電圧ＶＴは同一チップ
内に形成されるＭＯＳトランジスタ２２，２３の閾値電
圧ＶＴと略同一である。
出し回路３２と、ソースフォロア回路３３とを有してい
る。電流源３１は、ダイオード接続のＰチャネル型ＭＯ
Ｓトランジスタ３４と、抵抗３５と、第１補償手段とし
ての少なくとも１個の（複数個の場合は複数個を直列接
続した）ダイオード３６とを含んでいる。ＭＯＳトラン
ジスタ３４はソースを電源端子ＶDDに、およびドレイン
を抵抗３５の一端に接続するとともに、ドレインとゲー
トとを直接接続し、抵抗３５は他端をダイオード３６の
アノードに接続し、ダイオード３６はカソードを接地端
子Ｇndに接続している。電圧取出し回路３２は、電流源
３１からの電流を取出すためのＰチャネル型ＭＯＳトラ
ンジスタ３７と、負荷用で第２補償手段としてのダイオ
ード接続で直列接続されたＰチャネル型ＭＯＳトランジ
スタ３８およびＮチャネル型ＭＯＳトランジスタ３９と
を含んでいる。ＭＯＳトランジスタ３７はソースを電源
端子ＶDDに、ドレインをＭＯＳトランジスタ３８のソー
スに、およびゲートをＭＯＳトランジスタ３４のゲート
に接続し、ＭＯＳトランジスタ３８はドレインをＭＯＳ
トランジスタ３９のドレインに接続するとともにドレイ
ンとゲートとを直接接続し、ＭＯＳトランジスタ３９は
ソースを接地端子Ｇndに接続するとともにドレインとゲ
ートとを直接接続している。ソースフォロア回路３３は
入力をＭＯＳトランジスタ３７とＭＯＳトランジスタ３
８の接続点に接続し、出力をリングオシレータ部２０の
ＭＯＳトランジスタ２２のソースに接続している。ＭＯ
Ｓトランジスタ３８，３９の閾値電圧ＶＴは同一チップ
内に形成されるＭＯＳトランジスタ２２，２３の閾値電
圧ＶＴと略同一である。
【００１０】レベルシフト回路４０は、直列接続された
Ｐチャネル型ＭＯＳトランジスタ４１およびＮチャネル
型ＭＯＳトランジスタ４２と、直列接続されたＰチャネ
ル型ＭＯＳトランジスタ４３およびＮチャネル型ＭＯＳ
トランジスタ４４と、インバータ４５とを有している。
ＭＯＳトランジスタ４１，４３のソースを電源端子ＶDD
に、ＭＯＳトランジスタ４２，４４のソースを接地端子
Ｇndに、および入力となるＭＯＳトランジスタ４２のゲ
ートをリングオシレータ２０の出力に接続し、ＭＯＳト
ランジスタ４１のゲートを出力となるＭＯＳトランジス
タ４３とＭＯＳトランジスタ４４との接続点に、および
ＭＯＳトランジスタ４３のゲートをＭＯＳトランジスタ
４１とＭＯＳトランジスタ４２との接続点に接続してい
る。インバータ４５は入力をＭＯＳトランジスタ４２の
ゲートに接続し、出力をＭＯＳトランジスタ４４のゲー
トに接続している。
Ｐチャネル型ＭＯＳトランジスタ４１およびＮチャネル
型ＭＯＳトランジスタ４２と、直列接続されたＰチャネ
ル型ＭＯＳトランジスタ４３およびＮチャネル型ＭＯＳ
トランジスタ４４と、インバータ４５とを有している。
ＭＯＳトランジスタ４１，４３のソースを電源端子ＶDD
に、ＭＯＳトランジスタ４２，４４のソースを接地端子
Ｇndに、および入力となるＭＯＳトランジスタ４２のゲ
ートをリングオシレータ２０の出力に接続し、ＭＯＳト
ランジスタ４１のゲートを出力となるＭＯＳトランジス
タ４３とＭＯＳトランジスタ４４との接続点に、および
ＭＯＳトランジスタ４３のゲートをＭＯＳトランジスタ
４１とＭＯＳトランジスタ４２との接続点に接続してい
る。インバータ４５は入力をＭＯＳトランジスタ４２の
ゲートに接続し、出力をＭＯＳトランジスタ４４のゲー
トに接続している。
【００１１】次に上記構成の発振器の動作を説明する。
電源端子ＶDDに電源電圧ＶDDが供給された状態で、周囲
温度Ｔが上昇すると、周囲温度Ｔの上昇に伴ってダイオ
ード３６の順方向電圧が低下し、ＭＯＳトランジスタ３
４に流れる電流が増加する。電圧取出し回路３２にはＭ
ＯＳトランジスタ３７とＭＯＳトランジスタ３４のサイ
ズ比に応じた電流が流れるため、周囲温度の上昇に伴っ
て、電圧取出し回路３２に流れる電流も増加し、電圧取
出し回路３２からソースフォロア回路３３を介して出力
される電圧Ｖopも高くなる。この電圧Ｖopはリングオシ
レータ部２０の発振周波数を周囲温度Ｔに対してフラッ
トな周波数特性にするために周囲温度Ｔに対して所定温
度係数αで増加させる必要があり、その温度係数αは電
流源３１のトランジスタ３４に流す電流値と抵抗３５、
ダイオード３６の温度係数により最適な値を選択するこ
とにより得られる。また、ＭＯＳトランジスタ２２，２
３の閾値電圧ＶＴが製造上ばらついて、例えば設計値よ
り高いとＭＯＳトランジスタ２２，２３と同一チップ内
のＭＯＳトランジスタ３８，３９の閾値電圧ＶＴも同傾
向に高くなり、ＭＯＳトランジスタ３８，３９のそれぞ
れの閾値電圧ＶＴとそれぞれの動作抵抗による電圧ドロ
ップとの和は大きくなり、電圧取出し回路３２からソー
スフォロア回路３３を介して供給される電圧Ｖopは高く
なり、また、設計値より低いとＭＯＳトランジスタ２
２，２３と同一チップ内のＭＯＳトランジスタ３８，３
９の閾値電圧ＶＴも同傾向に低くなり、ＭＯＳトランジ
スタ３８，３９のそれぞれの閾値電圧ＶＴとそれぞれの
動作抵抗による電圧ドロップとの和は小さくなり、電圧
取出し回路３２からソースフォロア回路３３を介して供
給される電圧Ｖopは設計値の場合より低くなる。すなわ
ち電圧供給部３０の出力電圧Ｖopは図３に示すような周
囲温度ＴとＭＯＳトランジスタ２２，２３（ＭＯＳトラ
ンジスタ３８，３９）の閾値電圧ＶＴとの特性関係を有
する。
電源端子ＶDDに電源電圧ＶDDが供給された状態で、周囲
温度Ｔが上昇すると、周囲温度Ｔの上昇に伴ってダイオ
ード３６の順方向電圧が低下し、ＭＯＳトランジスタ３
４に流れる電流が増加する。電圧取出し回路３２にはＭ
ＯＳトランジスタ３７とＭＯＳトランジスタ３４のサイ
ズ比に応じた電流が流れるため、周囲温度の上昇に伴っ
て、電圧取出し回路３２に流れる電流も増加し、電圧取
出し回路３２からソースフォロア回路３３を介して出力
される電圧Ｖopも高くなる。この電圧Ｖopはリングオシ
レータ部２０の発振周波数を周囲温度Ｔに対してフラッ
トな周波数特性にするために周囲温度Ｔに対して所定温
度係数αで増加させる必要があり、その温度係数αは電
流源３１のトランジスタ３４に流す電流値と抵抗３５、
ダイオード３６の温度係数により最適な値を選択するこ
とにより得られる。また、ＭＯＳトランジスタ２２，２
３の閾値電圧ＶＴが製造上ばらついて、例えば設計値よ
り高いとＭＯＳトランジスタ２２，２３と同一チップ内
のＭＯＳトランジスタ３８，３９の閾値電圧ＶＴも同傾
向に高くなり、ＭＯＳトランジスタ３８，３９のそれぞ
れの閾値電圧ＶＴとそれぞれの動作抵抗による電圧ドロ
ップとの和は大きくなり、電圧取出し回路３２からソー
スフォロア回路３３を介して供給される電圧Ｖopは高く
なり、また、設計値より低いとＭＯＳトランジスタ２
２，２３と同一チップ内のＭＯＳトランジスタ３８，３
９の閾値電圧ＶＴも同傾向に低くなり、ＭＯＳトランジ
スタ３８，３９のそれぞれの閾値電圧ＶＴとそれぞれの
動作抵抗による電圧ドロップとの和は小さくなり、電圧
取出し回路３２からソースフォロア回路３３を介して供
給される電圧Ｖopは設計値の場合より低くなる。すなわ
ち電圧供給部３０の出力電圧Ｖopは図３に示すような周
囲温度ＴとＭＯＳトランジスタ２２，２３（ＭＯＳトラ
ンジスタ３８，３９）の閾値電圧ＶＴとの特性関係を有
する。
【００１２】この電圧供給部３０の出力電圧Ｖopをリン
グオシレータ部２０に供給すると、リングオシレータ部
２０固有の問題点である周囲温度Ｔの上昇に伴って発振
周波数ｆが低下し、また、ＭＯＳトランジスタ２２，２
３の閾値電圧ＶＴの製造時のばらつきにより閾値電圧Ｖ
Ｔが高いと発振周波数ｆは低いほうに、閾値電圧ＶＴが
低いと発振周波数ｆは高いほうにばらつくのを、周囲温
度Ｔの上昇に応じて電圧供給部３０の出力電圧Ｖopも温
度係数αで高くなって発振周波数ｆが高くなり、またＭ
ＯＳトランジスタ２２，２３の閾値電圧ＶＴが高いと電
圧供給部３０の出力電圧Ｖopも高くなって発振周波数ｆ
が高くなり、閾値電圧ＶＴが低いと電圧供給部３０の出
力電圧Ｖopも低くなって発振周波数ｆが低くなることで
相殺でき、図４に示す安定した発振周波数ｆの信号がリ
ングオシレータ部２０から出力される。リングオシレー
タ部２０の出力はレベルシフト回路４０に入力され、電
源端子ＶDDと接地端子Ｇndとの電位レベルにレベルシフ
トされて出力される。
グオシレータ部２０に供給すると、リングオシレータ部
２０固有の問題点である周囲温度Ｔの上昇に伴って発振
周波数ｆが低下し、また、ＭＯＳトランジスタ２２，２
３の閾値電圧ＶＴの製造時のばらつきにより閾値電圧Ｖ
Ｔが高いと発振周波数ｆは低いほうに、閾値電圧ＶＴが
低いと発振周波数ｆは高いほうにばらつくのを、周囲温
度Ｔの上昇に応じて電圧供給部３０の出力電圧Ｖopも温
度係数αで高くなって発振周波数ｆが高くなり、またＭ
ＯＳトランジスタ２２，２３の閾値電圧ＶＴが高いと電
圧供給部３０の出力電圧Ｖopも高くなって発振周波数ｆ
が高くなり、閾値電圧ＶＴが低いと電圧供給部３０の出
力電圧Ｖopも低くなって発振周波数ｆが低くなることで
相殺でき、図４に示す安定した発振周波数ｆの信号がリ
ングオシレータ部２０から出力される。リングオシレー
タ部２０の出力はレベルシフト回路４０に入力され、電
源端子ＶDDと接地端子Ｇndとの電位レベルにレベルシフ
トされて出力される。
【００１３】以上のように、リングオシレータ部２０の
発振周波数ｆの温度変動と、リングオシレータ部２０の
インバータ２１を構成するＭＯＳトランジスタ２２，２
３の閾値電圧ＶＴの製造ばらつきによるリングオシレー
タ部２０の発振周波数ｆの製造ばらつきを同時に補償で
き、安定した発振周波数ｆを出力する発振器を提供でき
る。
発振周波数ｆの温度変動と、リングオシレータ部２０の
インバータ２１を構成するＭＯＳトランジスタ２２，２
３の閾値電圧ＶＴの製造ばらつきによるリングオシレー
タ部２０の発振周波数ｆの製造ばらつきを同時に補償で
き、安定した発振周波数ｆを出力する発振器を提供でき
る。
【００１４】次に、本発明に基づき、第２実施例の半導
体集積回路装置からなる発振器を図２を参照して説明す
る。図２において、２００は半導体集積回路装置で、発
振器はこの半導体集積回路装置２００内で構成され、リ
ングオシレータ部５０と、このリングオシレータ部５０
へ電圧を供給する電圧供給部６０と、リングオシレータ
部５０の出力を電源端子ＶDDと接地端子Ｇndとの電位レ
ベルにレベルシフトさせて出力するためのレベルシフト
回路７０とを備え、電源端子ＶDDと接地端子Ｇnd間に供
給される電源電圧ＶDDにより駆動する。尚、電源電圧Ｖ
DDは半導体集積回路装置２００内に定電圧電源を設けて
そこから供給してもよい。
体集積回路装置からなる発振器を図２を参照して説明す
る。図２において、２００は半導体集積回路装置で、発
振器はこの半導体集積回路装置２００内で構成され、リ
ングオシレータ部５０と、このリングオシレータ部５０
へ電圧を供給する電圧供給部６０と、リングオシレータ
部５０の出力を電源端子ＶDDと接地端子Ｇndとの電位レ
ベルにレベルシフトさせて出力するためのレベルシフト
回路７０とを備え、電源端子ＶDDと接地端子Ｇnd間に供
給される電源電圧ＶDDにより駆動する。尚、電源電圧Ｖ
DDは半導体集積回路装置２００内に定電圧電源を設けて
そこから供給してもよい。
【００１５】リングオシレータ部５０は従来のリングオ
シレータ１０と同様に奇数段からなるＣＭＯＳインバー
タ５１の隣接する各前後段で前段の出力を後段に入力
し、最終段の出力を初段に帰還入力する構成としてい
る。インバータ５１はＮチャネル型ＭＯＳトランジスタ
５２とＰチャネル型ＭＯＳトランジスタ５３とを含んで
いる。ＭＯＳトランジスタ５３のソースは電源端子ＶDD
に、およびＭＯＳトランジスタ５２のソースは電圧供給
部６０に接続されている。リングオシレータ部５０の発
振周波数と、周囲温度ＴおよびＭＯＳトランジスタ５
２，５３の閾値電圧ＶＴとの特性関係はリングオシレー
タ部５０への供給電圧が一定とすると、リングオシレー
タ１０と同様に図６に示す特性関係を有している。
シレータ１０と同様に奇数段からなるＣＭＯＳインバー
タ５１の隣接する各前後段で前段の出力を後段に入力
し、最終段の出力を初段に帰還入力する構成としてい
る。インバータ５１はＮチャネル型ＭＯＳトランジスタ
５２とＰチャネル型ＭＯＳトランジスタ５３とを含んで
いる。ＭＯＳトランジスタ５３のソースは電源端子ＶDD
に、およびＭＯＳトランジスタ５２のソースは電圧供給
部６０に接続されている。リングオシレータ部５０の発
振周波数と、周囲温度ＴおよびＭＯＳトランジスタ５
２，５３の閾値電圧ＶＴとの特性関係はリングオシレー
タ部５０への供給電圧が一定とすると、リングオシレー
タ１０と同様に図６に示す特性関係を有している。
【００１６】電圧供給部６０は、電流源６１と、電圧取
出し回路６２と、ソースフォロア回路６３とを有してい
る。電流源６１は、ダイオード接続のＮチャネル型ＭＯ
Ｓトランジスタ６４と、抵抗６５と、第１補償手段とし
ての少なくとも１個の（複数個の場合は複数個を直列接
続した）ダイオード６６とを含んでいる。ＭＯＳトラン
ジスタ６４はソースを接地端子Ｇndに、およびドレイン
を抵抗６５の一端に接続するとともに、ドレインとゲー
トとを直接接続し、抵抗６５は他端をダイオード６６の
カソードに接続し、ダイオード６６はアノードを電源端
子ＶDDに接続している。電圧取出し回路６２は、電流源
６１からの電流を取出すためのＮチャネル型ＭＯＳトラ
ンジスタ６７と、負荷用で第２補償手段としてのダイオ
ード接続で直列接続されたＮチャネル型ＭＯＳトランジ
スタ６８およびＰチャネル型ＭＯＳトランジスタ６９と
を含んでいる。ＭＯＳトランジスタ６７はソースを接地
端子Ｇndに、ドレインをＭＯＳトランジスタ６８のソー
スに、およびゲートをＭＯＳトランジスタ６４のゲート
に接続し、ＭＯＳトランジスタ６８はドレインをＭＯＳ
トランジスタ６９のドレインに接続するとともにドレイ
ンとゲートとを直接接続し、ＭＯＳトランジスタ６９は
ソースを電源端子ＶDDに接続するとともにドレインとゲ
ートとを直接接続している。ソースフォロア回路６３は
入力をＭＯＳトランジスタ６７とＭＯＳトランジスタ６
８の接続点に接続し、出力をリングオシレータ部５０の
ＭＯＳトランジスタ５２のソースに接続している。ＭＯ
Ｓトランジスタ６８，６９の閾値電圧ＶＴは同一チップ
内に形成されるＭＯＳトランジスタ５２，５３の閾値電
圧ＶＴと略同一である。
出し回路６２と、ソースフォロア回路６３とを有してい
る。電流源６１は、ダイオード接続のＮチャネル型ＭＯ
Ｓトランジスタ６４と、抵抗６５と、第１補償手段とし
ての少なくとも１個の（複数個の場合は複数個を直列接
続した）ダイオード６６とを含んでいる。ＭＯＳトラン
ジスタ６４はソースを接地端子Ｇndに、およびドレイン
を抵抗６５の一端に接続するとともに、ドレインとゲー
トとを直接接続し、抵抗６５は他端をダイオード６６の
カソードに接続し、ダイオード６６はアノードを電源端
子ＶDDに接続している。電圧取出し回路６２は、電流源
６１からの電流を取出すためのＮチャネル型ＭＯＳトラ
ンジスタ６７と、負荷用で第２補償手段としてのダイオ
ード接続で直列接続されたＮチャネル型ＭＯＳトランジ
スタ６８およびＰチャネル型ＭＯＳトランジスタ６９と
を含んでいる。ＭＯＳトランジスタ６７はソースを接地
端子Ｇndに、ドレインをＭＯＳトランジスタ６８のソー
スに、およびゲートをＭＯＳトランジスタ６４のゲート
に接続し、ＭＯＳトランジスタ６８はドレインをＭＯＳ
トランジスタ６９のドレインに接続するとともにドレイ
ンとゲートとを直接接続し、ＭＯＳトランジスタ６９は
ソースを電源端子ＶDDに接続するとともにドレインとゲ
ートとを直接接続している。ソースフォロア回路６３は
入力をＭＯＳトランジスタ６７とＭＯＳトランジスタ６
８の接続点に接続し、出力をリングオシレータ部５０の
ＭＯＳトランジスタ５２のソースに接続している。ＭＯ
Ｓトランジスタ６８，６９の閾値電圧ＶＴは同一チップ
内に形成されるＭＯＳトランジスタ５２，５３の閾値電
圧ＶＴと略同一である。
【００１７】レベルシフト回路７０は、直列接続された
Ｎチャネル型ＭＯＳトランジスタ７１およびＰチャネル
型ＭＯＳトランジスタ７２と、直列接続されたＮチャネ
ル型ＭＯＳトランジスタ７３およびＰチャネル型ＭＯＳ
トランジスタ７４と、インバータ７５とを有している。
ＭＯＳトランジスタ７１，７３のソースを接地端子Ｇnd
に、ＭＯＳトランジスタ７２，７４のソースを電源端子
ＶDDに、および入力となるＭＯＳトランジスタ７２のゲ
ートをリングオシレータ５０の出力に接続し、ＭＯＳト
ランジスタ７１のゲートを出力となるＭＯＳトランジス
タ７３とＭＯＳトランジスタ７４との接続点に、および
ＭＯＳトランジスタ７３のゲートをＭＯＳトランジスタ
７１とＭＯＳトランジスタ７２との接続点に接続してい
る。インバータ７５は入力をＭＯＳトランジスタ７２の
ゲートに接続し、出力をＭＯＳトランジスタ７４のゲー
トに接続している。
Ｎチャネル型ＭＯＳトランジスタ７１およびＰチャネル
型ＭＯＳトランジスタ７２と、直列接続されたＮチャネ
ル型ＭＯＳトランジスタ７３およびＰチャネル型ＭＯＳ
トランジスタ７４と、インバータ７５とを有している。
ＭＯＳトランジスタ７１，７３のソースを接地端子Ｇnd
に、ＭＯＳトランジスタ７２，７４のソースを電源端子
ＶDDに、および入力となるＭＯＳトランジスタ７２のゲ
ートをリングオシレータ５０の出力に接続し、ＭＯＳト
ランジスタ７１のゲートを出力となるＭＯＳトランジス
タ７３とＭＯＳトランジスタ７４との接続点に、および
ＭＯＳトランジスタ７３のゲートをＭＯＳトランジスタ
７１とＭＯＳトランジスタ７２との接続点に接続してい
る。インバータ７５は入力をＭＯＳトランジスタ７２の
ゲートに接続し、出力をＭＯＳトランジスタ７４のゲー
トに接続している。
【００１８】次に上記構成の発振器の動作を説明する。
電源端子ＶDDに電源電圧ＶDDが供給された状態で、周囲
温度Ｔが上昇すると、周囲温度Ｔの上昇に伴ってダイオ
ード６６の順方向電圧が低下し、ＭＯＳトランジスタ６
４に流れる電流が増加する。電圧取出し回路６２にはＭ
ＯＳトランジスタ６７とＭＯＳトランジスタ６４のサイ
ズ比に応じた電流が流れるため、周囲温度の上昇に伴っ
て、電圧取出し回路６２に流れる電流も増加し、電源電
圧ＶDDと電圧供給部６０の出力電圧Ｖopとの差電圧ＶDD
−Ｖopは高くなる。この差電圧ＶDD−Ｖopはリングオシ
レータ部５０の発振周波数を周囲温度Ｔに対してフラッ
トな周波数特性にするために周囲温度Ｔに対して所定温
度係数αで増加させる必要があり、その温度係数αは電
流源６１のトランジスタ６４に流す電流値と抵抗６５、
ダイオード６６の温度係数により最適な値を選択するこ
とにより得られる。また、ＭＯＳトランジスタ５２，５
３の閾値電圧ＶＴが製造上ばらついて、例えば設計値よ
り高いとＭＯＳトランジスタ５２，５３と同一チップ内
のＭＯＳトランジスタ６８，６９の閾値電圧ＶＴも同傾
向に高くなり、ＭＯＳトランジスタ６８，６９のそれぞ
れの閾値電圧ＶＴとそれぞれの動作抵抗による電圧ドロ
ップとの和は大きくなり、電源電圧ＶDDと電圧供給部６
０の出力電圧Ｖopとの差電圧ＶDD−Ｖopは高くなり、ま
た、設計値より低いとＭＯＳトランジスタ５２，５３と
同一チップ内のＭＯＳトランジスタ６８，６９の閾値電
圧ＶＴも同傾向に低くなり、ＭＯＳトランジスタ６８，
６９のそれぞれの閾値電圧ＶＴとそれぞれの動作抵抗に
よる電圧ドロップとの和は小さくなり、電源電圧ＶDDと
電圧供給部６０の出力電圧Ｖopとの差電圧ＶDD−Ｖopは
低くなる。すなわち電源電圧ＶDDと電圧供給部６０の出
力電圧Ｖopとの差電圧ＶDD−Ｖopは図３と同様の特性関
係を有する。尚、この場合は図３のＶopはＶDD−Ｖopに
置き換える。
電源端子ＶDDに電源電圧ＶDDが供給された状態で、周囲
温度Ｔが上昇すると、周囲温度Ｔの上昇に伴ってダイオ
ード６６の順方向電圧が低下し、ＭＯＳトランジスタ６
４に流れる電流が増加する。電圧取出し回路６２にはＭ
ＯＳトランジスタ６７とＭＯＳトランジスタ６４のサイ
ズ比に応じた電流が流れるため、周囲温度の上昇に伴っ
て、電圧取出し回路６２に流れる電流も増加し、電源電
圧ＶDDと電圧供給部６０の出力電圧Ｖopとの差電圧ＶDD
−Ｖopは高くなる。この差電圧ＶDD−Ｖopはリングオシ
レータ部５０の発振周波数を周囲温度Ｔに対してフラッ
トな周波数特性にするために周囲温度Ｔに対して所定温
度係数αで増加させる必要があり、その温度係数αは電
流源６１のトランジスタ６４に流す電流値と抵抗６５、
ダイオード６６の温度係数により最適な値を選択するこ
とにより得られる。また、ＭＯＳトランジスタ５２，５
３の閾値電圧ＶＴが製造上ばらついて、例えば設計値よ
り高いとＭＯＳトランジスタ５２，５３と同一チップ内
のＭＯＳトランジスタ６８，６９の閾値電圧ＶＴも同傾
向に高くなり、ＭＯＳトランジスタ６８，６９のそれぞ
れの閾値電圧ＶＴとそれぞれの動作抵抗による電圧ドロ
ップとの和は大きくなり、電源電圧ＶDDと電圧供給部６
０の出力電圧Ｖopとの差電圧ＶDD−Ｖopは高くなり、ま
た、設計値より低いとＭＯＳトランジスタ５２，５３と
同一チップ内のＭＯＳトランジスタ６８，６９の閾値電
圧ＶＴも同傾向に低くなり、ＭＯＳトランジスタ６８，
６９のそれぞれの閾値電圧ＶＴとそれぞれの動作抵抗に
よる電圧ドロップとの和は小さくなり、電源電圧ＶDDと
電圧供給部６０の出力電圧Ｖopとの差電圧ＶDD−Ｖopは
低くなる。すなわち電源電圧ＶDDと電圧供給部６０の出
力電圧Ｖopとの差電圧ＶDD−Ｖopは図３と同様の特性関
係を有する。尚、この場合は図３のＶopはＶDD−Ｖopに
置き換える。
【００１９】この電源電圧ＶDDと電圧供給部６０の出力
電圧Ｖopとの差電圧ＶDD−Ｖopをリングオシレータ部５
０に供給すると、リングオシレータ部５０固有の問題点
である周囲温度Ｔの上昇に伴って発振周波数ｆが低下
し、また、ＭＯＳトランジスタ５２，５３の閾値電圧Ｖ
Ｔの製造時のばらつきにより閾値電圧ＶＴが高いと発振
周波数ｆは低いほうに、閾値電圧ＶＴが低いと発振周波
数ｆは高いほうにばらつくのを、周囲温度Ｔの上昇に応
じて電源電圧ＶDDと電圧供給部６０の出力電圧Ｖopとの
差電圧ＶDD−Ｖopは温度係数αで高くなって発振周波数
ｆが高くなり、またＭＯＳトランジスタ５２，５３の閾
値電圧ＶＴが高いと電源電圧ＶDDと電圧供給部６０の出
力電圧Ｖopとの差電圧ＶDD−Ｖopは高くなって発振周波
数ｆが高くなり、閾値電圧ＶＴが低いと電源電圧ＶDDと
電圧供給部６０の出力電圧Ｖopとの差電圧ＶDD−Ｖopは
低くなって発振周波数ｆが低くなることで相殺でき、図
４に示す安定した発振周波数ｆの信号がリングオシレー
タ部５０から出力される。リングオシレータ部５０の出
力はレベルシフト回路７０に入力され、電源端子ＶDDと
接地端子Ｇndとの電位レベルにレベルシフトされて出力
される。
電圧Ｖopとの差電圧ＶDD−Ｖopをリングオシレータ部５
０に供給すると、リングオシレータ部５０固有の問題点
である周囲温度Ｔの上昇に伴って発振周波数ｆが低下
し、また、ＭＯＳトランジスタ５２，５３の閾値電圧Ｖ
Ｔの製造時のばらつきにより閾値電圧ＶＴが高いと発振
周波数ｆは低いほうに、閾値電圧ＶＴが低いと発振周波
数ｆは高いほうにばらつくのを、周囲温度Ｔの上昇に応
じて電源電圧ＶDDと電圧供給部６０の出力電圧Ｖopとの
差電圧ＶDD−Ｖopは温度係数αで高くなって発振周波数
ｆが高くなり、またＭＯＳトランジスタ５２，５３の閾
値電圧ＶＴが高いと電源電圧ＶDDと電圧供給部６０の出
力電圧Ｖopとの差電圧ＶDD−Ｖopは高くなって発振周波
数ｆが高くなり、閾値電圧ＶＴが低いと電源電圧ＶDDと
電圧供給部６０の出力電圧Ｖopとの差電圧ＶDD−Ｖopは
低くなって発振周波数ｆが低くなることで相殺でき、図
４に示す安定した発振周波数ｆの信号がリングオシレー
タ部５０から出力される。リングオシレータ部５０の出
力はレベルシフト回路７０に入力され、電源端子ＶDDと
接地端子Ｇndとの電位レベルにレベルシフトされて出力
される。
【００２０】以上のように、リングオシレータ部５０の
発振周波数ｆの温度変動と、リングオシレータ部５０の
インバータ５１を構成するＭＯＳトランジスタ５２，５
３の閾値電圧ＶＴの製造ばらつきによるリングオシレー
タ部５０の発振周波数ｆの製造ばらつきを同時に補償で
き、安定した発振周波数ｆを出力する発振器を提供でき
る。
発振周波数ｆの温度変動と、リングオシレータ部５０の
インバータ５１を構成するＭＯＳトランジスタ５２，５
３の閾値電圧ＶＴの製造ばらつきによるリングオシレー
タ部５０の発振周波数ｆの製造ばらつきを同時に補償で
き、安定した発振周波数ｆを出力する発振器を提供でき
る。
【００２１】
【発明の効果】本発明に係わる発振器によれば、リング
オシレータ部の発振周波数の温度特性と、リングオシレ
ータ部のＣＭＯＳインバータを構成するＭＯＳトランジ
スタの閾値電圧の設計値からのばらつきによる発振周波
数のばらつきに対して、電圧供給部からリングオシレー
タ部への供給電圧を、発振周波数の温度特性を相殺する
温度係数を有する供給電圧とするとともに、ＣＭＯＳイ
ンバータを構成するＭＯＳトランジスタの閾値電圧の設
計値からのばらつきによる発振周波数のばらつきを相殺
する閾値電圧のばらつきに対応する供給電圧とする構
成、すなわち、リングオシレータ部へ電圧を供給する電
圧供給部に発振周波数の温度特性を相殺する第１補償手
段と、ＣＭＯＳインバータを構成するＣＭＯＳの閾値電
圧の設計値からのばらつきによる発振周波数のばらつき
を相殺する第２補償手段とを有するようにしたので、発
振器から安定した発振周波数の信号を出力することがで
きる。
オシレータ部の発振周波数の温度特性と、リングオシレ
ータ部のＣＭＯＳインバータを構成するＭＯＳトランジ
スタの閾値電圧の設計値からのばらつきによる発振周波
数のばらつきに対して、電圧供給部からリングオシレー
タ部への供給電圧を、発振周波数の温度特性を相殺する
温度係数を有する供給電圧とするとともに、ＣＭＯＳイ
ンバータを構成するＭＯＳトランジスタの閾値電圧の設
計値からのばらつきによる発振周波数のばらつきを相殺
する閾値電圧のばらつきに対応する供給電圧とする構
成、すなわち、リングオシレータ部へ電圧を供給する電
圧供給部に発振周波数の温度特性を相殺する第１補償手
段と、ＣＭＯＳインバータを構成するＣＭＯＳの閾値電
圧の設計値からのばらつきによる発振周波数のばらつき
を相殺する第２補償手段とを有するようにしたので、発
振器から安定した発振周波数の信号を出力することがで
きる。
【図１】 本発明の第１実施例である発振器の回路図。
【図２】 本発明の第２実施例である発振器の回路図。
【図３】 図１および図２の発振器に使用される電圧供
給部の出力電圧と周囲温度およびＭＯＳトランジスタの
閾値電圧との特性関係を示す図。
給部の出力電圧と周囲温度およびＭＯＳトランジスタの
閾値電圧との特性関係を示す図。
【図４】 図１および図２の発振器の発振周波数と周囲
温度およびＭＯＳトランジスタの閾値電圧との特性関係
を示す図。
温度およびＭＯＳトランジスタの閾値電圧との特性関係
を示す図。
【図５】 リングオシレータの回路図。
【図６】 図５のリングオシレータの発振周波数と周囲
温度およびＭＯＳトランジスタの閾値電圧との特性関係
を示す図。
温度およびＭＯＳトランジスタの閾値電圧との特性関係
を示す図。
２０，５０ リングオシレータ部 ２１，５１ ＣＭＯＳインバータ ２２，５３ Ｐチャネル型ＭＯＳトランジスタ ２３，５２ Ｎチャネル型ＭＯＳトランジスタ ３０，６０ 電圧供給部 ３１，６１ 電流源 ３２，６２ 電圧取出し回路 ３３，６３ ソースフォロア回路 ３４ Ｐチャネル型ＭＯＳトランジスタ ６４ Ｎチャネル型ＭＯＳトランジスタ ３５，６５ 抵抗 ３６，６６ ダイオード ３７ Ｐチャネル型ＭＯＳトランジスタ ６７ Ｎチャネル型ＭＯＳトランジスタ ３８，６９ Ｐチャネル型ＭＯＳトランジスタ ３９，６９ Ｎチャネル型ＭＯＳトランジスタ ４０，７０ レベルシフト回路 １００，２００ 半導体集積回路装置
Claims (4)
- 【請求項１】ＣＭＯＳインバータよりなるリングオシレ
ータ部と、このリングオシレータ部へ電圧を供給する電
圧供給部とを半導体集積回路装置内に備えた発振器にお
いて、 前記電圧供給部が前記リングオシレータ部の発振周波数
の温度特性を相殺する第１補償手段と、前記ＣＭＯＳイ
ンバータを構成する相異なる導電型のＭＯＳトランジス
タの閾値電圧の設計値からのばらつきによる発振周波数
のばらつきを相殺する第２補償手段とを有することを特
徴とする発振器。 - 【請求項２】前記電圧供給部は電流源と、この電流源か
らの電流に基づく電圧を取出す電圧取出し回路と、この
電圧取出し回路からの電圧を前記リングオシレータ部へ
の供給電圧として出力するソースフォロア回路とを有
し、前記第１補償手段が前記電流源に含まれ、前記第２
補償手段が前記電圧取出し回路に含まれていることを特
徴とする請求項１記載の発振器。 - 【請求項３】前記電流源はダイオード接続のＭＯＳトラ
ンジスタと、抵抗と、順方向のダイオードとを電源端子
と接地端子間に直列接続で含み、前記電圧取出し回路は
前記ダイオード接続のＭＯＳトランジスタにミラー接続
されたＭＯＳトランジスタと、前記ＣＭＯＳインバータ
を構成する相異なる導電型のＭＯＳトランジスタと略同
一の閾値電圧を有するダイオード接続で直列接続の相異
なる導電型のＭＯＳトランジスタとを電源端子と接地端
子間に直列接続で含み、前記第１補償手段が前記ダイオ
ードであり、前記第２補償手段が前記ダイオード接続で
直列接続の相異なる導電型のＭＯＳトランジスタである
ことを特徴とする請求項２記載の発振器。 - 【請求項４】前記リングオシレータ部の出力をレベルシ
フト回路により電源端子と接地端子との電位レベルにレ
ベルシフトして出力するようにしたことを特徴とする請
求項３記載の発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24333499A JP2001068976A (ja) | 1999-08-30 | 1999-08-30 | 発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24333499A JP2001068976A (ja) | 1999-08-30 | 1999-08-30 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068976A true JP2001068976A (ja) | 2001-03-16 |
Family
ID=17102287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24333499A Pending JP2001068976A (ja) | 1999-08-30 | 1999-08-30 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001068976A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049970A (ja) * | 2003-07-30 | 2005-02-24 | Renesas Technology Corp | 半導体集積回路 |
| JP2005217762A (ja) * | 2004-01-29 | 2005-08-11 | Fujitsu Ltd | 発振回路および半導体装置 |
| JP2006121250A (ja) * | 2004-10-20 | 2006-05-11 | Nec Kansai Ltd | 発振回路 |
| JP2006197405A (ja) * | 2005-01-14 | 2006-07-27 | Nec Electronics Corp | 感度調整機能付きシュミットトリガ回路及びそれを備える半導体装置 |
| CN100353661C (zh) * | 2002-10-31 | 2007-12-05 | 上海华虹集成电路有限责任公司 | 中频频率基准源 |
| US7548131B2 (en) | 2006-10-05 | 2009-06-16 | Oki Semiconductor Co., Ltd. | Oscillation circuit with temperature-dependent current source |
| EP2482453A1 (en) * | 2011-01-27 | 2012-08-01 | Nxp B.V. | Temperature correcting current-controlled ring oscillators |
| JP2013187716A (ja) * | 2012-03-07 | 2013-09-19 | Fuji Electric Co Ltd | 電圧制御発振器 |
| JP2015089135A (ja) * | 2013-10-30 | 2015-05-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 温度補償発振器、及びそれを含む電子装置 |
| US9112510B2 (en) | 2012-01-11 | 2015-08-18 | Socionext Inc. | Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit |
| JP2015154453A (ja) * | 2014-02-19 | 2015-08-24 | パナソニック株式会社 | 電源電圧調整装置 |
| KR20170108875A (ko) * | 2016-03-18 | 2017-09-27 | 에스아이아이 세미컨덕터 가부시키가이샤 | 발진 회로, 승압 회로 및 반도체 장치 |
| JP2017532910A (ja) * | 2014-10-16 | 2017-11-02 | セインチップス テクノロジー カンパニーリミテッド | Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体 |
| CN110168934A (zh) * | 2017-01-04 | 2019-08-23 | 罗伯特·博世有限公司 | 振荡器设备 |
-
1999
- 1999-08-30 JP JP24333499A patent/JP2001068976A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100353661C (zh) * | 2002-10-31 | 2007-12-05 | 上海华虹集成电路有限责任公司 | 中频频率基准源 |
| JP2005049970A (ja) * | 2003-07-30 | 2005-02-24 | Renesas Technology Corp | 半導体集積回路 |
| JP2005217762A (ja) * | 2004-01-29 | 2005-08-11 | Fujitsu Ltd | 発振回路および半導体装置 |
| JP4514460B2 (ja) * | 2004-01-29 | 2010-07-28 | 富士通セミコンダクター株式会社 | 発振回路および半導体装置 |
| JP2006121250A (ja) * | 2004-10-20 | 2006-05-11 | Nec Kansai Ltd | 発振回路 |
| JP4684616B2 (ja) * | 2004-10-20 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 発振回路 |
| JP2006197405A (ja) * | 2005-01-14 | 2006-07-27 | Nec Electronics Corp | 感度調整機能付きシュミットトリガ回路及びそれを備える半導体装置 |
| JP4689280B2 (ja) * | 2005-01-14 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 感度調整機能付きシュミットトリガ回路及びそれを備える半導体装置 |
| US7548131B2 (en) | 2006-10-05 | 2009-06-16 | Oki Semiconductor Co., Ltd. | Oscillation circuit with temperature-dependent current source |
| US8248171B1 (en) | 2011-01-27 | 2012-08-21 | Nxp B.V. | Temperature correcting current-controlled ring oscillators |
| EP2482453A1 (en) * | 2011-01-27 | 2012-08-01 | Nxp B.V. | Temperature correcting current-controlled ring oscillators |
| US9112510B2 (en) | 2012-01-11 | 2015-08-18 | Socionext Inc. | Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit |
| JP2013187716A (ja) * | 2012-03-07 | 2013-09-19 | Fuji Electric Co Ltd | 電圧制御発振器 |
| JP2015089135A (ja) * | 2013-10-30 | 2015-05-07 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 温度補償発振器、及びそれを含む電子装置 |
| JP2015154453A (ja) * | 2014-02-19 | 2015-08-24 | パナソニック株式会社 | 電源電圧調整装置 |
| JP2017532910A (ja) * | 2014-10-16 | 2017-11-02 | セインチップス テクノロジー カンパニーリミテッド | Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体 |
| US10200042B2 (en) | 2014-10-16 | 2019-02-05 | Sanechips Technology Co. Ltd. | IO interface level shift circuit, IO interface level shift method and storage medium |
| KR20170108875A (ko) * | 2016-03-18 | 2017-09-27 | 에스아이아이 세미컨덕터 가부시키가이샤 | 발진 회로, 승압 회로 및 반도체 장치 |
| KR102198205B1 (ko) * | 2016-03-18 | 2021-01-04 | 에이블릭 가부시키가이샤 | 발진 회로, 승압 회로 및 반도체 장치 |
| CN110168934A (zh) * | 2017-01-04 | 2019-08-23 | 罗伯特·博世有限公司 | 振荡器设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229403B1 (en) | Voltage-controlled oscillator | |
| US9325323B2 (en) | CMOS oscillator having stable frequency with process, temperature, and voltage variation | |
| US5072197A (en) | Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations | |
| US7609106B2 (en) | Constant current circuit | |
| US7391276B2 (en) | Oscillation apparatus capable of compensating for fluctuation of oscillation frequency | |
| US7456478B2 (en) | MOS transistor circuit | |
| US6683445B2 (en) | Internal power voltage generator | |
| JP2001068976A (ja) | 発振器 | |
| US20050264336A1 (en) | Differential type delay cells and methods of operating the same | |
| US7642872B2 (en) | Low cost and low variation oscillator | |
| US7679467B2 (en) | Voltage controlled oscillator | |
| US6750696B2 (en) | Level conversion circuit converting logic level of signal | |
| US6977523B2 (en) | Voltage level shifting circuit | |
| US7969253B2 (en) | VCO with stabilized reference current source module | |
| US6489836B2 (en) | Level-shifting reference voltage source circuits and methods | |
| US8729883B2 (en) | Current source with low power consumption and reduced on-chip area occupancy | |
| US6753707B2 (en) | Delay circuit and semiconductor device using the same | |
| US7218162B2 (en) | Semiconductor integrated circuit having output circuit | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| US20040169540A1 (en) | Low-jitter delay cell | |
| US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
| US5225716A (en) | Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation | |
| JP2003283305A (ja) | 温度補償付発振回路 | |
| JPH0427729B2 (ja) | ||
| CN108628379B (zh) | 偏压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |