JP2005217762A - 発振回路および半導体装置 - Google Patents

Abstract

【課題】 電源電圧、温度、インバータの閾値電圧のばらつきおよび変動に影響せず一定周波数の発振信号を出力する。
【解決手段】 インバータ１は、容量素子Ｃ１の一端の電圧を反転してトランジスタＭ１，Ｍ２、インバータ４に出力する。定電圧源３は、電源電圧および温度の影響を受けずに一定の電圧を出力する。トランジスタＭ１，Ｍ２は、インバータ１から出力される電圧に応じて、容量素子Ｃ１の他端を定電圧源３またはグランドに接続する。定電流源５は、電源電圧および温度の影響を受けない一定の電流を、インバータ４を介したインバータ１からの電圧に応じて、容量素子Ｃ１の一端に流入しまたは容量素子Ｃ１の一端から流出する。これによって容量素子Ｃ１の一端の電圧は、電源電圧および温度の影響を受けず、インバータ１の閾値電圧を中心に一定の振幅で振れ、電源電圧および温度の影響を受けない一定の電流の流入、流出により、一定時間の充放電が行われる。
【選択図】 図１

Description

本発明は発振回路および半導体装置に関し、特に容量素子の充放電を利用して発振する発振回路および半導体装置に関する。

現在、半導体装置は多機能化し、内部に発振回路を有して動作するものがある。このような半導体装置に内蔵される発振回路においては、発振周波数が温度・電源電圧によって変化しないことが要求される場合がある。

従来、半導体装置に内蔵される発振回路は、容量素子と抵抗素子による積分回路または微分回路で構成され、容量素子と抵抗素子の充放電特性を利用して発振動作を行っていた。

図５は、微分回路により構成された従来の発振回路の回路図である。
図に示すように発振回路は、インバータ１０１、コンデンサＣ１０１、および抵抗Ｒ１０１が直列に接続され、閉じた回路を構成している。そして、抵抗Ｒ１０１にインバータ１０２が並列に接続されている。

図の発振回路において、インバータ１０２の入力のノードをノードＮＡ、インバータ１０１の入力のノードをノードＮＢ、インバータ１０１の出力のノードをノードＮＣとする。コンデンサＣａｄｄ１０１は、ノードＮＡとグランド間に生ずる寄生容量を示している。以下、図５の発振回路の動作をタイミングチャートを用いて説明する。

図６は、図５の発振回路の動作を示したタイミングチャートである。
図６には、図５の発振回路のノードＮＡ，ＮＢ，ＮＣの電圧の変化が示してある。ノードＮＡの電圧は、インバータ１０２の閾値電圧Ｖｔｈを中心に振れる。ノードＮＢ，ＮＣの電圧は、０Ｖからインバータ１０１，１０２に供給される電源の電圧ＶＤＤの間で振れる。

ノードＮＣの電圧が電圧ＶＤＤに立ち上がると、コンデンサＣ１０１のカップリングにより、ノードＮＡの電圧が上昇する（矢印Ａ）。その後、コンデンサＣ１０１とコンデンサＣａｄｄ１０１の放電により、ノードＮＡの電圧は徐々に降下する。ノードＮＡの電圧が閾値電圧Ｖｔｈ近傍まで降下すると、ノードＮＢの電圧は、インバータ１０２によって電圧ＶＤＤに立ち上がる（矢印Ｂ）。ノードＮＢの電圧が電圧ＶＤＤに立ち上がると、ノードＮＣの電圧はインバータ１０１により、０Ｖに立ち下がる（矢印Ｃ）。このとき、インバータ１０１の遅延によって、ノードＮＢの立ち上がりから遅れてノードＮＣが立ち下がる。ノードＮＣの電圧が０Ｖに立ち下がると、コンデンサＣ１０１のカップリングにより、ノードＮＡの電圧が降下する（矢印Ｄ）。その後、抵抗Ｒ１０１を介してコンデンサＣ１０１とコンデンサＣａｄｄ１０１に電荷が充電され、ノードＮＡの電圧は徐々に上昇する。以上の動作が繰り返され、図５の発振回路は発振する。

図５の発振回路の発振周期は、次の式（１）で示すことができる。

ただし、ＶＤＤはインバータ１０１，１０２に供給される電源の電圧値、Ｖｔｈはインバータ１０２の論理閾値電圧、ＣａｄｄはコンデンサＣａｄｄ１０１の容量値、ＣはコンデンサＣ１０１の容量値、Ｒは抵抗Ｒ１０１の抵抗値を示す。

通常、インバータ１０２の閾値電圧Ｖｔｈは、電源の電圧ＶＤＤに比例すると考えてよい。そこで、比例定数をαとすると、閾値電圧Ｖｔｈは、Ｖｔｈ＝α・ＶＤＤで表される。この式を式（１）に代入すると式（１）は、次の式（２）のように書き直すことができる。

式（２）より、図５の発振回路は次の２つの特徴を有することがわかる。まず、第１に、発振周期（周波数）は、電圧ＶＤＤに依存しない。第２に、発振周期は、コンデンサＣ１０１の容量値、抵抗Ｒ１０１の抵抗値、インバータ１０２の閾値電圧Ｖｔｈ、およびノードＮＡの寄生容量値により決まる。

なお、容量素子と抵抗素子の充放電特性から所定の発振周波数の発振信号を出力するＣＲ発振回路において、バイアス回路からバイアス電圧が供給され、一定の充放電電流を生成供給する定電流源回路と、容量素子と抵抗素子を含み、定電流源回路から供給される充放電電流に基づき発振信号を出力する充放電回路と、を有するＣＲ発振回路がある（例えば、特許文献１参照）。このＣＲ発振回路は、一定の充放電電流を生成供給する定電流源回路によって、電源電圧に依存しない安定した発振信号を出力する。
特開２００３−３７４３７号公報（段落番号〔００２２〕〜〔００３６〕、図１〜図３）

しかし、抵抗値が温度により変化すると、式（１）、（２）より発振周期は一定とならないという問題点がある。
また、インバータの閾値電圧は、内部のＮチャネルトランジスタとＰチャネルトランジスタのソース−ドレイン間の抵抗比によって決まる。そのため、プロセスによるトランジスタ特性のばらつき、または温度変化により、内部のＮチャネルトランジスタとＰチャネルトランジスタのソース−ドレイン間の抵抗比が変化すると発振周波数が変動するという問題点がある。

また、特許文献１において抵抗素子の抵抗値が温度により変化しまたは定電流源回路の充放電の電流を切り替える閾値電圧が変動すると、発振周波数が変動するという問題点がある。

本発明はこのような点に鑑みてなされたものであり、温度の影響を受けず、また、インバータの閾値電圧にばらつき、変動があっても一定の周波数の発振信号を出力する発振回路および半導体装置を提供することを目的とする。

本発明では上記問題を解決するために、容量素子の充放電を利用して発振する発振回路において、容量素子の一端の電圧を反転して出力するインバータと、電源電圧および温度の影響を受けずに一定の電圧を出力する定電圧源と、インバータから出力される電圧に応じて、容量素子の他端を定電圧源またはグランドの一方に接続するスイッチ回路と、電源電圧および温度の影響を受けない一定の電流を、インバータから出力される電圧に応じて容量素子の一端に流入しまたは容量素子の一端から流出する定電流源と、を有することを特徴とする発振回路が提供される。

このような発振回路によれば、容量素子の他端は、容量素子の一端の電圧を反転して出力するインバータの出力に応じて、定電圧源またはグランドに接続が切り替えられる。よって、容量素子の一端の電圧は、電源電圧および温度の影響を受けず、インバータの閾値電圧を中心に一定の振幅で振れる。容量素子の一端は、定電流源の電源電圧および温度の影響を受けない一定の電流が流入、流出される。よって、容量素子の一端は、電源電圧および温度の影響を受けずに一定の時間で充放電がされる。

本発明の発振回路では、容量素子の一端を、電源電圧および温度の影響を受けない定電圧源によりインバータの閾値電圧を中心に一定の振幅の電圧で振れるようにし、電源電圧および温度の影響を受けない定電流源により一定の電流を流入、流出して、一定の時間で充放電するようにした。

よって、容量素子の電源電圧および温度の影響を受けない一定の振幅の電圧からの一定の充放電により、発振周期は、電源電圧および温度の影響を受けずに一定となる。また、容量素子の一端の電圧は、インバータの閾値電圧を中心に一定の振幅で振れることにより、インバータの閾値電圧にばらつき、変動があっても、発振周期は一定となる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本発明の発振回路の回路図である。
図に示す発振回路は半導体装置の半導体チップに形成される。発振回路は、例えばコンデンサである容量素子Ｃ１、インバータ１，２，４、定電圧源３、定電流源５、定電流用バイアス発生回路６、およびトランジスタＭ１，Ｍ２を有している。

図の発振回路において、インバータ１の入力のノードをノードＮＡ、インバータ１の出力のノードをノードＮＢ、インバータ４の出力のノードをノードＮＣ、トランジスタＭ１，Ｍ２のドレインのノードをノードＮＤとする。容量素子Ｃａｄｄ１は、ノードＮＡとグランド間に生ずる寄生容量を示している。

インバータ１の入力は、容量素子Ｃ１の一端と接続されている。インバータ１は、容量素子Ｃ１の一端の電圧が閾値電圧Ｖｔｈ以上のとき、グランドの電圧ＧＮＤを出力する。インバータ１は、容量素子Ｃ１の一端の電圧が閾値電圧Ｖｔｈより小さいとき、供給されている電源の電圧ＶＤＤを出力する。

インバータ２の入力は、インバータ１の出力と接続されている。インバータ２は、インバータ１から出力される矩形波の発振信号を反転して出力する。
トランジスタＭ１は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ２は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ１，Ｍ２のゲートは、インバータ１の出力と接続されている。トランジスタＭ１のバックゲートとソースは接続され、定電圧源３に接続されている。トランジスタＭ１のドレインは、トランジスタＭ２のドレインと接続され、容量素子Ｃ１の他端に接続されている。トランジスタＭ２のソースは、グランドに接続されている。

トランジスタＭ１，Ｍ２は、インバータ１から出力される電圧に応じて、容量素子Ｃ１の他端を定電圧源３またはグランドの一方に接続する。インバータ１から出力される電圧が電圧ＧＮＤ（Ｌ状態）のとき、トランジスタＭ１はオンし、容量素子Ｃ１の他端は定電圧源３に接続される。インバータ１から出力される電圧が電圧ＶＤＤ（Ｈ状態）のとき、トランジスタＭ２はオンし、容量素子Ｃ１の他端はグランドに接続される。

定電圧源３は、供給されている電源電圧および温度の変動の影響を受けることなく、一定の電圧ＶＢＧＲを出力する。これによって、容量素子Ｃ１の他端は、容量素子Ｃ１の他端が定電圧源３に接続されると、電源電圧および温度の影響を受けない一定の電圧ＶＢＧＲが供給される。

インバータ４の入力は、インバータ１の出力と接続されている。インバータ４の出力は、定電流源５と接続されている。インバータ４は、インバータ１の出力を反転して、定電流源５に出力する。

定電流源５は、供給されている電源電圧および温度の変動によって影響を受けない一定の電流を、インバータ４を介した、インバータ１から出力される電圧に応じて、容量素子Ｃ１の一端に流入しまたは容量素子Ｃ１の一端から流出する。定電流源５は、インバータ１から出力される電圧が電圧ＶＤＤのとき、容量素子Ｃ１に一定の電流を流入する。インバータ１から出力される電圧が電圧ＧＮＤのとき、容量素子Ｃ１から一定の電流を流出する。

定電流源５は、トランジスタＭ３，Ｍ４および電流源５ａ，５ｂを有している。トランジスタＭ３は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ４は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ３，Ｍ４のゲートは、インバータ４の出力と接続されている。トランジスタＭ３のドレインは、トランジスタＭ４のドレインと接続され、容量素子Ｃ１の一端と接続されている。

電流源５ａは、電源電圧とトランジスタＭ３のソースの間に接続されている。電流源５ａは、定電流用バイアス発生回路６のバイアス制御によって、電源電圧および温度の変動によって影響を受けない一定の電流Ｉｐを、トランジスタＭ３を介し容量素子Ｃ１の一端に流入する。電流源５ｂは、グランドとトランジスタＭ４のソースの間に接続されている。電流源５ｂは、定電流用バイアス発生回路６のバイアス制御によって、電源電圧および温度の変動によって影響を受けない一定の電流Ｉｎを、トランジスタＭ４を介し容量素子Ｃ１の一端から流出する。

インバータ１から電圧ＶＤＤ（Ｈ状態）が出力されたとき、インバータ４からは電圧ＧＮＤ（Ｌ状態）が出力される。これによって、定電流源５のトランジスタＭ３がオンし、容量素子Ｃ１の一端に一定の電流Ｉｐが流入する。インバータ１からＬ状態が出力されたとき、インバータ４からはＨ状態が出力される。これによって、定電流源５のトランジスタＭ４がオンし、容量素子Ｃ１の一端から一定の電流Ｉｎが流出する。

なお、ノードＮＡとグランド間に生ずる寄生容量を示す容量素子Ｃａｄｄ１にも電流Ｉｐが流入する。また、容量素子Ｃａｄｄ１から電流Ｉｎが流出する。
定電流用バイアス発生回路６は、電流源５ａ，５ｂが電源電圧および温度の影響を受けずに一定の電流を出力するように、電流源５ａ，５ｂをバイアス制御する。

以下、図１の発振回路の動作をタイミングチャートを用いて説明する。
図２は、図１の発振回路の動作を示したタイミングチャートである。
図２には、図１の発振回路のノードＮＡ，ＮＢ，ＮＣ，ＮＤの電圧の変化が示してある。ノードＮＡの電圧は、インバータ１の閾値電圧Ｖｔｈを中心に振れる。ノードＮＢ，ＮＣの電圧は、電圧ＧＮＤから電源の電圧ＶＤＤの間で振れる。ノードＮＤの電圧は、電圧ＧＮＤから定電圧源３より出力される電圧ＶＢＧＲの間で振れる。

図に示すように、ノードＮＡの電圧は、電流Ｉｎによる容量素子Ｃ１の電荷の流出によって、一定の傾きで降下する。ノードＮＡの電圧がインバータ１の閾値電圧Ｖｔｈより小さくなると、インバータ１は電圧ＶＤＤを出力する。よって、ノードＮＢの電圧は、図に示すように、電圧ＶＤＤとなる。

ノードＮＢの電圧が電圧ＶＤＤになると、トランジスタＭ２がオンし、ノードＮＤの電圧は電圧ＧＮＤとなる。ノードＮＡの電圧は、容量素子Ｃ１のカップリングにより、閾値電圧Ｖｔｈから電圧ＶＩＬまで急激に降下する。

また、ノードＮＢの電圧が電圧ＶＤＤになると、ノードＮＣの電圧は、インバータ４より電圧ＧＮＤとなる。定電流源５のトランジスタＭ３は、ゲートに電圧ＧＮＤが入力され、オンする。よって、容量素子Ｃ１の一端には、電流源５ａの電流Ｉｐが流入され、ノードＮＡの電圧は、図に示すように一定の傾きで上昇する。

ノードＮＡの電圧が閾値電圧Ｖｔｈ以上になると、インバータ１は電圧ＧＮＤを出力する。よって、ノードＮＢの電圧は、図に示すように、電圧ＧＮＤとなる。
ノードＮＢの電圧が電圧ＧＮＤになると、トランジスタＭ１がオンし、ノードＮＤの電圧は電圧ＶＢＧＲとなる。ノードＮＡの電圧は、容量素子Ｃ１のカップリングにより、閾値電圧Ｖｔｈから電圧ＶＩＨまで急激に上昇する。

また、ノードＮＢの電圧が電圧ＧＮＤになると、ノードＮＣの電圧は、インバータ４より電圧ＶＤＤとなる。定電流源５のトランジスタＭ４は、ゲートに電圧ＶＤＤが入力され、オンする。よって、容量素子Ｃ１の一端からは、電流源５ｂによって電流Ｉｎが流出され、ノードＮＡの電圧は、図に示すように一定の傾きで降下する。

以上より、容量素子Ｃ１の他端の接続が、グランドから定電圧源３に切り替わると、容量素子Ｃ１の一端の電圧は、カップリングによりＶＩＨに上昇する。そして、容量素子Ｃ１の一端からは、電流源５ｂによって一定の電流Ｉｎが流出する。容量素子Ｃ１の一端の電圧は、一定の電流Ｉｎの流出により一定の傾きで降下する。容量素子Ｃ１の一端の電圧がインバータ１の閾値電圧Ｖｔｈより小さくなると、インバータ１の出力は電圧ＶＤＤとなり、トランジスタＭ２，Ｍ３がオンする。よって、容量素子Ｃ１の他端の接続は、定電圧源３からグランドに切り替わり、容量素子Ｃ１の一端の電圧は、カップリングによりＶＩＬに降下する。そして、容量素子Ｃ１の一端には、電流源５ａによる一定の電流Ｉｐが流入する。容量素子Ｃ１の一端の電圧は、一定の電流Ｉｐの流入により一定の傾きで上昇する。容量素子Ｃ１の一端の電圧がインバータ１の閾値電圧Ｖｔｈより大きくなると、インバータ１の出力は電圧ＧＮＤとなり、トランジスタＭ１，Ｍ４がオンする。よって、容量素子Ｃ１の他端の接続は、グランドから定電圧源３に切り替わり、容量素子Ｃ１の一端の電圧は、カップリングによりＶＩＨに上昇する。そして、容量素子Ｃ１の一端からは、電流源５ｂによって一定の電流Ｉｎが流出する。発振回路は、以上の動作を繰り返して発振動作を行う。

このように、容量素子Ｃ１の一端の電圧は、閾値電圧Ｖｔｈを中心に、電源電圧および温度に影響されない一定の電圧（ＶＩＨ−Ｖｔｈ、Ｖｔｈ−ＶＩＬ）で振れる。そして、容量素子Ｃ１の一端は、電源電圧および温度に影響されない一定の電流Ｉｐ，Ｉｎが流入、流出されることによって、一定の時間の充放電が行われる。従って、容量素子Ｃ１の一端の電圧は、電源電圧および温度に影響されずに一定の周期で電圧が変化する。

また、容量素子Ｃ１の一端の電圧は、閾値電圧Ｖｔｈを中心に、電源電圧および温度に影響されない一定の電圧で振れることにより、インバータ１の閾値電圧Ｖｔｈが変動しても、常に一定の振幅で振れる。そして、容量素子Ｃ１の一端は、電源電圧および温度に影響されない一定の電流Ｉｐ，Ｉｎの流入、流出により、一定の時間の充放電が行われる。従って、容量素子Ｃ１の一端の電圧は、インバータ１の閾値電圧Ｖｔｈにばらつきがあっても、また、インバータ１の閾値電圧Ｖｔｈが変動しても、一定の周期で電圧が変化する。

次に、図１の発振回路の発振周期を、図２を参照しながら求める。容量素子Ｃ１の一端が電流Ｉｐによって充電される期間を期間Ｔ１、電流Ｉｎによって放電される期間を期間Ｔ２とする。まず、期間Ｔ１を求める。

図２に示すように、期間Ｔ１の開始時点では、ノードＮＡの電圧は、容量素子Ｃ１によるノードＮＤの電圧ＧＮＤのカップリングにより、閾値電圧Ｖｔｈから電圧ＶＩＬまで降下する。電圧ＶＩＬは次式により表される。

ただし、Ｖｔｈはインバータ１の閾値電圧、Ｃ１は容量素子Ｃ１の容量値、Ｃａｄｄは容量素子Ｃａｄｄ１の容量値、ＶＢＧＲは定電圧源３から出力される電圧値を示す。
電圧ＶＩＬまで下がったノードＮＡの電圧は、容量素子Ｃ１の一端に電流Ｉｐが充電されることによって上昇する。ノードＮＡの電圧が閾値電圧Ｖｔｈになったとき、期間Ｔ１は終わりとなる。容量素子Ｃ１，Ｃａｄｄ１には、期間Ｔ１の間、電流Ｉｐによって電荷が充電され、電圧がＶｔｈ−ＶＩＬに上昇する。よって、容量素子Ｃ１，Ｃａｄｄ１に蓄えられる電荷Ｑは、次の式（４）で示される。

ただし、Ｉｐは電流源５ａから出力される電流値を示す。
式（４）を式（３）に代入すると、次の式（５）に示すように期間Ｔ１が求まる。

次に、期間Ｔ２を求める。図２に示すように、期間Ｔ２の開始時点では、ノードＮＡの電圧は、容量素子Ｃ１によるノードＮＤの電圧ＶＢＧＲのカップリングにより、閾値電圧Ｖｔｈから電圧ＶＩＨまで上昇する。電圧ＶＩＨは次式により表される。

なお、式（３）、（６）より、ノードＮＡの電圧は、閾値電圧Ｖｔｈが変動しても、一定の振幅で振れることがわかる。
電圧ＶＩＨまで上昇したノードＮＡの電圧は、容量素子Ｃ１の一端から電流Ｉｎが放電されることによって降下する。ノードＮＡの電圧が閾値電圧Ｖｔｈになったとき、期間Ｔ２は終わりとなる。容量素子Ｃ１，Ｃａｄｄ１には、期間Ｔ２の間、電流Ｉｎによって電荷が放電され、電圧がＶＩＨ−Ｖｔｈ降下する。よって、容量素子Ｃ１，Ｃａｄｄ１に蓄えられる電荷は、次の式（７）で示される。

ただし、Ｉｎは電流源５ｂから出力される電流値を示す。
式（７）を式（６）に代入すると、次の式（８）に示すように期間Ｔ２が求まる。

発振回路の発振周期Ｔ３は、Ｔ３＝Ｔ１＋Ｔ２で求まる。従って、式（５）と式（８）を加算すると、発振周期Ｔ３は次の式（９）に示すように求まる。

式（９）に示すように、図１の発振回路の発振周波数（周期）は、容量素子Ｃ１の容量値、定電圧源３の一定の電圧ＶＢＧＲ、および定電流源５の一定の電流Ｉｐ，Ｉｎによってのみ決まり、寄生容量およびインバータ１の閾値電圧Ｖｔｈの影響を受けないことがわかる。電圧ＶＢＧＲ、電流Ｉｐ，Ｉｎは、電源電圧および温度の変動による影響を受けないので、電源電圧と温度に対して一定の周波数で発振することがわかる。なお、容量素子（コンデンサ）の容量値は、一般的に温度に対して一定である。

次に、定電圧源３と定電流用バイアス発生回路６について説明する。
まず、定電流用バイアス発生回路６について説明する。
図３は、定電流用バイアス発生回路の回路図である。

図に示すように定電流用バイアス発生回路６は、トランジスタＭ１１〜Ｍ２７、トランジスタＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ３を有している。
トランジスタＭ１１，Ｍ１２は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ１１，Ｍ１２のソースは、電源に接続されている。トランジスタＭ１１，Ｍ１２のゲートは互いに接続され、トランジスタＭ１２のドレインに接続されている。トランジスタＭ１１のドレインは、トランジスタＭ１３のドレインと接続されている。トランジスタＭ１２のドレインは、トランジスタＭ１４のドレインと接続されている。

トランジスタＭ１３，Ｍ１４は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ１３，Ｍ１４のゲートは互いに接続され、トランジスタＭ１３のドレインと接続されている。トランジスタＭ１３のソースは、トランジスタＱ１のエミッタと接続されている。トランジスタＭ１４のソースは、抵抗Ｒ１を介してトランジスタＱ２のエミッタと接続されている。

トランジスタＱ１，Ｑ２は、ＰＮＰのバイポーラトランジスタである。トランジスタＱ１，Ｑ２のベースは互いに接続され、グランドに接続されている。トランジスタＱ１，Ｑ２のコレクタはグランドに接続されている。

トランジスタＭ１１〜Ｍ１４、トランジスタＱ１，Ｑ２および抵抗Ｒ１は、バイアス電流を発生するバイアス電流発生回路を構成している。バイアス電流発生回路によって、トランジスタＭ１３，Ｍ１４には、電流Ｉ１が流れる。

トランジスタＭ１５は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ１６は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ１５のソースは、電源に接続されている。トランジスタＭ１５のゲートは、トランジスタＭ１２のドレインと接続されている。トランジスタＭ１５のドレインは、トランジスタＭ１６のゲートおよびドレインと接続されている。トランジスタＭ１６のソースはグランドに接続されている。

トランジスタＭ１５，Ｍ１６は、カレントミラーであり、後述するオペアンプでバイアス電流を発生させるための回路である。トランジスタＭ１６には、トランジスタＭ１３，Ｍ１４に流れる電流Ｉ１と同じ電流Ｉ１が流れる。

トランジスタＭ１７は、ＰチャネルのＭＯＳトランジスタである。トランジスタＱ３は、ＰＮＰのバイポーラトランジスタである。トランジスタＭ１７のソースは電源に接続されている。トランジスタＭ１７のゲートは、トランジスタＭ１２のドレインと接続されている。トランジスタＭ１７のドレインは、抵抗Ｒ２を介してトランジスタＱ３のエミッタに接続されている。トランジスタＱ３のベースとコレクタはグランドに接続されている。

トランジスタＭ１７、抵抗Ｒ２、およびトランジスタＱ３は、バイアス電流発生回路の電流Ｉ１によって発生する電圧の温度依存性を決める回路である。トランジスタＭ１７のドレインには、電圧ＶＲＥＦＰが発生する。電圧ＶＲＥＦＰは、抵抗Ｒ１，Ｒ２の抵抗値を適当に決めることによって、温度依存性が決められる。

トランジスタＭ１８，Ｍ１９は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ１８，Ｍ１９のソースは電源に接続されている。トランジスタＭ１８，Ｍ１９のゲートは互いに接続され、トランジスタＭ１９のドレインに接続されている。トランジスタＭ１８のドレインは、トランジスタＭ２０のドレインと接続されている。トランジスタＭ１９のドレインは、トランジスタＭ２１のドレインと接続されている。

トランジスタＭ２０，Ｍ２１は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ２０のゲートは、トランジスタＭ１７のドレインと接続されている。トランジスタＭ２１のゲートは、トランジスタＭ２３のドレインと接続されている。トランジスタＭ２０，Ｍ２１のソースは互いに接続され、トランジスタＭ２２のドレインに接続されている。

トランジスタＭ２２は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ２２のゲートは、トランジスタＭ１６のゲートおよびドレインと接続されている。トランジスタＭ２２のソースはグランドに接続されている。

トランジスタＭ２３は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ２３のソースは、電源に接続されている。トランジスタＭ２３のゲートは、トランジスタＭ１８のドレインと接続されている。トランジスタＭ２３のドレインは、トランジスタＭ２１のゲートと接続され、さらに、抵抗Ｒ３を介してグランドに接続されている。

トランジスタＭ１８〜Ｍ２３および抵抗Ｒ３は、オペアンプを構成している。トランジスタＭ２０のゲートを正相入力端子、トランジスタＭ２１のゲートを逆相入力端子、トランジスタＭ２３のドレインを出力とすると、オペアンプはボルテージフォロワを構成している。そして、上述した電圧ＶＲＥＦＰの温度依存性を抵抗Ｒ３の温度依存性と同じにすることにより、トランジスタＭ２３には、電源電圧と温度に依存しない一定の電流Ｉ２が流れる。なお、トランジスタＭ２２は、前述したミラー回路によって電流Ｉ１が流れる。よって、トランジスタＭ２０には、電流Ｉ１の１／２の電流Ｉ１／２が流れる。

トランジスタＭ２４，Ｍ２５は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ２６，Ｍ２７は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ２４のソースは電源に接続されている。トランジスタＭ２４のゲートは、トランジスタＭ１８のドレインと接続されている。トランジスタＭ２５のソースは電源に接続されている。トランジスタＭ２５のゲートは、トランジスタＭ１８のドレインと接続されている。トランジスタＭ２６のゲートとドレインは接続され、トランジスタＭ２４のドレインと接続されている。トランジスタＭ２６のソースはグランドに接続されている。トランジスタＭ２７のゲートはトランジスタＭ２４のドレインと接続されている。トランジスタＭ２７のソースは、グランドに接続されている。

トランジスタＭ２５は、図１の電流源５ａに対応し、電流Ｉｐが流れる。トランジスタＭ２７は、図１の電流源５ｂに対応し、電流Ｉｎが流れる。トランジスタＭ２４，Ｍ２６はカレントミラーを構成している。従って、電源電圧と温度に依存しない一定の電流Ｉ２が電流Ｉｐ，ＩｎとしてトランジスタＭ２５，Ｍ２７を流れる。

次に、図３の電流Ｉ２（電流Ｉｐ，Ｉｎ）を求める。
図３の電流Ｉ１は、次の式（１０）で示される。

ただし、ｋはボルツマン定数（１．３８×１０^-23Ｊ／Ｋ）、ｑは電荷素量（１．６０２×１０^-19Ｃ）、Ｔは絶対温度、αは抵抗値の温度係数、ｍはトランジスタＱ２のトランジスタＱ１に対する面積比、Ｒ１は抵抗Ｒ１の抵抗値である。

電圧ＶＲＥＦＰは、抵抗Ｒ２に流れる電流が電流Ｉ１より、次の式（１１）のようになる。

ただし、Ｒ２は抵抗Ｒ２の抵抗値、Ｉ１は電流Ｉ１の電流値、ＶＢＥはトランジスタＱ３のダイオード電圧である。
抵抗Ｒ１，Ｒ２を同じ種類の抵抗で作成した場合、抵抗値の温度係数αは、キャンセルされる。抵抗Ｒ１，Ｒ２の抵抗値から温度係数α分を取り出して表現すると、α・Ｒ２／α・Ｒ１となり、温度係数αがキャンセルされる。

電圧ＶＲＥＦＭは、オペアンプのボルテージフォロワにより電圧ＶＲＥＦＰをバッファした電圧であるので、ＶＲＥＦＭ＝ＶＲＥＦＰとなる。よって、抵抗Ｒ３に流れる電流Ｉ２は、次の式（１２）のように示される。

式（１２）の括弧内の第１項は、絶対温度Ｔにより、温度に対して正の係数を持っている。第２項は、トランジスタＱ３のダイオード電圧であり、温度に対して負の係数を持っている。よって、括弧内の温度係数は、抵抗Ｒ２または抵抗Ｒ１の抵抗値によって自由に変えることができる。

式（１２）において、括弧内全体の温度係数が、括弧に乗算されている分数の分母にある温度係数αと同じ値になるように抵抗Ｒ２または抵抗Ｒ１の温度係数を選べば、電流Ｉ２の温度依存をなくすことができる。また、式（１２）には、電源電圧の項がないので、電流Ｉ２は、電源電圧に依存しない。

電流Ｉ２は、カレントミラーによって電流Ｉｐ，Ｉｎとして出力される。従って、電流Ｉｐ，Ｉｎは、電源電圧および温度に依存せず一定に流れる。
次に、定電圧源３について説明する。定電圧源３には、バンドギャップリファレンス回路を用いることができる。バンドギャップリファレンス回路を用いれば、電源電圧と温度に対して一定の電圧を容易に得ることができる。

図４は、定電圧源の回路図である。
図に示すように定電圧源３は、トランジスタＭ３１〜Ｍ３５、トランジスタＱ１１〜Ｑ１３、および抵抗Ｒ１１，Ｒ１２を有している。

トランジスタＭ３１，Ｍ３２は、ＰチャネルのＭＯＳトランジスタである。トランジスタＭ３１，Ｍ３２のソースは、電源に接続されている。トランジスタＭ３１，Ｍ３２のゲートは互いに接続され、トランジスタＭ３２のドレインに接続されている。トランジスタＭ３１のドレインは、トランジスタＭ３３のドレインと接続されている。トランジスタＭ３２のドレインは、トランジスタＭ３４のドレインと接続されている。

トランジスタＭ３３，Ｍ３４は、ＮチャネルのＭＯＳトランジスタである。トランジスタＭ３３，Ｍ３４のゲートは互いに接続され、トランジスタＭ３３のドレインと接続されている。トランジスタＭ３３のソースは、トランジスタＱ１１のエミッタと接続されている。トランジスタＭ３４のソースは、抵抗Ｒ１１を介してトランジスタＱ１２のエミッタと接続されている。

トランジスタＱ１１，Ｑ１２は、ＰＮＰのバイポーラトランジスタである。トランジスタＱ１１，Ｑ１２のベースは互いに接続され、グランドに接続されている。トランジスタＱ１１，Ｑ１２のコレクタはグランドに接続されている。

トランジスタＭ３５は、ＰチャネルのＭＯＳトランジスタである。トランジスタＱ１３は、ＰＮＰのバイポーラトランジスタである。トランジスタＭ３５のソースは電源に接続されている。トランジスタＭ３５のゲートは、トランジスタＭ３２のドレインと接続されている。トランジスタＭ３５のドレインは、抵抗Ｒ１２を介してトランジスタＱ１３のエミッタと接続されている。トランジスタＱ１３のベースとコレクタはグランドに接続されている。

トランジスタＭ３１〜Ｍ３５、トランジスタＱ１１〜Ｑ１３、および抵抗Ｒ１１，Ｒ１２は、バンドギャップリファレンス回路を構成している。図４のトランジスタＭ３１〜Ｍ３４、抵抗Ｒ１１、およびトランジスタＱ１１，Ｑ１２は、図３に示したトランジスタＭ１１〜Ｍ１４、抵抗Ｒ１、およびトランジスタＱ１，Ｑ２に対応している。また、図４のトランジスタＭ３５、抵抗Ｒ１２、およびトランジスタＱ１３は、図３のトランジスタＭ１７、抵抗Ｒ２、およびトランジスタＱ３に対応している。

図３と同様に、トランジスタＭ３３，Ｍ３４には、電流Ｉ１１が流れる。トランジスタＭ３５、抵抗Ｒ１２、およびトランジスタＱ１３は、電流Ｉ１１によって発生する電圧ＶＢＧＲの温度依存性を決める回路である。電圧ＶＲＥＦＰは、抵抗Ｒ１１，Ｒ１２の抵抗値を適当に決めることによって、電源電圧および温度に依存しない一定の電圧となる。

このように、容量素子Ｃ１の一端を、電源電圧および温度の影響を受けない定電圧源３によりインバータ１の閾値電圧を中心に一定の振幅の電圧で振れるようにし、電源電圧および温度の影響を受けない定電流源５により一定の電流を流入、流出して、一定の時間で充放電するようにした。

よって、容量素子Ｃ１の電源電圧および温度の影響を受けない一定の振幅の電圧からの一定の充放電により、発振周期は、電源電圧および温度の影響を受けずに一定となる。また、容量素子Ｃ１の一端の電圧は、インバータ１の閾値電圧を中心に一定の振幅で振れることにより、インバータ１の閾値電圧にばらつき、変動があっても、発振周期は一定となる。

本発明の発振回路の回路図である。 図１の発振回路の動作を示したタイミングチャートである。 定電流用バイアス発生回路の回路図である。 定電圧源の回路図である。 微分回路により構成された従来の発振回路の回路図である。 図５の発振回路の動作を示したタイミングチャートである。

符号の説明

１，２，４ インバータ
３ 定電圧源
５ 定電流源
５ａ，５ｂ 電流源
６ 定電流用バイアス発生回路
Ｃ１，Ｃａｄｄ１ 容量素子
Ｍ１〜Ｍ４ トランジスタ

Claims (7)

1. 容量素子の充放電を利用して発振する発振回路において、
   前記容量素子の一端の電圧を反転して出力するインバータと、
   電源電圧および温度の影響を受けずに一定の電圧を出力する定電圧源と、
   前記インバータから出力される電圧に応じて、前記容量素子の他端を前記定電圧源またはグランドの一方に接続するスイッチ回路と、
   前記電源電圧および前記温度の影響を受けない一定の電流を、前記インバータから出力される電圧に応じて前記容量素子の一端に流入しまたは前記容量素子の一端から流出する定電流源と、
   を有することを特徴とする発振回路。
2. 前記定電流源は、前記容量素子の他端が前記定電圧源に接続されたとき、前記電流を前記容量素子から流出し、前記容量素子の他端が前記グランドに接続されたとき、前記電流を前記容量素子に流入することを特徴とする請求項１記載の発振回路。
3. 抵抗の温度依存性と同じ温度依存性を有する温度依存電圧を生成し、前記温度依存電圧を前記抵抗に印加して前記一定の電流を生成することによってバイアス電圧を生成するバイアス発生回路を有し、
   前記バイアス発生回路は、前記バイアス電圧に基づいて前記定電流源に含まれる電流源を制御し、前記一定の電流を生成することを特徴とする請求項１記載の発振回路。
4. 前記定電圧源は、バンドギャップリファレンス回路によって構成されることを特徴とする請求項１記載の発振回路。
5. 前記スイッチ回路は、
   ソースに前記定電圧源が接続されたＰチャネルトランジスタと、
   ソースに前記グランドが接続され、ドレインに前記Ｐチャネルトランジスタのドレインと前記容量素子の他端とが接続され、ゲートに前記Ｐチャネルトランジスタのゲートが接続され前記インバータから出力される電圧が入力されるＮチャネルトランジスタと、
   を有することを特徴とする請求項１記載の発振回路。
6. 前記定電流源は、
   ソースに前記電流を流入する電流源が接続されたＰチャネルトランジスタと、
   ソースに前記電流を流出する電流源が接続され、ドレインに前記Ｐチャネルトランジスタのドレインと前記容量素子の一端とが接続され、ゲートに前記Ｐチャネルトランジスタのゲートが接続され前記インバータから出力される電圧が入力されるＮチャネルトランジスタと、
   を有することを特徴とする請求項１記載の発振回路。
7. 容量素子の充放電を利用して発振する発振回路を有する半導体装置において、
   前記容量素子の一端の電圧を反転して出力するインバータと、
   電源電圧および温度の影響を受けずに一定の電圧を出力する定電圧源と、
   前記インバータから出力される電圧に応じて、前記容量素子の他端を前記定電圧源またはグランドの一方に接続するスイッチ回路と、
   前記電源電圧および前記温度の影響を受けない一定の電流を、前記インバータから出力される電圧に応じて前記容量素子の一端に流入しまたは前記容量素子の一端から流出する定電流源と、
   を有することを特徴とする半導体装置。

Images