JP2009516470A - タイマ回路および方法 - Google Patents

タイマ回路および方法 Download PDF

Info

Publication number
JP2009516470A
JP2009516470A JP2008541169A JP2008541169A JP2009516470A JP 2009516470 A JP2009516470 A JP 2009516470A JP 2008541169 A JP2008541169 A JP 2008541169A JP 2008541169 A JP2008541169 A JP 2008541169A JP 2009516470 A JP2009516470 A JP 2009516470A
Authority
JP
Japan
Prior art keywords
node
transistor
voltage
current
type diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008541169A
Other languages
English (en)
Inventor
ブロコー，ポール・エイ
リー，ユジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JP2009516470A publication Critical patent/JP2009516470A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/355—Monostable circuits

Abstract

タイミング回路は、任意の電圧を抵抗（Ｒ１）の両端間に加え、その結果として生じる電流を、キャパシタンス（Ｃ１）を端点電圧に充電および／または放電する充電電流を生成するために使用することによって動作する。抵抗の端点電圧の一方に比例する閾値をキャパシタンスの電圧が横切るまで、キャパシタンスの端点電圧が抵抗の端点電圧を追跡するようなやり方でキャパシタンス（Ｃ１）が充電および／または放電されるように、追加の回路は構成される。したがって、抵抗器の電圧は、供給電圧または温度に関係して変化してもよく、または抵抗値自体がタイミング関係に重大な影響を及ぼすことはなく変化することがある。任意の電圧は、好ましくは、抵抗（Ｒ１）と直列に接続された一対のダイオード接続トランジスタ（ＭＰ１、ＭＮ１）で供給され、その結果、そのダイオード接続トランジスタの一方と同じ電流密度で動作される単一のトランジスタが閾値電圧を確定し、かつコンデンサ電圧がこの閾値に達したときを検出するようになる。
【選択図】図２

Description

この発明は、タイミング回路の分野に関し、特に、抵抗器コンデンサ（ＲＣ）時定数に関連した時間間隔および／または発振を生成するタイミング回路および方法に関する。
遅延回路および発振器のようなタイミング関連機能を行なう数多くの回路が存在している。多くのそのような回路は、抵抗器／コンデンサ（ＲＣ）回路網を使用して、抵抗とコンデンサの値で決定される速度でランプ上昇またはランプ下降する電圧を生成する。ランピング電圧は閾値電圧と比較され、閾値が超えられたとき、指定された動作が行なわれる。
１つの可能なタイミング回路が図１に示されている。電圧基準回路１０および１２は、「ロー」（ＶＬＯＷ）および「ハイ」（ＶＨＩＧＨ）の基準電圧をそれぞれ供給し、これらの基準電圧は、それぞれの差動比較器１４および１６に供給される。コンデンサＣ１は、ノード１８と接地の間に接続されている。ノード１８は、また、比較器１４および１６の他方の入力に接続されている。比較器１４の出力は、インバータ２２をドライブする。２つの論理ゲート２４および２６はフリップフロップを形成し、このフリップフロップは、インバータおよび比較器１６の出力によってドライブされ、タイミング回路の出力（ＯＵＴ）を供給する。電流源２８は、ゲート２４の出力によって動作させられるスイッチ３０を介してノード１８に電流Ｉ１を供給し、第２の電流源３２はノード１８に電流Ｉ２を供給する。
動作中に、電流Ｉ２によって、Ｃ１の電圧は、ＶＬＯＷに達するまでランプ下降するようになる。この状態は比較器１４によって検出され、この比較器１４は、インバータ２２の出力をローに、およびＯＵＴをハイにドライブする。このことはフリップフロップを切り換えて、Ｉ１がＣ１に供給されるようにスイッチ３０を閉じるようにする。Ｉ１がＩ２よりも大きくされると、コンデンサ電圧ＶＣＡＰがランプ上昇し始める。ＶＣＡＰがＶＨＩＧＨに達したとき、比較器１６の出力は切り換わり、同様にフリップフロップも切り換わって、ＯＵＴをローにし、スイッチ３０をオフに切り換える。Ｃ１電圧は再びランプ下降し、このサイクルが繰り返し、それによって発振器機能を実現する。
しかし、予期できる動作のために、図１に示されたタイミング回路は、変化する供給電圧および温度条件の下で理想的には依然として一定のままであり全て互いに関連して設定される一定電流および基準電圧を供給することだけでなく、差動比較器を使用することも必要とする。これによって、結果として許容できないほど高価で複雑な回路になることがある。
先に指摘された問題に対処し、正確な基準電圧または一定電流を必要とせずに、正確なタイミング間隔が生成されるようにすることができるＲＣタイミング回路および方法が提供される。
本タイミング回路は、抵抗が第１および第２の端点電圧を有するようにこの抵抗の両端間に任意の電圧を加え、さらに、結果として生じた電流を、キャパシタンスを端点電圧に充電および／または放電する充電電流を生成するために使用することによって、動作される。このタイミング回路は、さらに、キャパシタンスの両端間の電圧が抵抗の第１および第２の端点電圧のうちの一方の電圧に比例する閾値電圧を横切るまで、キャパシタンスの端点電圧が抵抗の端点電圧の一方を追跡するようなやり方で、キャパシタンスが充電および／または放電されるように構成された回路を含む。キャパシタンスの端点電圧は、抵抗の端点電圧の一方を追跡するので、抵抗の両端間の電圧は、供給電圧または温度に関係して変化することがあり、または抵抗値自体が回路のタイミング関係に重大な影響を及ぼすことなく変化することがある。
ダイオード接続トランジスタの一方と同じ電流または電流密度で動作される単一のトランジスタが、閾値電圧を確定し、かつキャパシタンスの両端間の電圧が閾値に達したときを検出するように使用され得るようになるように、好ましくは抵抗と直列に接続された反対極性の一対のダイオード接続トランジスタを使用して、任意の電圧が供給される。本発明は、発振器およびプログラム可能遅延タイマを含んだ様々な型のタイミング回路を実現するために使用されてもよい。
本発明のさらなる特徴および有利点は、添付の図面と共に解釈される以下の詳細な説明から当業者には明らかになるであろう。
本発明は、タイミング機能を実現するために使用されてもよい回路および方法に関する。本発明の原理を例示する回路が図２に示されている。この回路は、第１の供給電圧（ＶＩＮ）および第２の供給電圧（接地（ＧＮＤ）として表示されているが、他のゼロでない電位が同様に使用されるかもしれない）を有し、第１の供給電圧は第２のものに対して正である。本発明は、抵抗の両端間に電圧が加えられることを必要とする。このことは、好ましくは、ｐ型ダイオード接続トランジスタ（ＭＰ１）と、ｎ型ダイオード接続トランジスタ（ＭＮ１）と、抵抗値Ｒ１を有する抵抗１００とをＶＩＮとＧＮＤの間に直列に接続することによって達成される。Ｒ１の両端間の結果として生じる電圧は、端点電圧ＶｈｉｇｈおよびＶｌｏｗを有し、これが、ＭＰ１、Ｒ１、およびＭＮ１を流れる電流ＩＲ１を生成する。
キャパシタンス値Ｃ１を有するキャパシタンス１０２が、ノード１０４と供給電圧の一方−一般にＧＮＤ−との間に接続されている。この回路は、ＩＲ１に関係して変化する充電電流でキャパシタンスが端点電圧に充電および／または放電されるように、ＩＲ１をキャパシタンスに結合するための手段を含む。図２において、これは、ＭＰ１と、正の充電電流ＩｐｏｓをＣ１に（以下で述べられるスイッチ１０５を介して）供給するＰＭＯＳＦＥＴＭＰ２とから作られた第１のカレントミラー、およびＭＮ１と、負の充電電流ＩｎｅｇをＣ１に供給するＮＭＯＳＦＥＴＭＮ２とから作られた第２のカレントミラーを用いて達成される。
ダイオード接続トランジスタＭＰ１およびＭＮ１は、それぞれの電流密度、すなわち単位幅当たりの電流を有する。タイミング回路は、好ましくは、ノード１０４の電圧がＲ１の第１および第２の端点電圧の一方の電圧に比例する閾値電圧を横切るまで、Ｃ１の端点電圧がＲ１の第１と第２の端点電圧の一方を追跡するようなやり方で、Ｃ１が充電および／または放電されるように構成された回路を含む。この回路は、好ましくは、制御入力がノード１０４のＣ１の電圧（「Ｃ１電圧」）に結合されたトランジスタを備え、このトランジスタは、ｐ型およびｎ型ダイオード接続トランジスタの一方と同じ電流密度にバイアスされている。そのように構成されたとき、このトランジスタは、Ｒ１の端点電圧の一方に等しい閾値電圧を確定し、かつＣ１電圧がこの閾値電圧を横切るときを検出する。
例えば、図２において、ＮＭＯＳＦＥＴＭＮ３は、ゲートがノード１０４に接続され、ドレイン−ソース回路がノード１０６とＧＮＤの間に接続されている。ＰＭＯＳＦＥＴＭＰ３は、ＭＰ１と共にカレントミラーを形成するように接続され、ＭＮ３にバイアス電流を供給している。ノード１０６に鏡映される電流が、ＭＮ３がダイオード接続トランジスタＭＮ１と同じ電流密度で動作するようにスケーリングされるように、このタイミング回路は構成されている。これによって、結果として、ＭＮ３は、それのゲート電圧−すなわちＣ１電圧−がＲ１の端点電圧Ｖｌｏｗにほぼ等しい閾値電圧を横切るとき電流飽和になり、それによって、ノード１０６の電圧を切り換えるようになる。このようにして、ＭＮ３は、閾値電圧（Ｖｌｏｗ）を確定し、かつＣ１電圧がＶｌｏｗを超えるときを−ノード１０６の電圧を切り換えることによって−検出する。
同様に、ＰＭＯＳＦＥＴＭＰ４は、ゲートがノード１０４に接続され、ドレイン−ソース回路がノード１０８とＶＩＮの間に接続されている。ＮＭＯＳＦＥＴＭＮ４は、ＭＮ１と共にカレントミラーを形成するように接続され、ＭＰ４にバイアス電流を供給している。ノード１０８に鏡映される電流が、ＭＰ４がＭＰ１と同じ電流密度で動作するようにスケーリングされるように、このタイミング回路は構成されている。これによって、結果として、Ｃ１電圧がＲ１の端点電圧Ｖｈｉｇｈの電圧にほぼ等しい閾値電圧を横切るときノード１０８の電圧が切り換えられるようになる。したがって、ＭＰ４は、閾値電圧（Ｖｈｉｇｈ）を確定し、かつＣ１電圧がＶｈｉｇｈを超えるときをノード１０８の電圧を切り換えることによって検出する。
必要な電流スケーリングは、トランジスタを適切な大きさに作ることによって達成されてもよい。例えば、ＭＮ３とＭＮ１の電流密度を等しくするために（上で指摘されたように）、ＭＰ１とＭＰ３の大きさの比は、ＭＮ１とＭＮ３の大きさの比に等しくされるべきである。同様に、ＭＰ４とＭＰ１の電流密度を等しくするために、ＭＮ１とＭＮ４の大きさの比は、ＭＰ１とＭＰ４の大きさの比に等しくされるべきである。
図２に示された構成は、容易に発振器に作られる。ノード１０６はインバータ１１０をドライブし、インバータの出力およびノード１０８が、ここでは第１および第２のＮＡＮＤゲート（１１２、１１４）から作られたフリップフロップの入力をドライブする。スイッチ１０５は、好ましくは、ＰＭＯＳＦＥＴＭＰ５で実現され、このＰＭＯＳＦＥＴＭＰ５は、オンのとき、Ｉｐｏｓをノード１０４に伝導する。ＮＡＮＤ１１２の出力（１１６）は、スイッチ１０５を動作させ、ＮＡＮＤ１１４の出力（１１８）は発振器の出力ＯＵＴを供給する。
上で述べられたように電流がスケーリングされるとき、この回路は以下のように動作する。Ｃ１電圧が実質的に正であるとき、ＭＮ３はオンで、ノード１０６はローである。ＭＮ２電流ＩｎｅｇはＣ１をゼロ近くに充電する。Ｃ１電圧がＶｌｏｗに達するときに、ＭＮ３はオフにされ、ノード１０６はハイになって、インバータ１１０の出力をローに、出力ＯＵＴをハイに、さらにＮＡＮＤ１１２の出力（１１６）をローにドライブし、それによって、スイッチＭＰ５をオンにする。ＭＰ２電流ＩｐｏｓをＭＮ２電流Ｉｎｅｇよりも大きくスケーリングすることによって、Ｃ１電圧は上昇させられる。Ｃ１電圧がＶｌｏｗを超えたとき、ＭＮ３はオンにされ、ノード１０６は低くなるが、フリップフロップはすでにハイ状態を獲得しており、Ｃ１電圧はランプ上昇し続ける。Ｃ１電圧がＶｈｉｇｈに達したとき、ＭＰ４はオフにされ、ノード１０８は低くなって、フリップフロップの状態を反転し、回路を上で仮定された開始状態に戻し、Ｃ１電圧は低くなっている。
このようにして、ノード１０４のＣ１電圧は、Ｃ１の端点電圧がＲ１の第１および第２の端点電圧を追跡するようにＶｌｏｗとＶｈｉｇｈの間でランプし、出力ＯＵＴは、ノード１０４の電圧がＶｌｏｗとＶｈｉｇｈの間でランプするために必要とされる時間で決定される各部分を有する周期で発振する。
ノード１０４が閾値間をランプする速度はＩｐｏｓおよびＩｎｅｇに比例するので、これらの２つの半周期は、ＩｐｏｓおよびＩｎｅｇに反比例する。ＩｐｏｓおよびＩｎｅｇは、抵抗器電流ＩＲ１に比例して得られるので、また閾値の差（Ｖｈｉｇｈ−Ｖｌｏｗ）に比例しており、この差はＲ１の両端間の電圧である。これらの半周期は、それぞれ、Ｒ１に反比例しているだけでなくＲ１の両端間の電圧に比例もしているので、これらの半周期はＲ１の両端間の実際の電圧に対して一次で敏感でない。このことは、発振器の周期が、供給電圧またはＭＰ１およびＭＮ１のゲート電圧に一次で依存していないことを意味するので、Ｒ１の両端間の電圧は、供給電圧または温度に関係して変化してもよく、または抵抗値自体が変化してもよく、その結果として、回路のタイミング関係に重大な影響を及ぼすことはないが、以下で示されるように、Ｒ１値は周期および半周期の継続時間にほんとうに直接影響を及ぼす。
例として、トランジスタは、ＭＮ２の電流（ｉｎｅｇ）が名目上でＩＲ１の１／２０であるが、一方で、ＭＰ２電流（ｉｐｏｓ）が名目上でＩＲ１に等しいような大きさに作られていると想定しよう。そのとき、Ｃ１電圧がランプ下降するために必要とされる時間ｔ１は、
ｔ１＝Ｃ１＊（Ｖｈｉｇｈ−Ｖｌｏｗ）／ｉｎｅｇ
によって与えられ、ｉｎｅｇ＝（（Ｖｈｉｇｈ−Ｖｌｏｗ）／Ｒ１）／２０であるので、
ｔ１＝Ｃ１＊（Ｖｈｉｇｈ−Ｖｌｏｗ）／［（（Ｖｈｉｇｈ−Ｖｌｏｗ）／Ｒ１）／２０］＝Ｃ１＊Ｒ１＊２０。
同様に、ランプ上昇時間ｔ２は、
ｔ２＝Ｃ１＊（Ｖｈｉｇｈ−Ｖｌｏｗ）／（ｉｐｏｓ−ｉｎｅｇ）＝Ｃ１＊Ｒ１＊（１９／２０）
によって与えられる。
発振の周期Ｔ＝ｔ１＋ｔ２＝Ｃ１＊Ｒ１＊（４１９／２０）。
ＭＰ２電流ＩｐｏｓをＭＮ２電流Ｉｎｅｇよりも大きくスケーリングする代替えとして、別のスイッチ（図示されない）がＭＮ２とノード１０４の間に挿入され、スイッチ１０５が閉じられたときノード１０４からのＩｎｅｇを遮断するように構成されるかもしれない。
留意されたいことであるが、本発明に従った回路が実現されるかもしれない数多くの手段がある。図２に示された回路は、単に例示にすぎない。第１の電流に関係して変化する充電電流によってキャパシタンスが、キャパシタンスの端点電圧が抵抗器の端点電圧の一方を追跡するようなやり方で、抵抗器端点電圧に充電および／または放電されるようにキャパシタンスに結合された第１の電流を生成するために、抵抗の両端間に電圧が加えられることだけが、不可欠である。
本発明の原理を使用する発振器の他の可能な実現が図３に示されている。この回路配列は、タイミング抵抗器およびダイオード結合トランジスタの配列を除いて、図２に示されたものに似ている。発振器は、一般に、集積回路（ＩＣ）として実現される。ここで、ＮＭＯＳダイオード接続トランジスタＭＮ１は抵抗器１００の上に移動され、それによって、Ｒ１がＩＣの外部からアクセス可能にされている。この構成では、ＭＮ１は、分離されたデバイスであるべきであり、その結果、異なる電源電位が適応されてもよくなる。
ＭＰ１およびＭＮ１は依然としてＲ１と直列に接続されているので、抵抗器電流ＩＲ１は、図２の場合と同じである（等しい供給電圧を想定して）。特別の回路ブランチは、ＭＰ１と共にカレントミラーを形成するように接続されたＰＭＯＳＦＥＴＭＰ６およびダイオード接続ＮＭＯＳＦＥＴＭＮ５を含む。発振器の残りのものは、ＭＮ２およびＭＮ４がＭＮ１の代わりにＭＮ５と共にカレントミラーを形成することを除いて、前と同様である。
図２の場合のように、ノード１０６に鏡映される電流が、ＭＮ３がＭＮ１と同じ電流密度で動作するようにスケーリングされるように、かつノード１０８に鏡映された電流が、ＭＰ４がＭＰ１と同じ電流密度で動作するようにスケーリングされるように、図３の発振器は構成されている。これによって、結果として、ノード１０６の電圧は、ノード１０４の電圧が前記ＭＮ１の両端間（ゲート−ソース間）の電圧にほぼ等しい第１の閾値電圧を横切るとき切り換えられるようになり、さらに、結果として、ノード１０８の電圧は、ノード１０４の電圧がＭＰ１のゲートの電圧にほぼ等しい第２の閾値電圧を横切るとき切り換えられるようになる。この構成では、Ｒ１はＧＮＤに対して片寄っているので、ＶＩＮおよびＧＮＤに対するこれら２つの閾値電圧は、実際の抵抗器端点電圧ではない。しかし、これらの閾値の差は、Ｒ１の両端間の電圧と同じであるようにされるので、回路のタイミングは、依然として、図２で機能したように機能する。
前のように、キャパシタンスＣ１は、ノード１０４とＧＮＤの間に接続されている。この実施形態では、キャパシタンスは、随意切換え可能なキャパシタンス回路網１２０で実現され、この回路網では、望ましいコンデンサの組合せが、周波数トリミングを行なうためにノード１０４に接続される。また、単一のキャパシタンスが使用されるかもしれない。また、留意されたいことであるが、スイッチ１０５は、ここでは、ノード１０４とＭＮ２の間に位置付けされたＮＭＯＳＦＥＴＭＮ６である。この配列は、下降傾斜（ＭＮ２）電流が上昇傾斜（ＭＰ２）電流よりも大きいようにスケーリングされるとき、必要とされる。小さい方の電流を圧倒するために、大きい方の電流が、切り換えられる電流でなければならない。
図２および３に示された発振器は、簡単さと共に、精度、供給電圧独立、および一定衝撃係数を兼ね備えている。衝撃係数は、ＭＯＳ幅比の比として設計によって設定され、製造において忠実に再現されてもよい。しかし、いくつかの用途は、使用者プログラム可能な衝撃係数を必要とすることがある。そのような発振器の１つの可能な実現が図４に示されている。示された発振器は、さまざまにオンチップかオフチップであってもよいプログラム可能コンポーネント−すなわち図４のＲ１、Ｒ２およびＣ１−を用いて使用者が衝撃係数と周波数の両方を設定することができるようにする。
この回路の動作は、図３の動作と似ており、ダイオード接続ＦＥＴＭＰ１およびＭＮ１と接地参照抵抗器Ｒ１は前のように構成され、ＦＥＴＭＰ６およびＭＮ５は負レールのカレントミラーに通電し、さらにＣ１はノード１０４とＧＮＤの間に接続されている。ＭＰ３およびＭＮ３は、ノード１０６に出力を有する第１の閾値検出回路を形成し、さらに、ＭＰ４およびＭＮ４は、ノード１０８に出力を有する第２の閾値検出回路を形成する。ノード１０６に鏡映される電流が、ＭＮ３がＭＮ１と同じ電流密度で動作するようにスケーリングされるように、かつノード１０８に鏡映される電流が、ＭＰ４がＭＰ１と同じ電流密度で動作するようにスケーリングされるように、この回路は構成され、それによって、ノード１０４の電圧がＭＮ１の両端間の電圧にほぼ等しい第１の閾値電圧を横切るとき、ノード１０６の電圧が切り換わるようになり、さらに、ノード１０４の電圧がＭＰ１のゲートの電圧にほぼ等しい第２の閾値電圧を横切るとき、ノード１０８の電圧が切り換わるようになる。
ＭＮ２およびスイッチ１０５（ＭＮ６）を介してＩＲ１に対して一定の比率でＣ１に供給される充電電流は、また、前と同様である。しかし、ＩＲ１から第２（正）の充電電流を得る代わりに、ノード１３０とＧＮＤの間に接続された別個に調整可能な第２の接地参照抵抗器（Ｒ２）が使用される。この発振器は、ノード１３０の電圧をＭＮ１に接続されたＲ１端子（ノード１３４）の電圧に等しく維持するように構成された回路１３２を含み、それによって、ＩＲ２とＩＲ１の比がＲ１とＲ２の比に等しくなるように第２の電流（ＩＲ２）を生成する。ダイオード接続ＰＭＯＳＦＥＴＭＰ７は、ここではＰＭＯＳＦＥＴＭＰ８で作られた第２のスイッチ１３６を介してＩＲ２をノード１０４に鏡映するカレントミラーをＭＰ２と共に形成するように接続されている。そのように構成されたとき、スイッチ１０５が閉じられスイッチ１３６が開いているとき、キャパシタンスＣ１は放電され、ノード１０４の電圧はＲ１×Ｃ１に反比例する速度でランプ下降し、さらに、スイッチ１３６が閉じられスイッチ１０５が開いているとき、Ｃ１は充電され、ノード１０４の電圧はＲ２×Ｃ１に反比例する速度でランプ上昇する。
上で指摘されたように、ＩＲ２とＩＲ１の比は、Ｒ１とＲ２の比と同じである。これを達成するために、両方の接地参照抵抗器が同じ電圧でドライブされることが重要である。図４において、この電圧は正であるが、この回路は、適切なプロセスおよび基板参照を用いて負供給でも動作するように同様に作られるかもしれない。
図２および３で使用されたものと機能的に似ているフリップフロップ１３７は、ノード１０６および１０８の電圧を受け取り、発振器出力ＯＵＴを供給し、さらに、スイッチ１３６および１０５を動作させるために必要とされる制御信号を供給する。スイッチＦＥＴＭＮ６およびＭＰ８の共通ゲートがＯＵＴの信号によって負にドライブされたとき、ＭＰ２電流はスイッチ１３６を介してＣ１に与えられ、このことは、Ｒ２と、Ｒ２の両端間に現れるようにされたＲ１の両端間の電圧とで定められる正の傾斜でＣ１を充電するという効果を有している。ＯＵＴがハイであるとき、ＭＮ２電流は、スイッチ１０５を介してＣ１に与えられて、負の傾斜でＣ１を充電する。
閾値トランジスタ（ＭＰ４、ＭＮ３）は、ミラートランジスタに対するそれらの大きさに比例してバイアスされるので、上の閾値と下の閾値の差は、ＭＮ１およびＭＰ１の組み合わされた電圧降下を引いた供給電圧に比例する。これは、Ｒ１とＲ２の両方によって見られる電圧であるので、ランプ下降時間は、Ｒ１＊Ｃ１で与えられる筈であり、ランプ上昇時間は、Ｒ２＊Ｃ１で与えられる筈である。共に、これらは、この回路の衝撃係数と発振周期の両方を決める。
回路１３２は、いくつかの異なるやり方で実現されるかもしれない。図４に示された例示の実現では、ＦＥＴＭＮ７は、ＭＮ５と共にカレントミラーを形成するように接続され、このカレントミラーは、ＭＰ６で鏡映されたＩＲ１電流をノード１３８に鏡映する。ダイオード接続ＮＭＯＳＦＥＴＭＮ８およびＰＭＯＳＦＥＴＭＰ９を備える構造は、ＶＩＮとノード１３８の間に接続されている。ＭＮ８およびＭＰ９は、ＭＮ１およびＭＰ１に対してＭＰ１に対するＭＰ６と同じ比になっている。その結果として、ＭＮ８およびＭＰ９はＭＰ６で設定されＭＮ５およびＭＮ７で鏡映される電流で動作するので、ＭＮ８とＭＰ９のゲート電圧の和は、これらが電流経路で逆の順序になっているにもかかわらず、ＭＮ１とＭＰ１のゲート電圧の和と同じである筈である。そのように構成されたとき、Ｒ２に接続されたノード１３０に接続されているＭＰ９のゲートは、ＭＮ８／ＭＰ９電流を容易に制御するように、さらにこれをＭＮ７の電流に合わせてサーボ制御するように使用されてもよい。
Ｒ２は、ＭＰ９のゲートをローに引っ張って、ＭＮ７からの電流がＭＰ９によってＭＮ８に運ばれること保証することができる。ＭＰ９のドレインの電圧に応答して、ゲートがノード１３８に接続されソース−ドレイン回路がノード１３９とＧＮＤの間に接続されているＰＭＯＳＦＥＴＭＰ１０は、ＭＰ７とノード１３０の間に接続されたＦＥＴＭＮ９をドライブし、このＦＥＴＭＮ９が、今度は、ＭＰ９のゲートを引き上げる。このゲート電圧は、ＭＮ８およびＭＰ９の電流が減少し始めるまで、ＭＰ９のドレインの電圧と共に上昇する。この点で、この回路は平衡状態になり、ＭＮ７電流がＭＰ９およびＭＮ８を流れるようにするのにちょうど十分なゲート電圧で動作する。
ＭＰ９およびＭＮ８の単位幅当たりの電流は、ＭＰ１およびＭＮ１の単位幅当たりの電流とちょうど一致する筈であり、その結果、平衡状態を維持するために必要とされる電圧は、ＭＮ１のソース電圧にちょうど等しくなる筈である。
ＭＮ９は、ノード１３０をドライブし、Ｒ２電流全てを供給する。ＦＥＴＭＰ１１は、ＭＰ７と共にカレントミラーを形成するように接続され、このカレントミラーは、ＭＰ１０のドライブを行なうようにＲ２電流をノード１３９に鏡映する。上で指摘されたように、ＦＥＴＭＰ２は、この同じ電流を、スイッチ１３６を介してノード１０４に鏡映する。始動ダイオード１４０は、好ましくは、ノード１３８と１３９の間に接続される。
本タイミング回路が申し分なく適している他の用途は、プログラム可能遅延タイマの用途である。そのようなタイマの１つの可能な実現が図５に示されている。電流源１４１は、ダイオード接続ＦＥＴＭＰ１１およびＰＭＯＳＦＥＴＭＰ１２およびＭＰ１３を備えるカレントミラーに電流を供給し、ＰＭＯＳＦＥＴＭＰ１２およびＭＰ１３は、整合されたデバイスＭＮ９およびＭＮ１０に等しい電流を供給する。ＭＮ９のゲートはノード１４２に接続され、ＭＮ１０のゲートはノード１４４に接続されている。ＦＥＴＭＮ１１は、それのゲートがＭＰ１２とＭＮ９の接続点（１４６）に接続されており、さらに、それのドレイン−ソース回路がノード１４８とノード１４２の間に接続されている。抵抗Ｒ３を有するタイミング抵抗器が、ノード１４２とＧＮＤの間に接続されている。カレントミラー１５０が、ＭＮ１１電流をノード１４４に鏡映するように接続されている。
動作中に、ＭＰ１２は、ＭＮ９をオンにするようにＭＮ１１のゲートをドライブして、ＭＮ９がＭＰ１２電流を受け入れるようにし、それによって、カレントミラー１５０に与えられる電流がＲ３の両端間の電圧をＭＮ９のゲート電圧まで上げるのに必要なものであるようにする。ミラー１５０は、ダイオード接続ＦＥＴＭＰ１４およびＭＰ１５を備える。この電流は、ノード１４４およびキャパシタンスＣ１に鏡映され、キャパシタンスＣ１はノード１４４とＧＮＤの間に接続されている。ノード１４４の電圧は最初ローであると想定すると、ＭＰ１５電流がＣ１を充電し始め、それでノード１４４の電圧が上昇する。
ＭＮ１０のゲートに加えられたＣ１電圧が依然としてローである間、ＭＰ１３からの電流がＯＵＴをハイに保っている。しかし、ＭＮ１０のゲート電圧が上昇しノード１４２の電圧に近づいて、整合デバイスＭＮ９に同様な電流を引き起こすときに、ＭＮ１０電流は、ＭＰ１３の電流を超えて上昇し、ＯＵＴがローに引っ張られる。したがって、ノード１４４の電圧（ＶＣ１）がノード１４２の電圧に等しいときＯＵＴが切り換わるようなやり方で、ＯＵＴノードに鏡映される電流が、ＭＮ１０がＭＮ９と同じ電流密度で動作するようにスケーリングされるように遅延タイマが構成されるとき、適切な動作が達成される。
遅延タイマは、好ましくは、遅延を開始するために使用されるスイッチを含む。このスイッチは、制御信号ＳＴＡＲＴに応答してノード１４４をＧＮＤの方に引っ張るように接続された図５のＦＥＴＭＮ１２を備える。ＳＴＡＲＴがハイであるとき、ＭＮ１２はオンであり、ノード１４４はローに引っ張られ、さらにＯＵＴはハイである。ＳＴＡＲＴがハイからローに切り換えられたとき、ＭＰ１５電流は、ｉＭＰ１５＝Ａ＊ＶＲ３／Ｒ３によって与えられる電流ｉＭＰ１５でＣ１を充電する。ここで、Ａはカレントミラー１５０の利得であり、ＶＲ３はノード１４２の電圧である。ＶＣ１がＶＲ３に達したとき、ＯＵＴはローに切り換えられる。ＶＣ１がＶＲ３に達するのに必要とされる時間Ｔは、
Ｔ＝Ｃ１＊ＶＲ３／ｉＭＰ１５＝Ｃ１＊ＶＲ３／（Ａ＊ＶＲ３／Ｒ３）＝Ｃ１＊Ｒ３／Ａ
によって与えられる。この結果は、Ｒ３、Ｃ１およびＡの値に依存している。この結果は、ＭＮ９の実際のＶｇｓまたは電流源１４１によって供給される電流に無関係である。Ｒ３とＣ１の両方は、接地参照であり、したがって外部アクセス可能であるかもしれないことに留意されたい。
図５の回路の自己バイアス変形物が図６に示されている。ここで、ＦＥＴＭＮ１３（図５のＭＮ１１）は、ゼロバイアスでオンであるデプレッション型デバイスであるか、小さなコンダクタンスで分路を作られているかのどちらかである。このことは、この回路が始動することを保証するために必要である。この回路では、Ｒ３電流は、Ｃ１を充電するために使用されるだけでなく、ＭＮ９およびＭＮ１０に鏡映されて、それらのゲート−ソース電圧を等しく設定し、かつＣ１電圧がゼロから閾値になるときに電圧の変化がＲ３の両端間の全電圧に等しくなるように閾値電圧を作る。図５の回路と異なるように構成されているが、この変形は依然として、本明細書で説明された全ての回路のように、閾値電圧を設定しかつ検出するためにただ１つのトランジスタ（ＭＮ１０）を使用している。
本発明の特定の実施形態が示され説明されたが、数多くの変形物および代替え実施形態が当業者の心に浮かぶであろう。したがって、本発明は添付の特許請求の範囲によってのみ限定される意図である。
知られた発振器回路を示すブロック図である。 本発明に従った発振器回路を示す回路図である。 本発明に従った他の可能な発振器回路の実施形態を示す回路図である。 本発明に従った他の可能な発振器回路の実施形態を示す回路図である。 本発明に従ったプログラム可能遅延タイマを示す回路図である。 本発明に従った他の可能なプログラム可能遅延タイマの実施形態を示す回路図である。

Claims (32)

  1. キャパシタンスと、
    第１の抵抗（Ｒ１）と、
    Ｒ１が第１および第２の端点電圧を有するようにＲ１の両端間に加えられ、それによって第１の電流を生成する任意の電圧と、
    前記キャパシタンスが、前記第１の電流に関係して変化する正の充電電流によって第１の端点電圧に充電され、かつ前記第１の電流に関係して変化する負の充電電流によって第２の端点電圧に放電されるように、前記第１の電流を前記キャパシタンスに結合するための手段と、
    前記キャパシタンスの端点電圧がＲ１の第１および第２の端点電圧を追跡するような具合に、前記キャパシタンスは、前記キャパシタンスの両端間の電圧がＲ１の第１および第２の端点電圧の一方の電圧に比例する第１の閾値電圧を横切るまで充電され、さらに前記キャパシタンスの両端間の電圧がＲ１の第１および第２の端点電圧の他方の電圧に比例する第２の閾値電圧を横切るまで放電されるように構成された回路と、を備えるタイミング回路。
  2. 第１および第２の供給電圧であって、前記第１の供給電圧が前記第２の供給電圧に対して正である第１および第２の供給電圧と、
    ｐ型ダイオード接続トランジスタと、
    ｎ型ダイオード接続トランジスタと、をさらに備え、
    前記ｐ型およびｎ型ダイオード接続トランジスタは、Ｒ１の両端間の前記電圧を確定するように前記第１と第２の供給電圧の間にＲ１と直列に接続され、前記ｐ型およびｎ型ダイオード接続トランジスタはそれぞれの電流密度を有しており、
    前記回路は、制御入力を前記コンデンサ電圧に結合された第３および第４のトランジスタを備え、
    前記第３のトランジスタは、前記第３のトランジスタが前記第１および第２の閾値電圧の一方を確定しかつ前記キャパシタンスの両端間の電圧が前記閾値電圧を横切るときを検出するように、前記ｐ型ダイオード接続トランジスタと同じ電流密度にバイアスされ、
    前記第４のトランジスタは、前記第４のトランジスタが前記第１および第２の閾値電圧の他方を確定しかつ前記キャパシタンスの両端間の電圧が前記閾値電圧を横切るときを検出するように、前記ｎ型ダイオード接続トランジスタと同じ電流密度にバイアスされている、請求項１に記載のタイミング回路。
  3. キャパシタンスＣ１と、
    第１の抵抗（Ｒ１）と、
    Ｒ１が第１および第２の端点電圧を有するようにＲ１の両端間に加えられ、それによって第１の電流を生成する任意の電圧と、
    前記キャパシタンスが、前記第１の電流に関係して変化する充電電流によって端点電圧に充電および／または放電されるように、前記第１の電流を前記キャパシタンスに結合するための手段と、
    前記キャパシタンスの端点電圧がＲ１の第１および第２の端点電圧のうちの一方を追跡するような具合に、前記キャパシタンスの両端間の電圧がＲ１の第１および第２の端点電圧の一方の電圧に比例する閾値電圧を横切るまで前記キャパシタンスが充電および／または放電されるように構成された回路と、を備えるタイミング回路。
  4. 前記第１の電流を前記キャパシタンスに結合するための前記手段は、前記第１の電流を前記キャパシタンスに鏡映するように接続されたカレントミラーを備える、請求項３に記載のタイミング回路。
  5. 第１および第２の供給電圧であって、前記第１の供給電圧が前記第２の供給電圧に対して正である第１および第２の供給電圧と、
    ｐ型ダイオード接続トランジスタと、
    ｎ型ダイオード接続トランジスタと、をさらに備え、前記ｐ型およびｎ型ダイオード接続トランジスタは、Ｒ１の両端間の前記電圧を確定するように前記第１と第２の供給電圧の間にＲ１と直列に接続されている、請求項３に記載のタイミング回路。
  6. 前記ｐ型およびｎ型ダイオード接続トランジスタは、それぞれの電流密度を有し、
    前記回路は、制御入力を前記コンデンサ電圧に結合された第３のトランジスタを備え、さらに前記第３のトランジスタが、前記閾値電圧を確定し、かつ前記キャパシタンスの両端間の電圧が前記閾値電圧を横切るときを検出するような具合に、前記第３のトランジスタが前記ｐ型およびｎ型ダイオード接続トランジスタの一方と同じ電流密度にバイアスされるように構成されている、請求項５に記載のタイミング回路。
  7. Ｒ１は第１および第２の端子を有し、前記ｐ型ダイオード接続トランジスタは前記第１の供給電圧とＲ１の第１の端子との間に接続され、さらに前記ｎ型ダイオード接続トランジスタはＲ１の第２の端子と前記第２の供給電圧との間に接続されている、請求項５に記載のタイミング回路。
  8. 前記キャパシタンスは、第１のノードと供給電圧との間に接続され、前記充電電流は、前記第１のノードから供給され、前記回路は、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタと、を備える少なくとも１つの閾値検出回路を備え、
    前記第２のノードの電圧が、前記第１のノードの電圧が前記第２の抵抗端子の電圧にほぼ等しい閾値電圧を横切るとき、切り換えられるような具合に、前記タイミング回路は、前記第４のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第２のノードに鏡映される電流がスケーリングされるように構成され、前記第２のノードの電圧は前記閾値検出回路の出力信号である、請求項７に記載のタイミング回路。
  9. 前記キャパシタンスは、第１のノードと供給電圧との間に接続され、前記充電電流は、前記第１のノードから供給され、前記回路は、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｎ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第２のノードと前記第１の供給電圧との間に接続された第４のトランジスタと、を備える少なくとも１つの閾値検出回路を備え、
    前記第２のノードの電圧が、前記第１のノードの電圧がＲ１の第１の端子の電圧にほぼ等しい閾値電圧を横切るとき、切り換えられるような具合に、前記タイミング回路は、前記第４のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第２のノードに鏡映される電流がスケーリングされるように構成され、前記第２のノードの電圧は前記閾値検出回路の出力信号である、請求項７に記載のタイミング回路。
  10. 前記キャパシタンスは、第１のノードと供給電圧との間に接続され、前記充電電流は、前記第１のノードから供給され、前記回路は、第１および第２の閾値検出回路を備え、前記第１の閾値検出回路は、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタと、を備え、
    前記第２の閾値検出回路は、
    前記第１の電流を第３のノードに鏡映するカレントミラーを前記ｎ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタと、
    制御入力が前記第１のノードに接続され、かつ電流回路が前記第３のノードと前記第１の供給電圧との間に接続された第６のトランジスタと、を備え、
    前記第２のノードの電圧は、前記第１のノードの電圧がＲ１の第２の端子の電圧にほぼ等しい閾値電圧を横切るとき、切り換えられるような具合に、前記第２のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第３のノードの電圧は、前記第１のノードの電圧がＲ１の第１の端子の電圧にほぼ等しい閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記タイミング回路は、前記第４のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第２のノードに鏡映される電流がスケーリングされるように、かつ前記第６のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、構成されている、請求項７に記載のタイミング回路。
  11. Ｒ１は第１および第２の端子を有し、前記ｐ型ダイオード接続トランジスタは前記第１の供給電圧に接続され、前記ｎ型ダイオード接続トランジスタは前記ｐ型ダイオード接続トランジスタとＲ１の前記第１の端子との間に接続され、さらにＲ１の第２の端子は前記第２の供給電圧に接続されている、請求項５に記載のタイミング回路。
  12. 前記キャパシタンスは、第１のノードと供給電圧との間に接続され、前記充電電流は、前記第１のノードから供給され、前記回路は、第１および第２の閾値検出回路を備える少なくとも１つの閾値検出回路を備え、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    ダイオード接続され、前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタと、をさらに備え、
    前記第１の閾値検出回路は、
    前記第１の電流を第３のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタ、および
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第３のノードと前記第２の供給電圧との間に接続された第６のトランジスタ、を備え、
    前記第２の閾値検出回路は、
    前記第４のトランジスタによって伝導される電流を第４のノードに鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第７のトランジスタ、および
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第４のノードと前記第１の供給電圧との間に接続された第８のトランジスタ、を備え、
    前記第３のノードの電圧が、前記第１のノードの電圧が前記ｎ型ダイオード接続トランジスタの両端間の電圧にほぼ等しい第１の閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第４のノードの電圧が、前記第１のノードの電圧が前記ｐ型ダイオード接続トランジスタの制御入力の電圧にほぼ等しい第２の閾値電圧を横切るとき、切り換えられるような具合に、前記第４のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記タイミング回路は、前記第６のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、かつ前記第８のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第４のノードに鏡映される電流がスケーリングされるように、構成されている、請求項１１に記載のタイミング回路。
  13. 前記キャパシタンスは、第１のノードと供給電圧との間に接続され、前記回路は、第１および第２の閾値検出回路を備える少なくとも１つの閾値検出回路を備え、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記第１のダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    ダイオード接続され、前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタと、をさらに備える請求項１１に記載のタイミング回路であって、
    前記第１の閾値検出回路は、
    前記第１の電流を第３のノードに鏡映するカレントミラーを前記第１のダイオード接続トランジスタと共に形成するように接続された第５のトランジスタ、および、
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第３のノードと前記第２の供給電圧との間に接続された第６のトランジスタ、を備え、
    前記第２の閾値検出回路は、
    前記第４のトランジスタによって伝導される電流を第４のノードに鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第７のトランジスタ、および、
    制御入力を前記第１のノードに接続され、かつ電流回路を前記第４のノードと前記第１の供給電圧との間に接続された第８のトランジスタ、を備え、
    前記第３のノードの電圧が、前記第１のノードの電圧が前記ｎ型ダイオード接続トランジスタの両端間の電圧にほぼ等しい第１の閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第４のノードの電圧が、前記第１のノードの電圧が前記ｐ型ダイオード接続トランジスタの制御入力の電圧にほぼ等しい第２の閾値電圧を横切るとき、切り換えられるような具合に、前記第４のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記タイミング回路は、前記第６のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、さらに、前記第８のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第４のノードに鏡映される電流がスケーリングされるように、構成され、さらに前記タイミング回路は、
    第５のノードと前記第２の供給電圧との間に接続された第２の抵抗（Ｒ２）と、
    前記第５のノードの電圧をＲ１の第１の端子の電圧に等しく維持するように構成され、それによって第２の電流と前記第１の電流の比がＲ１とＲ２の比に等しいように前記第２の電流を生成する回路と、
    前記第４のトランジスタによって伝導される電流を第１のスイッチを介して前記第１のノードに鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第９のトランジスタと、
    前記第２の電流を第２のスイッチを介して前記第１のノードに鏡映するように接続されたカレントミラーと、を備え、結果として、前記第１のスイッチが閉じられ前記第２のスイッチが開いているとき、前記キャパシタンス（Ｃ）は放電され、前記第１のノードの電圧はＲ１×Ｃ１に反比例する速度でランプ下降するようになり、さらに、前記第２のスイッチが閉じられ前記第１のスイッチが開いているとき、前記キャパシタンスは充電され、前記第１のノードの電圧はＲ２×Ｃ１に反比例する速度でランプ上昇するようになる、請求項１１に記載のタイミング回路。
  14. 前記第３のノードの電圧は、前記第１のノードの電圧が前記第２のダイオード接続トランジスタの両端間の電圧にほぼ等しい第１の閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第４のノードの電圧は、前記第１のノードの電圧が前記第１のダイオード接続トランジスタの制御入力の電圧にほぼ等しい第２の閾値電圧を横切るとき、切り換えられるような具合に、前記第４のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記タイミング回路は、前記第６のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、さらに、前記第８のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第４のノードに鏡映される電流がスケーリングされるように、構成されている、請求項１３に記載のタイミング回路。
  15. 前記第１および第２のスイッチはそれぞれの制御信号に応答して開閉され、さらに、前記第３および第４のノードの電圧を受け取り前記タイミング回路の出力を供給するフリップフロップを備え、前記制御信号は、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプし、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプするために必要とされる時間によって決定される各部分を有する周期で前記出力が発振するように前記出力から得られる、請求項１４に記載のタイミング回路。
  16. Ｒ１は第１および第２の端子を有し、
    第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    一定電流を供給する電流源と、
    前記第１の供給電圧と前記電流源との間に接続された、前記一定電流を伝導するｐ型ダイオード接続トランジスタと、
    前記一定電流を第１のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第２のトランジスタと、
    電流回路を前記第１のノードと前記第２の供給電圧との間に接続され、制御入力を第２のノードに接続された第３のトランジスタと、Ｒ１は前記第２のノードと前記第２の供給電圧との間に接続され、
    電流回路を前記第２のノードと第３のノードとの間に接続され、制御入力を前記第１のノードに接続された第４のトランジスタと、
    前記第４のトランジスタによって伝導される電流を第４のノードに鏡映するように接続されたカレントミラーと、前記キャパシタンスは前記第４のノードと供給電圧との間に接続され、
    前記一定電流を第５のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタと、前記第５のノードは前記タイミング回路の出力であり、
    電流回路を前記第５のノードと前記第２の供給電圧との間に接続され、制御入力を前記第４のノードに接続された第６のトランジスタと、をさらに備え、
    前記出力は、前記第４のノードの電圧が前記第２のノードの電圧に等しいとき切り換わるような具合に、前記タイミング回路は、前記第６のトランジスタが前記第３のトランジスタと同じ電流密度で動作するように前記第５のノードに鏡映される電流がスケーリングされるように、構成されている、請求項３に記載のタイミング回路。
  17. 第７のトランジスタが伝導しているとき、前記第４のノードはローに保たれ、前記出力はハイに保たれるようになり、さらに、前記第７のトランジスタがオフにされたとき、前記キャパシタンスは充電され始め、前記第４のノードの電圧は上昇し始めるような具合に、制御信号に応答して前記第４のノードと前記第２の供給電圧との間に伝導路を実現する前記第７のトランジスタをさらに備える、請求項１６に記載のタイミング回路。
  18. 前記タイミング回路は、前記第７のトランジスタがオフにされた後で前記第４のノードの電圧が前記第２のノードの電圧に等しくなるために必要とされる時間Ｔが、
    Ｔ＝Ｃ１＊Ｒ１／Ａ
    によって与えられるように構成され、Ｃ１は前記キャパシタンスのキャパシタンス値であり、Ａは前記カレントミラーの利得である、請求項１７に記載のタイミング回路。
  19. Ｒ１は第１および第２の端子を有し、
    第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    前記第１の供給電圧と第１のノードとの間に接続されたｐ型ダイオード接続トランジスタと、
    前記ｐ型ダイオード接続トランジスタによって伝導される電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第２のトランジスタと、
    電流回路を前記第２のノードと前記第２の供給電圧との間に接続され、制御入力を第３のノードに接続された第３のトランジスタと、Ｒ１は前記第３のノードと前記第２の供給電圧との間に接続され、
    電流回路を前記第１と第３のノードの間に接続され、制御入力を前記第２のノードに接続された第４のトランジスタを含むトランジスタ回路であって、前記第４のトランジスタはゼロバイアス状態でオンであるように構成されているトランジスタ回路と、
    前記ｐ型ダイオード接続トランジスタによって伝導される電流を第４のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタと、前記キャパシタンスは前記第４のノードと供給電圧との間に接続され、
    前記ｐ型ダイオード接続トランジスタによって伝導される電流を第５のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第６のトランジスタと、前記第５のノードは前記タイミング回路の出力であり、
    電流回路を前記第５のノードと前記第２の供給電圧との間に接続され、制御入力を前記第４のノードに接続された第６のトランジスタと、をさらに備え、
    前記第４のノードの電圧が前記第３のノードの電圧に等しいとき前記出力が切り換わるような具合に、前記タイミング回路は、前記第６のトランジスタが前記第３のトランジスタと同じ電流密度で動作するように前記第５のノードに鏡映される電流がスケーリングされるように、構成されている、請求項３に記載のタイミング回路。
  20. 第７のトランジスタが伝導しているとき、前記第４のノードはローに保たれ、前記出力はハイに保たれるようになり、さらに、前記第７のトランジスタがオフにされたとき、前記キャパシタンスは充電され始め、前記第４のノードの電圧は上昇し始めるような具合に、制御信号に応答して前記第４のノードと前記第２の供給電圧との間に伝導路を実現する前記第７のトランジスタをさらに備える、請求項１９に記載のタイミング回路。
  21. 前記タイミング回路は、前記第７のトランジスタがオフにされた後で前記第４のノードの電圧が前記第３のノードの電圧に等しくなるために必要とされる時間Ｔが、
    Ｔ＝Ｃ＊Ｒ／Ａ
    によって与えられるように構成され、Ｃ１は前記キャパシタンスのキャパシタンス値であり、Ａは前記ｐ型ダイオード接続トランジスタおよび前記第５のトランジスタによって形成されたカレントミラーの利得である、請求項２０に記載のタイミング回路。
  22. 前記第４のトランジスタは、デプレッション型デバイスである、請求項１９に記載のタイミング回路。
  23. 前記トランジスタ回路は、前記第４のトランジスタが、前記タイミング回路に始動電流を供給するためにコンダクタンスによって分路を作られるように構成されている、請求項１９に記載のタイミング回路。
  24. 第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    第１のノードと前記供給電圧の一方との間に接続されたキャパシタンスと、
    第１および第２の端子を有する第１の抵抗（Ｒ１）と、
    前記第１の供給電圧とＲ１の第１の端子との間に接続されたｐ型ダイオード接続トランジスタと、
    Ｒ１の第２の端子と前記第２の供給電圧との間に接続されたｎ型ダイオード接続トランジスタと、結果として生じる電圧は、Ｒ１が第１および第２の端点電圧を有するようにＲ１の両端間に加えられ、それによって第１の電流を生成し、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタ、および
    制御入力を前記第１のノードに接続され、電流回路を前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタ、を備える第１の閾値検出回路と、
    前記第１の電流を第３のノードに鏡映するカレントミラーを前記ｎ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタ、および
    制御入力を前記第１のノードに接続され、電流回路を前記第３のノードと前記第１の供給電圧の間に接続された第６のトランジスタ、を備える第２の閾値検出回路と、を備える発振器であって、
    前記第２のノードの電圧は、前記第１のノードの電圧がＲ１の第２の端子の電圧にほぼ等しい閾値電圧を横切るとき、切り換えられるような具合に、前記第２のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第３のノードの電圧は、前記第１のノードの電圧がＲ１の第１の端子の電圧にほぼ等しい閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記発振器は、前記第４のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第２のノードに鏡映される電流がスケーリングされるように、さらに、前記第６のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、構成され、さらに、前記発振器は、
    前記第１のノードに正の充電電流を供給するように前記第１の電流を鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第７のトランジスタと、
    前記第１のノードに負の充電電流を供給するように前記第１の電流を鏡映するカレントミラーを前記ｎ型ダイオード接続トランジスタと共に形成するように接続された第８のトランジスタと、
    前記第７と第８のトランジスタの一方と前記第１のノードとの間に接続され、さらに、制御入力に加えられた制御信号に応答して前記正および負の充電電流の一方を前記第１のノードに伝導するように構成された第９のトランジスタと、
    前記第２および第３のノードの電圧を受け取り、前記発振器の出力を供給するフリップフロップと、を備え、前記制御信号は、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプするように前記出力から得られ、
    結果として、前記キャパシタンスの端点電圧は、Ｒ１の第１および第２の端点電圧を追跡し、前記出力は、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプするために必要とされる時間によって決定される各部分を有する周期で発振するようになる、発振器。
  25. 前記第７のトランジスタはｐ型であり、前記第８のトランジスタはｎ型であり、前記第９のトランジスタは前記第７のトランジスタと前記第１のノードとの間に接続され、前記第７および第８のトランジスタは、前記第７のトランジスタによって伝導される電流が前記第８のトランジスタによって伝導される電流よりも大きいような大きさに作られ、結果として、前記第９のトランジスタが前記制御信号に応答して前記正の充電電流を前記第１のノードに伝導するとき、前記第１のノードの電圧は上昇するようになる、請求項２４に記載の発振器。
  26. 前記第７のトランジスタはｐ型であり、前記第８のトランジスタはｎ型であり、前記第９のトランジスタは前記第７のトランジスタと前記第１のノードとの間に接続され、さらに、前記第９のトランジスタが前記制御信号に応答して前記正の充電電流を前記第１のノードに伝導するとき前記負の充電電流を前記第１のノードから遮断するように構成された、前記第８のトランジスタと前記第１のノードとの間に接続された第１０のトランジスタを備える、請求項２４に記載の発振器。
  27. 第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    第１のノードと前記供給電圧の一方との間に接続されたキャパシタンスと、
    第１および第２の端子を有する第１の抵抗（Ｒ１）と、
    ｐ型ダイオード接続トランジスタと、
    ｎ型ダイオード接続トランジスタと、
    前記ｐ型ダイオード接続トランジスタは前記第１の供給電圧に接続され、前記ｎ型ダイオード接続トランジスタは前記ｐ型ダイオード接続トランジスタとＲ１の第１の端子との間に接続され、さらにＲ１の第２の端子は前記第２の供給電圧に接続され、結果として生じた電圧はＲ１の両端間に加えられて第１の電流を生成し、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    ダイオード接続され、前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタと、
    前記第１の電流を第３のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタ、および
    制御入力を前記第１のノードに接続され、電流回路を前記第３のノードと前記第２の供給電圧との間に接続された第６のトランジスタ、を備える第１の閾値検出回路と、
    前記第４のトランジスタによって伝導される電流を第４のノードに鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第７のトランジスタ、および
    制御入力を前記第１のノードに接続され、電流回路を前記第４のノードと前記第１の供給電圧との間に接続された第８のトランジスタ、を備える第２の閾値検出回路と、を備える発振器であって、
    前記第３のノードの電圧は、前記第１のノードの電圧が前記ｎ型ダイオード接続トランジスタの両端間の電圧にほぼ等しい第１の閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第４のノードの電圧は、前記第１のノードの電圧が前記ｐ型ダイオード接続トランジスタの制御入力の電圧にほぼ等しい第２の閾値電圧を横切るとき、切り換えられるような具合に、前記第４のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記第６のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、さらに、前記第８のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第４のノードに鏡映される電流がスケーリングされるように、前記発振器は構成され、さらに前記発振器は、
    前記第１のノードに正の充電電流を供給するように前記第１の電流を鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第９のトランジスタと、
    前記第１のノードに負の充電電流を供給するように、前記第４のトランジスタによって伝導される電流を鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第１０のトランジスタと、
    前記第９と第１０のトランジスタの一方と前記第１のノードとの間に接続され、制御入力に加えられた制御信号に応答して前記正と負の充電電流の一方を前記第１のノードに伝導するように構成された第１１のトランジスタと、
    前記第３および第４のノードの電圧を受け取り、前記発振器の出力を供給するフリップフロップと、を備え、前記制御信号は、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプし、前記出力が、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプするために必要とされる時間によって決定される各部分を有する周期で発振するように、前記出力から得られる、発振器。
  28. 第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    第１のノードと前記供給電圧の一方との間に接続されたキャパシタンス（Ｃ１）と、
    第１および第２の端子を有する第１の抵抗（Ｒ１）と、
    ｐ型ダイオード接続トランジスタと、
    ｎ型ダイオード接続トランジスタと、
    前記ｐ型ダイオード接続トランジスタは前記第１の供給電圧に接続され、前記ｎ型ダイオード接続トランジスタは前記ｐ型ダイオード接続トランジスタとＲ１の第１の端子との間に接続され、さらにＲ１の第２の端子は前記第２の供給電圧に接続され、結果として生じた電圧はＲ１の両端間に加えられて第１の電流を生成し、
    前記第１の電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第３のトランジスタと、
    ダイオード接続され、前記第２のノードと前記第２の供給電圧との間に接続された第４のトランジスタと、
    前記第１の電流を第３のノードに鏡映するカレントミラーを前記第１のダイオード接続トランジスタと共に形成するように接続された第５のトランジスタ、および
    制御入力を前記第１のノードに接続され、電流回路を前記第３のノードと前記第２の供給電圧との間に接続された第６のトランジスタ、を備える第１の閾値検出回路と、
    前記第４のトランジスタによって伝導される電流を第４のノードに鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第７のトランジスタ、および
    制御入力を前記第１のノードに接続され、電流回路を前記第４のノードと前記第１の供給電圧との間に接続された第８のトランジスタ、を備える第２の閾値検出回路と、を備える発振器であって、
    前記第３のノードの電圧は、前記第１のノードの電圧が前記ｎ型ダイオード接続トランジスタの両端間の電圧にほぼ等しい第１の閾値電圧を横切るとき、切り換えられるような具合に、前記第３のノードの電圧は前記第１の閾値検出回路の出力信号であり、さらに、前記第４のノードの電圧は、前記第１のノードの電圧が前記ｐ型ダイオード接続トランジスタの制御入力の電圧にほぼ等しい第２の閾値電圧を横切るとき、切り換えられるような具合に、前記第４のノードの電圧は前記第２の閾値検出回路の出力信号であり、前記タイミング回路は、前記第６のトランジスタが前記ｎ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第３のノードに鏡映される電流がスケーリングされるように、さらに、前記第８のトランジスタが前記ｐ型ダイオード接続トランジスタと同じ電流密度で動作するように前記第４のノードに鏡映される電流がスケーリングされるように、構成され、さらに前記発振器は、
    第５のノードと前記第２の供給電圧との間に接続された第２の抵抗（Ｒ２）と、
    前記第５のノードの電圧をＲ１の第１の端子の電圧に等しく維持するように構成され、それによって、前記第２の電流と前記第１の電流の比がＲ１とＲ２の比に等しくなるように第２の電流を生成する回路と、
    前記第４のトランジスタによって伝導される電流を第１のスイッチを介して前記第１のノードに鏡映するカレントミラーを前記第４のトランジスタと共に形成するように接続された第９のトランジスタと、
    前記第２の電流を第２のスイッチを介して前記第１のノードに鏡映するように接続されたカレントミラーと、を備え、結果として、前記第１のスイッチが閉じられ前記第２のスイッチが開いているとき、前記Ｃ１は放電され、前記第１のノードの電圧はＲ１×Ｃ１に反比例する速度でランプ下降し、さらに、前記第２のスイッチが閉じられ前記第１のスイッチが開いているとき、Ｃ１は充電され、前記第１のノードの電圧はＲ２×Ｃ１に反比例する速度でランプ上昇するようになる、発振器。
  29. 前記第１および第２のスイッチは、それぞれの制御信号に応答して開閉し、さらに、前記第３および第４のノードの電圧を受け取り前記発振器の出力を供給するフリップフロップを備え、前記制御信号は、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプし、さらに前記出力が、前記第１のノードの電圧が前記第１と第２の閾値電圧の間でランプするために必要とされる時間によって決定される各部分を有する周期で発振するように前記出力から得られる、請求項２８に記載の発振器。
  30. キャパシタンスと、
    第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    一定電流を供給する電流源と、
    前記第１の供給電圧と前記電流源の間に接続された、前記一定電流を伝導するｐ型ダイオード接続トランジスタと、
    前記一定電流を第１のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第２のトランジスタと、
    電流回路を前記第１のノードと前記第２の供給電圧との間に接続され、制御入力を第２のノードに接続された第３のトランジスタと、
    前記第２のノードと前記第２の供給電圧との間に接続された抵抗Ｒ１を有するタイミング抵抗器と、
    電流回路を前記第２のノードと第３のノードの間に接続され、制御入力を前記第１のノードに接続された第４のトランジスタと、
    前記第４のトランジスタによって伝導される電流を第４のノードに鏡映するように接続されたカレントミラーと、前記キャパシタンスは前記第４のノードと供給電圧との間に接続され、
    前記一定電流を第５のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタと、前記第５のノードはタイミング回路の出力であり、
    電流回路を前記第５のノードと前記第２の供給電圧の間に接続され、制御入力を前記第４のノードに接続された第６のトランジスタと、を備えるタイミング回路であって、
    前記タイミング回路は、前記第４のノードの電圧が前記第２のノードの電圧に等しいとき前記出力が切り換わるような具合に、前記第６のトランジスタが前記第３のトランジスタと同じ電流密度で動作するように前記第５のノードに鏡映される電流がスケーリングされるように構成されている、タイミング回路。
  31. キャパシタンスと、
    第１の供給電圧が第２の供給電圧に対して正である前記第１および第２の供給電圧と、
    前記第１の供給電圧と第１のノードの間に接続されたｐ型ダイオード接続トランジスタと、
    前記ｐ型ダイオード接続トランジスタによって伝導される電流を第２のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第２のトランジスタと、
    電流回路を前記第２のノードと前記第２の供給電圧との間に接続され、制御入力を第３のノードに接続された第３のトランジスタと、Ｒ１は前記第３のノードと前記第２の供給電圧との間に接続され、
    電流回路を前記第１と第３のノードの間に接続され、制御入力を前記第２のノードに接続された第４のトランジスタを含むトランジスタ回路であって、前記第４のトランジスタがゼロバイアス状態でオンであるように構成されたトランジスタ回路と、
    前記ｐ型ダイオード接続トランジスタによって伝導される電流を第４のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第５のトランジスタと、前記キャパシタンスは前記第４のノードと供給電圧との間に接続され、
    前記ｐ型ダイオード接続トランジスタによって伝導される電流を第５のノードに鏡映するカレントミラーを前記ｐ型ダイオード接続トランジスタと共に形成するように接続された第６のトランジスタと、前記第５のノードは前記タイミング回路の出力であり、
    電流回路を前記第５のノードと前記第２の供給電圧との間に接続され、制御入力を前記第４のノードに接続された第６のトランジスタと、を備えるタイミング回路であって、
    前記タイミング回路は、前記第４のノードの電圧が前記第３のノードの電圧に等しいとき前記出力が切り換わるような具合に、前記第６のトランジスタが前記第３のトランジスタと同じ電流密度で動作するように前記第５のノードに鏡映される電流がスケーリングされるように構成されている、タイミング回路。
  32. タイミング間隔を生成する方法であって、
    キャパシタンスを設けるステップと、
    第１の抵抗を設けるステップと、
    第１の電流を生成するように前記第１の抵抗の両端間に電圧を加えるステップと、
    前記キャパシタンスが、前記第１の電流に比例する充電電流によって充電および／または放電されるように、前記第１の電流を前記キャパシタンスに結合するステップと、
    前記キャパシタンスの両端間の電圧が、前記第１の抵抗の両端間の電圧に比例する閾値電圧を横切るときを検出するステップと、
    前記閾値電圧が横切られたとき出力信号を切り換えるステップと、を含む方法。
JP2008541169A 2005-11-15 2006-10-04 タイマ回路および方法 Pending JP2009516470A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/280,516 US7342463B2 (en) 2005-11-15 2005-11-15 Timer circuits and method
PCT/US2006/039098 WO2007061518A2 (en) 2005-11-15 2006-10-04 Timer circuits and method

Publications (1)

Publication Number Publication Date
JP2009516470A true JP2009516470A (ja) 2009-04-16

Family

ID=37888396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008541169A Pending JP2009516470A (ja) 2005-11-15 2006-10-04 タイマ回路および方法

Country Status (5)

Country Link
US (1) US7342463B2 (ja)
EP (1) EP1958330A2 (ja)
JP (1) JP2009516470A (ja)
CN (1) CN101361268B (ja)
WO (1) WO2007061518A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812931B1 (ko) 2014-09-15 2017-12-27 누보톤 테크놀로지 코포레이션 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487659B2 (en) 2011-04-22 2013-07-16 Analog Devices, Inc. Comparator with adaptive timing
WO2014059560A1 (en) * 2012-10-19 2014-04-24 Micron Technology, Inc. Apparatuses and methods for providing oscillation signals
US8981857B2 (en) * 2012-11-15 2015-03-17 Freescale Semiconductor, Inc. Temperature dependent timer circuit
US11269368B2 (en) 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
US10241535B2 (en) 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using
DE102018114388A1 (de) * 2018-06-15 2019-12-19 Valeo Schalter Und Sensoren Gmbh Verfahren zur Steuerung einer Antriebseinrichtung eines Mikroschwingspiegels, Steuervorrichtung und Umlenkspiegeleinrichtung
US11106233B1 (en) * 2020-01-28 2021-08-31 Analog Devices, Inc. Current mirror arrangements with reduced input impedance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276316A (ja) * 1987-05-07 1988-11-14 Nec Corp 発振回路
JPH01161912A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
JPH0344718A (ja) * 1989-07-07 1991-02-26 Sgs Thomson Microelectron Sa 電源電圧に独立して周波数可変の発振器を有する集積回路
JPH0479516A (ja) * 1990-07-19 1992-03-12 Mitsubishi Electric Corp 集積回路装置における遅延回路
JPH09172356A (ja) * 1995-12-19 1997-06-30 Fujitsu Ltd 遅延回路及びデジタル位相ロック回路
JP2002237743A (ja) * 2001-02-09 2002-08-23 Sony Corp コンパレータ及びａ／ｄコンバータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594565A (en) * 1984-08-30 1986-06-10 Cordis Corporation Clock oscillator for a cardiac pacer having frequency compensation for temperature and voltage fluctuations
US5592128A (en) * 1995-03-30 1997-01-07 Micro Linear Corporation Oscillator for generating a varying amplitude feed forward PFC modulation ramp
DE69514090T2 (de) * 1995-03-31 2000-05-25 St Microelectronics Srl Oszillatorschaltung mit einer versorgungsspannungsunabhängigen Oszillatorfrequenz
GB2351619A (en) * 1999-07-01 2001-01-03 Ericsson Telefon Ab L M A frequency trimmable oscillator with insensitivity to power supply variations and parasitic capacitance
AU2003292454A1 (en) 2002-12-17 2004-07-09 Koninklijke Philips Electronics N.V. Temperature compensated r-c oscillator
US6924709B2 (en) * 2003-10-10 2005-08-02 Standard Microsystems Corporation Integrated relaxation oscillator with improved sensitivity to component variation due to process-shift

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276316A (ja) * 1987-05-07 1988-11-14 Nec Corp 発振回路
JPH01161912A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
JPH0344718A (ja) * 1989-07-07 1991-02-26 Sgs Thomson Microelectron Sa 電源電圧に独立して周波数可変の発振器を有する集積回路
JPH10187273A (ja) * 1989-07-07 1998-07-14 Sgs Thomson Microelectron Sa プログラム可能な内部クロックを備える集積回路
JP2003084859A (ja) * 1989-07-07 2003-03-19 St Microelectronics Sa プログラム可能な内部クロックを備える集積回路
JPH0479516A (ja) * 1990-07-19 1992-03-12 Mitsubishi Electric Corp 集積回路装置における遅延回路
JPH09172356A (ja) * 1995-12-19 1997-06-30 Fujitsu Ltd 遅延回路及びデジタル位相ロック回路
JP2002237743A (ja) * 2001-02-09 2002-08-23 Sony Corp コンパレータ及びａ／ｄコンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812931B1 (ko) 2014-09-15 2017-12-27 누보톤 테크놀로지 코포레이션 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법

Also Published As

Publication number Publication date
US20070109062A1 (en) 2007-05-17
EP1958330A2 (en) 2008-08-20
CN101361268B (zh) 2011-08-24
WO2007061518A3 (en) 2007-08-30
WO2007061518A2 (en) 2007-05-31
US7342463B2 (en) 2008-03-11
CN101361268A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
JP2009516470A (ja) タイマ回路および方法
KR970005824B1 (ko) 반도체 소자의 모스(mos) 발진기
US7719344B1 (en) Stabilization component for a substrate potential regulation circuit
US7482847B2 (en) Power-on reset circuit
JP2000505574A (ja) Ｃｍｏｓ電流ミラー
US20100201434A1 (en) Precise control component for a substrate potential regulation circuit
JP4063154B2 (ja) 発振回路
KR19980043784A (ko) 외부전압에 둔감한 백바이어스전압 레벨 감지기
US7098713B2 (en) Delay circuit having function of filter circuit
JP4476501B2 (ja) パワーオンリセット回路
US20180188764A1 (en) Start-up circuits
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
WO2005094341A2 (en) Power up clear (puc) signal generators having input references that track process and temperature variations
KR20030072527A (ko) 직류-직류 컨버터의 발진기
JP2007255909A (ja) ピーク検波回路
JP2019161379A (ja) 発振回路
JPH05183416A (ja) パワーオンリセット回路
JP2753144B2 (ja) 電位発生回路
KR100723474B1 (ko) 히스테리시스 전압을 갖는 전류모드 비교기
JP2000183652A (ja) 発振回路
KR100211122B1 (ko) 반도체 집적 회로 장치용 발진 회로
JP2001312321A (ja) 定電流出力回路とそれを用いた方形波電流発生回路
JP2889327B2 (ja) 発振回路
KR100319641B1 (ko) 정전압 발생 회로
JP2003069341A (ja) Ｒｃ発振回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121217