CN101361268B - 定时器电路和方法 - Google Patents

定时器电路和方法 Download PDF

Info

Publication number
CN101361268B
CN101361268B CN2006800509621A CN200680050962A CN101361268B CN 101361268 B CN101361268 B CN 101361268B CN 2006800509621 A CN2006800509621 A CN 2006800509621A CN 200680050962 A CN200680050962 A CN 200680050962A CN 101361268 B CN101361268 B CN 101361268B
Authority
CN
China
Prior art keywords
voltage
transistor
resistance
current
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800509621A
Other languages
English (en)
Other versions
CN101361268A (zh
Inventor
P·A·布罗考
黎煜炘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101361268A publication Critical patent/CN101361268A/zh
Application granted granted Critical
Publication of CN101361268B publication Critical patent/CN101361268B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/355—Monostable circuits

Landscapes

  • Manipulation Of Pulses (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

一种定时电路是这样工作的：通过将任意电压施加在电阻两端，并且利用因此而产生的电流来产生将电容充电和/或将电容放电到端点电压的充电电流。额外的电路设置成使得电容被充电和/或放电，直到其电压越过与电阻多个端点电压中的一个成比例的阈值电压为止，从而使电容的端点电压追随电阻的端点电压。因此，电阻器的电压可以随着电源电压或温度变化，或者电阻值自身变化，而不实质性地影响定时关系。优选地利用与电阻串联的一对二极管接法的晶体管来提供任意电压，从而使以一定电流密度工作的单个晶体管建立阈值电压，并且检测电容的电压何时达到阈值，所述电流密度与二极管接法的晶体管中的一个的电流密度相同。

Description

定时器电路和方法
技术领域
本发明涉及定时电路领域，尤其涉及定时电路和时间间隔和/或与电阻器和电容器(RC)时间常数有关的振荡的产生方法。
背景技术
存在许多提供与定时有关的功能的电路，比如延时电路和振荡器。许多这种电路利用电阻器/电容器(RC)回路来产生电压，这种电压以电阻值及电容值所确定的速率上升或下降。将斜坡电压与阈值电压进行比较，并且当超过阈值的时候进行特定操作。
图1显示了一种可能的定时电路。电压参考电路10和12分别提供了“低”参考电压(VLOW)和“高”参考电压(VHIGH)，这些低参考电压和高参考电压提供给相应的差分比较器14和16。电容器C1连接在节点18与接地端之间；节点18还连接到比较器14和16的另一个输入端。比较器14的输出驱动反相器22。两个逻辑门24与26形成一个触发器，该触发器由反相器与比较器16的输出端驱动，并且该触发器提供了定时电路的输出端(OUT)。电流源28通过由逻辑门24的输出端操作的开关30而将电流I1提供给节点18，而第二电流源32将电流I2提供给节点18。
在工作时，电流I2导致C1上的电压下降，直到该电压达到VLOW为止。这种状况由比较器14检测到，比较器14使反相器22的输出升高和降低。这就导致触发器翻转，使开关30闭合，以致于使电流I1施加于C1。电流I1大于电流I2，从而导致电容器电压VCAP开始上升。当VCAP达到VHIGH时，比较器16的输出将会随意地使触发器翻转，从而使得输出端OUT变低，并且使得开关30断开。C1的电压将再次下降并且将重复循环，借此提供了振荡器的功能。
然而，对于可以预测的工作来讲，图1所示的定时电路需要使用差分比较器，并且需要提供固定电流及参考电压，而固定电流与参考电压相互之间以一定关系设定，并且在变化的电源电压和温度状态下理想地保持恒定。这会导致电路极其昂贵和复杂。
发明内容
提出一种解决了上述问题的RC定时电路和方法，其能够在不需要精确参考电压或固定电流的情况下产生精准的定时间隔。
本发明的定时电路是这样工作的：通过将任意电压施加在电阻两端从而使电阻具有第一及第二端点电压，并且利用因此而产生的电流来产生充电电流，该充电电流对电容充电和/或将电容放电到端点电压。定时电路进一步包括电路，该电路设置成使得电容被充电和/或放电，直到电容两端的电压越过与电阻的第一和第二端点电压中的一个成比例的阈值电压为止，从而使电容的端点电压追随电阻两个端点电压中的一个。由于电容的端点电压追随电阻两个端点电压中的一个，电阻的两端电压可以随着电源电压或温度而变化，或者电阻值自身可以变化，而且不实质性地影响电路定时关系。
优选地利用与电阻串联连接的一对极性相反的二极管接法的晶体管来提供任意电压，从而使得以与二极管接法的晶体管中的一个的电流或电流密度相同的电流或电流密度工作的单个晶体管可以用来建立阈值电压并且检测电容两端的电压何时达到阈值。本发明可用来实施多种类型的定时电路，包括振荡器及可编程延时定时器。
以下将结合附图，对本发明作详细叙述，本发明的更多特征及优点对本领域的技术人员将会是显而易见的。
附图说明
图1为已知振荡器电路的框图。
图2为根据本发明的振荡器电路的示意图。
图3为根据本发明的另一种可能的振荡器电路实施例的示意图。
图4为根据本发明的另一种可能的振荡器电路实施例的示意图。
图5为根据本发明的可编程延时定时器的示意图。
图6为根据本发明的另一种可能的可编程延时定时器实施例的示意图。
具体实施方式
本发明涉及可用来提供定时功能的电路与方法。图2显示了解释本发明原理的一个电路。该电路具有第一电源电压(VIN)及第二电源电压(标示为接地端(GND)，虽然也可以使用其它非零的电势)，并且第一电源电压相对于第二电源电压是正的。本发明需要电压施加在电阻两端；这优选地通过将P型二极管接法的晶体管(MP1)、N型二极管接法的晶体管(MN1)和串联在VIN与GND之间且电阻值为R1的电阻100连接起来而实现。R1两端得到的电压为端点电压Vhigh和Vlow，其产生流过MP1、R1和MN1的电流IR1。
电容值为C1的电容器102连接在多个电源电压中的一个(典型地为GND)和节点104之间。该电路包括将电流IR1耦合到电容上的装置，从而使电容借助随着电流IR1变化的充电电流而被充电和/或放电至端点电压。在图2中，这是通过由MP1和PMOS FET MP2构成并且(通过下述开关105)为C1提供正充电电流Ipos的第一电流镜及由MN1和NMOS FET MN2构成并且为C1提供负充电电流Ineg的第二电流镜实现的。
二极管接法的晶体管MP1及MN1具有各自的电流密度或单位宽度上的电流。定时电路优选地包括这样的电路，该电路设置成使得C1被充电和/或放电，直到节点104处的电压越过与R1的第一端点电压和第二端点电压中的一个成比例的阈值电压为止，从而使C1的端点电压追随R1的第一端点电压和第二端点电压中的一个。此电路优选地包括晶体管，该晶体管的控制输入端在节点104处耦合到C1的电压(“C1电压”)上，并且该晶体管以一定电流密度偏置，该电流密度与p型和n型二极管接法的晶体管中的一个的电流密度相同。当如此设置的时候，晶体管建立了与R1两个端点电压中的一个相等的阈值电压，并且晶体管检测C1电压何时越过阈值电压。
比如在图2中，NMOS FET MN3的栅极连接到节点104，而其漏源电路连接在节点106与GND之间。连接PMOS FET MP3以便与MP1組成电流镜，并且为MN3提供偏置电流。定时电流设置成反射到节点106的电流逐渐增大，以致于使MN3以与二极管接法的晶体管MN1相同的电流密度工作。这使得当MN3的栅极电压(即C1电压)越过与R1的端点电压Vlow大致相等的阈值电压时，MN3进入电流饱和状态，进而使得节点106处的电压翻转。通过这种方式，MN3建立了阈值电压(Vlow)，并且通过将节点106处的电压翻转而检测C1电压何时越过Vlow。
类似地，PMOS FET MP4的栅极连接到节点104，而其漏源电路连接在节点108与VIN之间。连接NMOS FET MN4以便与MN1組成电流镜，并且为MP4提供偏置电流。定时电流设置成反射到节点108的电流逐渐增大，以致于使MP4以与MP1相同的电流密度工作。这使得当C1电压越过与R1的端点电压Vhigh大致相等的阈值电压时，节点108处的电压翻转。因此，MP4建立了阈值电压(Vhigh)，并且通过将节点108处的电压翻转而检测C1电压何时超过Vhigh。
可以通过适当地改变晶体管的尺寸而实现必要的电流逐渐增大。比如，为了使MN3内的电流密度与MN1内的电流密度相等(如上所述)，MP1与MP3之间的尺寸比值应当等于MN1与MN3之间的尺寸比值。类似地，为了使MP4内的电流密度与MP1内的电流密度相同，MN1与MN4之间的尺寸比值应当等于MP1与MP4之间的尺寸比值。
图2所示的结构易于制作到振荡器内。节点106驱动反相器110，而反相器的输出端和节点108驱动触发器的输入端，在此，触发器由第一和第二与非门(NAND gate)(112、114)构成。开关105优选地以PMOS FET MP5来实现，该开关在闭合时将电流Ipos传导至节点104。与非门112的输出端(116)操作开关105，而与非门114的输出端(118)则提供振荡器的输出端OUT。
当电流如上述那样逐渐增大时，电路以下列方式工作。当C1电压基本上为正值的时候，MN3导通并且节点106为低电位。MN2的电流Ineg将对电容C1充电，使其趋向于零。当C1电压达到Vlow的时候，MN3断开并且节点106变高，从而驱动反相器110的输出变低，输出端OUT变高，而与非门112的输出端(116)则变低，进而导通开关MP5。通过将MP2的电流Ipos缩放到大于MN2的电流Ineg，导致C1电压上升。当C1电压超过Vlow时，MN3将会被导通，并且节点106将会下降，而触发器将会捕捉到其高电位状态，并且C1电压将会继续上升。当C1电压达到Vhigh时，MP4断开并且节点108下降，从而翻转触发器的状态，并且将电路恢复到上述要求的初始状态，并且C1电压下降。
通过这种方式，节点104处的C1电压在Vlow与Vhigh之间升降，从而使C1的端点电压追随R1的第一和第二端点电压，并且输出端OUT以一定周期振荡，该周期中的每一部分均由节点104处的电压在Vlow与Vhigh之间升降所需要的时间确定。
由于节点104在阈值之间升降的速率与电流Ipos及Ineg成正比，两个半周期(semi-period)与电流Ipos及Ineg成反比。由于电流Ipos及Ineg与电阻器电流IR成正比地获得，他们也将与阈值的差值(Vhigh-Vlow)成正比，该差值为R1两端的电压。由于每个半周期与电阻R1两端的电压成正比，并且与电阻R1成反比，它们对电阻R1两端的实际电压呈一阶不敏感性。这意味着振荡的周期对电源电压或对MP1及MN1的栅极电压不具有一阶依赖性，并且电阻R1两端的电压因此可以随着电源电压或温度变化，或者电阻值自身可以变化而不实质性地影响电路定时关系，虽然如下所示，R1的值不直接影响周期及半周期的持续时间。
作为一个例子，假定晶体管具有一定的尺寸从而使MN2内的电流(Ineg)额定为IR1的1/20，而MP2的电流(Ipos)额定等于IR1。那么，C1电压下降所需要的时间t1由下式表示：
t1＝C1＊(Vhigh-Vlow)/ineg，
并且由于ineg＝((Vhigh-Vlow)/R1))/20，
t1＝C1＊(Vhigh-Vlow)/[((Vhigh-Vlow)/R1))/20]＝C1＊R1＊20.
类似地，上升时间t2由以下表达式给出：
t2＝C1＊(Vhigh-Vlow)/(ipos-ineg)＝C1＊R1＊(19/20).
振荡周期T＝t1+t2＝C1＊R1＊(419/20).
作为将MP2的电流Ipos逐渐增大成大于MN2的电流Ineg的一个替换实施例，可以将另一个开关(未图示)插入到MN2与节点104之间。并且将该开关设置成当开关105闭合的时候阻止节点104处的电流Ineg。
需要注意的是：具有许多可以实现根据本发明的电路的方案；图2所示的电路仅仅为示例性的。这些仅是基本的：将电压施加在电阻两端以产生耦合至电容的第一电流，从而使电容由随着第一电流变化的充电电流而充电和/或放电到电阻器的端点电压，从而使电容的端点电压追随电阻器两个端点电压中的一个。
另一个利用了本发明原理的振荡器的可能实施方式展示于图3中。除了定时电阻器及二极管接法的晶体管结构之外，该电路结构类似于图2所示的电路结构。振荡器将典型地实现为集成电路(IC)。在此，NMOS二极管接法的晶体管MN1移到了电阻100的上方，从而能够从IC的外部接近电阻R1。对于这种配置而言，MN1应当为隔离装置，以便可以适用不同的源电势。
由于MP1和MN1仍然与R1串联，电阻器的电流IR1将与图2中的电流相同(假设电源电压相等)。额外的电路分支包括PMOS FET MP6和二极管接法的NMOS FET MN5，连接PMOS FET MP6从而与MP1組成电流镜。振荡器的剩余部分与先前一样，除了MN2和MN4与MN5而不是与MN1形成了电流镜之外。
与图2相比，图3中的振荡器设置成反射到节点106的电流逐渐增大成使MN3以与MN1相同的电流密度工作，并且使得反射到节点108的电流逐渐增大成使MP4以与MP1相同的电流密度工作。这使得当节点104处的电压越过大致等于该MN1(栅极到源极)两端电压的第一阈值电压的时候节点106处的电压翻转，并且使得当节点104处的电压越过大致地等于MP1栅极处电压的第二阈值电压的时候节点108处的电压翻转。在这种结构中，由于R1被偏置到GND，相对于VIN和GND的两个阈值电压并不是实际的电阻器端点电压。然而，由于阈值之间的差值与R1两端的电压相同，电路的定时仍然如图2中那样工作。
和前面一样，电容C1连接在节点104与GND之间。在该实施例中，电容通过可选的可切换电容回路120实现，在该回路中，所需要的电容器组合连接到节点104上，从而提供了频率微调；也可以使用单个电容。还需要注意：开关105在此为位于节点104与MN2之间的NMOS FET MN6。当下坡(MN2)电流逐渐增大成大于上坡(MP2)电流的时候，需要这种结构；较大的电流必须是切换的电流，以便压制较小的电流。
图2和图3所示的振荡器将精度、电源电压独立性及不变负载比与简便性结合起来。负载比可以由设计来设定，并且可以在制造过程中可靠地再现为MOS长宽比的比。然而，一些应用场合可能需要用户可编程的负载比。这种振荡器可能的一种实施例展示于图4中。所示的振荡器能够使用户借助可位于片内或片外的编程组件(即图4中的R1、R2和C1)而同时设定负载比和频率。
电路的工作类似于图3中电路的工作，且二极管接法的FET MP1和MN1和参考接地端的电阻器R1像以前一样配置，FET MP6和MN5为负轨(negative rail)电流镜提供能量，并且C1连接在节点104与GND之间。MP3和MN3形成了在节点106处具有输出端的第一阈值检测电路，而MP4和MN4形成了在节点108处具有输出端的第二阈值检测电路。电路设置成反射到节点106的电流被逐渐增大成使MN3以与MN1相同的电流密度工作，并且反射到节点108的电流逐渐增大成使MP4以与MP1相同的电流密度工作，从而当节点104处的电压越过大致等于MN1两端电压的第一阈值电压的时候节点106处的电压翻转，并且当节点104处的电压越过大致等于MP1栅极处电压的第二阈值电压的时候节点108处的电压翻转。
经由MN2和开关105(MN6)提供给C1、且与电流IR1成固定比例的充电电流也和以前一样。然而，使用在节点130与GND之间连接的单独可调第二参考接地端的电阻器(R2)，取代了从电流IR1获得第二(正)充电电流。振荡器包括电路132，电路132设置成将节点130处的电压维持等于与MN1(节点134)连接的R1终端处的电压，从而产生第二电流(IR2)，使得电流IR2与IR1的比值等于R1与R2的比值。连接二极管接法的PMOS FET MP7从而与MP2組成电流镜，MP2通过在此由PMOS FET MP8构成的第二开关136而将电流IR2反射到节点104。当如此布置的时候，当开关105闭合而开关136断开的时候，电容C1放电并且节点104处的电压以一定的速率下降，该速率与R1×C1成反比；并且，当开关136闭合而开关105断开的时候，C1充电并且节点104处的电压以一定的速率上升，该速率与R2×C1成反比。
如上所述，电流IR2与IR1的比值等于R1与R2的比值。为此，两个参考接地端的电阻器由相同的电压驱动，这是重要的。在图4中，这种电压为正电压，但应当注意：电路也可以设置成从具有适当过程及衬底参考的负电源中工作。
与图2和图3中所用的触发器功能类似的触发器137接收节点106与节点108处的电压，并且提供振荡器的输出端OUT，提供需要操作开关136与135的控制信号。当开关FET MN6和MN8的公共栅极在OUT由信号驱动为负极性的时候，MP2的电流通过开关136传递到C1，其具有借助由R2及R1两端电压所设定的正斜率而对电容C1进行充电的效果，R1两端的电压看起来像显示在R2两端。当OUT为高电位时，MN2的电流通过开关105传递到C1，从而以负斜率对C1进行充电。
由于阈值晶体管(MP4、MN3)相对于反射晶体管而与阈值晶体管尺寸成比例地偏置，上阈值与下阈值之间的差值将与电源电压减去MN1和MP1的组合电压降后的数值成正比例。由于这是R1与R2都经历的电压，下降时间应当由R1*C1给出，而上升时间应当由R2*C1给出。它们一起设定负载比和电路的振荡周期。
电路132可以通过许多不同的方式来实现。在图4所示的示例性实施方式中，连接FET MN7，从而与MN5組成电流镜，该电流镜将MP6所反射的电流IR1反射到节点138处。包含PMOS FET MP9和二极管接法的NMOS FET MN8的结构连接在VIN与节点138之间。MN8及MP9与MN1及MP1之间的比例等于MP6与MP1之间的比例。结果，因为MN8和MP9以由MP6设定并且由MN5及MN7反射的电流来工作，MN8和MP9的栅极电压总合应当与MN1及MP1的栅极电压总合相同，尽管它们的电流路径顺序相反。当如此布置的时候，MP9的栅极可以用来容易地控制MN8/MP9的电流，并且将该电流伺服给MN7的电流，其中，MP9的栅极连接到与R2相连接的节点130。
R2可以将MP9的栅极拉低，从而确保MP9将来自MN7的电流传递到MN8。响应于MP9的漏极电压，其栅极连接到节点138处并且其漏源电路连接在节点139与接地端GND之间的PMOS FET MP10驱动着连接在MP7与节点130之间的FET MN9，FET MN9又将MP9的栅极向上抬升。栅极电压将随着MP9的漏极电压上升，直到MN8和MP9内的电流开始降低为止。此时，电流将达到平衡，与电流相应的栅极电压刚好足以促使MN7的电流在MP9和MN8内流动。
MP9和MN8单位宽度上的电流应当恰好与MP1和MN1单位宽度上的电流匹配，因此需要维持平衡的电压恰好等于MN1的源电压。
MN9驱动节点130，并且供应所有的R2电流。连接FET MP11从而与MP7組成电流镜，该电流镜将R2电流反射到节点139处，从而为MP10提供驱动。如上所述，FET MP2通过开关136将相同的电流反射到节点104处。起动二极管140优选地连接在节点138与节点139之间。
很好地适用本发明定时电路的另一种应用为可编程延时定时器。这种定时器的一种可能的实施方式展示于图5中。电流源141为电流镜提供电流，该电流镜包括二极管接法的FET MP11和PMOS FET MP12和MP13，其为匹配的器件MN9和MN10提供了相等的电流。MN9的栅极连接到节点142，而MN10的栅极连接到节点144。FET MN11将其栅极连接到MP12与MN9的结合处(146)，并且将其漏源电路连接到节点148与节点142之间；具有电阻R3的定时电阻器连接在节点142与GND之间。连接电流镜150，从而将MN11的电流反射到节点144处。
在工作过程中，MP12驱动MN11的栅极，以导通MN9，从而使MN9接收MP12的电流，进而使传递到电流镜150的电流成为将电阻R3两端的电压上升到MN9的栅极电压所需要的电流；电流镜150包括二极管接法的FET MP14和MP15。这种电流被反射到节点144及连接在节点144与GND之间的电容C1。假定节点144处的电压初始时为低电位，则MP15的电流开始对电容C1充电，节点144处的电压将会上升。
虽然施加在MN10栅极上的C1电压仍为低电位，来自MP13的电流保持OUT为高电位。然而，随着MN10的栅极电压上升并且逼近节点142处的电压，在匹配装置MN9内反射出类似的电流，MN10的电流将上升到超过MP13的电流，OUT将会被拉低。因此，当延时定时器被设置成反射到OUT节点的电流逐渐增大，以致于使MN10以与MN4相同的电流密度工作的时候，获得了正确的操作，从而使得当节点144处的电压(VC1)等于节点142处的电压时，OUT翻转。
延时定时器优选地包括用来起动延时的开关；设置有图5所示的FETMN12，响应于控制信号START，连接FET MN12将节点144拉向GND。当START是高电位的时候，MN12导通，节点144被拉低，OUT为高电位。当START从高电位翻转到低电位的时候，MP15的电流将以下面表达式给出的电流iMP15对电容C1充电：
iMP15＝A＊VR3/R3，其中A是电流镜150的增益，VR3是节点142处的电压。当VC1达到VR3的时候，OUT将翻转成低电位。使VC1达到VR3所需要的时间T由下式表示：
T＝C1＊VR3/iMP15＝C1＊VR3/(A＊VR3/R3)＝C1＊R3/A
该结果依赖于R3、C1和A的值，而与MN9的实际Vgs或由电流源141所提供的电流无关。需要注意的是：电阻R3和电容C1都以接地端为参考，因此可以从外部接近电阻R3和电容C1。
图5中电路的自偏置变形电路展示于图6中。在此，FET MN13(图5中的MN11)既可以是在零偏压的情况下导通的耗尽型器件，也可以借助小电感而被分流。这对于确保电路的起动是必要的。在该电路中，R3电流不仅用于对电容C1充电，而且也被反射到MN 9和MN10，以便将其栅极-源极电压设定成相等，并且形成阈值电压，从而当C1电压从零变到阈值的时候，电压变化等于R3两端的整个电压。虽然与图5中的电路结构不同，如文中所述的所有电路一样，该变形实施例将仍然采用单个晶体管(MN10)，用于设定和检测阈值电压。
虽然已经展示并描述了本发明的特定实施例，但对本领域的技术人员来说，仍将会有许多变型实施例和改型实施例。因此，本发明仅仅限制于所附权利要求中。

Claims (7)

1.一种定时电路，所述的定时电路包括：
电容；
第一电阻(R1)；
施加在所述第一电阻两端的任意电压，使所述第一电阻具有第一与第二端点电压，由此产生第一电流；
第一电流镜及第二电流镜，第一电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的正充电电流充电成至第一端点电压，第二电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的负充电电流放电至第二端点电压；
电路，其设置成使得所述电容被充电，直到所述电容两端的电压越过与所述第一电阻的第一和第二端点电压中的一个电压成正比的第一阈值电压为止，并且使得所述电容被放电，直到所述电容两端的电压越过与所述第一电阻的第一与第二端点电压中的另一个电压成正比的第二阈值电压为止，从而使所述电容的端点电压追随所述第一电阻的第一与第二端点电压；
第一与第二电源电压，且所述第一电源电压相对于所述第二电源电压是正的；
p型二极管接法的晶体管；
n型二极管接法的晶体管，所述p型二极管接法的晶体管及所述n型二极管接法的晶体管与所述第一电阻串联连接在所述第一与第二电源电压之间，以在所述第一电阻两端建立所述电压，所述p型二极管接法的晶体管与所述n型二极管接法的晶体管具有各自的电流密度；
所述电路包括第三和第四晶体管，所述第三和第四晶体管的控制输入端耦合到所述电容器电压；
所述第三晶体管以与所述p型二极管接法的晶体管相同的电流密度被偏置，从而使所述第三晶体管建立所述第一与第二阈值电压中的一个，并且检测所述电容两端的电压何时越过所述阈值电压；及
所述第四晶体管以与所述n型二极管接法的晶体管相同的电流密度被偏置，从而使所述第四晶体管建立所述第一与第二阈值电压中的另一个，并且检测所述电容两端的电压何时越过所述阈值电压。
2.一种定时电路，所述的定时电路包括：
电容；
第一电阻(R1)；
施加在所述第一电阻两端的任意电压，使所述第一电阻具有第一与第二端点电压，由此产生第一电流；
第一电流镜及第二电流镜，第一电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的正充电电流充电成至第一端点电压，第二电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的负充电电流放电至第二端点电压；
电路，其设置成使得所述电容被充电，直到所述电容两端的电压越过与所述第一电阻的第一和第二端点电压中的一个电压成正比的第一阈值电压为止，并且使得所述电容被放电，直到所述电容两端的电压越过与所述第一电阻的第一与第二端点电压中的另一个电压成正比的第二阈值电压为止，从而使所述电容的端点电压追随所述第一电阻的第一与第二端点电压；
第一与第二电源电压，所述第一电源电压相对于所述第二电源电压是正的；
p型二极管接法的晶体管；
n型二极管接法的晶体管，所述p型二极管接法的晶体管及所述n型二极管接法的晶体管与所述第一电阻串联连接在所述第一与第二电源电压之间，以在所述第一电阻两端建立所述电压，其中所述第一电阻具有第一和第二终端，所述p型二极管接法的晶体管连接在第一电源电压与所述第一电阻的第一终端之间，而所述n型二极管接法的晶体管连接在所述第一电阻的第二终端与所述第二电源电压之间，并且
所述电容连接在第一节点与电源电压之间，并且所述充电电流提供在所述第一节点处，所述电路包括至少一个阈值检测电路，所述阈值检测电路包括：
第三晶体管，其连接成与所述p型二极管接法的晶体管組成电流镜，所述电流镜将所述第一电流反射到第二节点；及
第四晶体管，其控制输入端连接到所述第一节点，并且其漏源电路连接在所述第二节点与所述第二电源电压之间，所述定时电路设置成反射到所述第二节点的电流逐渐增大，以致于使所述第四晶体管以与所述n型二极管接法的晶体管相同的电流密度工作，从而当所述第一节点处的电压越过大致等于所述第一电阻的所述第二终端处的电压的阈值电压的时候所述第二节点处的电压翻转，所述第二节点处的所述电压是所述阈值检测电路的输出信号。
3.一种定时电路，所述的定时电路包括：
电容；
第一电阻(R1)；
施加在所述第一电阻两端的任意电压，使所述第一电阻具有第一与第二端点电压，由此产生第一电流；
第一电流镜及第二电流镜，第一电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的正充电电流充电成至第一端点电压，第二电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的负充电电流放电至第二端点电压；
电路，其设置成使得所述电容被充电，直到所述电容两端的电压越过与所述第一电阻的第一和第二端点电压中的一个电压成正比的第一阈值电压为止，并且使得所述电容被放电，直到所述电容两端的电压越过与所述第一电阻的第一与第二端点电压中的另一个电压成正比的第二阈值电压为止，从而使所述电容的端点电压追随所述第一电阻的第一与第二端点电压；
第一与第二电源电压，所述第一电源电压相对于所述第二电源电压是正的；
p型二极管接法的晶体管；
n型二极管接法的晶体管，所述p型二极管接法的晶体管及所述n型二极管接法的晶体管与所述第一电阻串联连接在所述第一与第二电源电压之间，以在所述第一电阻两端建立电压，其中所述第一电阻具有第一和第二终端，所述p型二极管接法的晶体管连接在所述第一电源电压与所述第一电阻的第一终端之间，而所述n型二极管接法的晶体管连接在所述第一电阻的第二终端与所述第二电源电压之间，并且
其中，所述电容连接在第一节点与一电源电压之间，并且所述充电电流提供在所述第一节点处，所述电路包括至少一个阈值检测电路，所述阈值检测电路包括：
第三晶体管，其连接成与所述n型二极管接法的晶体管組成电流镜，所述电流镜将所述第一电流反射到第二节点；及
第四晶体管，其控制输入端连接到所述第一节点，并且其漏源电路连接在所述第二节点与所述第一电源电压之间，所述定时电路设置成反射到所述第二节点的电流逐渐增大，以致于使所述第四晶体管以与所述p型二极管接法的晶体管相同的电流密度工作，从而当所述第一节点处的电压越过大致等于所述第一电阻第一终端处的电压的阈值电压的时候所述第二节点处的电压翻转，所述第二节点处的电压是所述阈值检测电路的输出信号。
4.一种定时电路，所述的定时电路包括：
电容；
第一电阻(R1)；
施加在所述第一电阻两端的任意电压，使所述第一电阻具有第一与第二端点电压，由此产生第一电流；
第一电流镜及第二电流镜，第一电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的正充电电流充电成至第一端点电压，第二电流镜用于将所述第一电流耦合到所述电容，从而使所述电容由随所述第一电流变化的负充电电流放电至第二端点电压；
电路，其设置成使得所述电容被充电，直到所述电容两端的电压越过与所述第一电阻的第一和第二端点电压中的一个电压成正比的第一阈值电压为止，并且使得所述电容被放电，直到所述电容两端的电压越过与所述第一电阻的第一与第二端点电压中的另一个电压成正比的第二阈值电压为止，从而使所述电容的端点电压追随所述第一电阻的第一与第二端点电压；
第一与第二电源电压，所述第一电源电压相对于所述第二电源电压是正的；
p型二极管接法的晶体管；
n型二极管接法的晶体管，所述p型二极管接法的晶体管及所述n型二极管接法的晶体管与所述第一电阻串联连接在所述第一与第二电源电压之间，以在所述第一电阻两端建立所述电压，其中所述第一电阻具有第一和第二终端，所述p型二极管接法的晶体管连接在第一电源电压与所述第一电阻的第一终端之间，而所述n型二极管接法的晶体管连接在所述第一电阻的第二终端与所述第二电源电压之间，并且
所述电容连接在第一节点与一电源电压之间，并且所述充电电流提供在所述第一节点处，所述电路包括第一和第二阈值检测电路，所述第一阈值检测电路包括：
第三晶体管，其连接成与所述p型二极管接法的晶体管組成电流镜，所述电流镜将所述第一电流反射到第二节点；及
第四晶体管，其控制输入端连接到所述第一节点，并且其漏源电路连接在所述第二节点与所述第二电源电压之间；
所述第二阈值检测电路包括：
第五晶体管，其连接成与所述n型二极管接法的晶体管組成电流镜，所述电流镜将所述第一电流反射到第三节点；及
第六晶体管，其控制输入端连接到所述第一节点，并且其漏源电路连接在所述第三节点与所述第一电源电压之间；
所述定时电路设置成反射到所述第二节点的电流逐渐增大，以致于使所述第四晶体管以与所述n型二极管接法的晶体管相同的电流密度工作，并且使得反射到所述第三节点的电流逐渐增大，以致于使所述第六晶体管以与所述p型二极管接法的晶体管相同的电流密度工作，从而当所述第一节点处的电压越过大致等于所述第一电阻第二终端处的电压的阈值电压的时候所述第二节点处的电压翻转，所述第二节点处的电压是所述第一阈值检测电路的输出信号，并且使得当所述第一节点处的电压越过大致等于所述第一电阻第一终端处的电压的阈值电压的时候所述第三节点处的电压翻转，所述第三节点处的电压是所述第二阈值检测电路的输出信号。
5.一种振荡器，其特征在于，所述的振荡器包括：
第一和第二电源电压，且所述第一电源电压相对于所述第二电源电压是正的；
连接在多个所述电源电压中的一个与第一节点之间的电容；
第一电阻(R1)，其具有第一和第二终端；
p型二极管接法的晶体管，其连接在所述第一电源电压与所述第一电阻的第一终端之间；
n型二极管接法的晶体管，其连接在所述第一电阻的第二终端与所述第二电源电压之间，结果施加在所述第一电阻两端的电压使所述第一电阻具有第一与第二端点电压，从而产生第一电流；
第一阈值检测电路，其包括：
第三晶体管，其连接成与所述p型二极管接法的晶体管組成电流镜，所述电流镜将所述第一电流反射到第二节点；及
第四晶体管，其控制输入端连接到所述第一节点，并且其漏源电路连接在所述第二节点与所述第二电源电压之间；
第二阈值检测电路，其包括：
第五晶体管，其连接成与所述n型二极管接法的晶体管組成电流镜，所述电流镜将所述第一电流反射到第三节点；及
第六晶体管，其控制输入端连接到所述第一节点，并且其漏源电路连接在所述第三节点与所述第一电源电压之间；
所述振荡器设置成反射到所述第二节点的电流逐渐增大，以致于使所述第四晶体管以与所述n型二极管接法的晶体管相同的电流密度工作，并且使得反射到所述第三节点的电流逐渐增大，以致于使得所述第六晶体管以与所述p型二极管接法的晶体管相同的电流密度工作，从而当所述第一节点处的电压越过大致等于所述第一电阻第二终端处的电压的第一阈值电压的时候所述第二节点处的电压翻转，所述第二节点处的电压是所述第一阈值检测电路的输出信号，并且使得当所述第一节点处的电压越过大致等于所述第一电阻第一终端处的电压的第二阈值电压的时候所述第三节点处的电压翻转，所述第三节点处的电压是所述第二阈值检测电路的输出信号；
第七晶体管，其连接成与所述p型二极管接法的晶体管組成电流镜，所述电流镜对所述第一电流进行反射，从而为所述第一节点提供正充电电流；
第八晶体管，其连接成与所述n型二极管接法的晶体管組成电流镜，所述电流镜对所述第一电流进行反射，从而为所述第一节点提供负充电电流；
第九晶体管，其连接在所述第七晶体管和第八晶体管中的一个与所述第一节点之间，并且设置成响应于施加在其控制输入端的控制信号而将所述正与负充电电流中的一个传导至所述第一节点；及
触发器，其接收所述第二与第三节点处的电压，并且提供所述振荡器的输出端，来源于所述输出端的控制信号使所述第一节点处的电压在所述第一与第二阈值电压之间升降，
从而使所述电容的端点电压追随所述第一电阻的第一与第二端点电压，并且所述输出端以一定周期振荡，所述周期中的每一部分由所述第一节点处的电压在所述第一与第二阈值电压之间升降所需要的时间确定。
6.如权利要求5所述的振荡器，其特征在于，所述第七晶体管是p型，所述第八晶体管是n型，并且所述第九晶体管连接在所述第七晶体管与所述第一节点之间，所述第七和第八晶体管的尺寸使得由所述第七晶体管传导的电流大于由所述第八晶体管传导的电流，从而使得当所述第九晶体管响应于所述控制信号而将正充电电流传导至所述第一节点的时候，所述第一节点处的电压升高。
7.如权利要求5所述的振荡器，其特征在于，所述第七晶体管是p型，所述第八晶体管是n型，并且所述第九晶体管连接在所述第七晶体管与所述第一节点之间，所述振荡器进一步包括连接在所述第八晶体管与所述第一节点之间的第十晶体管，其设置成当所述第九晶体管响应于所述控制信号而将正充电电流传导至所述第一节点的时候，阻碍来自所述第一节点的所述负充电电流。
CN2006800509621A 2005-11-15 2006-10-04 定时器电路和方法 Expired - Fee Related CN101361268B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/280,516 2005-11-15
US11/280,516 US7342463B2 (en) 2005-11-15 2005-11-15 Timer circuits and method
PCT/US2006/039098 WO2007061518A2 (en) 2005-11-15 2006-10-04 Timer circuits and method

Publications (2)

Publication Number Publication Date
CN101361268A CN101361268A (zh) 2009-02-04
CN101361268B true CN101361268B (zh) 2011-08-24

Family

ID=37888396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800509621A Expired - Fee Related CN101361268B (zh) 2005-11-15 2006-10-04 定时器电路和方法

Country Status (5)

Country Link
US (1) US7342463B2 (zh)
EP (1) EP1958330A2 (zh)
JP (1) JP2009516470A (zh)
CN (1) CN101361268B (zh)
WO (1) WO2007061518A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487659B2 (en) 2011-04-22 2013-07-16 Analog Devices, Inc. Comparator with adaptive timing
WO2014059560A1 (en) 2012-10-19 2014-04-24 Micron Technology, Inc. Apparatuses and methods for providing oscillation signals
US8981857B2 (en) * 2012-11-15 2015-03-17 Freescale Semiconductor, Inc. Temperature dependent timer circuit
US10241535B2 (en) 2014-02-18 2019-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference having boxing region and method of using
US11269368B2 (en) 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
US9287823B1 (en) * 2014-09-15 2016-03-15 Nuvoton Technology Corporation Method and apparatus of a self-biased RC oscillator and ramp generator
DE102018114388A1 (de) * 2018-06-15 2019-12-19 Valeo Schalter Und Sensoren Gmbh Verfahren zur Steuerung einer Antriebseinrichtung eines Mikroschwingspiegels, Steuervorrichtung und Umlenkspiegeleinrichtung
US11106233B1 (en) * 2020-01-28 2021-08-31 Analog Devices, Inc. Current mirror arrangements with reduced input impedance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070311A (en) * 1989-07-07 1991-12-03 Sgs-Thomson Microelectronics Sa Integrated circuit with adjustable oscillator with frequency independent of the supply voltage

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594565A (en) * 1984-08-30 1986-06-10 Cordis Corporation Clock oscillator for a cardiac pacer having frequency compensation for temperature and voltage fluctuations
JPS63276316A (ja) * 1987-05-07 1988-11-14 Nec Corp 発振回路
JPH01161912A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体集積回路
JPH0479516A (ja) * 1990-07-19 1992-03-12 Mitsubishi Electric Corp 集積回路装置における遅延回路
US5592128A (en) * 1995-03-30 1997-01-07 Micro Linear Corporation Oscillator for generating a varying amplitude feed forward PFC modulation ramp
EP0735677B1 (en) * 1995-03-31 1999-12-22 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Oscillator circuit having oscillation frequency independent from the supply voltage value
JPH09172356A (ja) * 1995-12-19 1997-06-30 Fujitsu Ltd 遅延回路及びデジタル位相ロック回路
GB2351619A (en) * 1999-07-01 2001-01-03 Ericsson Telefon Ab L M A frequency trimmable oscillator with insensitivity to power supply variations and parasitic capacitance
JP2002237743A (ja) * 2001-02-09 2002-08-23 Sony Corp コンパレータ及びａ／ｄコンバータ
US7227422B2 (en) 2002-12-17 2007-06-05 Nxp B.V. Temperature compensated R-C oscillator
US6924709B2 (en) * 2003-10-10 2005-08-02 Standard Microsystems Corporation Integrated relaxation oscillator with improved sensitivity to component variation due to process-shift

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070311A (en) * 1989-07-07 1991-12-03 Sgs-Thomson Microelectronics Sa Integrated circuit with adjustable oscillator with frequency independent of the supply voltage

Also Published As

Publication number Publication date
WO2007061518A3 (en) 2007-08-30
WO2007061518A2 (en) 2007-05-31
US7342463B2 (en) 2008-03-11
JP2009516470A (ja) 2009-04-16
EP1958330A2 (en) 2008-08-20
CN101361268A (zh) 2009-02-04
US20070109062A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
CN101361268B (zh) 定时器电路和方法
JP2639325B2 (ja) 定電圧発生回路
US8040162B2 (en) Switch matrix drive circuit for a power element
US20080030261A1 (en) Charge Pump Circuit
JP2684601B2 (ja) 低圧蛍光ランプのためのスイッチング制御回路と制御装置
JP2006158067A (ja) 電源ドライバ回路
CN106645893B (zh) 电荷泵的输出电压检测电路和电荷泵
CN102200797B (zh) 基准电压电路
CN104917377B (zh) Dc/dc转换器
CN104917376B (zh) Dc/dc转换器
CN101896874A (zh) 恒压电路
JPH0775331A (ja) チャージポンプ回路
JPH07312542A (ja) リセット回路
JPH06503222A (ja) プログラムされたゲート・ドライブ電圧を持つ、ミニアチヤ化されたスイツチング電源
JP4407077B2 (ja) スイッチング電源装置
JP3757851B2 (ja) 電圧変換回路
CN101106325A (zh) 开关式稳压器
CN103066847B (zh) 电源装置和图像形成设备
CN108390550A (zh) 一种控制导通时间的调整电路
JP2020182321A (ja) ゲート駆動回路
CN100476563C (zh) 快门致动器驱动电路及快门致动器装置
JP2001157443A (ja) パルス制御回路及び同期整流回路
JP6641913B2 (ja) 温度補償付遅延回路
KR20220093374A (ko) 충방전 시험장치
KR100211122B1 (ko) 반도체 집적 회로 장치용 발진 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

CF01 Termination of patent right due to non-payment of annual fee