JPH0775331A - チャージポンプ回路 - Google Patents

チャージポンプ回路

Info

Publication number
JPH0775331A
JPH0775331A JP6032235A JP3223594A JPH0775331A JP H0775331 A JPH0775331 A JP H0775331A JP 6032235 A JP6032235 A JP 6032235A JP 3223594 A JP3223594 A JP 3223594A JP H0775331 A JPH0775331 A JP H0775331A
Authority
JP
Japan
Prior art keywords
transistor
current
charge pump
pump circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6032235A
Other languages
English (en)
Other versions
JP3493215B2 (ja
Inventor
Yves Dufour
デュフュール イブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH0775331A publication Critical patent/JPH0775331A/ja
Application granted granted Critical
Publication of JP3493215B2 publication Critical patent/JP3493215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 低電流消費、低雑音のチャージポンプ回路と
そのような回路を含む周波数シンセサイザ。 【構成】 周期的なモードで動作し、並列につないだ２
個の電流源１１，２１及び１２，２２と、一方の電流源
から電流を吸収し、もう一方の電流源の出力に変換する
電流ミラーＭ１とを具えるチャージポンプ回路におい
て、各々の電流源が基準電圧発生器１４の出力ＶＢによ
ってトランジスタスイッチを経由して制御されるトラン
ジスタ１１，１２を具え、基準電圧発生器１４は電流Ｉ
ｏを給電する電流源に直列に接続した、第１及び第２ト
ランジスタと同様な第３トランジスタ１３と、第３トラ
ンジスタ１３を流れる電流を電流Ｉｏと等しくする手段
２０とを具えることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、第１電源端子からみ
て、同様の構造を有し、通常同一の電流を第２電源端子
へ供給し、制御信号、所謂ダウン信号と所謂アップ信号
とによって独立に、且つ周期的に駆動される第１及び第
２電流源と、第１電流源と第２電源端子の間の接続路に
配置した入力及び第２電流源の出力に接続され出力端子
を形成する出力を有する電流ミラーとを具えるチャージ
ポンプ回路に関するものである。
【０００２】
【従来の技術】上述した様なチャージポンプ回路は、米
国特許第４，８４７，５１９号明細書により既知であ
る。この明細書により知られる回路は、アップ及びダウ
ン信号の周期的な制御にしたがって動作する差動段をそ
れぞれ有する２個の電流源を具え、２個の電流源のうち
どちらか１個のみが動作している間、チャージパルスを
出力に供給する。周期的な制御信号の残余の期間は、両
方の電流源が不作動状態であるか又は同時に動作状態に
あるため、回路の出力にはチャージパルスを供給しな
い。このようにして回路の出力に現れるチャージパルス
は、蓄電コンデンサに充電される。
【０００３】
【発明が解決しようとする課題】この既知の回路は、２
個の電流源を極めて類似した構造を持ち、したがって適
切に対にできる利点を持つが、差動回路を使用したこと
により２個の電流源を流れる電流の総和を絶えず消費す
るという重大な欠点を有する。
【０００４】この型式のチャージポンプ回路の出力にお
けるノイズ特性に関して、状況の詳細な分析により、平
均ノイズが制御信号のデューティ比にほぼ比例してい
て、ノイズは動作サイクル中の両方の電流源共不動作で
ある期間、ほぼゼロになることがわかるであろう。した
がって出力における平均ノイズを減少させるには、でき
る限り小さいデューティ比の制御信号の使用が有効であ
る。このように構成すると、電流源が、例えば数ミリア
ンペア又は数１０ミリアンペアの大きい電流を供給する
場合でも、制御をすべき発振器の位相の急激な変化に応
答してチャージポンプの出力の値を急激に変化させる能
力を向上することができる。
【０００５】したがってこの先行技術によるチャージポ
ンプ回路は、電池動作可搬式装置のように電流消費量を
少なくする必要のある用途には適当でない。
【０００６】本発明の目的は、上述した問題を軽減する
ことである。本発明は、電流消費が既知の回路より十分
少なく、出力におけるノイズを非常に減少したチャージ
ポンプ回路を提供する。
【０００７】
【課題を解決するための手段】本発明による上述した型
式のチャージポンプ回路は、第１電流源が第１トランジ
スタを、第２電流源が第２トランジスタを各々具え、第
１トランジスタの制御電極はダウン信号によって制御す
る第１トランジスタスイッチを経由して、第２トランジ
スタの制御電極はアップ信号によって制御する第２トラ
ンジスタスイッチを経由して、共に基準電圧発生器の出
力に結合し、基準電圧発生器が前記した２個のトランジ
スタと同様な構造の第３トランジスタと、第３トランジ
スタと直列に接続した基準電流源と、第３トランジスタ
を流れる電流を前記基準電流源の電流と等しくする手段
とを具え、第３トランジスタの制御電極に第１及び第２
トランジスタの制御電極に印加する基準電圧を発生させ
るようにしたことを特徴とする。
【０００８】
【作用】このような発明によるチャージポンプ回路で
は、第１及び第２電流源はそれらが動作している間のみ
電流を供給し、その時間は制御信号のデューティ比によ
って決まり、デューティ比は１／１０4 程度に小さくで
きるが。一方、第３トランジスタだけは基準電流源が生
成する基準電流を常に供給する。実際問題として、上述
したような基準電圧発生器を用いて複数の第１及び第２
電流源への給電をおこなうことができ、この場合、平均
電流消費はほとんど増大しない。
【０００９】第１及び第２トランジスタの制御電極を同
じ基準電圧発生器で駆動することにより、この発生器の
出力に現れる恐れがあるノイズは、動作サイクル中、両
方の電流源が同時に動作している期間、回路の出力にお
いてほぼ除去される。
【００１０】本発明によるチャージポンプ回路の好適な
実施例において、基準電圧発生器が、基準電流源と第３
トランジスタの出力電極との間のノードに結合した第１
入力と、前記第３トランジスタの制御電極に結合した第
２入力と、前記基準電圧を出力する出力とを有する帰還
増幅器を具えることを特徴とする。
【００１１】用途に応じては、この発生器が給電すべき
電流源の個数及び、これらの電流源から供給される電流
に帰還増幅器を適合させることができる。第３トランジ
スタの出力電極が帰還増幅器の一方の入力に接続してい
ることから、第３トランジスタは正確に決められた一定
の電圧で動作するようになる。
【００１２】第３トランジスタの動作条件を第１及び第
２トランジスタの動作条件とできる限り等しくするため
に、帰還増幅器の第２入力と第３トランジスタの制御電
極との間に、常閉スイッチとして作用する第４トランジ
スタを配置すると有効である。第４トランジスタは、チ
ャージポンプの第１及び第２トランジスタの周期的な動
作を制御する第１及び第２スイッチのトランジスタと同
様な構造である。
【００１３】このようにして、電流源は、基準電圧発生
器内を流れる基準電流と全く同一の電流を供給すること
ができる。したがって第１及び第２電流源が供給する電
流を、非常に正確に決めることができる。
【００１４】本発明によるチャージポンプ回路は、帰還
増幅器が第１入力に電圧シフタを具えることもできる。
このように構成すると、第３トランジスタの動作電圧
を、電源電圧と適合し、第１及び第２トランジスタの動
作電圧に近い電圧に選択することができるようになる。
【００１５】本発明によるチャージポンプ回路はＭＯＳ
型電界効果トランジスタを用いて、又はバイポーラトラ
ンジスタを用いて、又は両タイプのトランジスタの組み
合わせを適切に用いて構成することができる。
【００１６】本発明は、上述した様なチャージポンプ回
路を少なくとも１個有する周波数シンセサイザにも関連
する。
【００１７】
【実施例】図１は本発明によるチャージポンプ回路の基
本的な構成を示す回路図である。正電源端子Ｖｃｃと負
電源端子Ｖｓｓとの間に、第１バイポーラｐｎｐ型トラ
ンジスタ１１と第２ｐｎｐ型トランジスタ１２とを並列
に配置し、第１トランジスタ１１のエミッタはエミッタ
抵抗２１を経由して端子Ｖｃｃに結合し、第２トランジ
スタのエミッタはエミッタ抵抗２１と同じ値のエミッタ
抵抗２２を経由して端子Ｖｃｃに結合する。第１トラン
ジスタのコレクタは電流ミラーＭ１の入力に接続し、前
記電流ミラーはバイポーラｎｐｎ型トランジスタを具
え、電流ミラーの出力は第２トランジスタのコレクタに
接続してチャージポンプ回路の出力Ｏを構成するノード
を形成する。トランジスタ１１とエミッタ抵抗２１はチ
ャージポンプの第１電流源を、トランジスタ１２とエミ
ッタ抵抗２２は第２電流源を各々形成する。第１トラン
ジスタのベースは、ダウン信号ＤＮによって制御される
トランジスタスイッチ１５を経由して、基準電圧ＶＢを
出力に供給する基準電圧発生器１４に結合する。さら
に、第２トランジスタ１２のベースは、アップ信号によ
って制御されるもう１個のトランジスタスイッチ１６を
経由して、同じ基準電圧発生器１４の出力に結合する。
ダウン信号ＤＮとアップ信号ＵＰは、チャージポンプ回
路と相俟って位相ロックループを構成する位相比較器か
ら供給される。この位相比較器は既知のものであり、図
には示していない。これらの信号は、小さいデューティ
比のパルス波形信号であり、パルス幅変調している。
【００１８】基準電圧発生器１４は、第１及び第２トラ
ンジスタ１１及び１２と同様な構造の第３トランジスタ
１３を基本的に具え、第３トランジスタのエミッタは、
第１及び第２トランジスタのエミッタ抵抗２１及び２２
と同じ値のエミッタ抵抗２３を経由して、電源端子Ｖｃ
ｃに結合する。第３トランジスタ１３は、一定の基準電
流Ｉｏを供給する基準電流源Ｓｏを経由して、電源端子
Ｖｓｓに結合する。
【００１９】加えて本チャージポンプ回路は、第３トラ
ンジスタ１３を通る電流を、前記基準電流源Ｓｏの基準
電流Ｉｏと等しくする手段を具える。前記手段は、帰還
増幅器２０を具える。この増幅器２０の第１入力は、第
３トランジスタ１３のコレクタと電流源Ｓｏとの間のノ
ードに結合するが、電圧シフタ１８を経由するのが好適
である。増幅器２０の第２入力は、第３トランジスタの
ベースに結合するが、常閉トランジスタスイッチ１７を
経由するのが好適である。後に詳細に説明するように、
スイッチ１７は、第１トランジスタ１１及び第２トラン
ジスタ１２を周期的に駆動するスイッチ１５及び１６
と、同じ型式で同様な構造のトランジスタを有する。チ
ャージポンプの第１トランジスタ１１と第２トランジス
タ１２に周期的に印加される前記基準電圧ＶＢを発生す
る増幅器２０の出力を、この増幅器の第２入力に接続す
る。したがって、このような基準電圧発生器１４は、チ
ャージポンプの第１及び第２トランジスタ１１及び１２
と全く同様の手段を具えており、これらのトランジスタ
が動作するときは、基準電流Ｉｏと完全に同じ電流が流
れることになる。
【００２０】図２は、図１中に示すスイッチ１５及び１
６の好適な実施例を示す。ここでスイッチ１５及び１６
には、ＭＯＳ型電界効果トランジスタをもって構成す
る。スイッチ１５はその入力にダウンコマンドＤＮを受
け、そのコマンドを電源端子ＶｃｃとＶｓｓの間に直列
に配置した１対のトランジスタＭＰ１１とＭＮ１１のゲ
ートに印加する。ＭＰ１１はｐチャネル型トランジスタ
であり、ＭＮ１１はｎチャネル型トランジスタである。
このトランジスタ対は、ダウンコマンドＤＮに対して反
転した論理出力信号を供給する。もう１対のｐチャネル
ＭＯＳ型トランジスタＭＰ１２とＭＰ１３を、電源端子
Ｖｃｃと基準電圧ＶＢが現れるノードとの間に直列に配
置する。
【００２１】電源端子Ｖｃｃに接続されたトランジスタ
ＭＰ１２のゲートは１対のトランジスタＭＰ１１とＭＮ
１１の出力から反転したダウン信号を受ける。基準電圧
ＶＢ側に接続されたトランジスタＭＰ１３のゲートには
ダウン信号ＤＮを供給する。したがって、トランジスタ
ＭＰ１２とＭＰ１３は、チャージポンプの第１トランジ
スタのベースに接続しているこれらのトランジスタの共
通接続点の電位を、ダウン信号にしたがって、電圧Ｖｃ
ｃ又は電圧ＶＢのいずれかにするスイッチを形成する。
【００２２】スイッチ１６は、スイッチ１５と全く同様
な構成である。アップ信号ＵＰを１対のＭＯＳ型トラン
ジスタＭＰ２１とＭＮ２１のゲートに印加して、アップ
信号ＵＰの反転信号を生成する。更に端子Ｖｃｃと基準
電圧ＶＢのラインとの間に配置した第２のトランジスタ
対、ＭＰ２２とＭＰ２３の共通接続点を、チャージポン
プの第２トランジスタのベースに直接結合する。
【００２３】チャージポンプの第１トランジスタ１１が
動作すると、トランジスタＭＰ１３が導通し、トランジ
スタ１１のベースには基準電圧ＶＢが印加される。更
に、チャージポンプの第２トランジスタ１２が動作する
と、トランジスタＭＰ２３が導通し、トランジスタ１２
のベースには基準電圧ＶＢが印加される。上述したよう
に、基準電圧発生器１４中の常閉スイッチ１７を構成す
るトランジスタは、トランジスタＭＰ１３とＭＰ２３と
同じ構造のｐチャネルＭＯＳ型トランジスタで構成して
いるので、これらトランジスタの各々の電圧効果は基準
電圧ＶＢに対して無視できる。したがって基準電流Ｉｏ
は、第１トランジスタ及び第２トランジスタが動作する
とき、これらのトランジスタの各々に全く同じ電流が流
れることになる。
【００２４】チャージポンプの第１及び第２トランジス
タ１１及び１２を同じ基準電圧ＶＢでバイアスするとこ
れらトランジスタは導通し、その結果、チャージポンプ
の出力Ｏにおけるこの電圧が原因のノイズは、ほぼ除去
される。
【００２５】図３は、図１中の増幅器２０のような帰還
増幅器の一例を線図的に示すものである。ここで帰還増
幅器は、トランジスタ１３のコレクタと基準電流源Ｓｏ
の間のノードにゲートを接続したｐチャネルＭＯＳ型電
界効果トランジスタＭＰ１５によって形成する。トラン
ジスタＭＰ１５の主電流路は、電源端子Ｖｓｓと、基準
電圧ＶＢが現れるノードＡとの間に配置し、ノードＡは
スイッチ１７を経由して第３トランジスタのベースにも
接続し、電流源Ｓ２を経由して電源端子Ｖｃｃに結合す
る。第３トランジスタ１３のベース−コレクタ電圧は、
したがってトランジスタＭＰ１５のしきい電圧にスイッ
チ１７の両端の電圧降下を加えて決定される。第３トラ
ンジスタ１３が基準電流源Ｓｏの基準電流Ｉｏを常時供
給するようにトランジスタＭＰ１５は、電流源Ｓ２から
の電流を吸収するのでノードＡの電圧はＶＢになる。す
なわち基準電圧ＶＢは、電流源Ｓ２が供給する電流Ｉ２
の増加に比例して減少するインピーダンス間に現れる。
このことはチャージポンプ回路の第１及び第２トランジ
スタ１１及び１２のベース電流がどのように変化しても
成り立つ。
【００２６】図４は図１に示す基準電圧発生器１４の全
体の好適な実施例を示す。第３トランジスタ１３は、そ
のエミッタ抵抗２３と、このトランジスタと直列に接続
した基準電流源Ｓｏと共に再び示されている。
【００２７】バイポーラｎｐｎ型トランジスタＴ１８の
ベースは第３トランジスタ１３のコレクタに接続し、エ
ミッタは電流Ｉ１を供給する別の電流源Ｓ１を経由して
電源端子Ｖｓｓに結合し、コレクタは電源端子Ｖｃｃに
直接接続する。ここで、トランジスタＴ１８は、図１に
示す電圧シフタ１８を形成する。第３トランジスタ１３
のベースは、ゲートを電源端子Ｖｓｓに接続したｐチャ
ネルＭＯＳ型トランジスタＭＰ１７の主電流路の電極に
接続する。トランジスタＭＰ１７は、図１及び図３中で
１７で示される常閉スイッチを形成する。帰還増幅器は
ここで、第１ｐチャネルＭＯＳ型入力トランジスタＭＰ
１５と第２ｐチャネルＭＯＳ型入力トランジスタＭＰ１
６とを具え、これらトランジスタのゲートを相互接続す
るとともにトランジスタＴ１８のエミッタに接続する。
第１入力トランジスタＭＰ１５のソースＳは、常閉スイ
ッチを形成するトランジスタＭＰ１７の出力電圧を受
け、図３につき上述したように、電流Ｉ２を供給する電
流源Ｓ２を経由して、電源端子Ｖｃｃにも結合する。第
２入力トランジスタＭＰ１６のソースＳは増幅器の出力
端子を形成し、電流Ｉ３を供給する電流源Ｓ３を経由し
て、電源端子Ｖｃｃにも結合する。第１入力トランジス
タＭＰ１５のドレインＤは、バイポーラｎｐｎ型トラン
ジスタ３１及び３２を有する電流ミラーの入力を経由し
て、電源端子Ｖｓｓに結合する。トランジスタ３２のコ
レクタで形成される電流ミラーの出力は、第２入力トラ
ンジスタＭＰ１６のドレインＤと、バイポーラｎｐｎ型
出力トランジスタ３３のベースとに結合する。前記バイ
ポーラｎｐｎ型出力トランジスタ３３のエミッタは電源
端子Ｖｓｓに接続し、コレクタは増幅器の出力端子Ｏに
接続する。図４のノードＡは図３のノードＡと同じであ
り、このノードと同様のＢで示されるノードは電流源Ｓ
３を第２入力トランジスタＭＰ１６のソースＳに結合す
る接続点である。このように構成された帰還増幅器は、
図３に線図的に示す増幅器より高い電力利得を持つよう
になる。ノードＡは図３に示される回路と対比して、こ
こでは増幅器の出力（ノードＢ）と分離しているが、ノ
ードＡに現れる電圧と全く同じ電圧が、より一層低いイ
ンピーダンスの間の電圧としてノードＢに現れる。電流
源Ｓ２が供給する電流Ｉ２は、必要に応じて選び、高い
精度を必要としない。電流源Ｓ３が供給する電流Ｉ３
は、電流Ｉ２より大きく選ぶ。トランジスタＭＰ１５と
ＭＰ１６とを具えるコンパレータと電流ミラーＭ２と
は、Ｉ２と等しい電流が２つの入力トランジスタＭＰ１
５及びＭＰ１６に流れることを必要とする。ノードＢに
おいて、出力トランジスタ３３は、電流Ｉ３−Ｉ２間の
差を吸収する（出力における電流消費は無いものとす
る）。したがってノードＢにおいて得られる電圧はノー
ドＢで得られる電圧と正確に等しいものであるので、基
準電圧ＶＢは低インピーダンス間に現れるようになる。
【００２８】ｐチャネルＭＯＳ型トランジスタとバイポ
ーラｎｐｎ型トランジスタとを具える帰還増幅器の主な
素子は、基準電圧発生器１４からの必要な電流に極めて
迅速に応答するものである。したがってこのような発生
器は、並列に動作し、使用者の必要に適合するようにプ
ログラムできる複数の第１及び第２電流源に給電するこ
とができる。この型式の基準電圧発生器が常時に消費す
る電流は、並列に動作する数十の第１及び第２電流源に
比較して増大しないことは明らかである。
【００２９】上述した実施例はバイポーラトランジスタ
とＭＯＳ型電界効果トランジスタの組み合わせを用いて
いるが、バイポーラトランジスタのみかＭＯＳ型電界効
果トランジスタのみのどちらかの構成も可能である。し
かしながら上述した実施例はより好適な構成を表すもの
である。
【図面の簡単な説明】
【図１】本発明によるチャージポンプ回路の一部をブロ
ックで示す回路図である。
【図２】図１に示す回路中で使用する２個のスイッチの
詳細な例を示す回路図である。
【図３】本発明によるチャージポンプ回路で使用する帰
還増幅器の単純化した回路図である。
【図４】帰還増幅器のより好適な例を示す回路図であ
る。
【符号の説明】
１１ 第１トランジスタ １２ 第２トランジスタ １３ 第３トランジスタ １４ 基準電圧発生器 １５ 第１スイッチ １６ 第２スイッチ １７ 常閉スイッチ １８ 電圧シフタ ２０ 増幅器 ２１，２２，２３ エミッタ抵抗 ３１，３２ トランジスタ ３３ 出力トランジスタ Ｖｃｃ 第１電源端子 Ｖｓｓ 第２電源端子 Ｍ１，Ｍ２ 電流ミラー ＤＮ ダウン信号 ＵＰ アップ信号 ＶＢ 基準電圧 Ｏ 出力端子 Ｓｏ 基準電流源 Ｉｏ 基準電流 Ｓ１，Ｓ２，Ｓ３ 電流源 Ｉ１，Ｉ２，Ｉ３ 電流 Ａ，Ｂ ノード ＭＰ１５ 第１入力トランジスタ ＭＰ１６ 第２入力トランジスタ ＭＰ１１，ＭＮ１１，ＭＰ１２，ＭＰ１３，ＭＰ２１，
ＭＮ２１，ＭＰ２２，ＭＰ２３，ＭＰ１７，Ｔ１８ ト
ランジスタ Ｓ ソース Ｄ ドレイン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/16 Ｇ 9184−5Ｊ 17/567 17/60 Ｈ０３Ｌ 7/093 9182−5Ｊ Ｈ０３Ｌ 7/08 Ｅ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１電源端子からみて、同様の構造を有
    し、通常同一の電流を第２電源端子へ供給し、制御信
    号、所謂ダウン信号と所謂アップ信号とによって独立
    に、且つ周期的に駆動される第１及び第２電流源と、第
    １電流源と第２電源端子の間の接続路に配置した入力及
    び第２電流源の出力に接続され出力端子を形成する出力
    を有する電流ミラーとを具えるチャージポンプ回路にお
    いて、第１電流源が第１トランジスタを、第２電流源が
    第２トランジスタを各々具え、第１トランジスタの制御
    電極はダウン信号によって制御する第１トランジスタス
    イッチを経由して、第２トランジスタの制御電極はアッ
    プ信号によって制御する第２トランジスタスイッチを経
    由して、共に基準電圧発生器の出力に結合し、基準電圧
    発生器が前記した２個のトランジスタと同様な構造の第
    ３トランジスタと、第３トランジスタと直列に接続した
    基準電流源と、第３トランジスタを流れる電流を前記基
    準電流源の電流と等しくする手段とを具え、第３トラン
    ジスタの制御電極に第１及び第２トランジスタの制御電
    極に印加する基準電圧を発生させるようにしたことを特
    徴とするチャージポンプ回路。
  2. 【請求項２】 請求項１に記載のチャージポンプ回路に
    おいて、基準電圧発生器が、基準電流源と第３トランジ
    スタの出力電極との間のノードに結合した第１入力と、
    前記第３トランジスタの制御電極と結合した第２入力
    と、前記基準電圧を発生する出力とを有する帰還増幅器
    を具えることを特徴とするチャージポンプ回路。
  3. 【請求項３】 請求項２に記載のチャージポンプ回路に
    おいて、常閉スイッチとして作用する第４トランジスタ
    を帰還増幅器の第２入力と第３トランジスタの制御電極
    との間に配置し、第４トランジスタが本チャージポンプ
    回路の第１及び第２トランジスタの周期的な動作を制御
    する第１及び第２スイッチのトランジスタと同様な構造
    をしていることを特徴とするチャージポンプ回路。
  4. 【請求項４】 請求項２又は３に記載のチャージポンプ
    回路において、帰還増幅器が第１入力に接続した電圧シ
    フタを有することを特徴とするチャージポンプ回路。
  5. 【請求項５】 請求項１から４までのいずれか１項に記
    載のチャージポンプ回路において、第１、第２及び第３
    トランジスタがバイポーラｐｎｐ型であり、電流ミラー
    がバイポーラｎｐｎ型トランジスタを具えることを特徴
    とするチャージポンプ回路。
  6. 【請求項６】 請求項５に記載のチャージポンプ回路に
    おいて、第１及び第２スイッチが相補性ＭＯＳ型電界効
    果トランジスタを有することを特徴とするチャージポン
    プ回路。
  7. 【請求項７】 請求項６に記載のチャージポンプ回路に
    おいて、帰還増幅器がｐチャネルＭＯＳ型で相互に接続
    したゲートを持つ第１及び第２入力トランジスタを具
    え、第１入力トランジスタのソースは第４トランジスタ
    の出力電圧を受け、そして第１電源端子から給電される
    第１電流源に結合し、第２入力トランジスタのソースは
    増幅器の出力端子を形成し、そして第１電源端子から給
    電される第２電流源に結合し、第１入力トランジスタの
    ドレインを電流ミラーの入力と接続し、前記電流ミラー
    はバイポーラｎｐｎ型トランジスタを具え、その出力を
    第２入力トランジスタのドレインとバイポーラｎｐｎ型
    出力トランジスタの入力とに接続し、前記バイポーラｎ
    ｐｎ型出力トランジスタのエミッタを第２電源端子に、
    コレクタを増幅器の出力端子に接続したことを特徴とす
    るチャージポンプ回路。
  8. 【請求項８】 請求項１から７までのいずれか１項に記
    載のチャージポンプ回路を少なくとも１個有する周波数
    シンセサイザ。
  9. 【請求項９】 請求項８に記載の周波数シンセサイザに
    おいて、１個の基準電圧発生器が、数をプログラムでき
    並列に駆動する複数の第１及び第２電流源に給電するよ
    うにしたことを特徴とする周波数シンセサイザ。
JP03223594A 1993-03-03 1994-03-02 チャージポンプ回路 Expired - Fee Related JP3493215B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9302464A FR2702317A1 (fr) 1993-03-03 1993-03-03 Circuit pompe de charge à faible consommation, faible bruit et synthétiseur de fréquence équipé d'un tel circuit.
FR9302464 1993-03-03

Publications (2)

Publication Number Publication Date
JPH0775331A true JPH0775331A (ja) 1995-03-17
JP3493215B2 JP3493215B2 (ja) 2004-02-03

Family

ID=9444618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03223594A Expired - Fee Related JP3493215B2 (ja) 1993-03-03 1994-03-02 チャージポンプ回路

Country Status (5)

Country Link
US (1) US5465061A (ja)
EP (1) EP0614282B1 (ja)
JP (1) JP3493215B2 (ja)
DE (1) DE69406826T2 (ja)
FR (1) FR2702317A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040168B2 (en) 2004-11-05 2011-10-18 Panasonic Corporation Charge pump circuit

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW353535U (en) * 1990-11-19 1999-02-21 Hitachi Ltd Memory circuit improved in electrical characteristics
DE69422164T2 (de) * 1994-05-31 2000-04-20 St Microelectronics Srl Kapazitive Ladungspumpe, Bicmos Schaltung für niedrige Versorgungsspannung
EP0851588B1 (fr) * 1996-12-31 2004-04-14 Koninklijke Philips Electronics N.V. Circuit de pompe de charge, destiné à être utilisée dans une boucle de réglage de fréquence d'un synthétiseur de fréquence
US6111470A (en) * 1998-10-09 2000-08-29 Philips Electronics North America Corporation Phase-locked loop circuit with charge pump noise cancellation
US6130561A (en) * 1998-12-28 2000-10-10 Philips Electronics North America Corporation Method and apparatus for performing fractional division charge compensation in a frequency synthesizer
DE19934723A1 (de) * 1999-07-23 2001-02-01 Infineon Technologies Ag Steuerbare Stromquellenschaltung und hiermit ausgestatteter Phasenregelkreis
US6701188B2 (en) * 2001-09-06 2004-03-02 Medtronic, Inc. Controlling noise sources during telemetry
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
WO2010008586A2 (en) 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3009070A (en) * 1958-12-30 1961-11-14 Burroughs Corp Bi-directional current driver
US4115710A (en) * 1976-12-27 1978-09-19 Texas Instruments Incorporated Substrate bias for MOS integrated circuit
US4322643A (en) * 1980-04-28 1982-03-30 Rca Corporation Digital phase comparator with improved sensitivity for small phase differences
JPH0787362B2 (ja) * 1986-03-17 1995-09-20 日本電気株式会社 位相同期ル−プ
US4814726A (en) * 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset
US4847519A (en) * 1987-10-14 1989-07-11 Vtc Incorporated Integrated, high speed, zero hold current and delay compensated charge pump
GB2249443B (en) * 1990-10-31 1994-06-08 Gen Electric Co Plc Charge pump circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040168B2 (en) 2004-11-05 2011-10-18 Panasonic Corporation Charge pump circuit

Also Published As

Publication number Publication date
EP0614282B1 (fr) 1997-11-19
EP0614282A1 (fr) 1994-09-07
JP3493215B2 (ja) 2004-02-03
US5465061A (en) 1995-11-07
DE69406826D1 (de) 1998-01-02
DE69406826T2 (de) 1998-05-14
FR2702317A1 (fr) 1994-09-09

Similar Documents

Publication Publication Date Title
JP3493215B2 (ja) チャージポンプ回路
US4792705A (en) Fast switching charge pump
JP3493575B2 (ja) 半導体装置、チャージポンプ回路およびｐｌｌ回路
EP0032588A2 (en) Substrate bias generation circuit
US6025757A (en) Piezoelectric oscillator circuit
US5285173A (en) Signal-controlled ring oscillator with delay cells having constant gain with change in frequency
US6107889A (en) Phase locked loop charge pump circuit
US5357216A (en) Current sourcing and sinking circuit for driving a VCO charge pump
US6329884B1 (en) Oscillator circuit with current limiting devices
JPH04315207A (ja) 電源回路
JPH09107245A (ja) 単一出力二供給ｄ級アンプ
KR100745857B1 (ko) 전자 회로
JPH0621776A (ja) 電圧制御型発振回路
US5093633A (en) Externally trimmed integrated-circuit RC oscillator
JP2003046347A (ja) 高出力増幅器
US6876238B1 (en) Charge pump
JP3735406B2 (ja) 論理回路
JPH07249965A (ja) クロック発振回路及びクロック発振回路に用いるゲート回路
US6087903A (en) Voltage-controlled oscillator with variable output frequency from oscillation circuit
JPS60111528A (ja) 集積回路装置
JPH1115541A (ja) 電源安定化回路および電源安定化回路を備えたｐｌｌ回路
JP2006174585A (ja) 帰還回路
JPH07193484A (ja) ソース終了送信線ドライバ
JPH0378004B2 (ja)
JPH06164252A (ja) 演算増幅器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees