JP3735406B2 - 論理回路 - Google Patents
論理回路 Download PDFInfo
- Publication number
- JP3735406B2 JP3735406B2 JP08658496A JP8658496A JP3735406B2 JP 3735406 B2 JP3735406 B2 JP 3735406B2 JP 08658496 A JP08658496 A JP 08658496A JP 8658496 A JP8658496 A JP 8658496A JP 3735406 B2 JP3735406 B2 JP 3735406B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- logic circuit
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも1つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第1電源端子と第2電源端子との間で動作し、この差動トランジスタ対は第1及び第2トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第2電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路に関するものである。
【0002】
【従来の技術】
エミッタ結合された論理回路は周知であり、高スイッチング周波数で動作しうる能力を有しているために広く用いられている。ECLとして知られた技術では、スイッチング段の出力信号は通常、その直流レベルを低減させることにより出力信号を取出すインピーダンスを著しく減少させるエミッタホロワトランジスタを有するバッファ段に通された後に他のスイッチング段の入力端に供給される。
【0003】
CMLとして既知のエミッタ結合論理回路の変形例では、差動トランジスタ対のコレクタに現われるスイッチング段の出力信号を他のスイッチング段の入力端に、すなわち他の差動トランジスタ対のベースに直接供給しうる。この場合、差動トランジスタ対のトランジスタがその飽和を回避するのに充分なコレクタ−エミッタ電圧を有するようにするために、回路に現われる論理信号は、これらトランジスタのコレクタが結合されている電源電圧に等しい“高”レベル値と、この“高”レベル値からのずれが100又は200mVに制限されている“低”レベル値とを有する。
【0004】
差動トランジスタ対の一方のトランジスタのベースに結合キャパシタを経て入力信号を供給し、このベースを高抵抗値の抵抗を介して電圧源により直流バイアスすることは、特開昭55−64438号明細書に開示されており既知である。この回路は特に差動トランジスタ対の動作を平衡させるものであり、他方のトランジスタのベースはキャパシタにより接地結合されている。
【0005】
携帯用装置、例えば無線通信装置の場合、主たる目的はその寸法及び重量を低減させることにある。これらの装置はバッテリにより附勢される為、バッテリの寿命を長くするために回路の電力消費量を低減させる試みがなされている。しかし、バッテリ自体が装置の寸法及び重量の可成りの部分を占める為、使用するバッテリ素子の個数を、例えば3かに2へ或いは可能ならば2から1へ減らすのが望ましい。
【0006】
1.3Vよりも低い電源電圧で附勢した際にもはや使用できなくなる通常の回路に代りうる新規な回路が得られれば望ましい。
【0007】
【発明が解決しようとする課題】
本発明の目的は、低い電源電圧で動作しうるエミッタ結合論理回路を実現する解決策を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも1つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第1電源端子と第2電源端子との間で動作し、この差動トランジスタ対は第1及び第2トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第2電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路において、前記ベース供給電圧源は供給電圧逓昇回路の出力端から生じる電圧から制御電圧を生ぜしめ、この制御電圧は第2電源端子に対し第1電源端子の電圧よりも高くなるようにし、前記高抵抗素子はチャネルが前記所定の導電型とは逆の導電型である絶縁ゲート電界効果トランジスタとされ、このトランジスタのゲートに前記入力信号の論理反転値信号が供給されるようになっていることを特徴とする。
【0009】
本発明による回路では、例えば1個のバッテリによって供給される電源電圧を用いてスイッチング段のトランジスタのコレクタ−エミッタ通路を駆動する。この場合、1V程度又はそれよりもわずかに低い電圧で充分である。
【0010】
トランジスタのベース−エミッタ接合にまたがる電圧降下は特に低温度で比較的大きくなる為、トランジスタのベースはもはや、その飽和を回避するようなバイアスを得るのに適した直流電圧とならない。従って、本発明によれば、電圧逓昇回路を用いて電圧源を形成し、これによりトランジスタのベースを実際の電源電圧よりも高い電圧にバイアスしうるようにする。この場合、電源電圧がトランジスタのコレクタを駆動するのに適した状態にある限り、回路は正常に動作し続ける。本発明による電圧逓昇回路の使用は、トランジスタのベースを駆動するのに必要な電流は導通状態でトランジスタのコレクタ−エミッタ通路が流す電流に比べて極めてわずかで足りるという事実のために簡単化される。
【0011】
トランジスタのベースを値の大きな抵抗を介してバイアスするには大きな段間結合キャパシタを必要とする。この結合キャパシタが存在しないと、スイッチング段は低周波信号を処理することができない。しかし、この解決策の場合、この結合キャパシタが集積回路の表面上の空間を占めるという欠点がある。
【0012】
これに対し、本発明によれば、ベースバイアス用に電界効果トランジスタを用いる為、結合キャパシタが極めて小さくても、例えば1又は2pFであっても、極めて低い周波数の信号を処理することができ、本発明回路を容易に集積化しうるようになる。
【0013】
本発明の好適例では、前記ベース供給電圧源が第3トランジスタと称する他のバイポーラトランジスタと、第4トランジスタと称する他の電界効果トランジスタであって、前記第3トランジスタ及びこの第4トランジスタがスイッチング段のトランジスタの電気特性に類似の電気特性を有しており、前記第4トランジスタのドレインが前記第3トランジスタのベースに接続されている当該他の電界効果トランジスタと、前記電圧逓昇回路の出力端と前記第4トランジスタのソースとの間に配置された他の電流源とを具えており、前記ベース供給電圧源の出力端を形成するノードにおいて、前記他の電流源に前記第3トランジスタのコレクタが接続されており、前記第4トランジスタのゲートに入力信号の変化範囲内の電圧が供給され、前記第3トランジスタのエミッタに直流電圧が印加されるようにする。
【0014】
本明によれば、ベース供給電圧源が、スイッチング段に用いるのに極めて適した特性の電圧を生じる。
本発明の好適例では、前記第4トランジスタのゲートに供給される電圧は入力信号の中間値にほぼ等しく、前記他の電流源により供給される電流の値は前記スイッチング段の互いに結合されたエミッタに供給される電流の半分に等しくなるようにする。
【0015】
本例では、差動トランジスタ対がそのスイッチングしきい値で動作した場合に、共通エミッタにおける電圧がベース供給電圧源により第3トランジスタのエミッタに印加される電圧に等しくなるように、このベース供給電圧源が制御される。
【0016】
後に詳細に説明するように、かかる制御は温度が変化する場合でも有効に維持される。その理由は、トランジスタがスイッチング段に用いられているかベース供給電圧源に用いられているかにかかわらず、これらトランジスタをその電気特性が極めて類似するように構成しうる為である。
【0017】
回路の電源電圧が変化した際にスイッチング段のトランジスタのコレクタ−エミッタ電圧をほぼ一定に維持するために、本発明によれば、前記ベース供給電圧源における第3トランジスタのエミッタに印加される直流電圧が、第1電源端子にも接続されている電圧シフト手段により供給されるようにするのが有利である。
【0018】
本発明は1つの差動トランジスタ対がベース供給電圧源に結合される場合に限定されるものではなく、複数の差動トランジスタ対を1つのベース供給電圧源と関連させて用いる場合にも適用しうること勿論である。
【0019】
本発明は更に、2つの差動トランジスタ対を第1及び第2電源端子間に直列に配置する場合にも適用される。
特に、本発明の変形例では、前記スイッチング段の差動トランジスタ対の相互接続エミッタは、他の段の出力信号の直流結合によりベースが駆動される他の差動トランジスタ対のうちの一方のトランジスタのコレクタ−エミッタ通路を経て電流源により給電されるようにする。
【0020】
【発明の実施の形態】
図1に示す本発明論理回路は、スイッチング段を構成するNPNトランジスタQ1,Q2の差動対を有し、これらトランジスタのコレクタ−エミッタ通路は正電圧V1にある第1電源端子1と本例では基準電圧である電圧V2にある第2電源端子2との間に並列に配置されている。トランジスタQ1及びQ2のエミッタは相互接続されている。これらエミッタは、電流I0 を生じる電流源S0 を経て第2電源端子2に結合されている。これらトランジスタのコレクタは互いに等しい値の2つの負荷抵抗Rc をそれぞれ経て第1電源端子1に結合されている。トランジスタQ1のベースは結合キャパシタC1を経て入力信号Vi を受け、トランジスタQ2のベースは結合キャパシタC2を経て入力信号Vi の論理反転値を受ける。トランジスタQ2のコレクタは出力信号V0 を生じ、トランジスタQ1のコレクタは、入力信号Vi の論理反転でもある信号V0 の論理反転を生じる。
【0021】
低周波や直流状態ではトランジスタがベース供給電圧源10によりバイアスされ、この電圧源10がその出力端子に電源端子1における電圧V1よりも高い電圧Vb を生じる。この電圧源10は、電源電圧V1からそれよりも高い電圧Vb をライン3に取出す電圧ステップアップ回路を有する。トランジスタQ1のベースは、入力信号Vi の論理反転がゲートに供給されるMOS電界効果トランジスタM1を経て、ベース供給電圧Vb を有するライン3に結合されている。これと対称的に、トランジスタQ2のベースは、トランジスタM1と同じ型で論理入力信号Vi がゲートに供給されるトランジスタM2を経てライン3に結合される。後に詳細に説明するように、ベース供給電圧源10はトランジスタM2及びM1のゲートに供給される入力信号Vi 及びその論理反転/Vi がこの図1に示すスイッチング段に類似する他のスイッチング段の出力端から供給されるような信号となるように構成する。換言すれば、出力信号V0 ,/V0 は入力信号Vi 及び/Vi と同じ電圧レベルを有する。
【0022】
本発明のスイッチング段によれば、極めて高い周波数の信号をスイッチングできる。その理由は、入力信号が結合キャパシタC1,C2を経て供給される為である。しかも、入力信号の周波数が低い場合でも本発明のスイッチング段は適切な出力波形を生じることもできる。その理由は、電界効果トランジスタM1及びM2により直流バイアスが印加される為である。
【0023】
図1に示す回路は出力信号V0 又は/V0 をいかに用いるかに応じて増幅器又はインバータの回路となる。
【0024】
図2は出力信号の使用に応じてORゲート又はNORゲートとなる回路を示す。図1と同じ機能を有する素子には図1と同じ符号を付した。図2に示す回路はNPNトランジスタQ1,Q2の差動対を有し、これらトランジスタの共通エミッタに電圧源S0 により電流I0 が与えられる。
【0025】
図2に示す回路は、図1に示す回路と相違して、トランジスタM2を介して論理入力信号の中間値に等しい固定バイアスを受けるトランジスタQ2を示している。このバイアスは、一端が第1電源端子1に接続され他端が第2電源端子2に電流I0 /2を供給する電流源S1に接続されている抵抗Rc 1により得られる。
【0026】
従って、この抵抗Rc 1の両端間の電圧降下は電源端子1に対して出力信号の電圧振幅の半分に等しい。ベース供給電圧Vb を生じるライン3とトランジスタQ2のベースとの間に接続された電界効果トランジスタM2のゲートが抵抗Rc 1と電流源S1との間のノードに接続されている。
【0027】
入力信号Vi 1は図1に示す回路の入力信号Vi と同様にトランジスタQ1のベースに供給する。又、図1と同様に、電界効果トランジスタM1がこの入力信号Vi 1の反転論理値による影響の下でトランジスタQ1のベースバイアスを制御する。2入力OR関数を得るために、追加のNPNトランジスタQ11のコレクタ−エミッタ通路をトランジスタQ1のコレクタ−エミッタ通路と並列に接続し、このトランジスタQ11のベースに他の入力信号Vi 2を供給する。トランジスタQ11のコレクタはトランジスタQ1のコレクタに結合され、これらトランジスタが出力信号/V0 を生じる同じ負荷抵抗を共有する。トランジスタQ11のベースは結合キャパシタC11を経て他の入力信号Vi 2を受ける。このトランジスタQ11は電界効果トランジスタM11によりバイアスされる。このトランジスタM11のソースはベース供給電圧Vb を有するライン3に接続され、そのゲートには前記の他の入力信号Vi 2の論理反転が供給される。2つの入力信号Vi 1及びVi 2が低レベルであると、電流源S0 の電流が主としてトランジスタQ2を流れ、これら2つの入力信号のうら少なくとも一方Vi 1又はVi 2が高レベルであると、電流源S0 の電流は主としてトランジスタQ1及びQ11に共通な負荷抵抗を流れる。
【0028】
従って、図2に示す回路は、その後の回路段が出力信号V0 及び/V0 のいずれを用いるかに応じて、OR関数又はNOR関数を実行する。既知のように、NORゲートの組合せにより殆どの論理関数を実現できる。図2に示す回路図は本発明による技術を用いた論理回路の代表例である。
【0029】
図3は図1に符号10で示す電流源の回路図である。
図3のベース供給電圧源は前述したところから明らかなように、電源端子1における電圧V1よりも高い出力電圧Vb を生じる。従って、このベース供給電圧源は、電源端子1における電圧からその電圧V1よりも高い出力電圧Vs を生じる電圧増倍回路13を有する。この電圧増倍回路を電圧二倍器(電圧二倍器は周知である為、その説明は省略する)とすることにより、この種類の回路に代表的な効率を考慮して、電圧V1の2倍よりもわずかに小さい電圧Vs を得る。本発明の目的にとっては、通常このような電圧が適している。
【0030】
電流源10はNPNトランジスタQ3と、PチャネルMOS電界効果トランジスタM4とを有する。トランジスタM4のドレインはトランジスタQ3のベースに接続され、トランジスタQ3のエミッタは電圧発生器12により得られる電圧Ve に固定される。この電圧Ve は例えばショットキーダイオードにより、第2電源端子2における電圧V2よりも10分の数ボルト高い電圧に固定させることができる。トランジスタM4のゲートには入力信号の中間値に相当する電圧を印加する。この電圧は、電源電圧V1のライン1に接続された抵抗であって電流源S2によって生ぜしめられる電流I0 /2が流される抵抗Rc 2の両端間の電圧降下により形成される。この電流の値は、スイッチング段においてトランジスタ対に供給される公称電流の半分に相当する。従って、トランジスタM4のゲートの電圧はスイッチングしきい値で動作するスイッチング段の出力端に得られる電圧に相当する電圧となる。トランジスタM4のソースには、電流I0 /2を生じる電流源S3を経て電圧Vs が与えられる。トランジスタQ3のコレクタは、ベース供給電圧源の出力端を形成し電圧Vb を生じるノードでトランジスタM4のソースと電流源S3とに接続されている。
【0031】
図3に示す回路の動作を以下に簡単に説明する。まず第1に、スイッチング段のベース電流を供給する電圧Vb は無視しうる程度のほんのわずかの電流を生ぜしめるようにすれば足りるということに注意すべきである。トランジスタQ3のベース電流も無視する場合には、このトランジスタQ3は、スイッチング段のトランジスタのうちの1つのトランジスタのスイッチングしきい値での動作に匹敵する条件の下で動作するとみなすことができる。実際、トランジスタQ3が電流I0 /2を生じる所望条件の下で動作するようにするためにトランジスタM4のゲートは入力信号の中間値に相当する電圧を受け、そのソースは電圧Vb にあるようにする。回路の変動によって電圧Vb が受ける影響を最小にするために、この回路が実質的に負帰還を受けるようにする。
【0032】
トランジスタM4のソース−ドレイン通路を流れる電流が小さく、ベース供給電圧源により生ぜしめられる電流が小さいということを考慮すれば、トランジスタQ3が生じる電流はほんのわずかしか影響を受けない。従って、対数的に変化するトランジスタQ3のエミッタ−ベース電圧への影響が極めてわずかとなり、且つ、トランジスタM4のソース−ゲート電圧の変化が極めてわずかとなる。実際、このトランジスタM4は、そのトランスコンダクタンスが極めて高い領域のしきい値よりも低い導通条件の下で動作する。従って、トランジスタM4,Q3及び電圧源12のこのような回路は、スイッチング段のトランジスタがこのスイッチング段のスイッチングしきい値で動作する状態を模擬する。トランジスタM4のゲートに印加される入力信号の電圧レベルが高レベルになったり低レベルになったりすることによりスイッチング段の差動対を不平衡状態にし、これによりスイッチング段を切換えること明らかである。
【0033】
図4はベース供給電圧源の変形例を示す回路図である。このベース供給電圧源100は、図3に示す回路と同様に第1電源端子1における電圧V1から電圧Vs を取出す電圧二倍器13を有する。
【0034】
このベース供給電圧源100は、図3に示す回路と同様に、電界効果トランジスタM4を有し、そのドレインがNPNトランジスタQ3のベースに接続されている。又、電流源S4により値I0 /2の電流をPNPトランジスタ20,21を有する電流ミラーの入力分岐に供給する。これらトランジスタ20及び21のエミッタは電圧二倍器13の出力端に接続され、従って電圧Vs にされる。電流ミラーの出力分岐を構成するトランジスタ21のコレクタはトランジスタM4のソースとトランジスタQ3のコレクタとに接続されている。このような回路は、図3に示す電流源S3に等価で電流I0 /2を生じる電流源を構成する。
【0035】
電界効果トランジスタM4のゲートは図3に示す回路と同様に、すなわち、一端が電圧V1の第1電源端子1に、他端が電流I0 /2を生じる電流源S2にそれぞれ接続されている負荷抵抗Rc 2の両端間の電圧降下によりバイアスされる。
【0036】
図4の回路の場合、図3の回路と相違して、トランジスタQ3のエミッタが固定されているエミッタ電圧Ve が、電源電圧V1からショットキーダイオードDs の電圧降下分だけずれた電圧に関連している。このダイオードの陽極は電圧V1の電源端子1に接続されている。このダイオードの陰極は、電流Iを第2電源端子2に供給する電流源S5に結合されたノードでトランジスタQ3のエミッタに接続されている。電流Iの値はI0 /2よりも大きければ任意であり、ダイオードDs の両端間に所望の電圧降下が得られるように選択しうる。実際、出力電圧Vb が負荷状態にない場合には、ダイオードDs を流れる電流はI−I0 /2に等しくなる。
【0037】
本例では、トランジスタQ3のエミッタ(及びスイッチング段のトランジスタのエミッタ)の電圧Ve は電源電圧V1の変動を追従し、これによりバイポーラトランジスタのエミッタ−コクレタ電圧がダイオードDs の両端間の電圧降下によって決定されるようにしている。出力信号に対し選択した電圧振幅、例えば200mVを考慮して、ダイオードDs のPN接合の面積や、このダイオードを流れる電流を適切に選択することにより、あらゆるバイポーラトランジスタに対する最小のエミッタ−コレクタ電圧の値をある程度変えることができる。
【0038】
本発明による回路のNPNトランジスタのエミッタ−ベース電圧及びコレクタ−エミッタ電圧の実際上の値を考慮すると、飽和を生じない最小のエミッタ−コレクタ電圧は同じトランジスタのエミッタ−ベース電圧のほぼ半分に等しいことが分る。更に、ベースバイアス電圧は電圧増倍回路により得られる為、本発明の回路の電源電圧V1−V2を従来用いられている電圧よりも可成り低くすることができる。
【0039】
実際例では、図1及び2の回路を0.9V程度の電源電圧V1−V2で附勢し、電圧二倍器が1.6V程度の電圧Vs を生じ、ベース供給電圧源が約1.1Vの電圧Vb を生じるようにしうる。
【0040】
図4につき説明した例では、バイポーラトランジスタのエミッタが、電源電圧V1に関連する電圧Ve であり回路を適切に動作させるためにこの電源電圧V1からのずれが最小である当該電圧Ve にあるように、ベース供給電圧Vb を定める。従って、電源電圧V1が比較的高い場合、エミッタ電圧Ve も比較的高くなり、Ve 〜V2で表わされる電圧範囲が他のスイッチング段をも動作させることができるようになる。
【0041】
このような本発明の適用例を図5に示す。トランジスタQ30,Q31の差動対が図1のスイッチング段に匹敵しうるスイッチング段を構成しており、この場合これらトランジスタのコレクタがコレクタ負荷抵抗Rc を経て第1電源端子1に結合されている。トランジスタQ30及びQ31はこれらのベースで第1入力信号を受ける。より正確に言えば、信号Viaが結合キャパシタC30を経てトランジスタQ30のベースに供給され、信号/Viaが結合キャパシタC31を経てトランジスタQ31のベースに供給される。
【0042】
更に、トランジスタQ30のベースは、ライン3から供給されるベース供給電圧Vb により、ゲートに入力信号Viaの論理反転値が供給されるMOS電界効果トランジスタM30を介してバイアスされる。トランジスタQ31のベースはこれと対称的にベース供給電圧Vb により、ゲートに入力信号Viaが供給されるMOS電界効果トランジスタM31を介してバイアスされる。
【0043】
電源電圧V1がほぼ1.2Vに等しいかそれよりも高い場合、トランジスタ対Q30,Q31と第2電源端子2との間に他のスイッチング段を配置しうる。トランジスタQ30及びQ31の共通エミッタは、公称電流I0 をトランジスタQ40のコレクタ−エミッタ通路を経て第2電源端子2に供給する電流源S30により駆動される。このトランジスタQ40と他のトランジスタQ41とが相俟って、第2入力信号Vib及びその反転信号/Vibによって制御される他のトランジスタ差動対を構成する。この回路で実際に用いられる電圧を考慮すれば、トランジスタQ40及びQ41のベースを特別な電源を用いずに駆動でき、差動対Q40及びQ41は電圧範囲V1〜V2に比べて充分に低い電圧範囲で動作するということが分る。従って、これらトランジスタQ40及びQ41のベースは、結合キャパシタを用いることなく他のスイッチング段の出力端に直接結合することにより駆動しうる。実際、V0 及び/V0 のような電圧レベルがトランジスタQ40及びQ41のベース電圧に匹敵しうるということが分る。
【0044】
本例の本発明の利点は、従来回路では1段のみのスイッチング段に適した電源電圧V1−V2により、2つのスイッチング段を直列に動作せしめうるという事実にある。
従って、出力信号V0 及び/V0 のいずれを後の段で用いるかに応じてANDゲート又はNANDゲートとなる図5の回路を、単一のバッテリ素子により生ぜしめられる電源電圧により動作させることができる。
【図面の簡単な説明】
【図1】本発明による論理回路の一例を示す回路図である。
【図2】本発明による論理回路を用いたORゲート又はNORゲートを示す回路図である。
【図3】本発明の論理回路に用いるベース供給電圧源を示す基本的回路図である。
【図4】ベース供給電圧源の一例を示す回路図である。
【図5】本発明の論理回路の他の実施例を示す回路図である。
【符号の説明】
1 第1電源端子
2 第2電源端子
10,100 ベース供給電圧源
13 電圧増倍回路(電圧二倍器)
【発明の属する技術分野】
本発明は、エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも1つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第1電源端子と第2電源端子との間で動作し、この差動トランジスタ対は第1及び第2トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第2電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路に関するものである。
【0002】
【従来の技術】
エミッタ結合された論理回路は周知であり、高スイッチング周波数で動作しうる能力を有しているために広く用いられている。ECLとして知られた技術では、スイッチング段の出力信号は通常、その直流レベルを低減させることにより出力信号を取出すインピーダンスを著しく減少させるエミッタホロワトランジスタを有するバッファ段に通された後に他のスイッチング段の入力端に供給される。
【0003】
CMLとして既知のエミッタ結合論理回路の変形例では、差動トランジスタ対のコレクタに現われるスイッチング段の出力信号を他のスイッチング段の入力端に、すなわち他の差動トランジスタ対のベースに直接供給しうる。この場合、差動トランジスタ対のトランジスタがその飽和を回避するのに充分なコレクタ−エミッタ電圧を有するようにするために、回路に現われる論理信号は、これらトランジスタのコレクタが結合されている電源電圧に等しい“高”レベル値と、この“高”レベル値からのずれが100又は200mVに制限されている“低”レベル値とを有する。
【0004】
差動トランジスタ対の一方のトランジスタのベースに結合キャパシタを経て入力信号を供給し、このベースを高抵抗値の抵抗を介して電圧源により直流バイアスすることは、特開昭55−64438号明細書に開示されており既知である。この回路は特に差動トランジスタ対の動作を平衡させるものであり、他方のトランジスタのベースはキャパシタにより接地結合されている。
【0005】
携帯用装置、例えば無線通信装置の場合、主たる目的はその寸法及び重量を低減させることにある。これらの装置はバッテリにより附勢される為、バッテリの寿命を長くするために回路の電力消費量を低減させる試みがなされている。しかし、バッテリ自体が装置の寸法及び重量の可成りの部分を占める為、使用するバッテリ素子の個数を、例えば3かに2へ或いは可能ならば2から1へ減らすのが望ましい。
【0006】
1.3Vよりも低い電源電圧で附勢した際にもはや使用できなくなる通常の回路に代りうる新規な回路が得られれば望ましい。
【0007】
【発明が解決しようとする課題】
本発明の目的は、低い電源電圧で動作しうるエミッタ結合論理回路を実現する解決策を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも1つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第1電源端子と第2電源端子との間で動作し、この差動トランジスタ対は第1及び第2トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第2電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路において、前記ベース供給電圧源は供給電圧逓昇回路の出力端から生じる電圧から制御電圧を生ぜしめ、この制御電圧は第2電源端子に対し第1電源端子の電圧よりも高くなるようにし、前記高抵抗素子はチャネルが前記所定の導電型とは逆の導電型である絶縁ゲート電界効果トランジスタとされ、このトランジスタのゲートに前記入力信号の論理反転値信号が供給されるようになっていることを特徴とする。
【0009】
本発明による回路では、例えば1個のバッテリによって供給される電源電圧を用いてスイッチング段のトランジスタのコレクタ−エミッタ通路を駆動する。この場合、1V程度又はそれよりもわずかに低い電圧で充分である。
【0010】
トランジスタのベース−エミッタ接合にまたがる電圧降下は特に低温度で比較的大きくなる為、トランジスタのベースはもはや、その飽和を回避するようなバイアスを得るのに適した直流電圧とならない。従って、本発明によれば、電圧逓昇回路を用いて電圧源を形成し、これによりトランジスタのベースを実際の電源電圧よりも高い電圧にバイアスしうるようにする。この場合、電源電圧がトランジスタのコレクタを駆動するのに適した状態にある限り、回路は正常に動作し続ける。本発明による電圧逓昇回路の使用は、トランジスタのベースを駆動するのに必要な電流は導通状態でトランジスタのコレクタ−エミッタ通路が流す電流に比べて極めてわずかで足りるという事実のために簡単化される。
【0011】
トランジスタのベースを値の大きな抵抗を介してバイアスするには大きな段間結合キャパシタを必要とする。この結合キャパシタが存在しないと、スイッチング段は低周波信号を処理することができない。しかし、この解決策の場合、この結合キャパシタが集積回路の表面上の空間を占めるという欠点がある。
【0012】
これに対し、本発明によれば、ベースバイアス用に電界効果トランジスタを用いる為、結合キャパシタが極めて小さくても、例えば1又は2pFであっても、極めて低い周波数の信号を処理することができ、本発明回路を容易に集積化しうるようになる。
【0013】
本発明の好適例では、前記ベース供給電圧源が第3トランジスタと称する他のバイポーラトランジスタと、第4トランジスタと称する他の電界効果トランジスタであって、前記第3トランジスタ及びこの第4トランジスタがスイッチング段のトランジスタの電気特性に類似の電気特性を有しており、前記第4トランジスタのドレインが前記第3トランジスタのベースに接続されている当該他の電界効果トランジスタと、前記電圧逓昇回路の出力端と前記第4トランジスタのソースとの間に配置された他の電流源とを具えており、前記ベース供給電圧源の出力端を形成するノードにおいて、前記他の電流源に前記第3トランジスタのコレクタが接続されており、前記第4トランジスタのゲートに入力信号の変化範囲内の電圧が供給され、前記第3トランジスタのエミッタに直流電圧が印加されるようにする。
【0014】
本明によれば、ベース供給電圧源が、スイッチング段に用いるのに極めて適した特性の電圧を生じる。
本発明の好適例では、前記第4トランジスタのゲートに供給される電圧は入力信号の中間値にほぼ等しく、前記他の電流源により供給される電流の値は前記スイッチング段の互いに結合されたエミッタに供給される電流の半分に等しくなるようにする。
【0015】
本例では、差動トランジスタ対がそのスイッチングしきい値で動作した場合に、共通エミッタにおける電圧がベース供給電圧源により第3トランジスタのエミッタに印加される電圧に等しくなるように、このベース供給電圧源が制御される。
【0016】
後に詳細に説明するように、かかる制御は温度が変化する場合でも有効に維持される。その理由は、トランジスタがスイッチング段に用いられているかベース供給電圧源に用いられているかにかかわらず、これらトランジスタをその電気特性が極めて類似するように構成しうる為である。
【0017】
回路の電源電圧が変化した際にスイッチング段のトランジスタのコレクタ−エミッタ電圧をほぼ一定に維持するために、本発明によれば、前記ベース供給電圧源における第3トランジスタのエミッタに印加される直流電圧が、第1電源端子にも接続されている電圧シフト手段により供給されるようにするのが有利である。
【0018】
本発明は1つの差動トランジスタ対がベース供給電圧源に結合される場合に限定されるものではなく、複数の差動トランジスタ対を1つのベース供給電圧源と関連させて用いる場合にも適用しうること勿論である。
【0019】
本発明は更に、2つの差動トランジスタ対を第1及び第2電源端子間に直列に配置する場合にも適用される。
特に、本発明の変形例では、前記スイッチング段の差動トランジスタ対の相互接続エミッタは、他の段の出力信号の直流結合によりベースが駆動される他の差動トランジスタ対のうちの一方のトランジスタのコレクタ−エミッタ通路を経て電流源により給電されるようにする。
【0020】
【発明の実施の形態】
図1に示す本発明論理回路は、スイッチング段を構成するNPNトランジスタQ1,Q2の差動対を有し、これらトランジスタのコレクタ−エミッタ通路は正電圧V1にある第1電源端子1と本例では基準電圧である電圧V2にある第2電源端子2との間に並列に配置されている。トランジスタQ1及びQ2のエミッタは相互接続されている。これらエミッタは、電流I0 を生じる電流源S0 を経て第2電源端子2に結合されている。これらトランジスタのコレクタは互いに等しい値の2つの負荷抵抗Rc をそれぞれ経て第1電源端子1に結合されている。トランジスタQ1のベースは結合キャパシタC1を経て入力信号Vi を受け、トランジスタQ2のベースは結合キャパシタC2を経て入力信号Vi の論理反転値を受ける。トランジスタQ2のコレクタは出力信号V0 を生じ、トランジスタQ1のコレクタは、入力信号Vi の論理反転でもある信号V0 の論理反転を生じる。
【0021】
低周波や直流状態ではトランジスタがベース供給電圧源10によりバイアスされ、この電圧源10がその出力端子に電源端子1における電圧V1よりも高い電圧Vb を生じる。この電圧源10は、電源電圧V1からそれよりも高い電圧Vb をライン3に取出す電圧ステップアップ回路を有する。トランジスタQ1のベースは、入力信号Vi の論理反転がゲートに供給されるMOS電界効果トランジスタM1を経て、ベース供給電圧Vb を有するライン3に結合されている。これと対称的に、トランジスタQ2のベースは、トランジスタM1と同じ型で論理入力信号Vi がゲートに供給されるトランジスタM2を経てライン3に結合される。後に詳細に説明するように、ベース供給電圧源10はトランジスタM2及びM1のゲートに供給される入力信号Vi 及びその論理反転/Vi がこの図1に示すスイッチング段に類似する他のスイッチング段の出力端から供給されるような信号となるように構成する。換言すれば、出力信号V0 ,/V0 は入力信号Vi 及び/Vi と同じ電圧レベルを有する。
【0022】
本発明のスイッチング段によれば、極めて高い周波数の信号をスイッチングできる。その理由は、入力信号が結合キャパシタC1,C2を経て供給される為である。しかも、入力信号の周波数が低い場合でも本発明のスイッチング段は適切な出力波形を生じることもできる。その理由は、電界効果トランジスタM1及びM2により直流バイアスが印加される為である。
【0023】
図1に示す回路は出力信号V0 又は/V0 をいかに用いるかに応じて増幅器又はインバータの回路となる。
【0024】
図2は出力信号の使用に応じてORゲート又はNORゲートとなる回路を示す。図1と同じ機能を有する素子には図1と同じ符号を付した。図2に示す回路はNPNトランジスタQ1,Q2の差動対を有し、これらトランジスタの共通エミッタに電圧源S0 により電流I0 が与えられる。
【0025】
図2に示す回路は、図1に示す回路と相違して、トランジスタM2を介して論理入力信号の中間値に等しい固定バイアスを受けるトランジスタQ2を示している。このバイアスは、一端が第1電源端子1に接続され他端が第2電源端子2に電流I0 /2を供給する電流源S1に接続されている抵抗Rc 1により得られる。
【0026】
従って、この抵抗Rc 1の両端間の電圧降下は電源端子1に対して出力信号の電圧振幅の半分に等しい。ベース供給電圧Vb を生じるライン3とトランジスタQ2のベースとの間に接続された電界効果トランジスタM2のゲートが抵抗Rc 1と電流源S1との間のノードに接続されている。
【0027】
入力信号Vi 1は図1に示す回路の入力信号Vi と同様にトランジスタQ1のベースに供給する。又、図1と同様に、電界効果トランジスタM1がこの入力信号Vi 1の反転論理値による影響の下でトランジスタQ1のベースバイアスを制御する。2入力OR関数を得るために、追加のNPNトランジスタQ11のコレクタ−エミッタ通路をトランジスタQ1のコレクタ−エミッタ通路と並列に接続し、このトランジスタQ11のベースに他の入力信号Vi 2を供給する。トランジスタQ11のコレクタはトランジスタQ1のコレクタに結合され、これらトランジスタが出力信号/V0 を生じる同じ負荷抵抗を共有する。トランジスタQ11のベースは結合キャパシタC11を経て他の入力信号Vi 2を受ける。このトランジスタQ11は電界効果トランジスタM11によりバイアスされる。このトランジスタM11のソースはベース供給電圧Vb を有するライン3に接続され、そのゲートには前記の他の入力信号Vi 2の論理反転が供給される。2つの入力信号Vi 1及びVi 2が低レベルであると、電流源S0 の電流が主としてトランジスタQ2を流れ、これら2つの入力信号のうら少なくとも一方Vi 1又はVi 2が高レベルであると、電流源S0 の電流は主としてトランジスタQ1及びQ11に共通な負荷抵抗を流れる。
【0028】
従って、図2に示す回路は、その後の回路段が出力信号V0 及び/V0 のいずれを用いるかに応じて、OR関数又はNOR関数を実行する。既知のように、NORゲートの組合せにより殆どの論理関数を実現できる。図2に示す回路図は本発明による技術を用いた論理回路の代表例である。
【0029】
図3は図1に符号10で示す電流源の回路図である。
図3のベース供給電圧源は前述したところから明らかなように、電源端子1における電圧V1よりも高い出力電圧Vb を生じる。従って、このベース供給電圧源は、電源端子1における電圧からその電圧V1よりも高い出力電圧Vs を生じる電圧増倍回路13を有する。この電圧増倍回路を電圧二倍器(電圧二倍器は周知である為、その説明は省略する)とすることにより、この種類の回路に代表的な効率を考慮して、電圧V1の2倍よりもわずかに小さい電圧Vs を得る。本発明の目的にとっては、通常このような電圧が適している。
【0030】
電流源10はNPNトランジスタQ3と、PチャネルMOS電界効果トランジスタM4とを有する。トランジスタM4のドレインはトランジスタQ3のベースに接続され、トランジスタQ3のエミッタは電圧発生器12により得られる電圧Ve に固定される。この電圧Ve は例えばショットキーダイオードにより、第2電源端子2における電圧V2よりも10分の数ボルト高い電圧に固定させることができる。トランジスタM4のゲートには入力信号の中間値に相当する電圧を印加する。この電圧は、電源電圧V1のライン1に接続された抵抗であって電流源S2によって生ぜしめられる電流I0 /2が流される抵抗Rc 2の両端間の電圧降下により形成される。この電流の値は、スイッチング段においてトランジスタ対に供給される公称電流の半分に相当する。従って、トランジスタM4のゲートの電圧はスイッチングしきい値で動作するスイッチング段の出力端に得られる電圧に相当する電圧となる。トランジスタM4のソースには、電流I0 /2を生じる電流源S3を経て電圧Vs が与えられる。トランジスタQ3のコレクタは、ベース供給電圧源の出力端を形成し電圧Vb を生じるノードでトランジスタM4のソースと電流源S3とに接続されている。
【0031】
図3に示す回路の動作を以下に簡単に説明する。まず第1に、スイッチング段のベース電流を供給する電圧Vb は無視しうる程度のほんのわずかの電流を生ぜしめるようにすれば足りるということに注意すべきである。トランジスタQ3のベース電流も無視する場合には、このトランジスタQ3は、スイッチング段のトランジスタのうちの1つのトランジスタのスイッチングしきい値での動作に匹敵する条件の下で動作するとみなすことができる。実際、トランジスタQ3が電流I0 /2を生じる所望条件の下で動作するようにするためにトランジスタM4のゲートは入力信号の中間値に相当する電圧を受け、そのソースは電圧Vb にあるようにする。回路の変動によって電圧Vb が受ける影響を最小にするために、この回路が実質的に負帰還を受けるようにする。
【0032】
トランジスタM4のソース−ドレイン通路を流れる電流が小さく、ベース供給電圧源により生ぜしめられる電流が小さいということを考慮すれば、トランジスタQ3が生じる電流はほんのわずかしか影響を受けない。従って、対数的に変化するトランジスタQ3のエミッタ−ベース電圧への影響が極めてわずかとなり、且つ、トランジスタM4のソース−ゲート電圧の変化が極めてわずかとなる。実際、このトランジスタM4は、そのトランスコンダクタンスが極めて高い領域のしきい値よりも低い導通条件の下で動作する。従って、トランジスタM4,Q3及び電圧源12のこのような回路は、スイッチング段のトランジスタがこのスイッチング段のスイッチングしきい値で動作する状態を模擬する。トランジスタM4のゲートに印加される入力信号の電圧レベルが高レベルになったり低レベルになったりすることによりスイッチング段の差動対を不平衡状態にし、これによりスイッチング段を切換えること明らかである。
【0033】
図4はベース供給電圧源の変形例を示す回路図である。このベース供給電圧源100は、図3に示す回路と同様に第1電源端子1における電圧V1から電圧Vs を取出す電圧二倍器13を有する。
【0034】
このベース供給電圧源100は、図3に示す回路と同様に、電界効果トランジスタM4を有し、そのドレインがNPNトランジスタQ3のベースに接続されている。又、電流源S4により値I0 /2の電流をPNPトランジスタ20,21を有する電流ミラーの入力分岐に供給する。これらトランジスタ20及び21のエミッタは電圧二倍器13の出力端に接続され、従って電圧Vs にされる。電流ミラーの出力分岐を構成するトランジスタ21のコレクタはトランジスタM4のソースとトランジスタQ3のコレクタとに接続されている。このような回路は、図3に示す電流源S3に等価で電流I0 /2を生じる電流源を構成する。
【0035】
電界効果トランジスタM4のゲートは図3に示す回路と同様に、すなわち、一端が電圧V1の第1電源端子1に、他端が電流I0 /2を生じる電流源S2にそれぞれ接続されている負荷抵抗Rc 2の両端間の電圧降下によりバイアスされる。
【0036】
図4の回路の場合、図3の回路と相違して、トランジスタQ3のエミッタが固定されているエミッタ電圧Ve が、電源電圧V1からショットキーダイオードDs の電圧降下分だけずれた電圧に関連している。このダイオードの陽極は電圧V1の電源端子1に接続されている。このダイオードの陰極は、電流Iを第2電源端子2に供給する電流源S5に結合されたノードでトランジスタQ3のエミッタに接続されている。電流Iの値はI0 /2よりも大きければ任意であり、ダイオードDs の両端間に所望の電圧降下が得られるように選択しうる。実際、出力電圧Vb が負荷状態にない場合には、ダイオードDs を流れる電流はI−I0 /2に等しくなる。
【0037】
本例では、トランジスタQ3のエミッタ(及びスイッチング段のトランジスタのエミッタ)の電圧Ve は電源電圧V1の変動を追従し、これによりバイポーラトランジスタのエミッタ−コクレタ電圧がダイオードDs の両端間の電圧降下によって決定されるようにしている。出力信号に対し選択した電圧振幅、例えば200mVを考慮して、ダイオードDs のPN接合の面積や、このダイオードを流れる電流を適切に選択することにより、あらゆるバイポーラトランジスタに対する最小のエミッタ−コレクタ電圧の値をある程度変えることができる。
【0038】
本発明による回路のNPNトランジスタのエミッタ−ベース電圧及びコレクタ−エミッタ電圧の実際上の値を考慮すると、飽和を生じない最小のエミッタ−コレクタ電圧は同じトランジスタのエミッタ−ベース電圧のほぼ半分に等しいことが分る。更に、ベースバイアス電圧は電圧増倍回路により得られる為、本発明の回路の電源電圧V1−V2を従来用いられている電圧よりも可成り低くすることができる。
【0039】
実際例では、図1及び2の回路を0.9V程度の電源電圧V1−V2で附勢し、電圧二倍器が1.6V程度の電圧Vs を生じ、ベース供給電圧源が約1.1Vの電圧Vb を生じるようにしうる。
【0040】
図4につき説明した例では、バイポーラトランジスタのエミッタが、電源電圧V1に関連する電圧Ve であり回路を適切に動作させるためにこの電源電圧V1からのずれが最小である当該電圧Ve にあるように、ベース供給電圧Vb を定める。従って、電源電圧V1が比較的高い場合、エミッタ電圧Ve も比較的高くなり、Ve 〜V2で表わされる電圧範囲が他のスイッチング段をも動作させることができるようになる。
【0041】
このような本発明の適用例を図5に示す。トランジスタQ30,Q31の差動対が図1のスイッチング段に匹敵しうるスイッチング段を構成しており、この場合これらトランジスタのコレクタがコレクタ負荷抵抗Rc を経て第1電源端子1に結合されている。トランジスタQ30及びQ31はこれらのベースで第1入力信号を受ける。より正確に言えば、信号Viaが結合キャパシタC30を経てトランジスタQ30のベースに供給され、信号/Viaが結合キャパシタC31を経てトランジスタQ31のベースに供給される。
【0042】
更に、トランジスタQ30のベースは、ライン3から供給されるベース供給電圧Vb により、ゲートに入力信号Viaの論理反転値が供給されるMOS電界効果トランジスタM30を介してバイアスされる。トランジスタQ31のベースはこれと対称的にベース供給電圧Vb により、ゲートに入力信号Viaが供給されるMOS電界効果トランジスタM31を介してバイアスされる。
【0043】
電源電圧V1がほぼ1.2Vに等しいかそれよりも高い場合、トランジスタ対Q30,Q31と第2電源端子2との間に他のスイッチング段を配置しうる。トランジスタQ30及びQ31の共通エミッタは、公称電流I0 をトランジスタQ40のコレクタ−エミッタ通路を経て第2電源端子2に供給する電流源S30により駆動される。このトランジスタQ40と他のトランジスタQ41とが相俟って、第2入力信号Vib及びその反転信号/Vibによって制御される他のトランジスタ差動対を構成する。この回路で実際に用いられる電圧を考慮すれば、トランジスタQ40及びQ41のベースを特別な電源を用いずに駆動でき、差動対Q40及びQ41は電圧範囲V1〜V2に比べて充分に低い電圧範囲で動作するということが分る。従って、これらトランジスタQ40及びQ41のベースは、結合キャパシタを用いることなく他のスイッチング段の出力端に直接結合することにより駆動しうる。実際、V0 及び/V0 のような電圧レベルがトランジスタQ40及びQ41のベース電圧に匹敵しうるということが分る。
【0044】
本例の本発明の利点は、従来回路では1段のみのスイッチング段に適した電源電圧V1−V2により、2つのスイッチング段を直列に動作せしめうるという事実にある。
従って、出力信号V0 及び/V0 のいずれを後の段で用いるかに応じてANDゲート又はNANDゲートとなる図5の回路を、単一のバッテリ素子により生ぜしめられる電源電圧により動作させることができる。
【図面の簡単な説明】
【図1】本発明による論理回路の一例を示す回路図である。
【図2】本発明による論理回路を用いたORゲート又はNORゲートを示す回路図である。
【図3】本発明の論理回路に用いるベース供給電圧源を示す基本的回路図である。
【図4】ベース供給電圧源の一例を示す回路図である。
【図5】本発明の論理回路の他の実施例を示す回路図である。
【符号の説明】
1 第1電源端子
2 第2電源端子
10,100 ベース供給電圧源
13 電圧増倍回路(電圧二倍器)
Claims (5)
- エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも1つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第1電源端子と第2電源端子との間で動作し、この差動トランジスタ対は第1及び第2トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第2電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路において、
前記ベース供給電圧源は供給電圧逓昇回路の出力端から生じる電圧から制御電圧を生ぜしめ、この制御電圧は第2電源端子に対し第1電源端子の電圧よりも高くなるようにし、前記高抵抗素子はチャネルが前記所定の導電型とは逆の導電型である絶縁ゲート電界効果トランジスタとされ、このトランジスタのゲートに前記入力信号の論理反転値信号が供給されるようになっていることを特徴とする論理回路。 - 請求項1に記載の論理回路において、前記ベース供給電圧源が
第3トランジスタと称する他のバイポーラトランジスタと、
第4トランジスタと称する他の電界効果トランジスタであって、前記第3トランジスタ及びこの第4トランジスタがスイッチング段のトランジスタの電気特性に類似の電気特性を有しており、前記第4トランジスタのドレインが前記第3トランジスタのベースに接続されている当該他の電界効果トランジスタと、
前記電圧逓昇回路の出力端と前記第4トランジスタのソースとの間に配置された他の電流源と
を具えており、前記ベース供給電圧源の出力端を形成するノードにおいて、前記他の電流源に前記第3トランジスタのコレクタが接続されており、前記第4トランジスタのゲートに入力信号の変化範囲内の電圧が供給され、前記第3トランジスタのエミッタに直流電圧が印加されるようになっていることを特徴とする論理回路。 - 請求項2に記載の論理回路において、前記第4トランジスタのゲートに供給される電圧は入力信号の中間値にほぼ等しく、前記他の電流源により供給される電流の値は前記スイッチング段の互いに結合されたエミッタに供給される電流の半分に等しくなるようにしたことを特徴とする論理回路。
- 請求項2に記載の論理回路において、前記ベース供給電圧源における第3トランジスタのエミッタに印加される直流電圧が、第1電源端子にも接続されている電圧シフト手段により供給されるようになっていることを特徴とする論理回路。
- 請求項2に記載の論理回路において、前記スイッチング段の差動トランジスタ対の相互接続エミッタは、他の段の出力信号の直流結合によりベースが駆動される他の差動トランジスタ対のうちの一方のトランジスタのコレクタ−エミッタ通路を経て電流源により給電されるようになっていることを特徴とする論理回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9504400 | 1995-04-12 | ||
FR9504400A FR2733101A1 (fr) | 1995-04-12 | 1995-04-12 | Circuit logique de type a emetteurs couples, fonctionnant sous une faible tension d'alimentation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08293785A JPH08293785A (ja) | 1996-11-05 |
JP3735406B2 true JP3735406B2 (ja) | 2006-01-18 |
Family
ID=9478043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08658496A Expired - Fee Related JP3735406B2 (ja) | 1995-04-12 | 1996-04-09 | 論理回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5717347A (ja) |
EP (1) | EP0738043A1 (ja) |
JP (1) | JP3735406B2 (ja) |
FR (1) | FR2733101A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2737729B2 (ja) * | 1995-11-29 | 1998-04-08 | 日本電気株式会社 | Ecl回路 |
US6297685B1 (en) * | 2000-06-14 | 2001-10-02 | International Business Machines Corporation | High-speed fully-compensated low-voltage differential driver/translator circuit arrangement |
US6847233B1 (en) * | 2001-07-12 | 2005-01-25 | Mediatek Inc. | Emitter coupled logic circuit with a data reload function |
US7129883B2 (en) * | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3094632A (en) * | 1960-05-24 | 1963-06-18 | Sylvania Electric Prod | Exclusive-or transistor logic circuit |
JPS5564438A (en) * | 1978-11-08 | 1980-05-15 | Nec Corp | Logic circuit |
JPS6346691A (ja) * | 1986-08-14 | 1988-02-27 | Toshiba Corp | ダイナミツク型半導体記憶装置 |
US5148059A (en) * | 1991-04-02 | 1992-09-15 | International Business Machines Corporation | CMOS and ECL logic circuit requiring no interface circuitry |
US5256917A (en) * | 1992-04-03 | 1993-10-26 | Motorola, Inc. | ECL logic gate with voltage protection |
US5329182A (en) * | 1992-08-12 | 1994-07-12 | Motorola Inc. | ATD pulse generator circuit with ECL to CMOS level conversion |
-
1995
- 1995-04-12 FR FR9504400A patent/FR2733101A1/fr not_active Withdrawn
-
1996
- 1996-04-03 EP EP96200909A patent/EP0738043A1/fr not_active Withdrawn
- 1996-04-09 JP JP08658496A patent/JP3735406B2/ja not_active Expired - Fee Related
- 1996-04-12 US US08/631,385 patent/US5717347A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08293785A (ja) | 1996-11-05 |
FR2733101A1 (fr) | 1996-10-18 |
EP0738043A1 (fr) | 1996-10-16 |
US5717347A (en) | 1998-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5475343A (en) | Class AB complementary output stage | |
US5359241A (en) | ECL circuit | |
US3946325A (en) | Transistor amplifier | |
JPH03231455A (ja) | 半導体集積回路 | |
US4546327A (en) | Analog signal power amplifier circuit | |
JP3735406B2 (ja) | 論理回路 | |
US5732028A (en) | Reference voltage generator made of BiMOS transistors | |
US4387309A (en) | Input stage for N-channel junction field effect transistor operational amplifier | |
JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same | |
US20030042982A1 (en) | Operational amplifier | |
US6677784B2 (en) | Low voltage bipolar logic and gate device | |
JPH0482319A (ja) | 論理回路 | |
JPH08251007A (ja) | BiCMOS論理ゲート回路 | |
US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
US5220291A (en) | Complementary transistor oscillator | |
KR100668455B1 (ko) | 가변 이득 증폭기 | |
US5063343A (en) | Current pump structure | |
JP4238106B2 (ja) | 論理回路 | |
JP2002232239A (ja) | 演算増幅器 | |
US10644699B2 (en) | Lower voltage switching of current mode logic circuits | |
JPH08139531A (ja) | 差動アンプ | |
EP0930707A1 (en) | Voltage controlled oscillation ciruit | |
JPS61174814A (ja) | Ecl出力回路 | |
JPH1127133A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |