JP3735406B2

JP3735406B2 - 論理回路

Info

Publication number: JP3735406B2
Application number: JP08658496A
Authority: JP
Inventors: デュフールイブ
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1995-04-12
Filing date: 1996-04-09
Publication date: 2006-01-18
Anticipated expiration: 2016-04-09
Also published as: US5717347A; JPH08293785A; EP0738043A1; FR2733101A1

Description

【０００１】
【発明の属する技術分野】
本発明は、エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも１つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第１電源端子と第２電源端子との間で動作し、この差動トランジスタ対は第１及び第２トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第２電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路に関するものである。
【０００２】
【従来の技術】
エミッタ結合された論理回路は周知であり、高スイッチング周波数で動作しうる能力を有しているために広く用いられている。ＥＣＬとして知られた技術では、スイッチング段の出力信号は通常、その直流レベルを低減させることにより出力信号を取出すインピーダンスを著しく減少させるエミッタホロワトランジスタを有するバッファ段に通された後に他のスイッチング段の入力端に供給される。
【０００３】
ＣＭＬとして既知のエミッタ結合論理回路の変形例では、差動トランジスタ対のコレクタに現われるスイッチング段の出力信号を他のスイッチング段の入力端に、すなわち他の差動トランジスタ対のベースに直接供給しうる。この場合、差動トランジスタ対のトランジスタがその飽和を回避するのに充分なコレクタ−エミッタ電圧を有するようにするために、回路に現われる論理信号は、これらトランジスタのコレクタが結合されている電源電圧に等しい“高”レベル値と、この“高”レベル値からのずれが１００又は２００ｍＶに制限されている“低”レベル値とを有する。
【０００４】
差動トランジスタ対の一方のトランジスタのベースに結合キャパシタを経て入力信号を供給し、このベースを高抵抗値の抵抗を介して電圧源により直流バイアスすることは、特開昭５５−６４４３８号明細書に開示されており既知である。この回路は特に差動トランジスタ対の動作を平衡させるものであり、他方のトランジスタのベースはキャパシタにより接地結合されている。
【０００５】
携帯用装置、例えば無線通信装置の場合、主たる目的はその寸法及び重量を低減させることにある。これらの装置はバッテリにより附勢される為、バッテリの寿命を長くするために回路の電力消費量を低減させる試みがなされている。しかし、バッテリ自体が装置の寸法及び重量の可成りの部分を占める為、使用するバッテリ素子の個数を、例えば３かに２へ或いは可能ならば２から１へ減らすのが望ましい。
【０００６】
１．３Ｖよりも低い電源電圧で附勢した際にもはや使用できなくなる通常の回路に代りうる新規な回路が得られれば望ましい。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、低い電源電圧で動作しうるエミッタ結合論理回路を実現する解決策を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも１つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第１電源端子と第２電源端子との間で動作し、この差動トランジスタ対は第１及び第２トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第２電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路において、前記ベース供給電圧源は供給電圧逓昇回路の出力端から生じる電圧から制御電圧を生ぜしめ、この制御電圧は第２電源端子に対し第１電源端子の電圧よりも高くなるようにし、前記高抵抗素子はチャネルが前記所定の導電型とは逆の導電型である絶縁ゲート電界効果トランジスタとされ、このトランジスタのゲートに前記入力信号の論理反転値信号が供給されるようになっていることを特徴とする。
【０００９】
本発明による回路では、例えば１個のバッテリによって供給される電源電圧を用いてスイッチング段のトランジスタのコレクタ−エミッタ通路を駆動する。この場合、１Ｖ程度又はそれよりもわずかに低い電圧で充分である。
【００１０】
トランジスタのベース−エミッタ接合にまたがる電圧降下は特に低温度で比較的大きくなる為、トランジスタのベースはもはや、その飽和を回避するようなバイアスを得るのに適した直流電圧とならない。従って、本発明によれば、電圧逓昇回路を用いて電圧源を形成し、これによりトランジスタのベースを実際の電源電圧よりも高い電圧にバイアスしうるようにする。この場合、電源電圧がトランジスタのコレクタを駆動するのに適した状態にある限り、回路は正常に動作し続ける。本発明による電圧逓昇回路の使用は、トランジスタのベースを駆動するのに必要な電流は導通状態でトランジスタのコレクタ−エミッタ通路が流す電流に比べて極めてわずかで足りるという事実のために簡単化される。
【００１１】
トランジスタのベースを値の大きな抵抗を介してバイアスするには大きな段間結合キャパシタを必要とする。この結合キャパシタが存在しないと、スイッチング段は低周波信号を処理することができない。しかし、この解決策の場合、この結合キャパシタが集積回路の表面上の空間を占めるという欠点がある。
【００１２】
これに対し、本発明によれば、ベースバイアス用に電界効果トランジスタを用いる為、結合キャパシタが極めて小さくても、例えば１又は２ｐＦであっても、極めて低い周波数の信号を処理することができ、本発明回路を容易に集積化しうるようになる。
【００１３】
本発明の好適例では、前記ベース供給電圧源が第３トランジスタと称する他のバイポーラトランジスタと、第４トランジスタと称する他の電界効果トランジスタであって、前記第３トランジスタ及びこの第４トランジスタがスイッチング段のトランジスタの電気特性に類似の電気特性を有しており、前記第４トランジスタのドレインが前記第３トランジスタのベースに接続されている当該他の電界効果トランジスタと、前記電圧逓昇回路の出力端と前記第４トランジスタのソースとの間に配置された他の電流源とを具えており、前記ベース供給電圧源の出力端を形成するノードにおいて、前記他の電流源に前記第３トランジスタのコレクタが接続されており、前記第４トランジスタのゲートに入力信号の変化範囲内の電圧が供給され、前記第３トランジスタのエミッタに直流電圧が印加されるようにする。
【００１４】
本明によれば、ベース供給電圧源が、スイッチング段に用いるのに極めて適した特性の電圧を生じる。
本発明の好適例では、前記第４トランジスタのゲートに供給される電圧は入力信号の中間値にほぼ等しく、前記他の電流源により供給される電流の値は前記スイッチング段の互いに結合されたエミッタに供給される電流の半分に等しくなるようにする。
【００１５】
本例では、差動トランジスタ対がそのスイッチングしきい値で動作した場合に、共通エミッタにおける電圧がベース供給電圧源により第３トランジスタのエミッタに印加される電圧に等しくなるように、このベース供給電圧源が制御される。
【００１６】
後に詳細に説明するように、かかる制御は温度が変化する場合でも有効に維持される。その理由は、トランジスタがスイッチング段に用いられているかベース供給電圧源に用いられているかにかかわらず、これらトランジスタをその電気特性が極めて類似するように構成しうる為である。
【００１７】
回路の電源電圧が変化した際にスイッチング段のトランジスタのコレクタ−エミッタ電圧をほぼ一定に維持するために、本発明によれば、前記ベース供給電圧源における第３トランジスタのエミッタに印加される直流電圧が、第１電源端子にも接続されている電圧シフト手段により供給されるようにするのが有利である。
【００１８】
本発明は１つの差動トランジスタ対がベース供給電圧源に結合される場合に限定されるものではなく、複数の差動トランジスタ対を１つのベース供給電圧源と関連させて用いる場合にも適用しうること勿論である。
【００１９】
本発明は更に、２つの差動トランジスタ対を第１及び第２電源端子間に直列に配置する場合にも適用される。
特に、本発明の変形例では、前記スイッチング段の差動トランジスタ対の相互接続エミッタは、他の段の出力信号の直流結合によりベースが駆動される他の差動トランジスタ対のうちの一方のトランジスタのコレクタ−エミッタ通路を経て電流源により給電されるようにする。
【００２０】
【発明の実施の形態】
図１に示す本発明論理回路は、スイッチング段を構成するＮＰＮトランジスタＱ１，Ｑ２の差動対を有し、これらトランジスタのコレクタ−エミッタ通路は正電圧Ｖ１にある第１電源端子１と本例では基準電圧である電圧Ｖ２にある第２電源端子２との間に並列に配置されている。トランジスタＱ１及びＱ２のエミッタは相互接続されている。これらエミッタは、電流Ｉ₀を生じる電流源Ｓ₀を経て第２電源端子２に結合されている。これらトランジスタのコレクタは互いに等しい値の２つの負荷抵抗Ｒ_cをそれぞれ経て第１電源端子１に結合されている。トランジスタＱ１のベースは結合キャパシタＣ１を経て入力信号Ｖ_iを受け、トランジスタＱ２のベースは結合キャパシタＣ２を経て入力信号Ｖ_iの論理反転値を受ける。トランジスタＱ２のコレクタは出力信号Ｖ₀を生じ、トランジスタＱ１のコレクタは、入力信号Ｖ_iの論理反転でもある信号Ｖ₀の論理反転を生じる。
【００２１】
低周波や直流状態ではトランジスタがベース供給電圧源１０によりバイアスされ、この電圧源１０がその出力端子に電源端子１における電圧Ｖ１よりも高い電圧Ｖ_bを生じる。この電圧源１０は、電源電圧Ｖ１からそれよりも高い電圧Ｖ_bをライン３に取出す電圧ステップアップ回路を有する。トランジスタＱ１のベースは、入力信号Ｖ_iの論理反転がゲートに供給されるＭＯＳ電界効果トランジスタＭ１を経て、ベース供給電圧Ｖ_bを有するライン３に結合されている。これと対称的に、トランジスタＱ２のベースは、トランジスタＭ１と同じ型で論理入力信号Ｖ_iがゲートに供給されるトランジスタＭ２を経てライン３に結合される。後に詳細に説明するように、ベース供給電圧源１０はトランジスタＭ２及びＭ１のゲートに供給される入力信号Ｖ_i及びその論理反転／Ｖ_iがこの図１に示すスイッチング段に類似する他のスイッチング段の出力端から供給されるような信号となるように構成する。換言すれば、出力信号Ｖ₀，／Ｖ₀は入力信号Ｖ_i及び／Ｖ_iと同じ電圧レベルを有する。
【００２２】
本発明のスイッチング段によれば、極めて高い周波数の信号をスイッチングできる。その理由は、入力信号が結合キャパシタＣ１，Ｃ２を経て供給される為である。しかも、入力信号の周波数が低い場合でも本発明のスイッチング段は適切な出力波形を生じることもできる。その理由は、電界効果トランジスタＭ１及びＭ２により直流バイアスが印加される為である。
【００２３】
図１に示す回路は出力信号Ｖ₀又は／Ｖ₀をいかに用いるかに応じて増幅器又はインバータの回路となる。
【００２４】
図２は出力信号の使用に応じてＯＲゲート又はＮＯＲゲートとなる回路を示す。図１と同じ機能を有する素子には図１と同じ符号を付した。図２に示す回路はＮＰＮトランジスタＱ１，Ｑ２の差動対を有し、これらトランジスタの共通エミッタに電圧源Ｓ₀により電流Ｉ₀が与えられる。
【００２５】
図２に示す回路は、図１に示す回路と相違して、トランジスタＭ２を介して論理入力信号の中間値に等しい固定バイアスを受けるトランジスタＱ２を示している。このバイアスは、一端が第１電源端子１に接続され他端が第２電源端子２に電流Ｉ₀／２を供給する電流源Ｓ１に接続されている抵抗Ｒ_c１により得られる。
【００２６】
従って、この抵抗Ｒ_c１の両端間の電圧降下は電源端子１に対して出力信号の電圧振幅の半分に等しい。ベース供給電圧Ｖ_bを生じるライン３とトランジスタＱ２のベースとの間に接続された電界効果トランジスタＭ２のゲートが抵抗Ｒ_c１と電流源Ｓ１との間のノードに接続されている。
【００２７】
入力信号Ｖ_i１は図１に示す回路の入力信号Ｖ_iと同様にトランジスタＱ１のベースに供給する。又、図１と同様に、電界効果トランジスタＭ１がこの入力信号Ｖ_i１の反転論理値による影響の下でトランジスタＱ１のベースバイアスを制御する。２入力ＯＲ関数を得るために、追加のＮＰＮトランジスタＱ１１のコレクタ−エミッタ通路をトランジスタＱ１のコレクタ−エミッタ通路と並列に接続し、このトランジスタＱ１１のベースに他の入力信号Ｖ_i２を供給する。トランジスタＱ１１のコレクタはトランジスタＱ１のコレクタに結合され、これらトランジスタが出力信号／Ｖ₀を生じる同じ負荷抵抗を共有する。トランジスタＱ１１のベースは結合キャパシタＣ１１を経て他の入力信号Ｖ_i２を受ける。このトランジスタＱ１１は電界効果トランジスタＭ１１によりバイアスされる。このトランジスタＭ１１のソースはベース供給電圧Ｖ_bを有するライン３に接続され、そのゲートには前記の他の入力信号Ｖ_i２の論理反転が供給される。２つの入力信号Ｖ_i１及びＶ_i２が低レベルであると、電流源Ｓ₀の電流が主としてトランジスタＱ２を流れ、これら２つの入力信号のうら少なくとも一方Ｖ_i１又はＶ_i２が高レベルであると、電流源Ｓ₀の電流は主としてトランジスタＱ１及びＱ１１に共通な負荷抵抗を流れる。
【００２８】
従って、図２に示す回路は、その後の回路段が出力信号Ｖ₀及び／Ｖ₀のいずれを用いるかに応じて、ＯＲ関数又はＮＯＲ関数を実行する。既知のように、ＮＯＲゲートの組合せにより殆どの論理関数を実現できる。図２に示す回路図は本発明による技術を用いた論理回路の代表例である。
【００２９】
図３は図１に符号１０で示す電流源の回路図である。
図３のベース供給電圧源は前述したところから明らかなように、電源端子１における電圧Ｖ１よりも高い出力電圧Ｖ_bを生じる。従って、このベース供給電圧源は、電源端子１における電圧からその電圧Ｖ１よりも高い出力電圧Ｖ_sを生じる電圧増倍回路１３を有する。この電圧増倍回路を電圧二倍器（電圧二倍器は周知である為、その説明は省略する）とすることにより、この種類の回路に代表的な効率を考慮して、電圧Ｖ１の２倍よりもわずかに小さい電圧Ｖ_sを得る。本発明の目的にとっては、通常このような電圧が適している。
【００３０】
電流源１０はＮＰＮトランジスタＱ３と、ＰチャネルＭＯＳ電界効果トランジスタＭ４とを有する。トランジスタＭ４のドレインはトランジスタＱ３のベースに接続され、トランジスタＱ３のエミッタは電圧発生器１２により得られる電圧Ｖ_eに固定される。この電圧Ｖ_eは例えばショットキーダイオードにより、第２電源端子２における電圧Ｖ２よりも１０分の数ボルト高い電圧に固定させることができる。トランジスタＭ４のゲートには入力信号の中間値に相当する電圧を印加する。この電圧は、電源電圧Ｖ１のライン１に接続された抵抗であって電流源Ｓ２によって生ぜしめられる電流Ｉ₀／２が流される抵抗Ｒ_c２の両端間の電圧降下により形成される。この電流の値は、スイッチング段においてトランジスタ対に供給される公称電流の半分に相当する。従って、トランジスタＭ４のゲートの電圧はスイッチングしきい値で動作するスイッチング段の出力端に得られる電圧に相当する電圧となる。トランジスタＭ４のソースには、電流Ｉ₀／２を生じる電流源Ｓ３を経て電圧Ｖ_sが与えられる。トランジスタＱ３のコレクタは、ベース供給電圧源の出力端を形成し電圧Ｖ_bを生じるノードでトランジスタＭ４のソースと電流源Ｓ３とに接続されている。
【００３１】
図３に示す回路の動作を以下に簡単に説明する。まず第１に、スイッチング段のベース電流を供給する電圧Ｖ_bは無視しうる程度のほんのわずかの電流を生ぜしめるようにすれば足りるということに注意すべきである。トランジスタＱ３のベース電流も無視する場合には、このトランジスタＱ３は、スイッチング段のトランジスタのうちの１つのトランジスタのスイッチングしきい値での動作に匹敵する条件の下で動作するとみなすことができる。実際、トランジスタＱ３が電流Ｉ₀／２を生じる所望条件の下で動作するようにするためにトランジスタＭ４のゲートは入力信号の中間値に相当する電圧を受け、そのソースは電圧Ｖ_bにあるようにする。回路の変動によって電圧Ｖ_bが受ける影響を最小にするために、この回路が実質的に負帰還を受けるようにする。
【００３２】
トランジスタＭ４のソース−ドレイン通路を流れる電流が小さく、ベース供給電圧源により生ぜしめられる電流が小さいということを考慮すれば、トランジスタＱ３が生じる電流はほんのわずかしか影響を受けない。従って、対数的に変化するトランジスタＱ３のエミッタ−ベース電圧への影響が極めてわずかとなり、且つ、トランジスタＭ４のソース−ゲート電圧の変化が極めてわずかとなる。実際、このトランジスタＭ４は、そのトランスコンダクタンスが極めて高い領域のしきい値よりも低い導通条件の下で動作する。従って、トランジスタＭ４，Ｑ３及び電圧源１２のこのような回路は、スイッチング段のトランジスタがこのスイッチング段のスイッチングしきい値で動作する状態を模擬する。トランジスタＭ４のゲートに印加される入力信号の電圧レベルが高レベルになったり低レベルになったりすることによりスイッチング段の差動対を不平衡状態にし、これによりスイッチング段を切換えること明らかである。
【００３３】
図４はベース供給電圧源の変形例を示す回路図である。このベース供給電圧源１００は、図３に示す回路と同様に第１電源端子１における電圧Ｖ１から電圧Ｖ_sを取出す電圧二倍器１３を有する。
【００３４】
このベース供給電圧源１００は、図３に示す回路と同様に、電界効果トランジスタＭ４を有し、そのドレインがＮＰＮトランジスタＱ３のベースに接続されている。又、電流源Ｓ４により値Ｉ₀／２の電流をＰＮＰトランジスタ２０，２１を有する電流ミラーの入力分岐に供給する。これらトランジスタ２０及び２１のエミッタは電圧二倍器１３の出力端に接続され、従って電圧Ｖ_sにされる。電流ミラーの出力分岐を構成するトランジスタ２１のコレクタはトランジスタＭ４のソースとトランジスタＱ３のコレクタとに接続されている。このような回路は、図３に示す電流源Ｓ３に等価で電流Ｉ₀／２を生じる電流源を構成する。
【００３５】
電界効果トランジスタＭ４のゲートは図３に示す回路と同様に、すなわち、一端が電圧Ｖ１の第１電源端子１に、他端が電流Ｉ₀／２を生じる電流源Ｓ２にそれぞれ接続されている負荷抵抗Ｒ_c２の両端間の電圧降下によりバイアスされる。
【００３６】
図４の回路の場合、図３の回路と相違して、トランジスタＱ３のエミッタが固定されているエミッタ電圧Ｖ_eが、電源電圧Ｖ１からショットキーダイオードＤ_sの電圧降下分だけずれた電圧に関連している。このダイオードの陽極は電圧Ｖ１の電源端子１に接続されている。このダイオードの陰極は、電流Ｉを第２電源端子２に供給する電流源Ｓ５に結合されたノードでトランジスタＱ３のエミッタに接続されている。電流Ｉの値はＩ₀／２よりも大きければ任意であり、ダイオードＤ_sの両端間に所望の電圧降下が得られるように選択しうる。実際、出力電圧Ｖ_bが負荷状態にない場合には、ダイオードＤ_sを流れる電流はＩ−Ｉ₀／２に等しくなる。
【００３７】
本例では、トランジスタＱ３のエミッタ（及びスイッチング段のトランジスタのエミッタ）の電圧Ｖ_eは電源電圧Ｖ１の変動を追従し、これによりバイポーラトランジスタのエミッタ−コクレタ電圧がダイオードＤ_sの両端間の電圧降下によって決定されるようにしている。出力信号に対し選択した電圧振幅、例えば２００ｍＶを考慮して、ダイオードＤ_sのＰＮ接合の面積や、このダイオードを流れる電流を適切に選択することにより、あらゆるバイポーラトランジスタに対する最小のエミッタ−コレクタ電圧の値をある程度変えることができる。
【００３８】
本発明による回路のＮＰＮトランジスタのエミッタ−ベース電圧及びコレクタ−エミッタ電圧の実際上の値を考慮すると、飽和を生じない最小のエミッタ−コレクタ電圧は同じトランジスタのエミッタ−ベース電圧のほぼ半分に等しいことが分る。更に、ベースバイアス電圧は電圧増倍回路により得られる為、本発明の回路の電源電圧Ｖ１−Ｖ２を従来用いられている電圧よりも可成り低くすることができる。
【００３９】
実際例では、図１及び２の回路を０．９Ｖ程度の電源電圧Ｖ１−Ｖ２で附勢し、電圧二倍器が１．６Ｖ程度の電圧Ｖ_sを生じ、ベース供給電圧源が約１．１Ｖの電圧Ｖ_bを生じるようにしうる。
【００４０】
図４につき説明した例では、バイポーラトランジスタのエミッタが、電源電圧Ｖ１に関連する電圧Ｖ_eであり回路を適切に動作させるためにこの電源電圧Ｖ１からのずれが最小である当該電圧Ｖ_eにあるように、ベース供給電圧Ｖ_bを定める。従って、電源電圧Ｖ１が比較的高い場合、エミッタ電圧Ｖ_eも比較的高くなり、Ｖ_e〜Ｖ２で表わされる電圧範囲が他のスイッチング段をも動作させることができるようになる。
【００４１】
このような本発明の適用例を図５に示す。トランジスタＱ３０，Ｑ３１の差動対が図１のスイッチング段に匹敵しうるスイッチング段を構成しており、この場合これらトランジスタのコレクタがコレクタ負荷抵抗Ｒ_cを経て第１電源端子１に結合されている。トランジスタＱ３０及びＱ３１はこれらのベースで第１入力信号を受ける。より正確に言えば、信号Ｖ_iaが結合キャパシタＣ３０を経てトランジスタＱ３０のベースに供給され、信号／Ｖ_iaが結合キャパシタＣ３１を経てトランジスタＱ３１のベースに供給される。
【００４２】
更に、トランジスタＱ３０のベースは、ライン３から供給されるベース供給電圧Ｖ_bにより、ゲートに入力信号Ｖ_iaの論理反転値が供給されるＭＯＳ電界効果トランジスタＭ３０を介してバイアスされる。トランジスタＱ３１のベースはこれと対称的にベース供給電圧Ｖ_bにより、ゲートに入力信号Ｖ_iaが供給されるＭＯＳ電界効果トランジスタＭ３１を介してバイアスされる。
【００４３】
電源電圧Ｖ１がほぼ１．２Ｖに等しいかそれよりも高い場合、トランジスタ対Ｑ３０，Ｑ３１と第２電源端子２との間に他のスイッチング段を配置しうる。トランジスタＱ３０及びＱ３１の共通エミッタは、公称電流Ｉ₀をトランジスタＱ４０のコレクタ−エミッタ通路を経て第２電源端子２に供給する電流源Ｓ３０により駆動される。このトランジスタＱ４０と他のトランジスタＱ４１とが相俟って、第２入力信号Ｖ_ib及びその反転信号／Ｖ_ibによって制御される他のトランジスタ差動対を構成する。この回路で実際に用いられる電圧を考慮すれば、トランジスタＱ４０及びＱ４１のベースを特別な電源を用いずに駆動でき、差動対Ｑ４０及びＱ４１は電圧範囲Ｖ１〜Ｖ２に比べて充分に低い電圧範囲で動作するということが分る。従って、これらトランジスタＱ４０及びＱ４１のベースは、結合キャパシタを用いることなく他のスイッチング段の出力端に直接結合することにより駆動しうる。実際、Ｖ₀及び／Ｖ₀のような電圧レベルがトランジスタＱ４０及びＱ４１のベース電圧に匹敵しうるということが分る。
【００４４】
本例の本発明の利点は、従来回路では１段のみのスイッチング段に適した電源電圧Ｖ１−Ｖ２により、２つのスイッチング段を直列に動作せしめうるという事実にある。
従って、出力信号Ｖ₀及び／Ｖ₀のいずれを後の段で用いるかに応じてＡＮＤゲート又はＮＡＮＤゲートとなる図５の回路を、単一のバッテリ素子により生ぜしめられる電源電圧により動作させることができる。
【図面の簡単な説明】
【図１】本発明による論理回路の一例を示す回路図である。
【図２】本発明による論理回路を用いたＯＲゲート又はＮＯＲゲートを示す回路図である。
【図３】本発明の論理回路に用いるベース供給電圧源を示す基本的回路図である。
【図４】ベース供給電圧源の一例を示す回路図である。
【図５】本発明の論理回路の他の実施例を示す回路図である。
【符号の説明】
１第１電源端子
２第２電源端子
10，100 ベース供給電圧源
13 電圧増倍回路（電圧二倍器）

Claims

エミッタ結合された電流スイッチング型のバイポーラトランジスタを有する論理回路であって、この論理回路はスイッチング段を構成する所定の導電型の少なくとも１つの差動トランジスタ対を有し、この差動トランジスタ対のコレクタ−エミッタ通路の各々が第１電源端子と第２電源端子との間で動作し、この差動トランジスタ対は第１及び第２トランジスタを以って構成され、これらトランジスタのエミッタは相互接続され且つ電流源を経て第２電源端子に結合され、これらトランジスタの少なくとも一方のベースが結合キャパシタを経て入力信号を受けるとともに高抵抗素子を経てベース供給電圧源にも結合されている論理回路において、
前記ベース供給電圧源は供給電圧逓昇回路の出力端から生じる電圧から制御電圧を生ぜしめ、この制御電圧は第２電源端子に対し第１電源端子の電圧よりも高くなるようにし、前記高抵抗素子はチャネルが前記所定の導電型とは逆の導電型である絶縁ゲート電界効果トランジスタとされ、このトランジスタのゲートに前記入力信号の論理反転値信号が供給されるようになっていることを特徴とする論理回路。
請求項１に記載の論理回路において、前記ベース供給電圧源が
第３トランジスタと称する他のバイポーラトランジスタと、
第４トランジスタと称する他の電界効果トランジスタであって、前記第３トランジスタ及びこの第４トランジスタがスイッチング段のトランジスタの電気特性に類似の電気特性を有しており、前記第４トランジスタのドレインが前記第３トランジスタのベースに接続されている当該他の電界効果トランジスタと、
前記電圧逓昇回路の出力端と前記第４トランジスタのソースとの間に配置された他の電流源と
を具えており、前記ベース供給電圧源の出力端を形成するノードにおいて、前記他の電流源に前記第３トランジスタのコレクタが接続されており、前記第４トランジスタのゲートに入力信号の変化範囲内の電圧が供給され、前記第３トランジスタのエミッタに直流電圧が印加されるようになっていることを特徴とする論理回路。
請求項２に記載の論理回路において、前記第４トランジスタのゲートに供給される電圧は入力信号の中間値にほぼ等しく、前記他の電流源により供給される電流の値は前記スイッチング段の互いに結合されたエミッタに供給される電流の半分に等しくなるようにしたことを特徴とする論理回路。
請求項２に記載の論理回路において、前記ベース供給電圧源における第３トランジスタのエミッタに印加される直流電圧が、第１電源端子にも接続されている電圧シフト手段により供給されるようになっていることを特徴とする論理回路。
請求項２に記載の論理回路において、前記スイッチング段の差動トランジスタ対の相互接続エミッタは、他の段の出力信号の直流結合によりベースが駆動される他の差動トランジスタ対のうちの一方のトランジスタのコレクタ−エミッタ通路を経て電流源により給電されるようになっていることを特徴とする論理回路。