JP4315724B2

JP4315724B2 - バンドギャップ型基準電圧回路のスタートアップ回路

Info

Publication number: JP4315724B2
Application number: JP2003113090A
Authority: JP
Inventors: 伸男荒井
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-04-17
Filing date: 2003-04-17
Publication date: 2009-08-19
Anticipated expiration: 2023-04-17
Also published as: JP2004318604A

Description

【０００１】
【発明の属する技術分野】
本発明は、バンドギャップ型基準電圧回路のスタートアップ回路に関するものである。
【０００２】
【従来の技術】
バンドギャップ型基準電圧回路は、半導体のバンドギャップを利用して温度補償された基準電圧Ｖｒｅｆを得る回路である。このバンドギャップ型基準電圧回路１は、例えば図３に示すように、電源電位Ｖｄｄに直列に接続されたＭＯＳトランジスタ１ａ、１ｂと、接地電位ＧＮＤに並列に接続されたバイポーラトランジスタ１ｃ、１ｄと、バイポーラトランジスタ１ｃのコレクタに直列接続された抵抗１ｇ及び抵抗１ｈと、バイポーラトランジスタ１ｄのコレクタに接続された抵抗１ｉと、２つのオペアンプ１ｅ、１ｆとで構成される。そして、ＭＯＳトランジスタ１ｂと抵抗１ｇ，１ｈとの接続点Ａから、このバンドギャップ型基準電圧回路１の出力である基準電圧Ｖｒｅｆが出力される。
【０００３】
ここで、オペアンプ１ｆは、抵抗１ｇと抵抗１ｈとの接続点Ｂの電圧と、抵抗１ｉとバイポーラトランジスタ１ｄとの接続点Ｃの電圧とが等しくなるようにＭＯＳトランジスタ１ｂのゲートを制御している。また、オペアンプ１ｅは、バンドギャップ型基準電圧回路１の出力が入力され、ボルテージフォロアを構成し、その出力Ｖｏｕｔは基準電圧Ｖｒｅｆに等しい。
【０００４】
しかしこの回路だけでは、バイポーラトランジスタ１ｃ、１ｄのコレクタ出力がフローティングとなり回路が起動しない。そして、この回路は２つの安定点（Ｖｒｅｆ≒０Ｖ、Ｖｒｅｆ≒１．２Ｖ）を有するため回路の出力である基準電圧Ｖｒｅｆは、不安定となってしまう。
【０００５】
そこで、図３に示すように、電源電圧Ｖｄｄと接地電位ＧＮＤの間に、ＭＯＳトランジスタ２ａ、抵抗２ｅ、ダイオード２ｂ，２ｃを直列に接続し、かつ抵抗２ｅとダイオード２ｂの接続点２Ａにダイオード２ｄを接続して構成されるスタートアップ回路１０を設けていた。このスタートアップ回路１０において、ＭＯＳトランジスタ２ａのゲートにＬＯＷレベルの信号が入力されるとトランジスタ２ａがＯＮし抵抗２ｅ、ダイオード２ｂ、２ｃに電流が流れ、抵抗２ｅとダイオード２ｂの接続点２Ａにはダイオード２個分の２ＶＦが発生する。ここでＶＦはダイオードの順方向オン電圧であり０．６Ｖ程度である。
【０００６】
そして、この接続点２Ａからダイオード２ｄを通してバンドギャップ型基準電圧回路１に電流が流れ、バンドギャップ型基準電圧回路１が起動し所定の基準電圧Ｖｒｅｆ（約１．２Ｖ）を発生させていた。バンドギャップ型基準電圧回路１が起動した後、トランジスタ２ａのゲートがＬＯＷからＨＩＧＨになるとトランジスタ２ａがオフし、スタートアップ回路１０には電流が流れなくなる。
【０００７】
従って、スタートアップ回路１０の接続点２Ａは、ＧＮＤ電位（０Ｖ）となり接続点２Ａからバンドギャップ型基準電圧回路１に電流は流れなくなる。一度バンドギャップ型基準電圧回路１が起動してしまえばスタートアップ回路１０が動作しなくてもバンドギャップ型基準電圧回路１から基準電圧Ｖｒｅｆが安定して出力される。
【０００８】
【特許文献１】
特開平０８−００６６５６号公報
【０００９】
【発明が解決しようとする課題】
上記スタートアップ回路１は、トランジスタ２ａのゲート入力がＬＯＷの時にのみ動作するが、消費電流を少なくするために抵抗２ｅを高抵抗素子で作らなくてはならない。そのためパターン面積が大きくなるという欠点がある。
【００１０】
そこで本発明は、素子数を少なくするとともにパターン面積を小さくしたバンドギャップ型基準電圧回路のスタートアップ回路を提供するものである。
【００１１】
【課題を解決するための手段】
本発明は上記課題に鑑みてなされたものであり、バンドギャップ型基準電圧回路の出力に波形整形用インバータとコンデンサとを直列に接続し、前記バンドギャップ型基準電圧回路の起動時に前記波形整形用インバータの入力端子にスタートパルスを印加するというものである。
【００１２】
【発明の実施の形態】
以下、本発明の一実施形態について図面に基づいて説明する。
図１に、バンドギャップ型基準電圧回路１と、このバンドギャップ型基準電圧回路１に接続した本実施形態によるスタートアップ回路１２を示す。
図１において、バンドギャップ型の基準電圧回路１は従来例の回路と全く同じであり、１ａ、１ｂはＰチャネル型ＭＯＳトランジスタ、１ｃ、１ｄはｎｐｎ型バイポーラトランジスタ（１ｃはＸ個のｎｐｎトランジスタで構成される）、１ｇ、１ｈおよび１ｉは抵抗、１ｅ、１ｆはオペアンプであり、これらの素子から構成される。
【００１３】
またスタートアップ回路１２は直列に接続された波形整形用インバータ１２ａ、１２ｂ、及び波形整形用のインバータ１２ｂの出力に一方の端子が接続されたコンデンサ１２ｃで構成され、コンデンサ１２ｃの他方の端子はバンドギャップ型基準電圧回路１の出力である接続点Ａに接続される。コンデンサ１２ｃは、バンドギャップ型基準電圧回路１と共にＬＳＩ、例えばマイクロコンピュータに内蔵されていても良いし、バンドギャップ型基準電圧回路１が内蔵されたＬＳＩ、例えばマイクロコンピュータに外付けされていても良い。またインバータ１２ａには、スタートパルスである入力信号ＳＴＢＹが入力される。入力信号ＳＴＢＹは、例えばマイクロコンピュータのスタンバイ信号を用いることができる。そしてＰチャネル型ＭＯＳトランジスタ１ａのゲートには入力信号の反転信号である＊ＳＴＢＹが印加される。
【００１４】
次にバンドギャップ型基準電圧回路１およびスタートアップ回路１２の動作について説明する。図２に示すように、インバータ１２ａの入力信号ＳＴＢＹがＬＯＷレベルからＨｉｇｈレベルに変化すると、インバータ１２ａ、１２ｂ及びコンデンサ１２ｃを通して、入力信号ＳＴＢＹが伝達され、コンデンサ１２ｃのコンデンサカップリング効果により、基準電圧Ｖｒｅｆは不定状態から瞬間的に電源電位Ｖｄｄ近くまで立ち上がる。するとバンドギャップ型基準電圧回路１の抵抗１ｇ、１ｈ，１ｉおよびバイポーラトランジスタ１ｃ、１ｄに瞬間的に電流が流れバンドギャップ型基準電圧回路１が起動する。バンドギャップ型基準電圧回路１が起動すると、バンドギャップ型基準電圧回路１から出力される基準電圧Ｖｒｅｆはバンドギャップ電圧１．２Ｖに落ち着く。
【００１５】
以下、バンドギャップ型基準電圧回路の動作を詳しく説明する。ＭＯＳトランジスタ１ａのゲートには入力信号ＳＴＢＹの反転信号である＊ＳＴＢＹが入力されるので、入力信号ＳＴＢＹがＬＯＷレベルからＨｉｇｈレベルに変化すると、＊ＳＴＢＹはＨｉｇｈレベルからＬｏｗレベルに変化し、ＭＯＳトランジスタ１ａはＯＮとなり、バンドギャップ型基準電圧回路は動作状態に入る。オペアンプ１ｆの出力がトランジスタ１ｂのゲートに入力され、接続点Ｂの電圧Ｖ３と接続点Ｃの電圧Ｖ１が、イマジナリショートにより等しくなるように負帰還がかかる。接続点Ｄの電圧をＶ２とすると、Ｖ１、Ｖ２はそれぞれ次式で表される。
【００１６】
V1=(kT/q)×ln(IE1/Is) …… （１）
V2=(KT/q)×ln[IE2/(X×Is)] …… （２）
ここで、ｋはボルツマン定数、Tは絶対温度、qは電子の電荷、Isは逆方向飽和電流である。また、IE1はトランジスタ１ｄに流れる電流、IE2はトランジスタ１ｃに流れる電流、Xはトランジスタ１ｃの個数である。
【００１７】
V3=V2+(R1×IE2) …… （３）
が成り立つ。
イマジナリショートより、
V1=V3 …… （４）
従って、次式が成り立つ。
【００１８】
(kT/q)×ln(IE1/Is)=(kT/q)×ln[IE2/(X×Is)]+(R1×IE2) …… （５）
ここで、R1は抵抗１ｈの抵抗値、R2は抵抗１ｇの抵抗値、R3は抵抗１ｉの抵抗値である。
IE1=IE2となるようにR2=R3と設定すると、次式が成り立つ。
【００１９】
IE1=(Kt/q)/R1×lnX …… （６）
従って接続点Ａの電圧をVrefとすると、次式が導かれる。
【００２０】
Vref=V1+IE1×R3 …… （７）
=V1+(kT/q)×R3/R1×lnX ……（８）
(８)式において、V1は-2mV1/℃の温度依存性を持つが、R1,R3,Xの値を選んで上式の右辺第２項の温度依存性を変えることができるので、基準電圧Ｖｒｅｆの温度依存性を任意に設定することができる。この基準電圧Ｖｒｅｆはボルテージフォロワを構成するオペアンプ１ｅの入力端子に入力され、オペアンプ１ｅの出力電圧Ｖｏｕｔは、
Vout=Vref
となる。出力電圧Ｖｏｕｔは、オペアンプ１ｅによって低インピーダンスに変換され、ＬＳＩ、例えばマイクロコンピュータの各種回路の基準電圧Ｖｒｅｆとして使われる。
【００２１】
なお、上記実施形態によれば、２段の波形整形用インバータ１２ａ，１２ｂを用いているが、その段数は適宜変更することができる。また、入力信号ＳＴＢＹの波形が良好である場合には、図１の波形整形用インバータ１２ａ，１２ｂを削除し、コンデンサ１２ｃの端子に直接、入力信号ＳＴＢＹを印加しても良い。
【００２２】
【発明の効果】
本発明によれば、バンドギャップ型基準電圧回路を起動するスタートアップ回路をコンデンサを用いて構成することにより、素子数を少なくするとともにパターン面積を小さくできる。
【図面の簡単な説明】
【図１】本発明の実施形態に係わるバンドギャップ型基準電圧回路のスタートアップ回路を示す回路図である。
【図２】本発明の実施形態に係わるバンドギャップ型基準電圧回路のスタートアップ回路の動作波形図である。
【図３】従来例に係わるバンドギャップ型基準電圧回路のスタートアップ回路を示す回路図である。
【符号の説明】
１バンドギャップ型基準電圧回路１ａ，１ｂＰチャネル型ＭＯＳトランジスタ
１ｃ，１ｄｎｐｎ型バイポーラトランジスタ１ｇ，１ｈ，１ｉ抵抗
１ｅ，１ｆオペアンプ１２スタートアップ回路
１２ａ，１２ｂ波形整形用インバータ１２ｃコンデンサ

Claims

バンドギャップ型基準電圧回路の出力にコンデンサの一方の端子を接続し、前記バンドギャップ型基準電圧回路の起動時に前記コンデンサの他方の端子にスタートパルスを印加するようにしたことを特徴とするバンドギャップ型基準電圧回路のスタートアップ回路。
前記スタートパルスを、波形整形用インバータを通して前記コンデンサの他方の端子に印加するようにしたことを特徴とする請求項１記載のバンドギャップ型基準電圧回路のスタートアップ回路。
前記コンデンサが、前記バンドギャップ型基準電圧回路と共にＬＳＩに内蔵されていることを特徴とする請求項１又は請求項２記載のバンドギャップ型基準電圧回路のスタートアップ回路。
前記コンデンサが、前記バンドギャップ型基準電圧回路が内蔵されたＬＳＩに外付けされていることを特徴とする請求項１又は請求項２記載のバンドギャップ型基準電圧回路のスタートアップ回路。